JP2961909B2 - Buffer amplifier - Google Patents
Buffer amplifierInfo
- Publication number
- JP2961909B2 JP2961909B2 JP3027399A JP2739991A JP2961909B2 JP 2961909 B2 JP2961909 B2 JP 2961909B2 JP 3027399 A JP3027399 A JP 3027399A JP 2739991 A JP2739991 A JP 2739991A JP 2961909 B2 JP2961909 B2 JP 2961909B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- base
- emitter
- buffer amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、安定して大出力を得る
ことができるバッファアンプに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buffer amplifier capable of stably obtaining a large output.
【０００２】[0002]
【従来の技術】図２は、従来のバッファアンプの回路図
である。図中、１はバッファアンプを構成しているコン
プリメンタリエミッタフォロア回路、２はコンプリメン
タリエミッタフォロア回路のスル−レイトを大きなもの
とするために設けられた高速動作回路である。2. Description of the Related Art FIG. 2 is a circuit diagram of a conventional buffer amplifier. In the drawing, 1 is a complementary emitter follower circuit constituting a buffer amplifier, and 2 is a high-speed operation circuit provided to increase the slew rate of the complementary emitter follower circuit.
【０００３】コンプリメンタリエミッタフォロア回路１
において、Ａはアナログ信号が入力される入力端子で、
ダイオ−ドＤ1 と抵抗Ｒ1 を介して正の電位Ｖccに接続
されるとともにダイオ−ドＤ2 と抵抗Ｒ2 を介して負の
電源−Ｖccに接続されている。 Ｑ10はＮＰＮ型トラン
ジスタで、コレクタが正の電源＋Ｖccに接続され、ベ−
スがダイオ−ドＤ1 を介して入力端子Ａに接続され、エ
ミッタが抵抗Ｒ10を介して出力端子Ｂに接続されてい
る。Ｑ11はＰＮＰ型トランジスタで、コレクタが負の電
源−Ｖccに接続され、ベ−スがダイオ−ドＤ2 を介して
入力端子Ａに接続され、エミッタが抵抗Ｒ11を介して出
力端子Ｂに接続されている。[0003] Complementary emitter follower circuit 1
, A is an input terminal to which an analog signal is input,
It is connected to a positive potential Vcc via a diode D1 and a resistor R1, and to a negative power supply -Vcc via a diode D2 and a resistor R2. Q10 is an NPN transistor whose collector is connected to a positive power supply + Vcc,
Is connected to the input terminal A via the diode D1 and the emitter is connected to the output terminal B via the resistor R10. Q11 is a PNP transistor having a collector connected to the negative power supply -Vcc, a base connected to the input terminal A via the diode D2, and an emitter connected to the output terminal B via the resistor R11. I have.
【０００４】高速動作回路２において、Ｑ12はＰＮＰ型
トランジスタで、コレクタがトランジスタＱ10のベ−ス
に接続され、ベ−スが抵抗Ｒ12を介して正の電位＋Ｖcc
に接続されるとともにエミッタに短絡されている。Ｑ13
はＮＰＮ型トランジスタで、コレクタがトランジスタＱ
11のベ−スに接続され、ベ−スが抵抗Ｒ13を介して負の
電位−Ｖccに接続されるとともにエミッタに短絡されて
いる。Ｑ14、Ｑ15はコンプリメンタリ接続されたトラン
ジスタで、コレクタがトランジスタＱ12、Ｑ13のベ−ス
に接続され、ベ−スが入力端子Ａに接続され、エミッタ
が出力端子Ｂに接続されている。In the high-speed operation circuit 2, Q12 is a PNP transistor whose collector is connected to the base of the transistor Q10 and whose base is a positive potential + Vcc via a resistor R12.
And shorted to the emitter. Q13
Is an NPN transistor, the collector of which is a transistor Q
The base is connected to a negative potential -Vcc via a resistor R13 and short-circuited to the emitter. Q14 and Q15 are complementary connected transistors. The collectors are connected to the bases of the transistors Q12 and Q13, the bases are connected to the input terminal A, and the emitters are connected to the output terminal B.
【０００５】次に、このように構成されたバッファアン
プの回路の動作について説明する。尚、動作の説明は、
アナログ信号が正に変化する場合に限って行うことと
し、以後の回路構成の説明においても同様とする。アナ
ログ信号が入力されてトランジスタＱ14のベ−ス−エミ
ッタ間電圧がＶbeに達すると、トランジスタＱ14は、コ
レクタ電流Ｉ14が流れる。トランジスタＱ12は、コレク
タ電流Ｉ14が流れることによって抵抗Ｒ12に生じた電圧
降下で、オンとなる。トランジスタＱ12のコレクタ−エ
ミッタは、トランジスタＱ10のベ−スに直列に接続され
た抵抗Ｒ1 をバイパスするように正の電源＋Ｖccに接続
されているので、トランジスタＱ10に大きなベ−ス電流
Ｉ12を供給する。このため、トランジスタＱ10は、コレ
クタ電流Ｉ10を急激に増大させ、大きなスル−レ−トで
出力電圧を入力電圧よりＶbeだけ低い電圧まで引き上げ
る。出力電圧と入力電圧の差がＶbeになると、トランジ
スタＱ14、Ｑ12がオフし、出力電圧は、コンプリメンタ
リエミッタフォロア回路によって整定される。Next, the operation of the buffer amplifier circuit thus configured will be described. The explanation of the operation is
This is performed only when the analog signal changes positively, and the same applies to the description of the circuit configuration hereinafter. When an analog signal is input and the base-emitter voltage of the transistor Q14 reaches Vbe, a collector current I14 flows through the transistor Q14. Transistor Q12 is turned on by the voltage drop across resistor R12 caused by the flow of collector current I14. The collector-emitter of transistor Q12 supplies a large base current I12 to transistor Q10 since it is connected to a positive power supply + Vcc to bypass resistor R1 connected in series to the base of transistor Q10. . Therefore, the transistor Q10 rapidly increases the collector current I10 and raises the output voltage to a voltage lower than the input voltage by Vbe at a large slew rate. When the difference between the output voltage and the input voltage becomes Vbe, the transistors Q14 and Q12 turn off, and the output voltage is settled by the complementary emitter follower circuit.
【０００６】以上説明したように、本回路は大きなスル
−レ−トを得ることが可能であるが、更に大きなスル−
レ−トを必要とする場合がある。図３は、更に大きなス
ル−レ−トを必要とする場合のバッファアンプの回路図
で、トランジスタＱ10と並列に正の電源と出力端子間に
トランジスタＱ16を設けた場合を示している。As described above, the present circuit can obtain a large slew rate, but a larger slew rate can be obtained.
A rate may be required. FIG. 3 is a circuit diagram of a buffer amplifier when a larger slew rate is required, and shows a case where a transistor Q16 is provided between a positive power supply and an output terminal in parallel with the transistor Q10.
【０００７】[0007]
【発明が解決しようとする課題】このような従来のバッ
ファアンプは、並列に設けられたトランジスタ間のＶbe
−Ｉc 特性にバラツキのために、各トランジスタに流れ
る電流の配分が異なる。このため、電流が多く流れるト
ランジスタ側に大きな負荷がかかりトランジスタを破損
する原因になっていた。In such a conventional buffer amplifier, Vbe between transistors provided in parallel is used.
The distribution of the current flowing through each transistor is different due to the variation in the -Ic characteristics. For this reason, a large load is applied to the transistor side through which a large amount of current flows, causing damage to the transistor.
【０００８】本発明は、このような点に鑑みてなされた
もので、トランジスタを破損することなく、安定に大出
力を得ることができるバッファアンプを提供することに
ある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a buffer amplifier capable of stably obtaining a large output without damaging a transistor.
【０００９】[0009]
【課題を解決するための手段】このような目的を達成す
るために、本発明は、コレクタが正の電源に接続され、
ベースが入力信号側に接続され、エミッタが出力端子に
接続されたＮＰＮ型トランジスタと、コレクタが負の電
源に接続され、ベースが前記入力信号側に接続され、工
ミッタが前記出力端子に接続されたＰＮＰトランジスタ
よりなるバッファアンプにおいて、相互に接続されたベ
ースが逆バイヤスの第１のツェナーダイオードを介して
前記正の電源に接続され、エミッタがそれぞれの抵抗を
介して前記正の電源に接続され、コレクタが前記出力端
子に接続された複数のトランジスタよりなる第１の電流
制御回路と、相互に接続されたべースが逆バイヤスの第
２のツェナーダイオードを介して前記負の電源に接続さ
れ、エミッタがそれぞれの抵抗を介して前記負の電源に
接続され、コレクタが前記出力端子に接続された複数の
トランジスタよりなる第２の電流制御回路と、前記第
１、第２の電流制御回路を前記入力信号に基づいてオン
／オフするスイッチとを設けたことを特徴としている。In order to achieve such an object, the present invention provides a method in which a collector is connected to a positive power supply,
An NPN transistor having a base connected to the input signal side, an emitter connected to the output terminal, a collector connected to the negative power supply, a base connected to the input signal side, and an emitter connected to the output terminal. In a buffer amplifier comprising a PNP transistor, the mutually connected bases are connected to the positive power supply via a reverse-biased first Zener diode, and the emitters are connected to the positive power supply via respective resistors. A first current control circuit including a plurality of transistors each having a collector connected to the output terminal; and a mutually connected base connected to the negative power supply via a reverse-biased second Zener diode. An emitter is connected to the negative power supply via a respective resistor, and a collector is connected to the plurality of transistors connected to the output terminal. A second current control circuit that, the first, and a second current control circuit characterized by comprising a switch for turning on / off based on the input signal.
【００１０】[0010]
【作用】本発明の各構成要素は次のような作用をする。
スイッチは、入力信号がベースーエミッタ間電圧Ｖbeに
達するとオンとなり、電流制御回路をオンにする。電流
制御回路は、スイッチによってオンされると、ツェナー
ダイオードにツェナ電位が発生し、各トランジスタにほ
ぼ等しい電流を流す。The components of the present invention operate as follows.
The switch is turned on when the input signal reaches the base-emitter voltage Vbe, and turns on the current control circuit. When the current control circuit is turned on by the switch, a zener potential is generated in the zener diode, and a substantially equal current flows through each transistor.
【００１１】[0011]
【実施例】図１は、本発明の一実施例を示すバッファア
ンプの回路図である。図中、図２と同一作用をするもの
は同一符号を付けて説明する。Ｑ21は第ｌの電流制御回
路３のスイッチであるＮＰＮトランジスタで、抵抗Ｒ21
介して第ｌのツェナダイオードＤ31のアノードに接続さ
れるとともにＰＮＰトランジスタＱ31、Ｑ32のベースに
接続されている。トランジスタＱ31、Ｑ32の工ミッタ
は、抵抗Ｒ31、Ｒ32を介しで正の電源十Ｖccに接続され
るとともに第１のツェナダイオードＤ31のカソードに接
続され、コレクタは、トランジスタＱ21のエミッタに接
続されるとともに出力端子Ｂに接続されている。FIG. 1 is a circuit diagram of a buffer amplifier according to an embodiment of the present invention. In the figure, components having the same functions as those in FIG. Q21 is an NPN transistor which is a switch of the first current control circuit 3, and a resistor R21
Connected to the anode of the first Zener diode D31 via the PNP transistors Q31 and Q32. The emitters of the transistors Q31 and Q32 are connected to the positive power supply Vcc via the resistors R31 and R32 and to the cathode of the first Zener diode D31, and the collector is connected to the emitter of the transistor Q21. It is connected to the output terminal B.
【００１２】４は負の電源側に設けられた第２の電流制
御回路で、ＰＮＰトランジスタＱ41、Ｑ42と第２のツェ
ナダイオードＤ41によって第１の電流制御回路３と同様
に構成されている。Ｑ21は第２の電流制御回路４のスイ
ッチであるＰＮＰトランジスタで、抵抗Ｒ21を介して２
の電流制御回路４に接続されている。Reference numeral 4 denotes a second current control circuit provided on the negative power supply side, which is constituted in the same manner as the first current control circuit 3 by PNP transistors Q41 and Q42 and a second Zener diode D41. Q21 is a PNP transistor which is a switch of the second current control circuit 4,
Are connected to the current control circuit 4.
【００１３】次に、このように構成されたバッファアン
プの回路の動作について説明する。入力端子Ａにアナロ
グ信号が入力されてトランジスタＱ21のベースーエミッ
タ間電圧がＶbeに達すると、トランジスタＱ21がオンと
なり、第１のツェナダイオードＤ31は電流Ｉ21が流れ、
ツェナ電圧Ｖz1が生じる。抵抗Ｒ31、Ｒ32の抵抗値は等
しいものが選ばれていて、第ｌのツェナダイオードＤ31
にツェナ電圧Ｖｚが生じると、抵抗Ｒ31には、Ｖz一Ｖb
e1が印加され、抵抗Ｒ32には、Ｖz1一Ｖbe1が印加され
る。Next, the operation of the buffer amplifier circuit thus configured will be described. When an analog signal is input to the input terminal A and the base-emitter voltage of the transistor Q21 reaches Vbe, the transistor Q21 is turned on, and the current I21 flows through the first Zener diode D31,
A zener voltage Vz1 is generated. The resistances of the resistors R31 and R32 are selected to be equal, and the first Zener diode D31
When the zener voltage Vz is generated in the resistor R31, Vz-Vb
e1 is applied, and Vz1−Vbe1 is applied to the resistor R32.
【００１４】この時、トランジスタＱ10、Ｑ31、Ｑ32
は、オンとなり、大きなスル−レ−トで出力電圧を入力
電圧よりＶbeだけ低い電圧まで引き上げる。ツェナ電圧
Ｖz 1 は、ベ−ス−エミッタ間電圧Ｖbeに対して充分に
大きな値になるようにしてあるので、抵抗Ｒ31、Ｒ32に
流れる電流Ｉ31、Ｉ32は、ほぼ等しい電流値に制御でき
る。このため、トランジスタＱ10は、最大消費電力いっ
ぱいの電流Ｉ10を流すことができる。出力電圧と入力電
圧の差がＶbeになると、トランジスタＱ31、Ｑ32がオフ
し、出力電圧は、トランジスタＱ10によって整定され
る。At this time, transistors Q10, Q31, Q32
Is turned on and raises the output voltage to a voltage lower than the input voltage by Vbe at a large slew rate. Since the Zener voltage Vz1 is set to a sufficiently large value with respect to the base-emitter voltage Vbe, the currents I31 and I32 flowing through the resistors R31 and R32 can be controlled to be substantially equal. Therefore, the transistor Q10 can flow the current I10 which is full of the maximum power consumption. When the difference between the output voltage and the input voltage becomes Vbe, the transistors Q31 and Q32 are turned off, and the output voltage is settled by the transistor Q10.
【００１５】[0015]
【発明の効果】以上詳細に説明したように、本発明のバ
ッファアンプは、第1及び第2の電流制御回路によって電
流を制御し、各トランジスタに最大消費電力いっばいの
電流を流すことができるので、安定にして大出力を得る
ことができる。As described above in detail, in the buffer amplifier of the present invention, the current is controlled by the first and second current control circuits, and the maximum current consumption can be supplied to each transistor. Therefore, a large output can be obtained stably.
【図ｌ】図１は、本発明の一実施例を示すバッファアン
プの回路図である。FIG. 1 is a circuit diagram of a buffer amplifier showing one embodiment of the present invention.
【図２】図２は、従来のパッファアンプの回路図であ
る。FIG. 2 is a circuit diagram of a conventional puffer amplifier.
【図３】図３は、更に大さなスルーレートを必要とする
場合の従来のバッファアンプの回路図である。FIG. 3 is a circuit diagram of a conventional buffer amplifier when a larger slew rate is required.
３ 第1の電流制御回路 ４ 第2の電流制御回路 Ｑ21、Ｑ22 スイッチ Ｄ31 第１のツェナダイオード Ｄ41 第2のツェナダイオード 3 First current control circuit 4 Second current control circuit Q21, Q22 Switch D31 First Zener diode D41 Second Zener diode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−40264（ＪＰ，Ａ) 特開 昭57−133707（ＪＰ，Ａ) 特開 昭58−14610（ＪＰ，Ａ) 特開 昭59−119908（ＪＰ，Ａ) 特開 昭60−51012（ＪＰ，Ａ) 特開 昭60−85615（ＪＰ，Ａ) 特開 平１−50604（ＪＰ，Ａ) 特開 平１−189211（ＪＰ，Ａ) 特開 平２−15706（ＪＰ，Ａ) 特開 平３−1614（ＪＰ，Ａ) 米国特許4228404（ＵＳ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/30 H03K 5/00 H03K 19/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-50-40264 (JP, A) JP-A-57-133707 (JP, A) JP-A-58-14610 (JP, A) JP-A-59-40 119908 (JP, A) JP-A-60-51012 (JP, A) JP-A-60-85615 (JP, A) JP-A-1-50604 (JP, A) JP-A-1-189221 (JP, A) JP-A-2-15706 (JP, A) JP-A-3-1614 (JP, A) U.S. Pat. No. 4,228,404 (US, A) (58) Fields investigated (Int. Cl. 6 , DB name) H03F 3/30 H03K 5/00 H03K 19/00
Claims (1)
が入力信号側に接続され、エミッタが出力端子に接続さ
れたＮＰＮ型トランジスタと、コレクタが負の電源に接
続され、ベースが前記入力信号側に接続され、工ミッタ
が前記出力端子に接続されたＰＮＰトランジスタよりな
るバッファアンプにおいて、 相互に接続されたベースが逆バイヤスの第１のツェナー
ダイオードを介して前記正の電源に接続され、エミッタ
がそれぞれの抵抗を介して前記正の電源に接続され、コ
レクタが前記出力端子に接続された複数のトランジスタ
よりなる第１の電流制御回路と、 相互に接続されたべースが逆バイヤスの第２のツェナー
ダイオードを介して前記負の電源に接続され、エミッタ
がそれぞれの抵抗を介して前記負の電源に接続され、コ
レクタが前記出力端子に接続された複数のトランジスタ
よりなる第２の電流制御回路と、 前記第１、第２の電流制御回路を前記入力信号に基づい
てオン／オフするスイッチと、 を設けたことを特徴とするバッファアンプ。An NPN transistor having a collector connected to a positive power supply, a base connected to an input signal side, an emitter connected to an output terminal, a collector connected to a negative power supply, and a base connected to the input signal. A buffer amplifier comprising a PNP transistor connected to the output side and having an emitter connected to the output terminal, wherein the mutually connected bases are connected to the positive power supply through a reverse zener first Zener diode, and Are connected to the positive power supply via respective resistors, and a first current control circuit including a plurality of transistors whose collectors are connected to the output terminal; and a mutually connected base is an inverted bias second base. The emitter is connected to the negative power supply via respective resistors, and the collector is connected to the negative power supply via a Zener diode. And wherein the second current control circuit having a plurality of transistors connected to an output terminal, the first, a switch for on / off based on the second current control circuit to the input signal, that was provided Buffer amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027399A JP2961909B2 (en) | 1991-02-21 | 1991-02-21 | Buffer amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027399A JP2961909B2 (en) | 1991-02-21 | 1991-02-21 | Buffer amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04356807A JPH04356807A (en) | 1992-12-10 |
| JP2961909B2 true JP2961909B2 (en) | 1999-10-12 |
Family
ID=12219987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027399A Expired - Lifetime JP2961909B2 (en) | 1991-02-21 | 1991-02-21 | Buffer amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961909B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6714076B1 (en) | 2001-10-16 | 2004-03-30 | Analog Devices, Inc. | Buffer circuit for op amp output stage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228404A (en) | 1979-02-05 | 1980-10-14 | National Semiconductor Corporation | Low voltage compound inverter buffer circuit |
-
1991
- 1991-02-21 JP JP3027399A patent/JP2961909B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228404A (en) | 1979-02-05 | 1980-10-14 | National Semiconductor Corporation | Low voltage compound inverter buffer circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04356807A (en) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0695610B2 (en) | Bias voltage generating circuit and method thereof | |
| JPH0535350A (en) | Constant current source | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US5164658A (en) | Current transfer circuit | |
| US4542305A (en) | Impedance buffer with reduced settling time | |
| KR920009548B1 (en) | Current source device | |
| JP2961909B2 (en) | Buffer amplifier | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| JP2533201B2 (en) | AM detection circuit | |
| JPH07212156A (en) | Limiter circuit | |
| US4827158A (en) | Output circuit used in an output stage where large current and large output amplitude are required | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| US4506176A (en) | Comparator circuit | |
| EP0611105B1 (en) | Current source | |
| US4140926A (en) | Inverted transistor circuits for monolithic integrated circuit application | |
| JPH03113613A (en) | Wide dynamic range current source circuit | |
| US6154063A (en) | Class AB emitter follower buffers | |
| US5869995A (en) | Output stage having a high disabled output impedance and a low power integrated back buffer to provide disabled output device protection | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| SU1001480A1 (en) | Integrated logic circuit | |
| JP3380604B2 (en) | Drive circuit | |
| JPH0786895A (en) | Output circuit | |
| JP2554543B2 (en) | Power supply circuit | |
| JPH063868B2 (en) | Differential type comparator circuit | |
| JP2687160B2 (en) | Switch circuit |