JP2975973B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2975973B2 JP2975973B2 JP21815693A JP21815693A JP2975973B2 JP 2975973 B2 JP2975973 B2 JP 2975973B2 JP 21815693 A JP21815693 A JP 21815693A JP 21815693 A JP21815693 A JP 21815693A JP 2975973 B2 JP2975973 B2 JP 2975973B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- crystal growth
- crystallinity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/016—Catalyst
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/982—Varying orientation of devices in array
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁基板上
に設けられたＴＦＴ（薄膜トランジスタ）を用いた半導
体装置に関する。特に、アクティブマトリックス型の液
晶表示装置に利用できる半導体装置に関する。
に設けられたＴＦＴ（薄膜トランジスタ）を用いた半導
体装置に関する。特に、アクティブマトリックス型の液
晶表示装置に利用できる半導体装置に関する。
【０００２】
【従来の技術】ガラス等の絶縁基板上にＴＦＴを有する
半導体装置としては、これらのＴＦＴを画素の駆動に用
いるアクティブマトリックス型液晶表示装置やイメージ
センサー等が知られている。
半導体装置としては、これらのＴＦＴを画素の駆動に用
いるアクティブマトリックス型液晶表示装置やイメージ
センサー等が知られている。
【０００３】これらの装置に用いられるＴＦＴには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）か
らなるものと結晶性を有する珪素半導体からなるものの
２つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるＴＦＴの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）か
らなるものと結晶性を有する珪素半導体からなるものの
２つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるＴＦＴの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
【０００４】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、 （１）成膜時に結晶性を有する膜を直接成膜する。 （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる。 （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる。 と言った方法が知られている。しかしながら、（１）の
方法は良好な半導体物性を有する膜を基板上に全面に渡
って均一に成膜することが技術上困難であり、また成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコストの問題があった。また、（２）
の方法は、現在最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さいた
め、スループットが低いという問題がまずあり、また大
面積基板の全面を均一に処理するにはレーザーの安定性
が充分ではなく、次世代の技術という感が強い。（３）
の方法は、（１）、（２）の方法と比較すると大面積に
対応できるという利点はあるが、やはり加熱温度として
６００℃以上の高温にすることが必要であり、安価なガ
ラス基板を用いることを考えると、さらに加熱温度を下
げる必要がある。特に現在の液晶表示装置の場合には大
画面化が進んでおり、その為ガラス基板も同様に大型の
物を使用する必要がある。この様に大型のガラス基板を
使用する場合には、半導体作製に必要不可欠な加熱工程
における縮みや歪みといったものが、マスク合わせ等の
精度を下げ、大きな問題点となっている。特に現在最も
一般的に使用されている７０５９ガラスの場合には、歪
み点が５９３℃であり、従来の加熱結晶化方法では大き
な変形を起こしてしまう。また、温度の問題以外にも現
在のプロセスでは結晶化に要する加熱時間が数十時間以
上にも及ぶので、さらにその時間を短くすることも必要
である。
を得る方法としては、 （１）成膜時に結晶性を有する膜を直接成膜する。 （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる。 （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる。 と言った方法が知られている。しかしながら、（１）の
方法は良好な半導体物性を有する膜を基板上に全面に渡
って均一に成膜することが技術上困難であり、また成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコストの問題があった。また、（２）
の方法は、現在最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さいた
め、スループットが低いという問題がまずあり、また大
面積基板の全面を均一に処理するにはレーザーの安定性
が充分ではなく、次世代の技術という感が強い。（３）
の方法は、（１）、（２）の方法と比較すると大面積に
対応できるという利点はあるが、やはり加熱温度として
６００℃以上の高温にすることが必要であり、安価なガ
ラス基板を用いることを考えると、さらに加熱温度を下
げる必要がある。特に現在の液晶表示装置の場合には大
画面化が進んでおり、その為ガラス基板も同様に大型の
物を使用する必要がある。この様に大型のガラス基板を
使用する場合には、半導体作製に必要不可欠な加熱工程
における縮みや歪みといったものが、マスク合わせ等の
精度を下げ、大きな問題点となっている。特に現在最も
一般的に使用されている７０５９ガラスの場合には、歪
み点が５９３℃であり、従来の加熱結晶化方法では大き
な変形を起こしてしまう。また、温度の問題以外にも現
在のプロセスでは結晶化に要する加熱時間が数十時間以
上にも及ぶので、さらにその時間を短くすることも必要
である。
【０００５】
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。より具体的には
非晶質珪素からなる薄膜を加熱により結晶化させる方法
を用いた、結晶性を有する珪素半導体からなる薄膜の作
製方法において、結晶化に必要な温度の低温化と時間の
短縮を両立するプロセスを提供することをその目的とす
る。勿論、本発明で提供されるプロセスを用いて作製し
た結晶性を有する珪素半導体は、従来技術で作製された
ものと同等以上の物性を有し、ＴＦＴの活性層領域にも
使用可能なものであることは言うまでもないことであ
る。そして、この技術を利用することにより、必要とす
る特性を備えたＴＦＴを基板上に選択的に設けることを
目的とするものである。
を解決する手段を提供するものである。より具体的には
非晶質珪素からなる薄膜を加熱により結晶化させる方法
を用いた、結晶性を有する珪素半導体からなる薄膜の作
製方法において、結晶化に必要な温度の低温化と時間の
短縮を両立するプロセスを提供することをその目的とす
る。勿論、本発明で提供されるプロセスを用いて作製し
た結晶性を有する珪素半導体は、従来技術で作製された
ものと同等以上の物性を有し、ＴＦＴの活性層領域にも
使用可能なものであることは言うまでもないことであ
る。そして、この技術を利用することにより、必要とす
る特性を備えたＴＦＴを基板上に選択的に設けることを
目的とするものである。
【０００６】〔発明の背景〕 本発明人らは、上記従来の技術の項で述べた、非晶質の
珪素半導体膜をＣＶＤ法やスパッタ法で成膜し、該膜を
加熱によって結晶化させる方法について、以下のような
実験及び考察を行った。
珪素半導体膜をＣＶＤ法やスパッタ法で成膜し、該膜を
加熱によって結晶化させる方法について、以下のような
実験及び考察を行った。
【０００７】まず実験事実として、ガラス基板上に非晶
質珪素膜を成膜し、この膜を加熱により結晶化させるメ
カニズムを調べると、結晶成長はガラス基板と非晶質珪
素との界面から始まり、ある程度の膜厚以上では基板表
面に対して垂直な柱状に進行することが認められた。
質珪素膜を成膜し、この膜を加熱により結晶化させるメ
カニズムを調べると、結晶成長はガラス基板と非晶質珪
素との界面から始まり、ある程度の膜厚以上では基板表
面に対して垂直な柱状に進行することが認められた。
【０００８】上記現象は、ガラス基板と非晶質珪素膜と
の界面に、結晶成長の基となる結晶核（結晶成長の基と
なる種）が存在しており、その核から結晶が成長してい
くことに起因すると考察される。このような結晶核は、
基板表面に微量に存在している不純物金属元素やガラス
表面の結晶成分（結晶化ガラスと呼ばれるように、ガラ
ス基板表面には酸化珪素の結晶成分が存在していると考
えられる）であると考えられる。
の界面に、結晶成長の基となる結晶核（結晶成長の基と
なる種）が存在しており、その核から結晶が成長してい
くことに起因すると考察される。このような結晶核は、
基板表面に微量に存在している不純物金属元素やガラス
表面の結晶成分（結晶化ガラスと呼ばれるように、ガラ
ス基板表面には酸化珪素の結晶成分が存在していると考
えられる）であると考えられる。
【０００９】そこで、より積極的に結晶核を導入するこ
とによって結晶化温度の低温化が可能ではないかと考
え、その効果を確認すべく、他の金属を微量にガラス基
板上に成膜し、その上に非晶質珪素からなる薄膜を成
膜、その後加熱結晶化を行う実験を試みた。その結果、
幾つかの金属を基板上に成膜した場合においては結晶化
温度の低下が確認され、異物を結晶核とした結晶成長が
起こっていることが予想された。そこで低温化が可能で
あった複数の不純物金属について更に詳しくそのメカニ
ズムを調査した。なお上記複数の不純物元素は、ニッケ
ル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウ
ム（Ｐｄ）、白金（Ｐｔ）である。
とによって結晶化温度の低温化が可能ではないかと考
え、その効果を確認すべく、他の金属を微量にガラス基
板上に成膜し、その上に非晶質珪素からなる薄膜を成
膜、その後加熱結晶化を行う実験を試みた。その結果、
幾つかの金属を基板上に成膜した場合においては結晶化
温度の低下が確認され、異物を結晶核とした結晶成長が
起こっていることが予想された。そこで低温化が可能で
あった複数の不純物金属について更に詳しくそのメカニ
ズムを調査した。なお上記複数の不純物元素は、ニッケ
ル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パラジウ
ム（Ｐｄ）、白金（Ｐｔ）である。
【００１０】結晶化は、初期の核生成と、その核からの
結晶成長の２段階に分けて考えることができる。ここ
で、初期の核生成の速度は、一定温度において点状に微
細な結晶が発生するまでの時間を測定することによって
観測されるが、この時間は上記不純物金属を下地に成膜
した非晶質珪素薄膜ではいずれの場合も短縮され、結晶
核導入の結晶化温度低温化に対する効果が確認された。
しかも予想外のことであるのだが、核生成後の結晶粒の
成長を加熱時間を変化させて調べたところ、ある種の金
属を成膜後、その上に成膜した非晶質珪素薄膜の結晶化
においては、核生成後の結晶成長の速度までが飛躍的に
増大することが観測された。このメカニズムは現状では
明らかではないが、なにがしかの触媒的な効果が作用し
ているものと推測される。
結晶成長の２段階に分けて考えることができる。ここ
で、初期の核生成の速度は、一定温度において点状に微
細な結晶が発生するまでの時間を測定することによって
観測されるが、この時間は上記不純物金属を下地に成膜
した非晶質珪素薄膜ではいずれの場合も短縮され、結晶
核導入の結晶化温度低温化に対する効果が確認された。
しかも予想外のことであるのだが、核生成後の結晶粒の
成長を加熱時間を変化させて調べたところ、ある種の金
属を成膜後、その上に成膜した非晶質珪素薄膜の結晶化
においては、核生成後の結晶成長の速度までが飛躍的に
増大することが観測された。このメカニズムは現状では
明らかではないが、なにがしかの触媒的な効果が作用し
ているものと推測される。
【００１１】いずれにしろ、上記２つの効果により、ガ
ラス基板上にある種の金属を微量に成膜した上に非晶質
珪素からなる薄膜を成膜、その後加熱結晶化した場合に
は、従来考えられなかったような、５８０℃以下の温度
で４時間程度の時間で十分な結晶性が得られることが判
明した。この様な効果を有する不純物金属の中で、最も
効果が顕著であり、我々が選択した材料がニッケルであ
る。
ラス基板上にある種の金属を微量に成膜した上に非晶質
珪素からなる薄膜を成膜、その後加熱結晶化した場合に
は、従来考えられなかったような、５８０℃以下の温度
で４時間程度の時間で十分な結晶性が得られることが判
明した。この様な効果を有する不純物金属の中で、最も
効果が顕著であり、我々が選択した材料がニッケルであ
る。
【００１２】ニッケルがどの程度の効果を有するのか一
例を挙げると、なんら処理を行なわない、即ちニッケル
の微量な薄膜を成膜していない基板上（コーニング７０
５９ガラス）にプラズマＣＶＤ法で形成された非晶質珪
素からなる薄膜を窒素雰囲気中での加熱によって、結晶
化する場合、その加熱温度として６００℃とした場合、
加熱時間として１０時間以上の時間を必要としたが、ニ
ッケルの微量な薄膜を成膜した基板上の非晶質珪素から
なる薄膜を用いた場合には、４時間程度の加熱において
同様な結晶化状態を得ることができた。尚この際の結晶
化の判断はラマン分光スペクトルを利用した。このこと
だけからも、ニッケルの効果が非常に大きいことが判る
であろう。
例を挙げると、なんら処理を行なわない、即ちニッケル
の微量な薄膜を成膜していない基板上（コーニング７０
５９ガラス）にプラズマＣＶＤ法で形成された非晶質珪
素からなる薄膜を窒素雰囲気中での加熱によって、結晶
化する場合、その加熱温度として６００℃とした場合、
加熱時間として１０時間以上の時間を必要としたが、ニ
ッケルの微量な薄膜を成膜した基板上の非晶質珪素から
なる薄膜を用いた場合には、４時間程度の加熱において
同様な結晶化状態を得ることができた。尚この際の結晶
化の判断はラマン分光スペクトルを利用した。このこと
だけからも、ニッケルの効果が非常に大きいことが判る
であろう。
【００１３】
【課題を解決するための手段】上記説明から判る様に、
ニッケルの微量な薄膜を成膜した上から、非晶質珪素か
らなる薄膜を成膜した場合、結晶化温度の低温化及び結
晶化に要する時間の短縮が可能である。そこで、このプ
ロセスをＴＦＴの製造に用いることを前提に、さらに詳
細な説明を加えていくことにする。尚、後ほど詳述する
が、ニッケルの薄膜は基板上（即ち非晶質珪素膜下側）
のみならず非晶質珪素膜上に成膜しても同様の効果を有
すること、及びイオン注入、さらにはプラズマ処理でも
同様であったことから、今後本明細書ではこれら一連の
処理を「ニッケル微量添加」と呼ぶことにする。また技
術的には、非晶質珪素膜の成膜時にニッケル微量添加を
行うことも可能である。
ニッケルの微量な薄膜を成膜した上から、非晶質珪素か
らなる薄膜を成膜した場合、結晶化温度の低温化及び結
晶化に要する時間の短縮が可能である。そこで、このプ
ロセスをＴＦＴの製造に用いることを前提に、さらに詳
細な説明を加えていくことにする。尚、後ほど詳述する
が、ニッケルの薄膜は基板上（即ち非晶質珪素膜下側）
のみならず非晶質珪素膜上に成膜しても同様の効果を有
すること、及びイオン注入、さらにはプラズマ処理でも
同様であったことから、今後本明細書ではこれら一連の
処理を「ニッケル微量添加」と呼ぶことにする。また技
術的には、非晶質珪素膜の成膜時にニッケル微量添加を
行うことも可能である。
【００１４】まずニッケル微量添加の方法について説明
する。ニッケルの微量添加は、基板上に微量なニッケル
薄膜を成膜し、その後非晶質珪素を成膜する方法でも、
先に非晶質珪素を成膜し、その上から微量なニッケル薄
膜を成膜する方法でも、両者同様に低温化の効果が有
り、その成膜方法はスパッタ法でも、蒸着法でも、ＣＶ
Ｄ法でも、プラズマを用いた方法でも可能で、成膜方法
は問わないことが判明している。ただし、基板上に微量
なニッケル薄膜を成膜する場合、７０５９ガラス基板の
上から直接微量なニッケル薄膜を成膜するよりは、同基
板上に酸化珪素の薄膜（下地膜）を成膜し、その上に微
量なニッケル薄膜を成膜した場合の方が効果がより顕著
である。この理由として考えられることとして、珪素と
ニッケルが直接接触していることが今回の低温結晶化に
は重要であり、７０５９ガラスの場合には珪素以外の成
分がこの両者の接触あるいは反応を阻害するのではない
かということが挙げられる。
する。ニッケルの微量添加は、基板上に微量なニッケル
薄膜を成膜し、その後非晶質珪素を成膜する方法でも、
先に非晶質珪素を成膜し、その上から微量なニッケル薄
膜を成膜する方法でも、両者同様に低温化の効果が有
り、その成膜方法はスパッタ法でも、蒸着法でも、ＣＶ
Ｄ法でも、プラズマを用いた方法でも可能で、成膜方法
は問わないことが判明している。ただし、基板上に微量
なニッケル薄膜を成膜する場合、７０５９ガラス基板の
上から直接微量なニッケル薄膜を成膜するよりは、同基
板上に酸化珪素の薄膜（下地膜）を成膜し、その上に微
量なニッケル薄膜を成膜した場合の方が効果がより顕著
である。この理由として考えられることとして、珪素と
ニッケルが直接接触していることが今回の低温結晶化に
は重要であり、７０５９ガラスの場合には珪素以外の成
分がこの両者の接触あるいは反応を阻害するのではない
かということが挙げられる。
【００１５】また、ニッケル微量添加の方法としては、
非晶質珪素の上または下に接して薄膜を形成する以外
に、イオン注入によってニッケルを添加してもほぼ同様
の効果が確認された。ニッケルの量については、１×１
０15ａｔｏｍｓ／ｃｍ3 以上の量の添加において低温化
が確認されているが、５×１０19ａｔｏｍｓ／ｃｍ3 以
上の添加量においては、ラマン分光スペクトルのピーク
の形状が珪素単体の物とは明らかに異なることから、好
ましくは、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０19
ａｔｏｍｓ／ｃｍ3 の範囲がよい。ニッケルの濃度が、
５×１０19ａｔｏｍｓ／ｃｍ3 以上になると、局部的に
ＮｉＳｉが発生し、半導体としての特性が低下してしま
う。またニッケルの濃度が１×１０15ａｔｏｍｓ／ｃｍ
3 以下であると、ニッケルの触媒としての効果が低下し
てしまう。また結晶化した状態においては、ニッケルの
濃度が低い程良い。
非晶質珪素の上または下に接して薄膜を形成する以外
に、イオン注入によってニッケルを添加してもほぼ同様
の効果が確認された。ニッケルの量については、１×１
０15ａｔｏｍｓ／ｃｍ3 以上の量の添加において低温化
が確認されているが、５×１０19ａｔｏｍｓ／ｃｍ3 以
上の添加量においては、ラマン分光スペクトルのピーク
の形状が珪素単体の物とは明らかに異なることから、好
ましくは、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０19
ａｔｏｍｓ／ｃｍ3 の範囲がよい。ニッケルの濃度が、
５×１０19ａｔｏｍｓ／ｃｍ3 以上になると、局部的に
ＮｉＳｉが発生し、半導体としての特性が低下してしま
う。またニッケルの濃度が１×１０15ａｔｏｍｓ／ｃｍ
3 以下であると、ニッケルの触媒としての効果が低下し
てしまう。また結晶化した状態においては、ニッケルの
濃度が低い程良い。
【００１６】続いて、ニッケル微量添加を行った場合の
結晶形態について説明を加える。上述の通り、ニッケル
を添加しない場合には、基板界面等の結晶核からランダ
ムに核が発生し、その核からの結晶成長もまたある程度
の膜厚まではランダムに、さらに厚い薄膜については一
般的に（１１０）方向が基板に垂直方向に配列した柱状
の結晶成長が行われることが知られており、当然ながら
薄膜全体に渡ってほぼ均一な結晶成長が観測される。そ
れに対して、今回のニッケル微量添加したものについて
は、ニッケルを添加した領域と、その近傍の部分で結晶
成長が異なるという特徴を有していた。即ち、ニッケル
を添加した領域については、添加したニッケルあるいは
その珪素との化合物が結晶核となり、ニッケルを添加し
ていないものと同様に基板にほぼ垂直に柱状の結晶が成
長することが透過電子線顕微鏡写真より明らかとなっ
た。そして、その近傍のニッケルを微量添加していない
領域においてさえも低温での結晶化が確認された。その
部分は基板と概略平行に針状あるいは柱状に結晶が成長
するという特異な結晶成長が観測された。この基板に概
略平行な横方向の結晶成長は、ニッケルを微量添加した
領域から、大きいものでは数百μｍも成長することが観
測され、時間の増加及び温度が高くなるに比例して成長
量も増大することも判った。例として、５５０℃、４時
間においては約４０μｍ程度の成長が観測された。
結晶形態について説明を加える。上述の通り、ニッケル
を添加しない場合には、基板界面等の結晶核からランダ
ムに核が発生し、その核からの結晶成長もまたある程度
の膜厚まではランダムに、さらに厚い薄膜については一
般的に（１１０）方向が基板に垂直方向に配列した柱状
の結晶成長が行われることが知られており、当然ながら
薄膜全体に渡ってほぼ均一な結晶成長が観測される。そ
れに対して、今回のニッケル微量添加したものについて
は、ニッケルを添加した領域と、その近傍の部分で結晶
成長が異なるという特徴を有していた。即ち、ニッケル
を添加した領域については、添加したニッケルあるいは
その珪素との化合物が結晶核となり、ニッケルを添加し
ていないものと同様に基板にほぼ垂直に柱状の結晶が成
長することが透過電子線顕微鏡写真より明らかとなっ
た。そして、その近傍のニッケルを微量添加していない
領域においてさえも低温での結晶化が確認された。その
部分は基板と概略平行に針状あるいは柱状に結晶が成長
するという特異な結晶成長が観測された。この基板に概
略平行な横方向の結晶成長は、ニッケルを微量添加した
領域から、大きいものでは数百μｍも成長することが観
測され、時間の増加及び温度が高くなるに比例して成長
量も増大することも判った。例として、５５０℃、４時
間においては約４０μｍ程度の成長が観測された。
【００１７】上記ニッケルを微量添加した領域から成長
した針状または柱状の結晶は、基板と概略平行な方向に
成長しており、その成長方向においては、粒界の影響が
極めて小さいことが考えられる。即ち、結晶成長が針状
あるいは柱状に行われるので、その方向での結晶粒界の
影響は極めて小さいと考えることができる。
した針状または柱状の結晶は、基板と概略平行な方向に
成長しており、その成長方向においては、粒界の影響が
極めて小さいことが考えられる。即ち、結晶成長が針状
あるいは柱状に行われるので、その方向での結晶粒界の
影響は極めて小さいと考えることができる。
【００１８】ここで、アクティブマトリックス型液晶表
示装置について考察すると、アクティブマトリックス型
液晶表示装置においては、周辺回路において必要とされ
るＴＦＴと画素部分において必要とされるＴＦＴとで、
その必要とされる特性が異なることが指摘される。即
ち、周辺回路のドライバーを形成するＴＦＴは、高移動
度が要求され大きなオン電流を流すことのできる特性が
必要とされ、画素部分に設けられるＴＦＴは、電荷保持
率を高めるため、移動度はそれ程必要とされない代わ
り、オフ電流が小さいことが要求される。
示装置について考察すると、アクティブマトリックス型
液晶表示装置においては、周辺回路において必要とされ
るＴＦＴと画素部分において必要とされるＴＦＴとで、
その必要とされる特性が異なることが指摘される。即
ち、周辺回路のドライバーを形成するＴＦＴは、高移動
度が要求され大きなオン電流を流すことのできる特性が
必要とされ、画素部分に設けられるＴＦＴは、電荷保持
率を高めるため、移動度はそれ程必要とされない代わ
り、オフ電流が小さいことが要求される。
【００１９】そこで本発明を用いる場合には、前述の基
板に概略平行な方向に結晶成長した結晶性珪素膜を用
い、周辺回路に用いるＴＦＴは、結晶成長方向と平行な
方向にソース／ドレインが構成されるようにし、画素に
用いるＴＦＴは、結晶成長方向と垂直な方向にソース／
ドレインが構成されるようにする。即ち、周辺回路に用
いるＴＦＴは、キャリアが移動する際に粒界の影響を極
力受けない構成とし、画素に用いられるＴＦＴは、キャ
リアが移動する際に、粒界を横切るような構成とするこ
とによって、ソース／ドレイン間を高抵抗とし、結果と
してオフ電流を下げる構成とするものである。
板に概略平行な方向に結晶成長した結晶性珪素膜を用
い、周辺回路に用いるＴＦＴは、結晶成長方向と平行な
方向にソース／ドレインが構成されるようにし、画素に
用いるＴＦＴは、結晶成長方向と垂直な方向にソース／
ドレインが構成されるようにする。即ち、周辺回路に用
いるＴＦＴは、キャリアが移動する際に粒界の影響を極
力受けない構成とし、画素に用いられるＴＦＴは、キャ
リアが移動する際に、粒界を横切るような構成とするこ
とによって、ソース／ドレイン間を高抵抗とし、結果と
してオフ電流を下げる構成とするものである。
【００２０】上記構成は、キャリアがソース／ドレイン
間を流れること利用し、ソース／ドレインの方向（ソー
スとドレインを結ぶ線の方向）を前述の結晶の成長方向
と平行にするか、あるいは垂直にするかで、必要とする
特性を有するＴＦＴを得ることを思想とする。即ちキャ
リアが移動する際に、針状あるいは柱状に成長した結晶
の粒界に平行な方向にキャリアを移動させるか（即ち結
晶の成長方向に平行な方向に移動させる（＝キャリアの
移動する方向と結晶成長方向との角度が概略０゜）
か）、あるいは針状あるいは柱状に成長した結晶の粒界
に垂直な方向にキャリアを移動させるか（即ち結晶の成
長方向に垂直な方向に移動させる（＝キャリアの移動す
る方向と結晶成長方向との角度が概略９０゜）か）、と
いうことを選択することによって、高移動度ＴＦＴを得
るか、あるいはオフ電流の小さいＴＦＴを得るか、とい
うことを基本的な思想とする。
間を流れること利用し、ソース／ドレインの方向（ソー
スとドレインを結ぶ線の方向）を前述の結晶の成長方向
と平行にするか、あるいは垂直にするかで、必要とする
特性を有するＴＦＴを得ることを思想とする。即ちキャ
リアが移動する際に、針状あるいは柱状に成長した結晶
の粒界に平行な方向にキャリアを移動させるか（即ち結
晶の成長方向に平行な方向に移動させる（＝キャリアの
移動する方向と結晶成長方向との角度が概略０゜）
か）、あるいは針状あるいは柱状に成長した結晶の粒界
に垂直な方向にキャリアを移動させるか（即ち結晶の成
長方向に垂直な方向に移動させる（＝キャリアの移動す
る方向と結晶成長方向との角度が概略９０゜）か）、と
いうことを選択することによって、高移動度ＴＦＴを得
るか、あるいはオフ電流の小さいＴＦＴを得るか、とい
うことを基本的な思想とする。
【００２１】
【作用】基板表面に対して概略平行な方向に結晶成長し
た結晶性珪素膜を用いてＴＦＴを構成する際に、結晶の
成長方向にそってソース／ドレイン領域を形成すること
によって、キャリアの移動が粒界の影響をあまり受けな
い高移動度を有するＴＦＴを得ることができる。また、
結晶成長方向に垂直な方向にソース／ドレイン領域を形
成することにより、キャリアの移動が粒界の影響を受
け、結果としてオフ電流の小さいＴＦＴを得ることがで
きる。そして、これらのＴＦＴは、結晶成長方向に対し
てどのようにソース／ドレイン間を移動するキャリアの
方向を設定させるかで作り分けることができる。
た結晶性珪素膜を用いてＴＦＴを構成する際に、結晶の
成長方向にそってソース／ドレイン領域を形成すること
によって、キャリアの移動が粒界の影響をあまり受けな
い高移動度を有するＴＦＴを得ることができる。また、
結晶成長方向に垂直な方向にソース／ドレイン領域を形
成することにより、キャリアの移動が粒界の影響を受
け、結果としてオフ電流の小さいＴＦＴを得ることがで
きる。そして、これらのＴＦＴは、結晶成長方向に対し
てどのようにソース／ドレイン間を移動するキャリアの
方向を設定させるかで作り分けることができる。
【００２２】
【実施例】図１に実施例の概要を示す。図１は、液晶表
示装置を上面から見たものであり、マトリックス状に設
けられた画素部分と、周辺回路部分とが示されている。
本実施例は、絶縁基板（例えばガラス基板）上に画素を
駆動するＴＦＴと周辺回路を構成するＴＦＴとを形成す
る例である。本実施例においては、ＴＦＴを構成する半
導体膜として基板に概略平行な方向に結晶成長した結晶
性珪素膜を用い、周辺回路のＴＦＴはその動作時のキャ
リアの移動方向が、この結晶性珪素膜の結晶成長方向と
平行な方向になるようにし、画素部分のＴＦＴはその動
作時のキャリアの移動方向が、この結晶性珪素膜の結晶
成長方向と垂直な方向になるようにするものである。
示装置を上面から見たものであり、マトリックス状に設
けられた画素部分と、周辺回路部分とが示されている。
本実施例は、絶縁基板（例えばガラス基板）上に画素を
駆動するＴＦＴと周辺回路を構成するＴＦＴとを形成す
る例である。本実施例においては、ＴＦＴを構成する半
導体膜として基板に概略平行な方向に結晶成長した結晶
性珪素膜を用い、周辺回路のＴＦＴはその動作時のキャ
リアの移動方向が、この結晶性珪素膜の結晶成長方向と
平行な方向になるようにし、画素部分のＴＦＴはその動
作時のキャリアの移動方向が、この結晶性珪素膜の結晶
成長方向と垂直な方向になるようにするものである。
【００２３】以下において、図２に示すのが、周辺回路
を構成するＮＴＦＴとＰＴＦＴとを相補型に構成した回
路の作製工程についてであり、図４に示すのが画素に形
成されるＮＴＦＴの作製工程についてである。また両工
程は同じ基板上において行なわれるものであり、共通す
る工程は同時に行なわれる。即ち、図２の（Ａ）〜
（Ｄ）と図４の（Ａ）〜（Ｄ）とはそれぞれ対応するも
のであり、図２（Ａ）の工程と、図４（Ａ）の工程は同
時に進行し、図２（Ｂ）の工程と、図４（Ｂ）の工程は
同時に進行し、という様になる。
を構成するＮＴＦＴとＰＴＦＴとを相補型に構成した回
路の作製工程についてであり、図４に示すのが画素に形
成されるＮＴＦＴの作製工程についてである。また両工
程は同じ基板上において行なわれるものであり、共通す
る工程は同時に行なわれる。即ち、図２の（Ａ）〜
（Ｄ）と図４の（Ａ）〜（Ｄ）とはそれぞれ対応するも
のであり、図２（Ａ）の工程と、図４（Ａ）の工程は同
時に進行し、図２（Ｂ）の工程と、図４（Ｂ）の工程は
同時に進行し、という様になる。
【００２４】図２に周辺回路を構成するＮＴＦＴとＰＴ
ＦＴとを相補型に構成した回路の作製工程を示し、図４
に画素に設けられるＮＴＦＴの作製工程を示す。まず、
ガラス基板（コーニング７０５９）１０１上にスパッタ
リング法によって厚さ２０００Åの酸化珪素の下地膜１
０２を形成する。つぎにメタルマスクまたは酸化珪素膜
等によって形成されたマスク１０３を設ける。このマス
ク１０３によって、スリット状に下地膜１０２が露呈さ
れる。即ち、図１（Ａ）の状態を上面から見ると、スリ
ット状に下地膜１０２が露呈しており、他の部分はマス
クされている状態となっている。またこの際、図４に示
す画素部分のＴＦＴにおいては、紙面手前側または紙面
向う側に下地膜１０２がスリット状に露呈している部分
がある。この関係を図５を用いて説明する。図５におい
て、Ａ−Ａ’で切った断面が図４（Ｃ）または図４
（Ｄ）に対応する。なお図４において、１１４と１１６
がソース／ドレイン領域であり、１１５がチャネル形成
領域である。図５に示すように、図２（Ａ）に対応する
工程では、１００に示す領域においてスリット状に下地
膜１０２が露呈している。
ＦＴとを相補型に構成した回路の作製工程を示し、図４
に画素に設けられるＮＴＦＴの作製工程を示す。まず、
ガラス基板（コーニング７０５９）１０１上にスパッタ
リング法によって厚さ２０００Åの酸化珪素の下地膜１
０２を形成する。つぎにメタルマスクまたは酸化珪素膜
等によって形成されたマスク１０３を設ける。このマス
ク１０３によって、スリット状に下地膜１０２が露呈さ
れる。即ち、図１（Ａ）の状態を上面から見ると、スリ
ット状に下地膜１０２が露呈しており、他の部分はマス
クされている状態となっている。またこの際、図４に示
す画素部分のＴＦＴにおいては、紙面手前側または紙面
向う側に下地膜１０２がスリット状に露呈している部分
がある。この関係を図５を用いて説明する。図５におい
て、Ａ−Ａ’で切った断面が図４（Ｃ）または図４
（Ｄ）に対応する。なお図４において、１１４と１１６
がソース／ドレイン領域であり、１１５がチャネル形成
領域である。図５に示すように、図２（Ａ）に対応する
工程では、１００に示す領域においてスリット状に下地
膜１０２が露呈している。
【００２５】上記マスク１０３を設けた後、スパッタリ
ング法によって、厚さ５〜２００Å、例えば２０Åの珪
化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．
５、例えば、ｘ＝２．０）を成膜する。この後マスク１
０３を取り除くことによって、領域１００の部分に選択
的に珪化ニッケル膜が成膜されたことになる。即ち、領
域１００の部分にニッケル微量添加が選択的に行われた
ことになる。
ング法によって、厚さ５〜２００Å、例えば２０Åの珪
化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．
５、例えば、ｘ＝２．０）を成膜する。この後マスク１
０３を取り除くことによって、領域１００の部分に選択
的に珪化ニッケル膜が成膜されたことになる。即ち、領
域１００の部分にニッケル微量添加が選択的に行われた
ことになる。
【００２６】つぎに、プラズマＣＶＤ法によって、厚さ
５００〜１５００Å、例えば１０００Åの真性（Ｉ型）
の非晶質珪素膜（アモルファスシリコン膜）１０４を成
膜する。そして、これを水素還元雰囲気下（好ましく
は、水素の分圧が０．１〜１気圧）または不活性雰囲気
下（大気圧）、５５０℃で４時間アニールして結晶化さ
せる。このアニール温度は、４５０℃以上の温度で可能
であるが、高いと従来の方法と同じになってしまう。従
って、４５０℃〜５５０℃が好ましいアニール温度であ
るといえる。
５００〜１５００Å、例えば１０００Åの真性（Ｉ型）
の非晶質珪素膜（アモルファスシリコン膜）１０４を成
膜する。そして、これを水素還元雰囲気下（好ましく
は、水素の分圧が０．１〜１気圧）または不活性雰囲気
下（大気圧）、５５０℃で４時間アニールして結晶化さ
せる。このアニール温度は、４５０℃以上の温度で可能
であるが、高いと従来の方法と同じになってしまう。従
って、４５０℃〜５５０℃が好ましいアニール温度であ
るといえる。
【００２７】この際、珪化ニッケル膜が選択的に成膜さ
れた１００の領域においては、基板１０１に対して垂直
方向に珪素膜１０４の結晶化が起こる。そして、領域１
００の周辺領域では、矢印１０５で示すように、領域１
００から横方向（基板と概略平行な方向）に結晶成長が
行われる。そして後の工程で明らかになるように、図２
に示す周辺回路部分のＴＦＴにおいては、ソース／ドレ
イン領域がこの結晶成長方向に形成される。また、図５
から明らかなように、画素部分に設けられるＴＦＴにお
いては、ソース／ドレインを結ぶ線と１０５で示す結晶
成長の方向とは直交する。なお上記結晶成長に際し、矢
印１０５で示される基板と概略平行な方向の結晶成長の
距離は、４０μｍ程度である。
れた１００の領域においては、基板１０１に対して垂直
方向に珪素膜１０４の結晶化が起こる。そして、領域１
００の周辺領域では、矢印１０５で示すように、領域１
００から横方向（基板と概略平行な方向）に結晶成長が
行われる。そして後の工程で明らかになるように、図２
に示す周辺回路部分のＴＦＴにおいては、ソース／ドレ
イン領域がこの結晶成長方向に形成される。また、図５
から明らかなように、画素部分に設けられるＴＦＴにお
いては、ソース／ドレインを結ぶ線と１０５で示す結晶
成長の方向とは直交する。なお上記結晶成長に際し、矢
印１０５で示される基板と概略平行な方向の結晶成長の
距離は、４０μｍ程度である。
【００２８】上記工程の結果、非晶質珪素膜を結晶化さ
せて、結晶性珪素膜１０４を得ることができる。そし
て、素子間分離を行い、不要な部分の結晶性珪素膜１０
４を除去し、素子領域を形成する。この工程において、
ＴＦＴの活性層（ソース／ドレイン領域、チャネル形成
領域が形成される部分）の長さを４０μｍ以内とする
と、図２においては活性層を結晶性珪素膜で構成するこ
とができる。勿論、少なくともチャネル形成領域を結晶
性珪素膜で構成するのであれば、さらに活性層の長さを
長くすることができる。
せて、結晶性珪素膜１０４を得ることができる。そし
て、素子間分離を行い、不要な部分の結晶性珪素膜１０
４を除去し、素子領域を形成する。この工程において、
ＴＦＴの活性層（ソース／ドレイン領域、チャネル形成
領域が形成される部分）の長さを４０μｍ以内とする
と、図２においては活性層を結晶性珪素膜で構成するこ
とができる。勿論、少なくともチャネル形成領域を結晶
性珪素膜で構成するのであれば、さらに活性層の長さを
長くすることができる。
【００２９】その後、スパッタリング法によって厚さ１
０００Åの酸化珪素膜１０６をゲイト絶縁膜として成膜
する。スパッタリングには、ターゲットとして酸化珪素
を用い、スパッタリング時の基板温度は２００〜４００
℃、例えば３５０℃、スパッタリング雰囲気は酸素とア
ルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１
以下とする。引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム（０．１〜２％のシリコンを含む）を成膜する。
なお、この酸化珪素膜１０６とアルミニウム膜の成膜工
程は連続的に行うことが望ましい。
０００Åの酸化珪素膜１０６をゲイト絶縁膜として成膜
する。スパッタリングには、ターゲットとして酸化珪素
を用い、スパッタリング時の基板温度は２００〜４００
℃、例えば３５０℃、スパッタリング雰囲気は酸素とア
ルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１
以下とする。引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム（０．１〜２％のシリコンを含む）を成膜する。
なお、この酸化珪素膜１０６とアルミニウム膜の成膜工
程は連続的に行うことが望ましい。
【００３０】そして、アルミニウム膜をパターニングし
て、ゲイト電極１０７、１０９を形成する。これらの工
程は、図２（Ｃ）と図４（Ｃ）とで同時進行で行なわれ
ることはいうまでもない。さらに、このアルミニウムの
電極の表面を陽極酸化して、表面に酸化物層１０８、１
１０を形成する。この陽極酸化は、酒石酸が１〜５％含
まれたエチレングリコール溶液中で行う。得られた酸化
物層１０８、１１０の厚さは２０００Åである。なお、
この酸化物１０８と１１０とは、後のイオンドーピング
工程において、オフセットゲイト領域を形成する厚さと
なるので、オフセットゲイト領域の長さを上記陽極酸化
工程で決めることができる。
て、ゲイト電極１０７、１０９を形成する。これらの工
程は、図２（Ｃ）と図４（Ｃ）とで同時進行で行なわれ
ることはいうまでもない。さらに、このアルミニウムの
電極の表面を陽極酸化して、表面に酸化物層１０８、１
１０を形成する。この陽極酸化は、酒石酸が１〜５％含
まれたエチレングリコール溶液中で行う。得られた酸化
物層１０８、１１０の厚さは２０００Åである。なお、
この酸化物１０８と１１０とは、後のイオンドーピング
工程において、オフセットゲイト領域を形成する厚さと
なるので、オフセットゲイト領域の長さを上記陽極酸化
工程で決めることができる。
【００３１】次に、イオンドーピング法によって、活性
領域にゲイト電極１０７とその周囲の酸化層１０８、ゲ
イト電極１０９とその周囲の酸化層１１０をマスクとし
て不純物（燐およびホウ素）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ
2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜９０
ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋ
Ｖ、例えば６５ｋＶとし、ドース量は１×１０15〜８×
１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素
を５×１０15ｃｍ-2とする。ドーピングに際しては、ド
ーピングが不要な領域をフォトレジストで覆うことによ
って、それぞれの元素を選択的にドーピングを行う。こ
の結果、Ｎ型の不純物領域１１４と１１６、Ｐ型の不純
物領域１１１と１１３が形成され、図２に示すようにＰ
チャネル型ＴＦＴ（ＰＴＦＴ）とＮチャネル型ＴＦＴ
（ＮＴＦＴ）とを形成することができる。また同時に図
４、図５に示すように、Ｎチャネル型ＴＦＴを形成する
ことができる。
領域にゲイト電極１０７とその周囲の酸化層１０８、ゲ
イト電極１０９とその周囲の酸化層１１０をマスクとし
て不純物（燐およびホウ素）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ
2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜９０
ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋ
Ｖ、例えば６５ｋＶとし、ドース量は１×１０15〜８×
１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素
を５×１０15ｃｍ-2とする。ドーピングに際しては、ド
ーピングが不要な領域をフォトレジストで覆うことによ
って、それぞれの元素を選択的にドーピングを行う。こ
の結果、Ｎ型の不純物領域１１４と１１６、Ｐ型の不純
物領域１１１と１１３が形成され、図２に示すようにＰ
チャネル型ＴＦＴ（ＰＴＦＴ）とＮチャネル型ＴＦＴ
（ＮＴＦＴ）とを形成することができる。また同時に図
４、図５に示すように、Ｎチャネル型ＴＦＴを形成する
ことができる。
【００３２】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化を行う。レー
ザー光としては、ＫｒＦエキシマレーザー（波長２４８
ｎｍ、パルス幅２０ｎｓｅｃ）を用いるが、他のレーザ
ーであってもよい。レーザー光の照射条件は、エネルギ
ー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍ
Ｊ／ｃｍ2 とし、一か所につき２〜１０ショット、例え
ば２ショットとする。このレーザー光の照射時に基板を
２００〜４５０℃程度に加熱することは有用である。こ
のレーザアニール工程において、先に結晶化された領域
にはニッケルが拡散しているので、このレーザー光の照
射によって、再結晶化が容易に進行し、Ｐ型を付与する
不純物がドープされた不純物領域１１１と１１３、さら
にはＮ型を付与する不純物がドープされた不純物領域１
１４と１１６は、容易に活性化させ得る。
ルを行い、イオン注入した不純物の活性化を行う。レー
ザー光としては、ＫｒＦエキシマレーザー（波長２４８
ｎｍ、パルス幅２０ｎｓｅｃ）を用いるが、他のレーザ
ーであってもよい。レーザー光の照射条件は、エネルギ
ー密度が２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍ
Ｊ／ｃｍ2 とし、一か所につき２〜１０ショット、例え
ば２ショットとする。このレーザー光の照射時に基板を
２００〜４５０℃程度に加熱することは有用である。こ
のレーザアニール工程において、先に結晶化された領域
にはニッケルが拡散しているので、このレーザー光の照
射によって、再結晶化が容易に進行し、Ｐ型を付与する
不純物がドープされた不純物領域１１１と１１３、さら
にはＮ型を付与する不純物がドープされた不純物領域１
１４と１１６は、容易に活性化させ得る。
【００３３】続いて、周辺回路部分においては、図２に
示すように、厚さ６０００Åの酸化珪素膜１１８を層間
絶縁物としてプラズマＣＶＤ法によって形成し、これに
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの多層膜によってＴＦＴの電極・
配線１１７、１２０、１１９を形成する。さらに、画素
部分では図４に示すように、層間絶縁物２１１を酸化珪
素によって形成し、コンタクトホールの形成後、画素電
極となるＩＴＯ電極２１２を形成し、さらに金属配線２
１３、２１４を形成する。それて最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールをおこない、ＴＦ
Ｔ回路またはＴＦＴを完成させる。（図１（Ｄ）、図４
（Ｄ））
示すように、厚さ６０００Åの酸化珪素膜１１８を層間
絶縁物としてプラズマＣＶＤ法によって形成し、これに
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの多層膜によってＴＦＴの電極・
配線１１７、１２０、１１９を形成する。さらに、画素
部分では図４に示すように、層間絶縁物２１１を酸化珪
素によって形成し、コンタクトホールの形成後、画素電
極となるＩＴＯ電極２１２を形成し、さらに金属配線２
１３、２１４を形成する。それて最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールをおこない、ＴＦ
Ｔ回路またはＴＦＴを完成させる。（図１（Ｄ）、図４
（Ｄ））
【００３４】図２に示す構成において、ニッケルが選択
的に導入された領域とＴＦＴとの位置関係を示すため
に、図３に、図２（Ｄ）を上面から見た概要を示す。図
３において、１００で示される領域に選択的にニッケル
微量添加が行われ、熱アニールによってそこから矢印１
０５で示す横方向（紙面左右方向）に結晶成長がなされ
る。そして、この横方向の結晶成長が行なわれた領域に
おいて、ソース／ドレイン領域１１１と１１３、チャネ
ル形成領域１１２がＰＴＦＴとして形成される。同様
に、ソース／ドレイン領域１１４と１１６、チャネル形
成領域１１５がＮＴＦＴとして形成される。即ち、周辺
回路部分においては、ソース／ドレイン間において、キ
ャリアの移動する方向が、結晶の成長方向１０５と同一
の方向となっている。従って、キャリアが移動に際して
粒界を横切ることがないので、特に移動度を高くさせる
ことができる。
的に導入された領域とＴＦＴとの位置関係を示すため
に、図３に、図２（Ｄ）を上面から見た概要を示す。図
３において、１００で示される領域に選択的にニッケル
微量添加が行われ、熱アニールによってそこから矢印１
０５で示す横方向（紙面左右方向）に結晶成長がなされ
る。そして、この横方向の結晶成長が行なわれた領域に
おいて、ソース／ドレイン領域１１１と１１３、チャネ
ル形成領域１１２がＰＴＦＴとして形成される。同様
に、ソース／ドレイン領域１１４と１１６、チャネル形
成領域１１５がＮＴＦＴとして形成される。即ち、周辺
回路部分においては、ソース／ドレイン間において、キ
ャリアの移動する方向が、結晶の成長方向１０５と同一
の方向となっている。従って、キャリアが移動に際して
粒界を横切ることがないので、特に移動度を高くさせる
ことができる。
【００３５】一方、画素部分において形成された図４に
示すＮＴＦＴは、図５に示すようにソース／ドレイン領
域を移動するキャリアが結晶成長方向１０５に対して垂
直となるので、その移動に際して多数の粒界を横切らな
ければならない。即ち、ソース／ドレイン間の抵抗は高
くなり、オン電流及びオフ電流ともにその値は小さくな
る。しかしながら、オフ電流の絶対値を小さくできるの
で、画素電極（図４でいえばＩＴＯ電極２１２）の電荷
を保持する機能は向上する。従って、必要とするＯＮ／
ＯＦＦ比がとれるならば、図４及び図５に示すような構
成を採って、オフ電流の小さいＴＦＴを画素電極に採用
することは有用である。
示すＮＴＦＴは、図５に示すようにソース／ドレイン領
域を移動するキャリアが結晶成長方向１０５に対して垂
直となるので、その移動に際して多数の粒界を横切らな
ければならない。即ち、ソース／ドレイン間の抵抗は高
くなり、オン電流及びオフ電流ともにその値は小さくな
る。しかしながら、オフ電流の絶対値を小さくできるの
で、画素電極（図４でいえばＩＴＯ電極２１２）の電荷
を保持する機能は向上する。従って、必要とするＯＮ／
ＯＦＦ比がとれるならば、図４及び図５に示すような構
成を採って、オフ電流の小さいＴＦＴを画素電極に採用
することは有用である。
【００３６】本実施例においては、Ｎｉを導入する方法
として、非晶質珪素膜１０４下の下地膜１０２表面に選
択的にＮｉを薄膜（極めて薄いので、膜として観察する
ことは困難である）として形成し、この部分から結晶成
長を行わす方法を採用した。しかし、非晶質珪素膜１０
４を形成後に、その上面に選択的にニッケル微量添加を
行う方法でもよい。即ち、結晶成長は非晶質珪素膜の上
面側から行ってもよいし、下面側から行ってもよい。ま
た、予め非晶質珪素膜を成膜し、さらにイオンドーピン
グ法を用いて、ニッケルイオンを非晶質珪素膜１０４に
選択的に注入する方法を採用してもよい。この場合は、
ニッケル元素の濃度を制御することができるという特徴
を有する。また、ニッケルの薄膜を成膜する代わりにプ
ラズマ処理により、ニッケル微量添加を行うのでもよ
い。
として、非晶質珪素膜１０４下の下地膜１０２表面に選
択的にＮｉを薄膜（極めて薄いので、膜として観察する
ことは困難である）として形成し、この部分から結晶成
長を行わす方法を採用した。しかし、非晶質珪素膜１０
４を形成後に、その上面に選択的にニッケル微量添加を
行う方法でもよい。即ち、結晶成長は非晶質珪素膜の上
面側から行ってもよいし、下面側から行ってもよい。ま
た、予め非晶質珪素膜を成膜し、さらにイオンドーピン
グ法を用いて、ニッケルイオンを非晶質珪素膜１０４に
選択的に注入する方法を採用してもよい。この場合は、
ニッケル元素の濃度を制御することができるという特徴
を有する。また、ニッケルの薄膜を成膜する代わりにプ
ラズマ処理により、ニッケル微量添加を行うのでもよ
い。
【００３７】図２に示す回路は、ＰＴＦＴとＮＴＦＴと
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作製することも可
能である。
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作製することも可
能である。
【００３８】
【効果】アクティブマトリックス型の液晶表示装置にお
いて、周辺回路部分のＴＦＴをキャリアの流れに対して
平行な方向に結晶成長させた結晶性珪素膜で構成し、画
素部分のＴＦＴをキャリアの流れに対して垂直方向に構
成した結晶性珪素膜で構成することによって、周辺回路
部分においては高速動作が行える構成とすることがで
き、画素部分では電荷保持のために必要とされるオフ電
流値の小さいＴＦＴを設ける構成とすることができる。
いて、周辺回路部分のＴＦＴをキャリアの流れに対して
平行な方向に結晶成長させた結晶性珪素膜で構成し、画
素部分のＴＦＴをキャリアの流れに対して垂直方向に構
成した結晶性珪素膜で構成することによって、周辺回路
部分においては高速動作が行える構成とすることがで
き、画素部分では電荷保持のために必要とされるオフ電
流値の小さいＴＦＴを設ける構成とすることができる。
【図１】 実施例の概要を示す。
【図２】 実施例の作製工程を示す。
【図３】 実施例の概要を示す。
【図４】 実施例の作製工程を示す。
【図５】 実施例の概要を示す。
【符号の説明】 １０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ マスク １００ ニッケル微量添加領域 １０５ 結晶成長方向 １０７ ゲイト電極 １０８ 陽極酸化層 １０９ ゲイト電極 １１０ 陽極酸化層 １１１ ソース／ドレイン領域 １１２ チャネル形成領域 １１３ ドレイン／ソース領域 １１４ ソース／ドレイン領域 １１５ チャネル形成領域 １１６ ドレイン／ソース領域 １１７ 電極 １１８ 層間絶縁物 １１９ 電極 １２０ 電極 ２１１ 層間絶縁物 ２１３ 電極 ２１４ 電極 ２１２ ＩＴＯ（画素電極）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 張 宏勇 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72)発明者 高山 徹 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審査官 河本 充雄 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/136 500
Claims (7)
- 【請求項１】 基板上に、基板表面に概略平行に結晶成
長した結晶性を有する珪素膜を用いた複数の薄膜トラン
ジスタが設けられており、 前記複数の薄膜トランジスタの一つにおいて、前記結晶
性を有する珪素膜中のキャリアの移動する方向と結晶成
長方向とが第１の角度を有し、 前記複数の薄膜トランジスタの他の一つにおいて、前記
結晶性を有する珪素膜中のキャリアの移動する方向と結
晶成長方向とが第１の角度とは異なる第２の角度を有し
ていることを特徴とする半導体装置。 - 【請求項２】 基板上に、基板表面に概略平行に結晶成
長した結晶性を有する珪素膜を用いた複数の薄膜トラン
ジスタが設けられており、 前記複数の薄膜トランジスタの一つは、アクティブマト
リックス型液晶表示装置の周辺回路部分に設けられ、 前記複数の薄膜トランジスタの他の一つは、アクティブ
マトリクス型液晶表示装置の画素部分に設けられ、 前記周辺回路部分に設けられた薄膜トランジスタにおい
て、前記結晶性を有する珪素膜中のキャリアの移動する
方向と結晶成長方向とが第１の角度を有し、 前記画素部分に設けられた薄膜トランジスタにおいて、
前記結晶性を有する珪素膜中のキャリアの移動する方向
と結晶成長方向とが第１の角度とは異なる第２の角度を
有していることを特徴とする半導体装置。 - 【請求項３】 請求項１または請求項２において、第１
の角度が概略０゜であり、第２の角度が概略９０゜であ
ることを特徴とする半導体装置。 - 【請求項４】 基板上に非晶質珪素膜を形成する工程
と、前記非晶質珪素膜に 結晶化を助長する金属元素を選択的
に導入する工程と、 加熱によって、前記非晶質珪素膜の前記金属元素が選択
的に導入された領域の周辺領域において基板表面に対し
概略平行に結晶成長を行わせた結晶性を有する珪素膜を
得る工程と、前記 結晶性を有する珪素膜で複数の薄膜トランジスタを
形成する工程と、 を有し、 前記複数の薄膜トランジスタの一つは、キャリアの移動
する方向と結晶性を有する珪素膜の結晶成長方向とが第
１の角度を有し、 前記複数の薄膜トランジスタの他の一つは、キャリアの
移動する方向と結晶性を有する珪素膜の結晶成長方向と
が第１の角度とは異なる第２の角度を有していることを
特徴とする半導体装置の作製方法。 - 【請求項５】 基板上に非晶質の珪素膜を形成する工程
と、前記非晶質珪素膜に 結晶化を助長する金属元素を選択的
に導入する工程と、 加熱によって、前記非晶質珪素膜の前記金属元素が選択
的に導入された領域の周辺領域において基板表面に対し
概略平行に結晶成長を行わせた結晶性を有する珪素膜を
得る工程と、 前記結晶性を有する珪素膜で複数の薄膜トランジスタを
形成する工程と、 を有し、 前記複数の薄膜トランジスタの一つは、アクティブマト
リックス型液晶表示装置の周辺回路部分に形成されてお
り、キャリアの移動する方向と結晶性を有する珪素膜の
結晶成長方向とが第１の角度を有し、 前記複数の薄膜トランジスタの他の一つは、アクティブ
マトリックス型液晶表示装置の画素部分に形成されてお
り、キャリアの移動する方向と結晶性を有する珪素膜の
結晶成長方向とが第１の角度とは異なる第２の角度を有
していることを特徴とする半導体装置の作製方法。 - 【請求項６】 請求項４または請求項５において、第１
の角度が概略０゜であり、第２の角度が概略９０゜であ
ることを特徴とする半導体装置の作製方法。 - 【請求項７】 請求項４または請求項５または請求項６
において、金属元素としてＮｉ、Ｃｏ、Ｐｄ、Ｐｔの中
から選ばれた少なくとも一つを用いることを特徴とする
半導体装置の作製方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21815693A JP2975973B2 (ja) | 1993-08-10 | 1993-08-10 | 半導体装置およびその作製方法 |
| TW083106908A TW260805B (ja) | 1993-08-10 | 1994-07-28 | |
| KR1019940019557A KR100310407B1 (ko) | 1993-08-10 | 1994-08-09 | 반도체장치및그제조방법 |
| CN94109084A CN1054942C (zh) | 1993-08-10 | 1994-08-10 | 半导体器件及其制造方法 |
| US08/518,318 US5614426A (en) | 1993-08-10 | 1995-08-23 | Method of manufacturing semiconductor device having different orientations of crystal channel growth |
| US08/745,312 US5696388A (en) | 1993-08-10 | 1996-11-12 | Thin film transistors for the peripheral circuit portion and the pixel portion |
| CN98103874A CN1113409C (zh) | 1993-08-10 | 1998-02-10 | 具有不同晶体沟道生长方向的半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21815693A JP2975973B2 (ja) | 1993-08-10 | 1993-08-10 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758338A JPH0758338A (ja) | 1995-03-03 |
| JP2975973B2 true JP2975973B2 (ja) | 1999-11-10 |
Family
ID=16715522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21815693A Expired - Lifetime JP2975973B2 (ja) | 1993-08-10 | 1993-08-10 | 半導体装置およびその作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5614426A (ja) |
| JP (1) | JP2975973B2 (ja) |
| KR (1) | KR100310407B1 (ja) |
| CN (2) | CN1054942C (ja) |
| TW (1) | TW260805B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207691A (ja) * | 2002-12-11 | 2004-07-22 | Sharp Corp | 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置 |
Families Citing this family (125)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100465742C (zh) | 1992-08-27 | 2009-03-04 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| US6323071B1 (en) | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| EP1119053B1 (en) * | 1993-02-15 | 2011-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating TFT semiconductor device |
| US6997985B1 (en) | 1993-02-15 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| US6090646A (en) | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5818076A (en) * | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| KR100186886B1 (ko) * | 1993-05-26 | 1999-04-15 | 야마자끼 승페이 | 반도체장치 제작방법 |
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JP2814049B2 (ja) | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| CN100472752C (zh) | 1993-12-02 | 2009-03-25 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| US5869362A (en) * | 1993-12-02 | 1999-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US6798023B1 (en) * | 1993-12-02 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film |
| JP3025814B2 (ja) * | 1993-12-22 | 2000-03-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100319332B1 (ko) * | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP3221473B2 (ja) | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
| TW273639B (en) * | 1994-07-01 | 1996-04-01 | Handotai Energy Kenkyusho Kk | Method for producing semiconductor device |
| JPH0869967A (ja) * | 1994-08-26 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| TW403993B (en) * | 1994-08-29 | 2000-09-01 | Semiconductor Energy Lab | Semiconductor circuit for electro-optical device and method of manufacturing the same |
| JP3442500B2 (ja) | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| TW374247B (en) * | 1994-09-15 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Method of fabricating semiconductor device |
| US6300659B1 (en) | 1994-09-30 | 2001-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and fabrication method for same |
| US5915174A (en) * | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6337229B1 (en) | 1994-12-16 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of making crystal silicon semiconductor and thin film transistor |
| JP4130237B2 (ja) * | 1995-01-28 | 2008-08-06 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及び半導体装置の作製方法 |
| JP3138169B2 (ja) * | 1995-03-13 | 2001-02-26 | シャープ株式会社 | 半導体装置の製造方法 |
| KR100265179B1 (ko) * | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3295679B2 (ja) * | 1995-08-04 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3907726B2 (ja) | 1995-12-09 | 2007-04-18 | 株式会社半導体エネルギー研究所 | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 |
| JP3124480B2 (ja) * | 1995-12-12 | 2001-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6204101B1 (en) | 1995-12-15 | 2001-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TW319912B (ja) * | 1995-12-15 | 1997-11-11 | Handotai Energy Kenkyusho Kk | |
| US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6180439B1 (en) * | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6465287B1 (en) | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
| US6063654A (en) * | 1996-02-20 | 2000-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor involving laser treatment |
| TW335503B (en) | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
| TW374196B (en) | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
| TW317643B (ja) | 1996-02-23 | 1997-10-11 | Handotai Energy Kenkyusho Kk | |
| JP3472024B2 (ja) | 1996-02-26 | 2003-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6100562A (en) | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| US6133119A (en) * | 1996-07-08 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method manufacturing same |
| JPH10199807A (ja) | 1996-12-27 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 結晶性珪素膜の作製方法 |
| JPH10200114A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 薄膜回路 |
| JP4242461B2 (ja) | 1997-02-24 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5827773A (en) * | 1997-03-07 | 1998-10-27 | Sharp Microelectronics Technology, Inc. | Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon |
| JP3544280B2 (ja) | 1997-03-27 | 2004-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH10282414A (ja) * | 1997-04-09 | 1998-10-23 | Canon Inc | ズームレンズ |
| US6541793B2 (en) | 1997-05-30 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and semiconductor device using thin-film transistors |
| JP3376247B2 (ja) * | 1997-05-30 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 |
| US6307214B1 (en) | 1997-06-06 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
| JP3844561B2 (ja) | 1997-06-10 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6501094B1 (en) * | 1997-06-11 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a bottom gate type thin film transistor |
| JP3717634B2 (ja) * | 1997-06-17 | 2005-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3295346B2 (ja) | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
| JP3830623B2 (ja) | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| JP3939399B2 (ja) | 1997-07-22 | 2007-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH1140498A (ja) | 1997-07-22 | 1999-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4318768B2 (ja) | 1997-07-23 | 2009-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4180689B2 (ja) * | 1997-07-24 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100492726B1 (ko) * | 1998-01-26 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | 시스템온패널형액정표시장치 |
| KR100296110B1 (ko) | 1998-06-09 | 2001-08-07 | 구본준, 론 위라하디락사 | 박막트랜지스터 제조방법 |
| KR100292048B1 (ko) * | 1998-06-09 | 2001-07-12 | 구본준, 론 위라하디락사 | 박막트랜지스터액정표시장치의제조방법 |
| KR100296109B1 (ko) | 1998-06-09 | 2001-10-26 | 구본준, 론 위라하디락사 | 박막트랜지스터제조방법 |
| US6479837B1 (en) | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
| JP2000111950A (ja) * | 1998-10-06 | 2000-04-21 | Toshiba Corp | 多結晶シリコンの製造方法 |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6306694B1 (en) * | 1999-03-12 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| TWI232595B (en) | 1999-06-04 | 2005-05-11 | Semiconductor Energy Lab | Electroluminescence display device and electronic device |
| JP2001127302A (ja) * | 1999-10-28 | 2001-05-11 | Hitachi Ltd | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 |
| KR100303142B1 (ko) | 1999-10-29 | 2001-11-02 | 구본준, 론 위라하디락사 | 액정표시패널의 제조방법 |
| US6780687B2 (en) * | 2000-01-28 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a heat absorbing layer |
| US6830993B1 (en) * | 2000-03-21 | 2004-12-14 | The Trustees Of Columbia University In The City Of New York | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
| KR100854834B1 (ko) | 2000-10-10 | 2008-08-27 | 더 트러스티스 오브 컬럼비아 유니버시티 인 더 시티 오브 뉴욕 | 얇은 금속층을 가공하는 방법 및 장치 |
| US7045444B2 (en) | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TWI221645B (en) * | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7115453B2 (en) * | 2001-01-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2002231627A (ja) * | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| US7141822B2 (en) * | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5088993B2 (ja) | 2001-02-16 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4993810B2 (ja) | 2001-02-16 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7052943B2 (en) | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4718700B2 (ja) | 2001-03-16 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6812081B2 (en) * | 2001-03-26 | 2004-11-02 | Semiconductor Energy Laboratory Co.,.Ltd. | Method of manufacturing semiconductor device |
| KR20040043116A (ko) | 2001-04-10 | 2004-05-22 | 사르노프 코포레이션 | 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치 |
| KR100418745B1 (ko) * | 2001-06-08 | 2004-02-19 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
| US7160763B2 (en) * | 2001-08-27 | 2007-01-09 | The Trustees Of Columbia University In The City Of New York | Polycrystalline TFT uniformity through microstructure mis-alignment |
| JP2003163221A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7232714B2 (en) * | 2001-11-30 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6967351B2 (en) * | 2001-12-04 | 2005-11-22 | International Business Machines Corporation | Finfet SRAM cell using low mobility plane for cell stability and method for forming |
| TWI269922B (en) * | 2002-03-07 | 2007-01-01 | Tpo Displays Corp | Manufacturing method of LCD screen |
| EP1492334B1 (en) * | 2002-04-04 | 2011-08-17 | Sony Corporation | Solid-state image pickup device |
| KR100514179B1 (ko) * | 2002-11-19 | 2005-09-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 |
| AU2003272222A1 (en) * | 2002-08-19 | 2004-03-03 | The Trustees Of Columbia University In The City Of New York | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions |
| TWI331803B (en) * | 2002-08-19 | 2010-10-11 | Univ Columbia | A single-shot semiconductor processing system and method having various irradiation patterns |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| KR100508001B1 (ko) * | 2002-12-30 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR101191837B1 (ko) * | 2003-02-19 | 2012-10-18 | 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치 |
| KR100496423B1 (ko) * | 2003-04-17 | 2005-06-17 | 삼성에스디아이 주식회사 | 화이트밸런스가 개선된 평판표시장치 |
| WO2005029551A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
| WO2005029546A2 (en) * | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| TWI351713B (en) * | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| WO2005029547A2 (en) * | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Enhancing the width of polycrystalline grains with mask |
| KR100599595B1 (ko) * | 2004-05-24 | 2006-07-13 | 삼성에스디아이 주식회사 | 발광표시 장치용 반도체 소자 및 그 제조 방법 |
| KR101127533B1 (ko) * | 2005-04-11 | 2012-03-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
| US8704083B2 (en) | 2010-02-11 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and fabrication method thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2551244B1 (fr) * | 1983-08-26 | 1985-10-11 | Thomson Csf | Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat |
| EP0307109A1 (en) * | 1987-08-24 | 1989-03-15 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
| JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01194351A (ja) * | 1988-01-29 | 1989-08-04 | Hitachi Ltd | 薄膜半導体装置 |
| JPH0227320A (ja) * | 1988-07-18 | 1990-01-30 | Hitachi Ltd | 薄膜半導体表示装置とその製造方法 |
| JPH02208635A (ja) * | 1989-02-08 | 1990-08-20 | Seiko Epson Corp | 半導体装置 |
| GB2239126A (en) * | 1989-11-27 | 1991-06-19 | Philips Electronic Associated | Polycrystalline semiconductor thin film transistors |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JP3193803B2 (ja) * | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| US5481121A (en) * | 1993-05-26 | 1996-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH1194351A (ja) * | 1997-09-25 | 1999-04-09 | Hitachi Ltd | 空気調和機 |
-
1993
- 1993-08-10 JP JP21815693A patent/JP2975973B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-28 TW TW083106908A patent/TW260805B/zh not_active IP Right Cessation
- 1994-08-09 KR KR1019940019557A patent/KR100310407B1/ko not_active Expired - Lifetime
- 1994-08-10 CN CN94109084A patent/CN1054942C/zh not_active Expired - Lifetime
-
1995
- 1995-08-23 US US08/518,318 patent/US5614426A/en not_active Expired - Lifetime
-
1996
- 1996-11-12 US US08/745,312 patent/US5696388A/en not_active Expired - Lifetime
-
1998
- 1998-02-10 CN CN98103874A patent/CN1113409C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207691A (ja) * | 2002-12-11 | 2004-07-22 | Sharp Corp | 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100310407B1 (ko) | 2002-10-11 |
| US5696388A (en) | 1997-12-09 |
| CN1054942C (zh) | 2000-07-26 |
| CN1108804A (zh) | 1995-09-20 |
| US5614426A (en) | 1997-03-25 |
| KR950007160A (ko) | 1995-03-21 |
| CN1113409C (zh) | 2003-07-02 |
| TW260805B (ja) | 1995-10-21 |
| JPH0758338A (ja) | 1995-03-03 |
| CN1206225A (zh) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2975973B2 (ja) | 半導体装置およびその作製方法 | |
| KR0183063B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3450376B2 (ja) | 半導体装置の作製方法 | |
| US6319761B1 (en) | Method of fabricating a thin film transistor | |
| JP3504336B2 (ja) | 半導体装置の作製方法 | |
| US5962871A (en) | Method for producing semiconductor device | |
| US6875628B1 (en) | Semiconductor device and fabrication method of the same | |
| JPH086053A (ja) | 液晶表示装置 | |
| KR0180573B1 (ko) | 반도체 장치 및 그 제작방법 | |
| JP3076490B2 (ja) | 半導体装置の製造方法 | |
| JP3234714B2 (ja) | 半導体装置およびその製造方法 | |
| JP3403811B2 (ja) | 半導体装置およびその作製方法 | |
| JP3403810B2 (ja) | 半導体装置およびその作製方法 | |
| JPH0799314A (ja) | 半導体装置 | |
| JP3431851B2 (ja) | 半導体装置 | |
| JP3958244B2 (ja) | 半導体装置及びその作製方法 | |
| JP3190518B2 (ja) | 半導体装置作製方法 | |
| JP3375693B2 (ja) | 薄膜トランジスタを有する半導体装置の作製方法 | |
| JP2003007716A (ja) | 半導体装置およびその製造方法 | |
| JP3859516B2 (ja) | 半導体装置の製造方法 | |
| JP3207637B2 (ja) | 半導体装置及びその作製方法 | |
| JP3886827B2 (ja) | 半導体装置の作製方法 | |
| JP3664750B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002043331A (ja) | 半導体装置の作製方法 | |
| JP3375692B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |