JP2979563B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2979563B2 JP2979563B2 JP2004768A JP476890A JP2979563B2 JP 2979563 B2 JP2979563 B2 JP 2979563B2 JP 2004768 A JP2004768 A JP 2004768A JP 476890 A JP476890 A JP 476890A JP 2979563 B2 JP2979563 B2 JP 2979563B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- rate
- trench
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.
A.産業上の利用分野 B.発明の概要 C.背景技術[第4図] D.発明が解決しようとする問題点[第5図、第6図] E.問題点を解決するための手段 F.作用 G.実施例[第1図乃至第3図] a.第1の実施例[第1図] b.第2の実施例[第2図] c.第3の実施例[第3図] H.発明の効果 (A.産業上の利用分野) 本発明は半導体装置の製造方法、特に基板の表面部に
形成されたトレンチをSiH4/N2Oをソースガスとするバイ
アスECRCVDにより形成したシリコン酸化膜で埋め込み、
その後、上記ソースガスの組成の流量比を変化させてト
レンチ外のシリコン酸化膜に対して水平戻しエッチング
を施してトレンチ上にトレンチ外シリコン酸化膜エッチ
ングの際にマスクとなるレジスト膜の形成スペースを確
保する半導体装置の製造方法に関する。A. Industrial application fields B. Summary of the invention C. Background art [Fig. 4] D. Problems to be solved by the invention [Figs. 5 and 6] E. Means for solving the problems F. Function G. Embodiment [FIGS. 1 to 3] a. First Embodiment [FIG. 1] b. Second Embodiment [FIG. 2] c. Third Embodiment [FIG. Figure] H. Effects of the Invention (A. Industrial Application Field) The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a trench formed in a surface portion of a substrate by bias ECRCVD using SiH 4 / N 2 O as a source gas. Embedded with the formed silicon oxide film,
Thereafter, by changing the flow rate ratio of the composition of the source gas, horizontal return etching is performed on the silicon oxide film outside the trench, and a space for forming a resist film serving as a mask when etching the silicon oxide film outside the trench is formed on the trench. The present invention relates to a method for manufacturing a secured semiconductor device.
(B.発明の概要) 本発明は、上記の半導体装置の製造方法において、 スループットの向上を図るため、 水平戻しエッチング時にソースガスのSiH4のN2Oに対
する流量比をエッチング及びデポジションのレートが大
きくなるように高め且つソースガス中にエッチング促進
ガスを添加したり、 あるいは、水平戻しエッチング時におけるガス圧を1
×10-4〜1×10-1Torrにし、 また、水平戻しエッチングにより基板の素子形成領域
表面部がエッチングされることを防止するため、 水平戻しエッチング時における平坦部に対するエッチ
ングレートを同じく平坦部に対するデポジションレート
よりも小さくするものである。(B. Summary of the Invention) The present invention relates to a method for manufacturing a semiconductor device as described above, wherein the flow rate ratio of source gas SiH 4 to N 2 O during horizontal return etching is adjusted to improve throughput. Is increased so that an etching promoting gas is added to the source gas.
× to 10 -4 ~1 × 10 -1 Torr, also in order to prevent the element forming region the surface of the substrate by the horizontal back etching is etched, likewise flat part etching rate for the flat portion during the horizontal back etching Is set to be smaller than the deposition rate.
(C.背景技術)[第4図] 従来において、IC、LSI、VLSI等半導体装置の素子間
分離は半導体基板の表面部を選択酸化することにより形
成した選択酸化膜(LOCOS)により行うのが普通であっ
た。しかしながら、選択酸化膜による素子間分離法はバ
ーズビークが発生して寸法変換差が大きくなるという欠
点を有するため素子の微細化への対応が難しくなりつつ
ある。そこで、バーズビークが発生せず従って寸法変換
差が非常に小さいトレンチ分離法が注目されている。(C. Background Art) [Fig. 4] Conventionally, isolation between elements of a semiconductor device such as IC, LSI, and VLSI is performed by a selective oxide film (LOCOS) formed by selectively oxidizing a surface portion of a semiconductor substrate. It was normal. However, the element isolation method using a selective oxide film has a disadvantage that a bird's beak is generated and a dimensional conversion difference is increased, so that it is becoming difficult to cope with miniaturization of the element. Therefore, attention has been paid to a trench isolation method in which bird's beaks are not generated and the difference in dimensional conversion is very small.
トレンチ分離法は例えば特開昭57−176742号公報ある
いは特開昭60−53045号公報に紹介されているように、
半導体基板の表面部にトレンチ(溝)を形成し、そのト
レンチをバイアスECRCVDによりSiO2で埋め込むものであ
る。The trench isolation method is disclosed in, for example, JP-A-57-176742 or JP-A-60-53045.
A trench (groove) is formed in a surface portion of a semiconductor substrate, and the trench is filled with SiO 2 by bias ECRCVD.
ところで、シリコン酸化膜によりトレンチを埋め込む
アイソレーション法においては埋め込みの際にトレンチ
外のアクティブ領域上に成長したシリコン酸化膜を除去
することが重要な技術となる。By the way, in the isolation method of filling a trench with a silicon oxide film, it is an important technique to remove the silicon oxide film grown on an active region outside the trench at the time of filling.
そこで、半導体基板表面部のトレンチをトレンチ深さ
よりも相当に厚く表面が平坦になるように形成したシリ
コン酸化膜で埋め込み、その後、エッチバックする方法
とか、トレンチをその深さと同程度かそれより稍厚い膜
厚のシリコン酸化膜で埋め込んだ後シリコン酸化膜と略
同じエッチングレートを有するレジスト膜を塗布し、そ
の後、エッチバックする方法が考えられる。Therefore, a trench on the surface of the semiconductor substrate is buried with a silicon oxide film formed so that the surface is considerably thicker than the trench depth and the surface is flattened, and thereafter, a method of etching back, or a method in which the trench is approximately the same as or slightly less than the depth thereof A method of embedding a thick silicon oxide film, applying a resist film having substantially the same etching rate as that of the silicon oxide film, and then performing an etch-back method is considered.
しかしながら、これ等の方法は、シリコン酸化膜を厚
く形成したりあるいはシリコン酸化膜形成後レジスト膜
を形成し、その後エッチング装置によって除去すること
が必要であり、面倒であった。However, these methods are troublesome because it is necessary to form a thick silicon oxide film or to form a resist film after forming the silicon oxide film and then remove the resist film by an etching apparatus.
そこで、本願発明者はバイアスECRCVDの条件を切換え
ることによりシリコン酸化膜による埋め込みと、トレン
チ外のシリコン酸化膜の除去とを連続的に行うことがで
きるのではないかと思いつきそれを具体化する途を模索
した結果、埋め込みをSiH4/N2Oをソースガスとするバイ
アスECRCVDにより行い、埋め込み後、上記ソースガスの
SiH4とN2Oの流量比を変えることにより水平戻しエッチ
ングを行うという技術を開発するに至ったのである。Therefore, the inventor of the present application came up with the idea that by switching the conditions of the bias ECRCVD, it is possible to continuously perform the filling with the silicon oxide film and the removal of the silicon oxide film outside the trench. As a result of the search, embedding was performed by bias ECRCVD using SiH 4 / N 2 O as a source gas.
By changing the flow rate ratio between SiH 4 and N 2 O, a technique to perform horizontal return etching was developed.
この技術によれば、ソースガスSiH4/N2OのSiH4とN2O
との流量比を変えることによりシリコン酸化膜を成長さ
せたり、シリコン酸化膜を平坦面をエッチングすること
なく水平方向にのみエッチング、即ち、水平戻しエッチ
ングするようにしたりすることができるので、シリコン
酸化膜を成長させてトレンチを埋め込み、その後トレン
チ外シリコン酸化膜を水平方向にエッチングするところ
の水平戻しエッチングにより除去することが同一バイア
スECRCVD装置によって連続して行うことができる。従っ
て、スループットの向上を図ることができるといえる。According to this technique, source gases SiH 4 / N 2 O SiH 4 in the N 2 O
The silicon oxide film can be grown by changing the flow ratio of the silicon oxide film, or the silicon oxide film can be etched only in the horizontal direction without etching the flat surface, that is, the silicon oxide film can be etched back horizontally. Growing the film to fill the trench and then removing the silicon oxide film outside the trench by horizontal back-etching, which etches horizontally, can be done continuously with the same biased ECRCVD apparatus. Therefore, it can be said that the throughput can be improved.
この技術に関しては既にそれを発展させたものあるい
はそのバリエーション等を特願平1−277930等によって
数多く提案しているが、ここでその技術を説明してお
く。Regarding this technique, a number of proposals have been made by developing it or variations thereof in Japanese Patent Application No. Hei 1-277930, etc., and the technique will be described here.
第4図(A)乃至(D)はその技術を工程順に示す断
面図である。4 (A) to 4 (D) are sectional views showing the technique in the order of steps.
(A)シリコン半導体基板1の表面部にトレンチ2を形
成した後、バイアスECRCVDによりシリコン酸化膜(Si
O2)3を形成してトレンチ2を該シリコン酸化膜3で埋
め込む。(A) After forming a trench 2 in the surface portion of a silicon semiconductor substrate 1, a silicon oxide film (Si) is formed by bias ECRCVD.
O 2 ) 3 is formed and the trench 2 is filled with the silicon oxide film 3.
この埋め込むときのバイアスECRCVDの条件は、例え
ば、供給ガスのうちのSiH4の供給量が17.5SCCM、N2Oの
供給量が35SCCM、マイクロ波(2.45GHz)のパワーが100
0W、RFバイアス(13.56MHz)のパワーが500W、チェンバ
ー内圧力が7×10-4Torr、磁場が875ガウスである。こ
の条件で行えば、デポジションレートがエッチングレー
トを上回り、シリコン酸化膜3が成長する。このシリコ
ン酸化膜3はその膜厚がトレンチ深さに等しくなるま
で、即ち、トレンチ2内のシリコン酸化膜3の表面が半
導体基板1の表面と同一表面になるまで成長させる。The conditions of the bias ECRCVD at the time of this embedding are, for example, the supply amount of SiH 4 in the supply gas is 17.5 SCCM, the supply amount of N 2 O is 35 SCCM, and the power of microwave (2.45 GHz) is 100
0 W, RF bias (13.56 MHz) power 500 W, chamber pressure 7 × 10 -4 Torr, magnetic field 875 gauss. Under these conditions, the deposition rate exceeds the etching rate, and the silicon oxide film 3 grows. The silicon oxide film 3 is grown until its thickness becomes equal to the trench depth, that is, until the surface of the silicon oxide film 3 in the trench 2 becomes the same as the surface of the semiconductor substrate 1.
尚、シリコン酸化膜3はトレンチ外、即ちアクティブ
領域上にも成長し、3aはそのアクティブ領域上に成長し
たシリコン酸化膜である。第4図(A)はシリコン酸化
膜3形成後の状態を示す。Incidentally, the silicon oxide film 3 also grows outside the trench, that is, on the active region, and 3a is a silicon oxide film grown on the active region. FIG. 4A shows a state after the silicon oxide film 3 is formed.
(B)次に、バイアスECRCVD条件のうち、SiH4の供給量
を17.5SCCMから7SCCM以下に変化させる。変化させるの
はSiH4の供給量のみで、他の条件は変化させなくて済
む。SiH4の供給量を変化させることはとりもなおさず、
供給ガスSiH4/N2OのSiH4とN2Oの流量比を変化させるこ
とであり、シリコン酸化膜埋め込み時には1対2であっ
た流量比を本工程では、約1(あるいはそれ以下):5に
変化させるのである。すると、平坦面におけるデポジシ
ョンレートと、エッチングレートとが等しくなり、角度
のある部分ではエッチングレートがデポジションレート
より大きくなるので、その結果、エッチングが同図
(B)に示す矢印に示すように水平方向のみに進行し、
トレンチ外シリコン酸化膜3aの幅が徐々に狭くなる。本
明細書において水平戻しエッチングとはこのような水平
方向に進行するところのトレンチ外シリコン酸化膜3aの
幅を狭めるようなエッチングをいうのである。尚、第1
図(B)は水平戻しエッチングの途中段階における状態
を示し、2点鎖線は水平戻しエッチング前におけるシリ
コン酸化膜3aを示す。(B) Next, among the bias ECRCVD conditions, the supply amount of SiH 4 is changed from 17.5 SCCM to 7 SCCM or less. Only the supply amount of SiH 4 is changed, and other conditions do not need to be changed. Changing the supply of SiH 4 is of course
This is to change the flow ratio of SiH 4 and N 2 O in the supply gas SiH 4 / N 2 O. The flow ratio which was 1 to 2 when the silicon oxide film was embedded is reduced to about 1 (or less) in this step. : 5. Then, the deposition rate on the flat surface is equal to the etching rate, and the etching rate becomes larger than the deposition rate in the angled portion. As a result, the etching is performed as indicated by the arrow shown in FIG. Proceed only horizontally,
The width of the silicon oxide film 3a outside the trench gradually decreases. In the present specification, the horizontal return etching refers to such etching that narrows the width of the silicon oxide film 3a outside the trench, which proceeds in the horizontal direction. The first
FIG. 7B shows a state in the middle of the horizontal return etching, and the two-dot chain line shows the silicon oxide film 3a before the horizontal return etching.
(C)次いで、同図(C)に示すようにレジスト膜4を
選択的に形成してトレンチ2内のシリコン酸化膜3をマ
スクする。(C) Next, as shown in FIG. 1C, a resist film 4 is selectively formed to mask the silicon oxide film 3 in the trench 2.
(D)その後、トレンチ2外のシリコン酸化膜3aをエッ
チングし、しかる後レジスト膜4を除去する。すると、
同図(D)に示すようにトレンチ2内がシリコン酸化膜
3で埋まり、トレンチ2外のシリコン酸化膜3aが除去さ
れた状態になる。(D) Thereafter, the silicon oxide film 3a outside the trench 2 is etched, and then the resist film 4 is removed. Then
As shown in FIG. 4D, the inside of the trench 2 is filled with the silicon oxide film 3 and the silicon oxide film 3a outside the trench 2 is removed.
(D.発明が解決しようとする問題点) [第5図、第6図] ところで、本願発明者が開発した上記技術にも問題が
あった。その一つは、水平戻しエッチングに要する時間
が長く、そのためスループットが充分に高くすることが
難しいという問題である。そして、これは第1の水平戻
しエッチング時におけるところのトレンチ2外のシリコ
ン酸化膜3aの傾斜した側面に対してのエッチングレート
と同じくデポジションレートとの差が充分に大きくでき
ないことに起因している。(D. Problems to be Solved by the Invention) [FIGS. 5 and 6] By the way, the above-mentioned technology developed by the present inventor also had a problem. One of the problems is that the time required for the horizontal return etching is long, so that it is difficult to sufficiently increase the throughput. This is because the difference between the etching rate on the inclined side surface of the silicon oxide film 3a outside the trench 2 and the deposition rate at the time of the first horizontal return etching cannot be sufficiently large. I have.
この点について第5図に従って具体的に説明すると次
のとおりである。第5図は第4図に示した半導体装置の
製造方法の水平戻しエッチング時における面の角度θ
と、エッチングレート及びデポジションレートとの関係
を示す角度・レート関係図である。ここで、面の角度θ
とは面の水平面に対する角度で、水平面(平坦面)は0
度となり、垂直面は90度となる。This will be specifically described below with reference to FIG. FIG. 5 shows a plane angle θ at the time of horizontal return etching in the method of manufacturing the semiconductor device shown in FIG.
FIG. 5 is an angle-rate relationship diagram showing the relationship between the etching rate and the deposition rate. Where the surface angle θ
Is the angle of the surface with respect to the horizontal plane, and the horizontal plane (flat surface) is 0
Degrees, and the vertical plane is 90 degrees.
この図からも明らかなようにデポジションレートは角
度θに関係なく一定であるのに対してエッチングレート
は角度θに対して依存性を有しており、角度θが0度の
場合はエッチングレートとデポジションレートが等し
く、角度のある面に対してはエッチングレートがデポジ
ションレートよりも大きくなり従って水平戻しエッチン
グができるわけであるが、水平戻しエッチングに寄与す
るファクターはその角度におけるエッチングレートと、
デポジションレートとの差である。そして、その差は上
記技術によれば充分に大きくすることができなかったの
である。As is clear from this figure, while the deposition rate is constant irrespective of the angle θ, the etching rate has a dependency on the angle θ. When the angle θ is 0 degree, the etching rate is And the deposition rate are equal, and the etching rate is higher than the deposition rate for a plane with an angle, so that the horizontal return etching can be performed.However, the factors that contribute to the horizontal return etching are the etching rate and the etching rate at that angle. ,
This is the difference from the deposition rate. The difference cannot be made sufficiently large according to the above-mentioned technology.
また、スループットが充分に高くできなかったことは
チェンバー内のガス圧の適切な値を今まで把握できてい
なかったということにも起因している。In addition, the fact that the throughput could not be sufficiently increased also results from the fact that an appropriate value of the gas pressure in the chamber could not be grasped until now.
即ち、本願発明者の鋭意研究によりエッチングレート
(そしてデポジションレート)がチェンバー内のガス圧
に依存していることが明らかになり、ガス圧にも配慮し
ないと水平戻しエッチングの速度を高くすることができ
ないことが判明したのである。That is, the inventor's earnest research has revealed that the etching rate (and the deposition rate) depends on the gas pressure in the chamber, and that the rate of horizontal return etching should be increased without considering the gas pressure. It turned out to be impossible.
次に、上記技術の第2の問題点を述べる。それは、水
平戻しエッチングによって半導体基板の素子形成領域表
面部がエッチングされる虞れがあるという問題である。
水平戻しエッチングは前述の通り水平面(平坦面)でエ
ッチングレートとデポジションレートが等しくなり、角
度のある部分でエッチングレートがデポジションレート
よりも大きくなるようにして行うものであるが、エッチ
ング条件の微妙な狂い等により水平面に対するエッチン
グレートがデポジションレートよりも大きくなることも
少なくなかった。それは特にソースガスのモノシランSi
H4の流量のバラツキによって生じ易かった。というの
は、SiH4の流量と、エッチング・デポジションレートと
は第6図に示す関係にあり、水平面(平坦面)に対する
エッチングとデポジションの総合レートが0になるよう
にSiH4供給量を選んで水平戻しエッチングを行っている
(第6図中のaは総合レートが0になる点)が、そのSi
H4の供給量がバラツクと当然に総合レートがデポジショ
ン側とエッチング側のどちらかに偏ってしまう。そし
て、若しエッチング側に偏ると水平戻しエッチングの際
に半導体基板1の表面部がエッチングされてしまうこと
になる。そして、半導体基板1の表面部はトレンチ2を
除き素子が形成される領域であるので、そこがエッチン
グされてしまうことは好ましいことではないのである。Next, a second problem of the above technique will be described. That is, there is a problem that the surface portion of the element formation region of the semiconductor substrate may be etched by the horizontal return etching.
As described above, the horizontal return etching is performed such that the etching rate and the deposition rate are equal on a horizontal plane (flat surface) and the etching rate is higher than the deposition rate at an angled portion. The etching rate with respect to the horizontal plane often became larger than the deposition rate due to subtle deviations and the like. It is especially the source gas monosilane Si
It was easy to occur by the flow variation of H 4. This is because the flow rate of SiH 4 and the etching / deposition rate have a relationship shown in FIG. 6, and the supply rate of SiH 4 is set so that the total rate of etching and deposition on the horizontal plane (flat surface) becomes zero. The horizontal return etching is selectively performed (a in FIG. 6 is a point where the total rate becomes 0).
Supply amount of H 4 is naturally overall rate and uneven resulting in biased to either the deposition side and etching side. If it is shifted to the etching side, the surface of the semiconductor substrate 1 will be etched at the time of horizontal return etching. Since the surface portion of the semiconductor substrate 1 is a region where elements are formed except for the trench 2, it is not preferable that the surface portion is etched.
本発明はこれ等の問題点を解決すべく為されたもので
あり、基板の表面部に形成されたトレンチをSiH4/N2Oを
ソースガスとするバイアスECRCVDにより形成したシリコ
ン酸化膜で埋め込み、その後、上記ソースガスの組成の
流量比を変化させてトレンチ外のシリコン酸化膜に対し
て水平戻しエッチングを施してトレンチ上にトレンチ外
シリコン酸化膜エッチングの際にマスクとなるレジスト
膜の形成スペースを確保する半導体装置の製造方法にお
いて、スループットの向上を図り、また、水平戻しエッ
チングにより基板の素子形成領域表面部がエッチングさ
れるのを防止できるようにすることを目的とする。The present invention has been made to solve these problems, and a trench formed on the surface of the substrate is buried with a silicon oxide film formed by bias ECRCVD using SiH 4 / N 2 O as a source gas. After that, the flow rate ratio of the composition of the source gas is changed to perform horizontal back etching on the silicon oxide film outside the trench, and a space for forming a resist film serving as a mask when etching the silicon oxide film outside the trench above the trench. It is an object of the present invention to provide a method of manufacturing a semiconductor device which ensures an improvement in throughput and in which the surface of an element formation region of a substrate can be prevented from being etched by horizontal return etching.
(E.問題点を解決するための手段) 本発明半導体装置の製造方法の第1のものは、水平戻
しエッチング時にソースガスのSiH4のN2Oに対する流量
比をエッチング及びデポジションのレートが大きくなる
ように高め且つソースガス中にエッチング促進ガスを添
加することを特徴とする。(E. Means for Solving the Problems) In the first method of manufacturing a semiconductor device of the present invention, the flow rate ratio of the source gas SiH 4 to N 2 O at the time of horizontal back etching is determined by adjusting the etching and deposition rates. It is characterized in that the etching gas is increased to be larger and an etching promoting gas is added to the source gas.
本発明半導体装置の製造方法の第2のものは、水平戻
しエッチング時におけるガス圧を1×10-4〜1×10-1To
rrにすることを特徴とする。尚、そのなかでもとりわけ
3×10-3〜9×10-2Torrが好ましい。A second method of manufacturing a semiconductor device according to the present invention is that the gas pressure during horizontal return etching is set to 1 × 10 -4 to 1 × 10 -1 To.
rr. Among them, 3 × 10 −3 to 9 × 10 −2 Torr is particularly preferable.
本発明半導体装置の製造方法の第3のものは、水平戻
しエッチング時における平坦部に対するエッチングレー
トを同じく平坦部に対するデポジションレートよりも小
さくしたことを特徴とする。A third method of manufacturing a semiconductor device according to the present invention is characterized in that the etching rate for the flat portion during the horizontal return etching is set to be smaller than the deposition rate for the flat portion.
(F.作用) 本発明半導体装置の製造方法の第1のものによれば、
水平戻しエッチング時にソースガスのSiH4のN2Oに対す
る流量比を今までよりも高くするので第1図に示すよう
にエッチング及びデポジションのレートを大きくするこ
とができる。したがって、それに伴ってエッチングレー
トとデポジションレートとの差が大きくなり、その結
果、水平戻しエッチングのレートが大きくなる。(F. Action) According to the first method of manufacturing a semiconductor device of the present invention,
During the horizontal return etching, the flow rate ratio of SiH 4 to N 2 O of the source gas is made higher than before, so that the etching and deposition rates can be increased as shown in FIG. Accordingly, the difference between the etching rate and the deposition rate increases accordingly, and as a result, the rate of horizontal return etching increases.
しかも、ソースガス中にエッチング促進ガスを添加す
るのでそれによってエッチングレートのみを更に高くす
ることができる。従って、水平戻しエッチングのレート
を更に大きくすることができる。In addition, since the etching promoting gas is added to the source gas, only the etching rate can be further increased. Therefore, the rate of horizontal return etching can be further increased.
依って、水平戻しエッチングのレートを有効に大きく
することができ、延いてはスループットの向上を図るこ
とができる。Accordingly, the rate of the horizontal return etching can be effectively increased, and the throughput can be improved.
本発明半導体装置の製造方法の第2のものによれば、
水平戻しエッチング時におけるガス圧を10-4〜10-1Torr
にするので、第2図に示すようにエッチングレートを比
較的高くすることができ、従って、スループットの向上
を図ることができる。しかも、今までよりもSiH4の供給
量が多いのでSiH4の僅かなバラツキによってはエッチン
グ、デポジションのレートはほとんど影響されない。従
って、エッチングレートがデポジションレートに勝って
基板の表面部が水平戻しエッチングによってエッチング
されてしまうという虞れをなくすことが可能となる。According to the second method of manufacturing a semiconductor device of the present invention,
Gas pressure during horizontal return etching is 10 -4 to 10 -1 Torr
Therefore, as shown in FIG. 2, the etching rate can be made relatively high, so that the throughput can be improved. In addition, since the supply amount of SiH 4 is more than up to now by a slight variation in the SiH 4 etching, deposition rate is not affected most. Therefore, it is possible to eliminate the possibility that the etching rate exceeds the deposition rate and the surface portion of the substrate is etched by the horizontal return etching.
尚、ガス圧を10-4〜10-1Torrのうちでも特に3×10-3
〜9×10-2Torrにすることにより第2図に示すように更
にエッチングレートを高くすることができる。Note that the gas pressure is particularly 3 × 10 -3 in 10 -4 to 10 -1 Torr.
By setting the pressure to 9 × 10 -2 Torr, the etching rate can be further increased as shown in FIG.
本発明半導体装置の製造方法の第3のものによれば、
水平戻しエッチング時にエッチングレートをデポジショ
ンレートよりも小さくするので基板の表面部が水平戻し
エッチングによってエッチングされることを完全に防止
することができる。尚、この場合水平戻しエッチング後
に基板表面部にシリコン酸化膜が残存することになる
が、それは例えばエッチングバックによって簡単に除去
することができるので問題とはならない。According to a third method of manufacturing a semiconductor device of the present invention,
Since the etching rate is made smaller than the deposition rate during the horizontal return etching, the surface portion of the substrate can be completely prevented from being etched by the horizontal return etching. In this case, a silicon oxide film remains on the surface of the substrate after the horizontal return etching, but this is not a problem since it can be easily removed by, for example, etching back.
(G.実施例)[第1図乃至第3図] 以下、本発明半導体装置の製造方法を図示実施例に従
って詳細に説明する。(G. Embodiment) [FIGS. 1 to 3] Hereinafter, a method for manufacturing a semiconductor device of the present invention will be described in detail with reference to illustrated embodiments.
(a.第1の実施例)[第1図] 第1図は本発明半導体装置の製造方法の第1の実施例
を説明するための角度・レート関係図である。(A. First Embodiment) [FIG. 1] FIG. 1 is an angle / rate relation diagram for explaining a first embodiment of a method of manufacturing a semiconductor device of the present invention.
本実施例は第4図(A)乃至(D)に示した半導体装
置の製造方法とは水平戻しエッチング工程[第4図
(B)参照]のバイアスECRCVD条件において異なるが、
それ以外の点では共通し、共通する点については既に説
明済みなので本実施例についてその相違する点のみ説明
する。This embodiment is different from the method for manufacturing the semiconductor device shown in FIGS. 4A to 4D in the bias ECRCVD conditions of the horizontal return etching step [see FIG. 4B].
The other points are common, and the common points have already been described, so only the different points will be described in the present embodiment.
本半導体装置の製造方法においては、水平戻しエッチ
ング時におけるソースガスSiH4/N2OのSiH4の流量比を従
来よりも大きくすることによりエッチング及びデポジシ
ョンのレートを第1図に示すように増大させる。In the method of manufacturing the present semiconductor device, the rate of etching and deposition is increased as shown in FIG. 1 by increasing the flow rate ratio of SiH 4 in the source gas SiH 4 / N 2 O during horizontal return etching as compared with the conventional case. Increase.
即ち、以前において水平戻しエッチング時のソースガ
スSiH4の供給量は7SCCM、N2Oの供給量は35SCCMであった
が、本半導体装置の製造方法においては水平戻しエッチ
ング時のソースガスのSiH4の供給量を例えば35SCCMに増
やし、N2Oの供給量は35SCCMのままにする。要するにSiH
4のN2Oに対する流量比を増大させるのである。すると、
第1図に示すようにエッチングレートとデポジションレ
ートが共に増大する。ところで、エッチングレートとデ
ポジションレートは略同じ割合で増大するので、エッチ
ングレートとデポジションレートの比率は従前の場合と
変らないが、もともと角度のある面に対してエッチング
レートがデポジションレートよりも大きくなっており、
エッチングレートとデポジションレートとの差があった
のである。従って、エッチングレートとデポジションレ
ートが同じ割合で増大するとその差(エッチングレート
−デポジションレート)もやはり同じ割合で増大する。
従って、水平戻しエッチングの実質的レート(エッチン
グレート−デポジションレート)が増大し、水平戻しエ
ッチングに要する時間の短縮を図ることができ、延いて
はスループットの向上を図ることができるのである。That is, the supply amount of the source gas SiH 4 at the time of the horizontal back etching was 7 SCCM and the supply amount of N 2 O was 35 SCCM in the past, but in the manufacturing method of the semiconductor device, the source gas SiH 4 at the time of the horizontal back etching is used. Is increased to, for example, 35 SCCM, and the supply amount of N 2 O is kept at 35 SCCM. In short, SiH
It increases the flow ratio of 4 to N 2 O. Then
As shown in FIG. 1, both the etching rate and the deposition rate increase. By the way, since the etching rate and the deposition rate increase at substantially the same rate, the ratio between the etching rate and the deposition rate does not change from the previous case, but the etching rate for the originally angled surface is higher than the deposition rate. It's getting bigger
There was a difference between the etching rate and the deposition rate. Therefore, if the etching rate and the deposition rate increase at the same rate, the difference (etching rate-deposition rate) also increases at the same rate.
Accordingly, the substantial rate (etching rate-deposition rate) of the horizontal return etching is increased, so that the time required for the horizontal return etching can be reduced, and the throughput can be improved.
このようにSiH4のN2Oに対する流量比を高めるだけで
もスループットの著しい向上を図ることができるが、本
半導体装置の製造方法においては更にソースガスにエッ
チング促進ガスを加えてエッチングレートをより一層高
くしている。As described above, the throughput can be remarkably improved only by increasing the flow rate ratio of SiH 4 to N 2 O. However, in the method of manufacturing the semiconductor device, the etching rate is further increased by adding an etching promoting gas to the source gas. High.
具体的には、アルゴンArを例えば20〜40SCCM程度N2O
と同様にプラズマ生成室の上側から加えるのである。ア
ルゴンArを加えると、これがエッチャントとしてのみ作
用しデポジションレートを全く高めないでエッチングレ
ートのみを更に高めることができる。従って、水平戻し
エッチングのレートをより一層高めることができるので
あり、実際上水平戻しエッチングのレートを今までの約
5倍に高めることができた。Specifically, for example, argon Ar is used for about 20 to 40 SCCM N 2 O
In the same manner as above, it is added from the upper side of the plasma generation chamber. When argon (Ar) is added, this acts only as an etchant, and the etching rate alone can be further increased without increasing the deposition rate at all. Therefore, the rate of the horizontal return etching can be further increased, and the rate of the horizontal return etching can be actually increased to about five times the conventional rate.
エッチャントとしてはアルゴンArのほか同じ希ガスで
あるKr、Ne、Heを用いることができるが、希ガスに代え
てNF3(供給量例えば20〜50SCCM)のようにデポジショ
ン成分を出さないハロゲン系のガスを用いることもでき
る。このようなハロゲン系のエッチングガスとしてはNF
3のほか、例えばHCl、HBr、Br2、F2、Cl2、ClF3、SF6、
CF4、C2F6、NF3等を用いることができる。As an etchant, Kr, Ne, and He, which are the same rare gases, can be used in addition to argon Ar. Instead of a rare gas, a halogen-based material that does not emit a deposition component such as NF 3 (supply amount, for example, 20 to 50 SCCM) is used. Can also be used. As such a halogen-based etching gas, NF is used.
3 In addition, for example HCl, HBr, Br 2, F 2, Cl 2, ClF 3, SF 6,
CF 4 , C 2 F 6 , NF 3 and the like can be used.
尚、エッチング促進ガスとしては化学反応を起さない
アルゴンAr等の希ガスが最も好ましいといえるが、ハロ
ゲン系のデポジション成分を出さない上述したエッチン
グガスも充分に使用が可能なのである。It should be noted that although a rare gas such as argon Ar which does not cause a chemical reaction is most preferable as the etching promoting gas, the above-mentioned etching gas which does not emit a halogen-based deposition component can be sufficiently used.
(b.第2の実施例)[第2図] 第2図は本発明半導体装置の製造方法の第2の実施例
を説明するための圧力・レート関係図である。(B. Second Embodiment) [FIG. 2] FIG. 2 is a pressure-rate relationship diagram for explaining a second embodiment of the method of manufacturing a semiconductor device of the present invention.
本実施例も水平戻しエッチング時におけるバイアスEC
RCVD条件についてのみ特徴があり、その特徴についての
み説明する。In the present embodiment, the bias EC during the horizontal return etching is also used.
There is a feature only in the RCVD condition, and only the feature will be described.
本願発明者は当初水平戻しエッチング時における圧力
と、エッチングレート(及びデポジションレート)との
関係の重要性を認識できなかったが、SiH4の流量の僅か
なバラツキにより水平戻しエッチング時に基板1の表面
部がエッチングされるという問題に直面して重要性を認
識するに至った。The inventor of the present application could not recognize the importance of the relationship between the pressure during the horizontal return etching and the etching rate (and the deposition rate) at first, but due to slight variations in the flow rate of SiH 4 , In the face of the problem of the surface being etched, he came to recognize its importance.
というのは、前述のとおり、第6図に示すようにSiH4
の僅かな流量の変化によりエッチングレートとデポジシ
ョンレートの差が変化し、エッチングレートの方がデポ
ジションレートよりも大きくなってしまうことがあった
のである。そこで、SiH4の流量に多少のバラツキがあっ
てもエッチングレートとデポジションレートの差がさほ
ど変動しないようにするためには全ガス圧を高めること
が有効であるのではないかという点に着目したのであ
る。即ち、全ガス圧を高めることは必然的にSiH4の流量
を大きくすることであり、SiH4の流量を大きくするとSi
H4の供給量に多少のバラツキがあってもそれによるエッ
チングレートとデポジションレートとの差の変化が小さ
くできるのである。Because, as described above, SiH as shown in FIG. 6 4
A slight change in the flow rate changes the difference between the etching rate and the deposition rate, and the etching rate may be higher than the deposition rate. Therefore, focusing on the point that increasing the total gas pressure may be effective in order that the difference between the etching rate and the deposition rate does not fluctuate so much even if the flow rate of SiH 4 slightly varies. It was done. That is, increasing the total gas pressure is to increase the flow rate of the inevitably SiH 4, by increasing the flow rate of SiH 4 Si
Difference change of the etching rate and the deposition rate even if there is some variation in the supply amount of H 4 by which is to be reduced.
そこで、実験をした結果、全ガス圧とエッチングレー
ト(そしてデポジションレート)との間に第2図に示す
ような関係のあることが判明した。尚、この図は角度θ
が約50度の面に対する圧力・レート変化図である。Thus, as a result of an experiment, it was found that there was a relationship between the total gas pressure and the etching rate (and the deposition rate) as shown in FIG. This figure shows the angle θ
Is a pressure / rate change diagram for a plane of about 50 degrees.
その結果、エッチングレートが余り低くならないよう
に水平戻しエッチングをするには、水平戻しエッチング
時のチェンバー内圧力を同図に示すように10-4〜10-1To
rrが好ましいと一応いえるのである。As a result, in order to perform the horizontal return etching so that the etching rate does not become too low, the pressure in the chamber during the horizontal return etching is set to 10 −4 to 10 −1 To
It can be said that rr is preferable.
しかし、より好ましいのは3×10-3〜9×10-2Torrと
いえる。この方がよりエッチングレートを高くすること
ができるからである。However, it is more preferable that the pressure is 3 × 10 −3 to 9 × 10 −2 Torr. This is because the etching rate can be further increased.
ちなみに、チェンバー内ガス圧を3×10-3Torrにした
場合の実験例を述べる。この例ではSiH4の供給量を20SC
CM、N2Oの供給量を100SCCMにした。従って、SiH4の供給
量は第4図に示した半導体装置の製造方法の場合(7SCC
M)の約3倍になっており、SiH4の供給量に同じバラツ
キがあってもエッチングレートとデポジションレートの
差によって与える影響力は3分の1程度で済むので、エ
ッチングレートがデポジションレートに大きく勝って水
平戻しエッチングにより基板1の表面部がエッチングさ
れる虞れはきわめて少なくなる。Incidentally, an experimental example when the gas pressure in the chamber is set to 3 × 10 −3 Torr will be described. In this example, the supply amount of SiH 4 is 20 SC
The supply amounts of CM and N 2 O were set to 100 SCCM. Therefore, the supply amount of SiH 4 is equal to that in the case of the semiconductor device manufacturing method shown in FIG.
M), which is about three times as large, and even if there is the same variation in the supply amount of SiH 4 , the influence exerted by the difference between the etching rate and the deposition rate is only about one-third, so the etching rate is reduced. The possibility that the surface portion of the substrate 1 is etched by the horizontal return etching, which greatly exceeds the rate, is extremely reduced.
このようにガス圧を大きくすることは、第6図に示す
ところの流量・レート関係を示すラインの傾きを小さく
することに相当する。Increasing the gas pressure in this way corresponds to decreasing the slope of the line indicating the flow rate / rate relationship shown in FIG.
そして、全体的にエッチングレートもデポジションレ
ートも上昇するので水平戻しエッチングのレート、即ち
角度のある面の水平戻しエッチングによる後退速度が増
してスループットが向上するのである。Since both the etching rate and the deposition rate increase as a whole, the rate of the horizontal return etching, that is, the retreat speed by the horizontal return etching of the angled surface increases, and the throughput improves.
尚、本実施例において、第1の実施例と同様にSiH4の
N2Oに対する流量比をエッチングレートとデポジション
レートがより大きくなるように大きくしても良いし、ま
た、ソースガスにエッチング促進ガスとして例えばArや
NF3を加えるようにしても良い。即ち、本実施例と第1
の実施例を併用することもできるのである。Note that, in this embodiment, the SiH 4
The flow rate ratio to N 2 O may be increased so that the etching rate and the deposition rate become larger.
NF 3 may be added. That is, this embodiment and the first
Can be used in combination.
(c.第3の実施例)[第3図] 第3図(A)、(B)は本発明半導体装置の製造方法
の第3の実施例を工程順に示す断面図である。(C. Third Embodiment) [FIG. 3] FIGS. 3A and 3B are cross-sectional views showing a third embodiment of the method of manufacturing a semiconductor device of the present invention in the order of steps.
(A)第4図(A)に示したようにトレンチ2をシリコ
ン酸化膜3を埋め込んだ後に行う水平戻しエッチング
を、水平面(平坦面)に対してのエッチングレートが同
じく水平面に対するデポジションレートよりも小さい条
件で行うのである。尚、このようにすると水平戻しエッ
チングが終了しても第3図(A)に示すように基板の表
面部に薄くシリコン酸化膜3が残存することになるが、
それは後で例えばエッチバックによって除去すれば良
い。(A) As shown in FIG. 4 (A), the horizontal return etching performed after the trench 2 is buried with the silicon oxide film 3 is performed at the same etching rate with respect to the horizontal plane (flat plane) than the deposition rate with respect to the horizontal plane. Is performed under small conditions. In this case, although the horizontal return etching is completed, a thin silicon oxide film 3 remains on the surface of the substrate as shown in FIG.
It may be removed later, for example, by etch back.
このようにエッチングレートをデポジションレートよ
りも小さくするのは、基板1表面部が水平戻しエッチン
グによりエッチングされるのを避けるためである。即
ち、第4図に示した技術の場合のように水平戻しエッチ
ングを、SiH4の供給量が7.5SCCM、N2Oの供給量が35SCC
M、ガス圧が7×10-4Torr、μ波パワーが1KW、RFバイア
スのパワーが0.5KWの条件で行うとデポジションレート
及びエッチングレートは共に400Å/分になる筈である
が、いずれにも±10%程度のバラツキがある。そのた
め、例えばエッチングレートが+10%ずれて440Å/分
になり、デポジションレートが−10%ずれて360Å/分
になったとすると、基板1表面部は80Å/分のレートで
エッチングされることになる。このように極端なばらつ
き方をすることは希ではあるがそれに近いケースは頻繁
に起こり得る。そこで、このようなことが起り得ないよ
うにエッチングレートがデポジションレートよりも小さ
くなるように水平戻しエッチング時のバイアスECRCVD条
件を設定するのである。The reason why the etching rate is made smaller than the deposition rate is to prevent the surface of the substrate 1 from being etched by horizontal return etching. That is, as in the case of the technique shown in FIG. 4, the horizontal return etching is performed, and the supply amount of SiH 4 is 7.5 SCCM and the supply amount of N 2 O is 35 SCC.
Under the conditions of M, gas pressure of 7 × 10 -4 Torr, μ wave power of 1 KW, and RF bias power of 0.5 KW, both the deposition rate and the etching rate should be 400 ° / min. Also vary by about ± 10%. Therefore, for example, if the etching rate is shifted by + 10% to 440 ° / min and the deposition rate is shifted by -10% to 360 ° / min, the surface of the substrate 1 is etched at a rate of 80 ° / min. . It is rare to make such an extreme variation, but a case close to it is frequent. Therefore, the bias ECRCVD conditions at the time of the horizontal return etching are set so that the etching rate is lower than the deposition rate so that such a case cannot occur.
かかる条件の設定例の一つとして、SiH4の供給量を7S
CCMから12SCCMに高くすることが挙げられる。尚、N2Oの
供給量は同じである。As one example of setting such conditions, the supply amount of SiH 4 is set to 7S.
Raising from CCM to 12SCCM. The supply amount of N 2 O is the same.
このようにした場合には、デポジションレートが490
Å/分、エッチングレートが400Å/分になりデポジシ
ョンレートが−10%ずれ、エッチングレートが+10%ず
れたとしてもエッチングレートがデポジションレートに
勝ることはなく水平戻しエッチングによって基板1表面
がエッチングされる虞れはない。In this case, the deposition rate is 490
Å / min, the etching rate becomes 400 Å / min, and the deposition rate shifts by -10%. Even if the etching rate shifts by + 10%, the etching rate does not exceed the deposition rate and the substrate 1 surface is etched by horizontal return etching. There is no danger.
(B)次に、同図(B)に示すようにエッチバックして
水平戻しエッチング時に生じた基板1表面の薄いシリコ
ン酸化膜3を除去する。(B) Next, as shown in FIG. 3B, the thin silicon oxide film 3 on the surface of the substrate 1 generated during the horizontal back etching by etching back is removed.
その後は、第4図に示した半導体装置の製造方法の場
合と同様にレジスト膜4によりトレンチ2内のシリコン
酸化膜3をマスクし[第4図(C)参照]、トレンチ2
外シリコン酸化膜3を除去し、レジスト膜4も除去する
[第4図(D)参照]。Thereafter, the silicon oxide film 3 in the trench 2 is masked with the resist film 4 in the same manner as in the method of manufacturing the semiconductor device shown in FIG. 4 [see FIG.
The outer silicon oxide film 3 is removed, and the resist film 4 is also removed [see FIG. 4 (D)].
尚、本実施例において水平戻しエッチング時において
エッチングレート及びデポジションレートを共に高める
ためにSiH4のN2Oに対する流量比を増すと共にエッチン
グ促進ガスをソースガス中に添加するようにしたり、ま
た、ガス圧を高くしてスループットを高めるようにして
も良い。即ち、本実施例は第1及び第2の実施例を併用
することができる。In the present embodiment, in order to increase both the etching rate and the deposition rate during the horizontal return etching, the flow rate ratio of SiH 4 to N 2 O is increased, and an etching promoting gas is added to the source gas. The gas pressure may be increased to increase the throughput. That is, this embodiment can use the first and second embodiments together.
(H.発明の効果) 以上に述べたように、本発明半導体装置の製造方法の
第1のものは、水平戻しエッチング時にソースガスのSi
H4のN2Oに対する流量比をエッチング、デポジションの
レートが共に大きくなるように高めると共に、該ソース
ガス中にエッチング促進ガスを添付することを特徴とす
るものである。(H. Effects of the Invention) As described above, the first method of manufacturing the semiconductor device of the present invention is that the source gas Si
The flow rate ratio of H 4 to N 2 O is increased so that the etching and deposition rates are both increased, and an etching promoting gas is attached to the source gas.
従って、本発明半導体装置の製造方法の第1のものに
よれば、水平戻しエッチング時にソースガスのSiH4のN2
Oに対する流量比を従来よりも高くしてエッチング及び
デポジションのレートを大きくするので、それに伴って
エッチングレートとデポジションレートとの差が大きく
なる。従って、水平戻しエッチングのレートが大きくな
る。しかも、ソースガス中にエッチング促進ガスを添加
するのでそれによってエッチングレートのみを更に高く
することができる。従って、水平戻しエッチングのレー
トを更に大きくすることができる。Therefore, according to the first method of manufacturing the semiconductor device of the present invention, the N 2 of the source gas SiH 4 is used during the horizontal return etching.
Since the flow rate ratio to O is made higher than before to increase the etching and deposition rates, the difference between the etching rate and the deposition rate increases accordingly. Therefore, the rate of horizontal return etching increases. In addition, since the etching promoting gas is added to the source gas, only the etching rate can be further increased. Therefore, the rate of horizontal return etching can be further increased.
依って、水平戻しエッチングのレートを有効に大きく
することができ、延いてはスループットの向上を図るこ
とができる。Accordingly, the rate of the horizontal return etching can be effectively increased, and the throughput can be improved.
本発明半導体装置の製造方法の第2のものは、水平戻
しエッチング時におけるガス圧を1×10-4〜1×10-1To
rrにすることを特徴とするものである。A second method of manufacturing a semiconductor device according to the present invention is that the gas pressure during horizontal return etching is set to 1 × 10 -4 to 1 × 10 -1 To.
rr.
従って、本発明半導体装置の製造方法の第2のものに
よれば、第2図に示すようにエッチングレートを比較的
高くすることができ、スループットの向上を図ることが
できる。しかも、従来よりもSiH4の供給量を多くするこ
とによりSiH4の僅かなバラツキによってはエッチング、
デポジションのレートがほとんど影響されないようにで
きる。従って、エッチングレートがデポジションレート
に勝って基板の表面部が水平戻しエッチングによってエ
ッチングされてしまう虞れをなくすことが可能となるの
である。Therefore, according to the second method of manufacturing a semiconductor device of the present invention, as shown in FIG. 2, the etching rate can be relatively increased, and the throughput can be improved. Moreover, depending on slight variation of SiH 4 by increasing the supply amount of SiH 4 than the conventional etching,
The rate of deposition can be hardly affected. Accordingly, it is possible to eliminate the possibility that the etching rate exceeds the deposition rate and the surface portion of the substrate is etched by the horizontal return etching.
本発明半導体装置の製造方法の第3のものは、水平戻
しエッチング時における平坦部に対するエッチングレー
トを同じく平坦部に対するデポジションレートよりも小
さくしたことを特徴とするものである。A third method of manufacturing a semiconductor device according to the present invention is characterized in that the etching rate for a flat portion during the horizontal return etching is set lower than the deposition rate for the flat portion.
従って、本発明半導体装置の製造方法の第3のものに
よれば、水平戻しエッチング時に平坦部に対するエッチ
ングレートを同じく平坦部に対するデポジションレート
よりも小さくするので基板の表面部が水平戻しエッチン
グによってエッチングされることを完全に防止すること
ができる。尚、この場合水平戻しエッチング後に基板表
面部にシリコン酸化膜が残存することになるが、それは
例えばエッチバックによって簡単に除去することができ
る。Therefore, according to the third method of manufacturing the semiconductor device of the present invention, the etching rate for the flat portion is set lower than the deposition rate for the flat portion during the horizontal return etching, so that the surface portion of the substrate is etched by the horizontal return etching. Can be completely prevented. In this case, a silicon oxide film remains on the surface of the substrate after the horizontal return etching, and can be easily removed by, for example, etch back.
第1図は本発明半導体装置の製造方法の第1の実施例を
説明するための角度・レート関係図、第2図は本発明半
導体装置の製造方法の第2の実施例を説明するための圧
力・レート関係図、第3図(A)、(B)は本発明半導
体装置の製造方法の第3の実施例を工程順に示す断面
図、第4図(A)乃至(D)は背景技術を工程順に示す
断面図、第5図は発明が解決しようとする問題点を説明
するための角度・レート関係図、第6図は発明が解決し
ようとする別の問題点を説明するためのSiH4流量・レー
ト関係図である。 符号の説明 1……基板、 2……トレンチ、 3……シリコン酸化膜、 4……マスク。FIG. 1 is an angle-rate relationship diagram for explaining a first embodiment of the method for manufacturing a semiconductor device of the present invention, and FIG. 2 is a diagram for explaining a second embodiment of the method for manufacturing a semiconductor device of the present invention. FIGS. 3 (A) and 3 (B) are sectional views showing a third embodiment of the method of manufacturing a semiconductor device of the present invention in the order of steps, and FIGS. 4 (A) to 4 (D) are background arts. 5 is an angle-rate relationship diagram for explaining a problem to be solved by the invention, and FIG. 6 is a SiH for explaining another problem to be solved by the invention. 4 is a flow rate / rate relationship diagram. DESCRIPTION OF SYMBOLS 1 ... substrate, 2 ... trench, 3 ... silicon oxide film, 4 ... mask.
Claims (3)
/N2OをソースガスとするバイアスECRCVDにより形成した
シリコン酸化膜で埋め込み、その後、上記ソースガスの
組成の流量比を変化させてトレンチ外のシリコン酸化膜
に対して水平戻しエッチングを施してトレンチ上にトレ
ンチ外シリコン酸化膜エッチングの際にマスクとなるレ
ジスト膜の形成スペースを確保する半導体装置の製造方
法であって、 上記水平戻しエッチング時にソースガスのSiH4のN2Oに
対する流量比をエッチング、デポジションのレートが大
きくなるように高めると共に、該ソースガス中にエッチ
ング促進ガスを添加する ことを特徴とする半導体装置の製造方法A trench formed in a surface portion of a substrate is made of SiH 4.
Buried with a silicon oxide film formed by bias ECRCVD using / N 2 O as a source gas, and thereafter, the silicon oxide film outside the trench is horizontally returned etched by changing the flow rate ratio of the composition of the source gas. A method for manufacturing a semiconductor device, in which a space for forming a resist film serving as a mask during etching of a silicon oxide film outside a trench is secured, wherein a flow ratio of source gas SiH 4 to N 2 O is etched during the horizontal return etching. A method of manufacturing a semiconductor device, wherein the deposition rate is increased so as to increase, and an etching promoting gas is added to the source gas.
/N2Oを少なくともソースガスの主体とするバイアスECRC
VDにより形成したシリコン酸化膜で埋め込み、その後、
上記ソースガスのSiH4のN2Oに対する流量比を平坦面に
対してはエッチングレートとデポジションレートとが等
しく、角度のある部分に対してはエッチングレートの方
がデポジションレートよりも大きくなるように変化させ
てトレンチ外のシリコン酸化膜に対して水平戻しエッチ
ングを施してトレンチ上にトレンチ外シリコン酸化膜エ
ッチングの際にマスクとなるレジスト膜の形成スペース
を確保する半導体装置の製造方法であって、 上記水平戻しエッチング時におけるガス圧を1×10-4〜
1×10-1Torrにした ことを特徴とする半導体装置の製造方法2. A trench formed in a surface portion of a substrate is formed of SiH 4.
ECRC with at least / N 2 O as the main source gas
Filled with silicon oxide film formed by VD, then
With respect to the flow rate ratio of SiH 4 to N 2 O of the source gas, the etching rate and the deposition rate are equal for a flat surface, and the etching rate is larger than the deposition rate for an angled portion. A method for manufacturing a semiconductor device in which the silicon oxide film outside the trench is horizontally back-etched by changing the thickness as described above to secure a space for forming a resist film serving as a mask when etching the silicon oxide film outside the trench on the trench. The gas pressure during the horizontal return etching is 1 × 10 −4 to
A method for manufacturing a semiconductor device, wherein the pressure is 1 × 10 -1 Torr.
/N2Oを少なくともソースガスの主体とするバイアスECRC
VDにより形成したシリコン酸化膜で埋め込み、その後、
上記ソースガスの組成の流量比を変化させてトレンチ外
のシリコン酸化膜に対して水平戻しエッチングを施して
トレンチ上にトレンチ外シリコン酸化膜エッチングの際
にマスクとなるレジスト膜の形成スペースを確保する半
導体装置の製造方法であって、 上記水平戻しエッチング時における平坦部に対するエッ
チングレートを同じく平坦部に対するデポジションレー
トよりも小さくした ことを特徴とする半導体装置の製造方法3. A trench formed in a surface portion of a substrate is formed with SiH 4.
ECRC with at least / N 2 O as the main source gas
Filled with silicon oxide film formed by VD, then
The silicon oxide film outside the trench is horizontally back-etched by changing the flow ratio of the composition of the source gas to secure a space for forming a resist film serving as a mask when etching the silicon oxide film outside the trench on the trench. A method of manufacturing a semiconductor device, wherein an etching rate for a flat portion during the horizontal return etching is set lower than a deposition rate for the flat portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004768A JP2979563B2 (en) | 1990-01-13 | 1990-01-13 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004768A JP2979563B2 (en) | 1990-01-13 | 1990-01-13 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03211728A JPH03211728A (en) | 1991-09-17 |
| JP2979563B2 true JP2979563B2 (en) | 1999-11-15 |
Family
ID=11593039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004768A Expired - Fee Related JP2979563B2 (en) | 1990-01-13 | 1990-01-13 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979563B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7229033B2 (en) * | 2019-02-01 | 2023-02-27 | 東京エレクトロン株式会社 | Substrate processing method and substrate processing apparatus |
-
1990
- 1990-01-13 JP JP2004768A patent/JP2979563B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03211728A (en) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801308B1 (en) | Trench formation method using high selectivity hard mask and device isolation method of semiconductor device using same | |
| US6569774B1 (en) | Method to eliminate striations and surface roughness caused by dry etch | |
| KR100536604B1 (en) | Method of gap-fill using a high density plasma deposision | |
| JPH1092798A (en) | Single crystal silicon etching method | |
| JPH07161701A (en) | Etching of molybdenum silicide using sulfur hexafluoride, hydrogen bromide and oxygen | |
| JP2870054B2 (en) | Method for manufacturing semiconductor device | |
| JPH1027849A (en) | Method for transferring a multilevel photoresist pattern | |
| US4838992A (en) | Method of etching aluminum alloys in semi-conductor wafers | |
| JP2006190947A (en) | Recess gate and method of manufacturing semiconductor device having the same | |
| US4950618A (en) | Masking scheme for silicon dioxide mesa formation | |
| JPH11135489A (en) | Semiconductor etching method | |
| US5767017A (en) | Selective removal of vertical portions of a film | |
| US5643824A (en) | Method of forming nitride sidewalls having spacer feet in a locos process | |
| KR100218772B1 (en) | Dry etching method | |
| JP2979563B2 (en) | Method for manufacturing semiconductor device | |
| JPH0582636A (en) | Buffer mask for reactive ion etching | |
| JP2002141407A (en) | Semiconductor device and manufacturing method thereof | |
| JP3044728B2 (en) | Manufacturing method of embedded plug | |
| EP1312114A1 (en) | Method of forming spacers in cmos devices | |
| US6139647A (en) | Selective removal of vertical portions of a film | |
| KR19990055775A (en) | Device isolation method of semiconductor device using trench | |
| JP3231754B2 (en) | Method for manufacturing semiconductor device | |
| JP3033128B2 (en) | Dry etching method | |
| JP3193853B2 (en) | Method for manufacturing semiconductor device | |
| US7205243B2 (en) | Process for producing a mask on a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |