JP2980134B2 - Blocked circuit simulation apparatus and method - Google Patents
Blocked circuit simulation apparatus and methodInfo
- Publication number
- JP2980134B2 JP2980134B2 JP2317900A JP31790090A JP2980134B2 JP 2980134 B2 JP2980134 B2 JP 2980134B2 JP 2317900 A JP2317900 A JP 2317900A JP 31790090 A JP31790090 A JP 31790090A JP 2980134 B2 JP2980134 B2 JP 2980134B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- partial
- external node
- node
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔概 要〕 VLSI回路設計の回路シミュレーションにおいて、解析
対象回路を複数の部分回路に分割し、各部分回路に対し
てシミュレーションを行うブロック化回路シミュレーシ
ョン装置に関し、 各部分回路のシミュレーションを実際の動作に近い条
件下で実行し、対象回路全体の解析を正確に行うことを
目的とし、 解析対象回路を分割して複数の部分回路を作成する部
分回路作成手段と、該各部分回路を探索してそれぞれ等
価回路に置き換える等価回路置換手段であって、該部分
回路の探索は当該部分回路の外部ノードの信号が直接影
響を与える素子に限定して行うようになっているもの
と、特定の部分回路のシミュレーションを行う場合、該
特定の部分回路に接続される他の部分回路として前記置
き換えられた等価回路を使用して当該特定の部分回路の
シミュレーションを実行するシミュレーション実行手段
とを具備するように構成する。DETAILED DESCRIPTION OF THE INVENTION [Summary] In a circuit simulation of a VLSI circuit design, a block circuit simulation apparatus which divides a circuit to be analyzed into a plurality of partial circuits and simulates each partial circuit. A partial circuit creating means for creating a plurality of partial circuits by dividing the circuit to be analyzed, for the purpose of executing the simulation under conditions close to the actual operation and accurately analyzing the entire target circuit; Equivalent circuit replacement means for searching for a partial circuit and replacing each with an equivalent circuit, wherein the search for the partial circuit is performed only for elements that are directly affected by a signal of an external node of the partial circuit. When performing a simulation of a specific partial circuit, the equivalent circuit replaced as another partial circuit connected to the specific partial circuit. Use configured to and a simulation executing unit for executing a simulation of the specific partial circuit.
本発明は、ブロック化回路シミュレーション装置及び
方法に関し、特に、VLSI回路設計の回路シミュレーショ
ンにおいて、解析対象回路を複数の部分回路に分割し、
各部分回路に対してシミュレーションを行うブロック化
回路シミュレーション装置に関する。The present invention relates to a blocked circuit simulation apparatus and method, in particular, in a circuit simulation of VLSI circuit design, the analysis target circuit is divided into a plurality of partial circuits,
The present invention relates to a block circuit simulation device that performs a simulation for each partial circuit.
近年、VLSI回路設計は大規模化の一途をたどり、チッ
プ全体のシミュレーションはデータ量の制限上不可能と
なっている。そこで、解析対象回路を機能的に幾つかの
ブロックに分割して、1ブロックずつシミュレーション
処理すること(ブロック化回路シミュレーション)が行
われている。このとき、VLSI回路設計における回路シミ
ュレーションの前処理として、解析対象回路につながる
等価回路を生成する機能を有するブロック化回路シミュ
レーション装置が要望されている。In recent years, VLSI circuit design has been steadily increasing in scale, and simulation of the entire chip has become impossible due to limitations on the amount of data. Therefore, a circuit to be analyzed is functionally divided into several blocks and simulation processing is performed for each block (blocked circuit simulation). At this time, there is a demand for a block circuit simulation apparatus having a function of generating an equivalent circuit connected to a circuit to be analyzed, as a pre-process of circuit simulation in VLSI circuit design.
第5図は従来のブロック化回路シミュレーション装置
における処理を説明するための図である。同図(a)に
示されるように、解析対象回路(VLSI)4は、回路規模
が大きいため、3つの部分回路4a,4b,4cに分割され、各
部分回路毎にシミュレーションが行われるようになって
いる。ここで、分割された部分回路4a,4b,4c間にはネッ
トワーク的接続があり、各部分回路(例えば、部分回路
4a)は、他の部分回路(4b,4c)および電源(Vcc)等に
直接つながる外部ノードを有している。具体的に、参照
符号a0〜a5,b0〜b5,c0〜c5が、それぞれ部分回路4a,4b,
4cにおける外部ノードである。FIG. 5 is a diagram for explaining processing in a conventional block circuit simulation apparatus. As shown in FIG. 3A, the analysis target circuit (VLSI) 4 has a large circuit scale, and is divided into three partial circuits 4a, 4b, and 4c, and simulation is performed for each partial circuit. Has become. Here, there is a network connection between the divided partial circuits 4a, 4b, 4c, and each of the partial circuits (for example, the partial circuit
4a) has an external node directly connected to other partial circuits (4b, 4c) and a power supply (Vcc). Specifically, reference numerals a0 to a5, b0 to b5, c0 to c5 are partial circuits 4a, 4b, respectively.
4c is an external node.
ところで、例えば、部分回路4a(回路a)に対して解
析(シミュレーション)を行う場合、従来は、部分回路
4aだけを切り離して実行するようになっている。すなわ
ち、部分回路4aにおける外部ノードa0〜a5は、全て接続
が途切れた状態(オープン状態)としてシミュレーショ
ンが実行されるようになっている。By the way, for example, when analysis (simulation) is performed on the partial circuit 4a (circuit a), conventionally,
It is designed to execute only 4a separately. That is, the simulation is performed with all the external nodes a0 to a5 in the partial circuit 4a disconnected (open state).
上述したように、従来のブロック化回路シミュレーシ
ョン装置において、解析対象回路4を分割した部分回路
(4a)のシミュレーションを行う場合、該部分回路(4
a)だけを切り離し、外部ノード(a0〜a5)を全てオー
プン状態としてシミュレーションを実行するようになっ
ている。As described above, in the conventional block circuit simulation apparatus, when the simulation of the partial circuit (4a) obtained by dividing the analysis target circuit 4 is performed, the partial circuit (4a) is used.
Only a) is separated, and the simulation is executed with all the external nodes (a0 to a5) in an open state.
従って、大きな相互作用の下で動作するブロック(部
分回路4a,4b,4c)から構成される解析対象回路4につい
ては、正しい信号波形が得られず正確な回路シミュレー
ションを行うことができなかった。なぜなら、実際の動
作状態において、例えば、部分回路4aの出力信号は他の
部分回路4bおよび4cを駆動しており、また、部分回路4a
の入力信号は他の部分回路4bおよび4cにより駆動されて
いるからである。すなわち、部分回路4aは、外部ノード
a0〜a5を介して、他の部分回路4b,4cと相互に影響を与
え合っており、シミュレーション実行時には、外部ノー
ドにつながる他の回路を全く無視することはできない。Therefore, with respect to the analysis target circuit 4 composed of blocks (sub-circuits 4a, 4b, 4c) operating under a large interaction, a correct signal waveform could not be obtained and accurate circuit simulation could not be performed. Because, in the actual operating state, for example, the output signal of the partial circuit 4a drives the other partial circuits 4b and 4c,
Is driven by the other partial circuits 4b and 4c. That is, the partial circuit 4a
The other circuits 4b and 4c are mutually affected via a0 to a5, and other circuits connected to external nodes cannot be ignored at the time of simulation execution.
本発明は、上述した従来のブロック化回路シミュレー
ション技術が有する課題に鑑み、各部分回路のシミュレ
ーションを実際の動作に近い条件下で実行し、対象回路
全体の解析を正確に行うことを目的とする。The present invention has been made in view of the above-mentioned problems of the conventional block circuit simulation technology, and has as its object to execute simulation of each partial circuit under conditions close to actual operation and accurately analyze the entire target circuit. .
第1図は本発明に係るブロック化回路シミュレーショ
ン装置の原理を示すブロック図である。FIG. 1 is a block diagram showing the principle of a block circuit simulation apparatus according to the present invention.
本発明の第1の形態によれば、解析対象回路4を分割
して複数の部分回路4a,4b,4cを作成する部分回路作成手
段1と、該各部分回路4a,4b,4cを探索してそれぞれ等価
回路に置き換える等価回路置換手段2であって、該部分
回路の探索は当該部分回路の外部ノードの信号が直接影
響を与える素子に限定して行うようになっているもの
と、特定の部分回路4aのシミュレーションを行う場合、
該特定の部分回路4aに接続される他の部分回路4b,4cと
して前記置き換えられた等価回路を使用して当該特定の
部分回路4aのシミュレーションを実行するシミュレーシ
ョン実行手段3とを具備し、前記等価回路置換手段2
は、探索を行う部分回路において、信号入力外部ノード
に対しては該信号入力外部ノードに直接接続されている
容量の対向ノードを接地ノードに付け替えて該容量から
先に接続されている素子を全て削除し、信号出力外部ノ
ードに対しては該信号出力外部ノードに接続されている
素子を全て削除して電圧源を付加し、且つ、電源供給外
部ノードに対しては該電源供給外部ノードに直接接続さ
れている抵抗を電流源に置き換えて該抵抗から先に接続
されている素子を全て削除するようにして該探索を行う
部分回路を等価回路に置き換えるようになっていること
を特徴とするブロック化回路シミュレーション装置が提
供される。According to the first embodiment of the present invention, a search is made for the partial circuit creating means 1 for dividing the analysis target circuit 4 to create a plurality of partial circuits 4a, 4b, 4c, and for each of the partial circuits 4a, 4b, 4c. Equivalent circuit replacing means 2 for replacing each of the partial circuits with an equivalent circuit, wherein the search for the partial circuit is limited to elements directly affected by a signal of an external node of the partial circuit, and a specific circuit. When simulating the partial circuit 4a,
Simulation execution means 3 for executing a simulation of the specific partial circuit 4a using the replaced equivalent circuit as other partial circuits 4b and 4c connected to the specific partial circuit 4a, Circuit replacement means 2
Replaces the counter node of the capacitor directly connected to the signal input external node with the ground node in the partial circuit performing the search, and replaces all the elements connected earlier from the capacitor with the ground node. For the external node for signal output, all elements connected to the external node for signal output are deleted and a voltage source is added, and for the external node for power supply, the external node for power supply is directly connected to the external node for power supply. A block characterized by replacing a connected resistor with a current source and deleting all elements connected earlier from the resistor so that a partial circuit for performing the search is replaced with an equivalent circuit. An apparatus for simulating an integrated circuit is provided.
また、本発明の第2の形態によれば、解析対象回路を
複数の部分回路に分割し、該各部分回路に対してシミュ
レーションを行うブロック化回路シミュレーション方法
であって、前記各部分回路の回路データを入力し、予め
内蔵された前記各部分回路内の階層情報・容量素子・ト
ランジスタ素子・抵抗素子情報を抽出し、前記各部分回
路間の接続情報を認識し、前記各部分回路を、信号入力
外部ノードに対しては該信号入力外部ノードに直接接続
されている容量の対向ノードを接地ノードに付け替えて
該容量から先に接続されている素子を全て削除し、信号
出力外部ノードに対しては該信号出力外部ノードに接続
されている素子を全て削除して電圧源を付加し、且つ、
電源供給外部ノードに対しては該電源供給外部ノードに
直接接続されている抵抗を電流源に置き換えて該抵抗か
ら先に接続されている素子を全て削除するように変換し
て等価回路を作成し、そして、シミュレーションを行う
部分回路につながる他の部分回路を前記等価回路に置き
換え、該各部分回路をそれぞれ単独にシミュレーション
するようにしたことを特徴とするブロック化回路シミュ
レーション方法が提供される。Further, according to a second aspect of the present invention, there is provided a block circuit simulation method for dividing a circuit to be analyzed into a plurality of partial circuits and performing a simulation on each of the partial circuits. Inputting data, extracting hierarchical information, capacitance elements, transistor elements, and resistance element information in each of the built-in partial circuits, recognizing connection information between the partial circuits, For the input external node, the opposite node of the capacitor directly connected to the signal input external node is replaced with a ground node, all the elements connected earlier from the capacitor are deleted, and the signal output external node is Removes all elements connected to the signal output external node, adds a voltage source, and
For the power supply external node, a resistor directly connected to the power supply external node is replaced with a current source, and a conversion is made so that all the elements connected earlier from the resistor are deleted to create an equivalent circuit. A method of simulating a blocked circuit is provided in which another partial circuit connected to the partial circuit to be simulated is replaced with the equivalent circuit, and each of the partial circuits is independently simulated.
本発明の第1の形態に係るブロック化回路シミュレー
ション装置によれば、部分回路作成手段1で解析対象回
路4が複数の部分回路4a,4b,4cに分割され、等価回路置
換手段2で各部分回路4a,4b,4cが探索されてそれぞれ等
価回路に置き換えられる。ここで、等価回路置換手段2
における部分回路の探索は、当該部分回路の外部ノード
の信号が直接影響を与える素子に限定して行うようにな
っている。そして、等価回路置換手段2は、探索を行う
部分回路において、信号入力外部ノードに対しては該信
号入力外部ノードに直接接続されている容量の対向ノー
ドを接地ノードに付け替えて該容量から先に接続されて
いる素子を全て削除し、信号出力外部ノードに対しては
該信号出力外部ノードに接続されている素子を全て削除
して電圧源を付加し、且つ、電源供給外部ノードに対し
ては該電源供給外部ノードに直接接続されている抵抗を
電流源に置き換えて該抵抗から先に接続されている素子
を全て削除するようにして該探索を行う部分回路を等価
回路に置き換えるようになっている。According to the block circuit simulation apparatus according to the first embodiment of the present invention, the analysis target circuit 4 is divided into a plurality of partial circuits 4a, 4b, and 4c by the partial circuit creation unit 1, and each of the partial circuits is divided by the equivalent circuit replacement unit 2. The circuits 4a, 4b, and 4c are searched and replaced with equivalent circuits. Here, equivalent circuit replacement means 2
The search for the partial circuit in is performed only on the elements directly affected by the signal of the external node of the partial circuit. Then, the equivalent circuit replacing means 2 replaces the counter node of the capacitor directly connected to the signal input external node with the ground node in the partial circuit to be searched, All connected elements are deleted, for the signal output external node, all the elements connected to the signal output external node are deleted and a voltage source is added, and for the power supply external node, By replacing the resistor directly connected to the power supply external node with a current source and deleting all the elements connected earlier from the resistor, the partial circuit for performing the search is replaced with an equivalent circuit. I have.
また、本発明の第2の形態に係るブロック化回路シミ
ュレーション方法は、解析対象回路を複数の部分回路に
分割し、該各部分回路に対してシミュレーションを行う
ものであり、各部分回路の回路データが入力され、予め
内蔵された各部分回路内の階層情報・容量素子・トラン
ジスタ素子・抵抗素子情報が抽出され、そして、各部分
回路間の接続情報が認識される。各部分回路において、
信号入力外部ノードに対しては、該信号入力外部ノード
に直接接続されている容量の対向ノードを接地ノードに
付け替えて、該容量から先に接続されている素子を全て
削除し、また、信号出力外部ノードに対しては、該信号
出力外部ノードに接続されている素子を全て削除して電
圧源を付加し、さらに、電源供給外部ノードに対して
は、該電源供給外部ノードに直接接続されている抵抗を
電流源に置き換えて、該抵抗から先に接続されている素
子を全て削除するように変換して等価回路を作成する。
そして、シミュレーションを行う部分回路につながる他
の部分回路は、等価回路に置き換えられ、各部分回路が
それぞれ単独にシミュレーションされるようになってい
る。In addition, a method for simulating a blocked circuit according to a second embodiment of the present invention divides a circuit to be analyzed into a plurality of partial circuits and performs a simulation on each of the partial circuits. Is input, hierarchical information, capacitance element, transistor element, and resistance element information in each of the built-in partial circuits are extracted, and connection information between the partial circuits is recognized. In each partial circuit,
For a signal input external node, a counter node of a capacitor directly connected to the signal input external node is replaced with a ground node, all elements connected earlier from the capacitor are deleted, and a signal output For the external node, all elements connected to the signal output external node are deleted and a voltage source is added. Further, for the power supply external node, the voltage is directly connected to the power supply external node. Is replaced with a current source, and conversion is performed so as to delete all the elements connected earlier from the resistor to create an equivalent circuit.
The other partial circuits connected to the partial circuit to be simulated are replaced with equivalent circuits, and each partial circuit is independently simulated.
これにより、各部分回路のシミュレーションを実際の
動作に近い条件下で実行することが可能となり、対象回
路全体の解析を正確に行うことができるようになる。This makes it possible to execute a simulation of each partial circuit under conditions close to the actual operation, and to accurately analyze the entire target circuit.
以下、図面を参照して本発明に係るブロック化回路シ
ミュレーション装置及び方法を説明する。Hereinafter, an apparatus and method for simulating a blocked circuit according to the present invention will be described with reference to the drawings.
第2図は本発明のブロック化回路シミュレーション装
置における特徴的な処理を説明するための図である。第
2図(a)は、第5図(a)と同様なものであり、解析
対象回路(VLSI)4は、回路規模が大きいため、3つの
部分回路4a,4b,4cに分割され、各部分回路毎にシミュレ
ーションが行われるようになっている。ここで、分割さ
れた部分回路4a,4b,4c間にはネットワーク的接続があ
り、各部分回路(例えば、部分回路4a)は、他の部分回
路(4b,4c)および電源(Vcc)等に直接つながる外部ノ
ードを有している。具体的に、参照符号a0〜a5,b0〜b5,
c0〜c5が、それぞれ部分回路4a,4b,4cにおける外部ノー
ドである。FIG. 2 is a view for explaining characteristic processing in the blocked circuit simulation apparatus of the present invention. FIG. 2 (a) is similar to FIG. 5 (a), and the analysis target circuit (VLSI) 4 is divided into three partial circuits 4a, 4b, 4c because the circuit scale is large. Simulation is performed for each partial circuit. Here, there is a network connection between the divided partial circuits 4a, 4b, 4c, and each partial circuit (for example, the partial circuit 4a) is connected to another partial circuit (4b, 4c), a power supply (Vcc), and the like. It has a directly connected external node. Specifically, reference numerals a0 to a5, b0 to b5,
c0 to c5 are external nodes in the partial circuits 4a, 4b, and 4c, respectively.
ここで、第2図(b)に示されるように、部分回路4a
(回路a)に注目すると、参照符号a3,a4は信号入力外
部ノードであり、参照符号a1,a2,a5は信号出力外部ノー
ド、そして、参照符号a0は電源供給外部ノードである。Here, as shown in FIG. 2 (b), the partial circuit 4a
Paying attention to (circuit a), reference numerals a3 and a4 are signal input external nodes, reference numerals a1, a2 and a5 are signal output external nodes, and reference numeral a0 is a power supply external node.
ところで、対象回路の解析を正確に行うためには、例
えば、シミュレーションを行う特定の部分回路4aが該部
分回路4aにつながる他回路(部分回路4b,4c)へどのよ
うな影響を与えるかを追って解析する必要がある。その
為には、全回路を一括してシミュレーションしなければ
ならず、ブロック化に矛盾することになる。そこで、他
回路への追跡(負荷探索)の範囲を、基本的に回路(部
分回路)の外部ノードの信号が直接影響を与える素子に
とどめる。すなわち、プログラムの内部に、予め等価回
路に置き換える規則を定めておき、負荷探索によって拾
いだされた素子及び自動生成された電圧源素子・電流源
素子により等価回路を生成する。このとき、場合によっ
ては、更に探索を続けるようにしてもよい。By the way, in order to accurately analyze a target circuit, for example, it is necessary to determine how a specific partial circuit 4a to be simulated affects other circuits (subcircuits 4b and 4c) connected to the partial circuit 4a. Need to be analyzed. For that purpose, all circuits must be simulated collectively, which is inconsistent with blocking. Therefore, the range of tracking (load search) to another circuit is basically limited to elements directly affected by the signal of the external node of the circuit (partial circuit). That is, rules for replacing with an equivalent circuit are determined in advance in the program, and an equivalent circuit is generated by the elements picked up by the load search and the automatically generated voltage source elements and current source elements. At this time, in some cases, the search may be further continued.
第3図は本発明のブロック化回路シミュレーション装
置の一実施例における等価回路の変換規則を示す図であ
る。同図に示されるように、例えば、探索を行う部分回
路4aにおいて、まず、信号入力外部ノードa3,a4に対し
ては、該信号入力外部ノードに直接接続されている容量
の対向ノードを接地ノードに付け替えて該容量から先に
接続されている素子を全て削除する。次に、信号出力外
部ノードa1,a2,a5に対しては、該信号出力外部ノードに
接続されている素子を全て削除して電圧源を付加する。
そして、電源供給外部ノードa0に対しては、該電源供給
外部ノードに直接接続されている抵抗を電流源に置き換
えて該抵抗から先に接続されている素子を全て削除す
る。ここで、他の部分回路4bおよび4cについても同様の
変換処理を行う。このように、各部分回路において、そ
の部分回路における外部ノードの種類に応じて、等価回
路への変換を行う。FIG. 3 is a diagram showing conversion rules of equivalent circuits in one embodiment of the blocked circuit simulation apparatus of the present invention. As shown in the figure, for example, in the sub-circuit 4a performing the search, first, for the signal input external nodes a3 and a4, the opposite node of the capacitance directly connected to the signal input external nodes is connected to the ground node. And all the elements connected earlier from the capacitor are deleted. Next, for the signal output external nodes a1, a2, and a5, all elements connected to the signal output external nodes are deleted and a voltage source is added.
Then, for the power supply external node a0, the resistance directly connected to the power supply external node is replaced with a current source, and all the elements connected earlier from the resistance are deleted. Here, the same conversion processing is performed for the other partial circuits 4b and 4c. Thus, in each partial circuit, conversion to an equivalent circuit is performed according to the type of the external node in the partial circuit.
そして、特定の部分回路4aのシミュレーションを行う
場合、該特定の部分回路4aに接続される他の部分回路4
b,4cとして、上述した手法により得られた等価回路を使
用して該特定の部分回路4aのシミュレーションを実行す
るようになっている。When the simulation of the specific partial circuit 4a is performed, the other partial circuits 4 connected to the specific partial circuit 4a are
As the b and 4c, the simulation of the specific partial circuit 4a is performed using the equivalent circuit obtained by the above-described method.
第4図は本発明のブロック化回路シミュレーション装
置における処理の一例を説明するための図である。同図
において、ブロック化回路シミュレーションプログラム
は、ステップ51において、複数の部分回路4a,4b,4cに分
割された対象回路4のデータ(回路データ)を入力す
る。次に、ステップ52において、各部分回路4a,4b,4c内
の結線状態および各部分回路4a,4b,4c間のネットワーク
等が認識されてネットリストが作成され、そのネットリ
ストががネットリスト・テーブル63に格納される。すな
わち、等価回路付加対象回路の、入力外部ノード,出力
外部ノード,および,電源供給外部ノードが認識され、
ネット情報がネットリスト・テーブル63に格納される。
ここで、制御カード等により等価回路変換への詳細指示
(制御データ61)制御手段62へ与えられ、該等価回路変
換への詳細指示は認識されて内部テーブルへ格納され
る。すなわち、出力外部ノードには適当な電圧源を付
け、また、電源供給外部ノードには適当な電流源を付け
る。ここで、既にシミュレーションが実行された部分回
路に対しては、実行することによって得られた信号値か
ら自動的に電圧源の信号波形を得(出力外部ノード),
および,実行することによって得られた抵抗の電流値か
ら自動的に電流源の信号波形を得(電源供給外部ノー
ド)るようにしてもよい。FIG. 4 is a diagram for explaining an example of processing in the blocked circuit simulation apparatus of the present invention. In the figure, the blocked circuit simulation program inputs data (circuit data) of the target circuit 4 divided into a plurality of partial circuits 4a, 4b, 4c in step 51. Next, in step 52, a connection state in each of the partial circuits 4a, 4b, and 4c and a network between the partial circuits 4a, 4b, and 4c are recognized, and a netlist is created. Stored in table 63. That is, the input external node, the output external node, and the power supply external node of the equivalent circuit addition target circuit are recognized,
The net information is stored in the netlist table 63.
Here, a detailed instruction for equivalent circuit conversion (control data 61) is given to the control means 62 by a control card or the like, and the detailed instruction for equivalent circuit conversion is recognized and stored in an internal table. That is, an appropriate voltage source is attached to the output external node, and an appropriate current source is attached to the power supply external node. Here, for the partial circuit for which the simulation has already been executed, the signal waveform of the voltage source is automatically obtained from the signal value obtained by the execution (output external node),
Alternatively, the signal waveform of the current source may be automatically obtained from the current value of the resistor obtained by the execution (power supply external node).
また、ステップ53において、素子の拾い出し条件に従
って、入力外部ノードの負荷探索を行って等価回路を生
成する。この各外部ノードの種類に対応した等価回路デ
ータは等価回路データ記憶手段64に格納される。また、
生成した等価回路には自動発生名をつけて、元の回路へ
付加してもよい。Further, in step 53, according to the element pick-up condition, the load of the input external node is searched to generate an equivalent circuit. The equivalent circuit data corresponding to the type of each external node is stored in the equivalent circuit data storage means 64. Also,
The generated equivalent circuit may be given an automatically generated name and added to the original circuit.
次に、ステップ54において、シミュレーション実行回
路が作成される。このシミュレーション実行回路は、例
えば、シミュレーションを行う特定の部分回路4aに対し
て、該特定の部分回路4aに接続される他の部分回路4b,4
cとして等価回路が接続され、さらに、制御手段62を介
して与えられた制御データ61に応じて作成されるように
なっている。Next, in step 54, a simulation execution circuit is created. The simulation execution circuit includes, for example, a specific partial circuit 4a for performing a simulation, and other partial circuits 4b and 4 connected to the specific partial circuit 4a.
An equivalent circuit is connected as c, and is created in accordance with the control data 61 given via the control means 62.
そして、ステップ55において、ステップ54において作
成されたシミュレーション実行回路のシミュレーション
が実行されることになる。Then, in step 55, the simulation of the simulation execution circuit created in step 54 is executed.
上述したように、本発明のブロック化回路シミュレー
ション装置は、プログラムに部分回路内の結線状態と部
分回路間のネットワークを自動認識させ、シミュレーシ
ョンを行う特定の部分回路の外部ノードにつながる他の
部分回路を等価的な回路に置き換えることによって、設
計者がプログラムに素子の拾い出し条件を指示するだけ
で、自動的に等価回路を生成して正しい信号波形を得る
ことができるようになっている。As described above, the blocked circuit simulation apparatus of the present invention allows a program to automatically recognize a connection state in a partial circuit and a network between the partial circuits, and to connect another partial circuit to an external node of a specific partial circuit to be simulated. Is replaced by an equivalent circuit, so that the designer can automatically generate an equivalent circuit and obtain a correct signal waveform only by instructing a program on conditions for picking up elements.
以上、詳述したように、本発明によれば、シミュレー
ションを行う部分回路は、周囲の部分回路に対応する適
当な等価回路がつながれた状態でシミュレーションが行
われるため、各部分回路のシミュレーションを実際の動
作に近い条件下で実行することが可能となり、対象回路
全体の解析を正確に行うことができる。As described above in detail, according to the present invention, the simulation of the partial circuits to be simulated is performed in a state where the appropriate equivalent circuits corresponding to the surrounding partial circuits are connected, so that the simulation of each of the partial circuits is actually performed. Can be executed under conditions similar to the above operation, and the entire target circuit can be accurately analyzed.
第1図は本発明に係るブロック化回路シミュレーション
装置の原理を示すブロック図、 第2図は本発明のブロック化回路シミュレーション装置
における特徴的な処理を説明するための図、 第3図は本発明のブロック化回路シミュレーション装置
の一実施例における等価回路の変換規則を示す図、 第4図は本発明のブロック化回路シミュレーション装置
における処理の一例を説明するための図、 第5図は従来のブロック化回路シミュレーション装置に
おける処理を説明するための図である。 (符号の説明) 1……部分回路作成手段、 2……等価回路置換手段、 3……シミュレーション実行手段、 4……解析対象回路、 4a,4b,4c……部分回路。FIG. 1 is a block diagram showing the principle of a blocked circuit simulation device according to the present invention, FIG. 2 is a diagram for explaining characteristic processing in the blocked circuit simulation device of the present invention, and FIG. FIG. 4 is a diagram showing an equivalent circuit conversion rule in one embodiment of the block circuit simulation apparatus of the present invention. FIG. 4 is a view for explaining an example of processing in the block circuit simulation apparatus of the present invention. FIG. FIG. 4 is a diagram for explaining processing in the integrated circuit simulation device. (Explanation of reference numerals) 1... Partial circuit creation means 2... Equivalent circuit replacement means 3... Simulation execution means 4... Analysis target circuits 4 a, 4 b, 4 c.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 潮田 幸久 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエルエスアイ株式会社内 (56)参考文献 特開 平3−105567(JP,A) 特開 昭62−182972(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 17/50 JICSTファイル(JOIS)──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Yukihisa Shioda 2-1844-2 Kozoji-cho, Kasugai-shi, Aichi Fujitsu VSI Co., Ltd. (56) References JP-A-3-105567 (JP, A) JP-A Sho 62-182972 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G06F 17/50 JICST file (JOIS)
Claims (2)
作成する部分回路作成手段と、 該各部分回路を探索してそれぞれ等価回路に置き換える
等価回路置換手段であって、該部分回路の探索は当該部
分回路の外部ノードの信号が直接影響を与える素子に限
定して行うようになっているものと、 特定の部分回路のシミュレーションを行う場合、該特定
の部分回路に接続される他の部分回路として前記置き換
えられた等価回路を使用して当該特定の部分回路のシミ
ュレーションを実行するシミュレーション実行手段とを
具備し、前記等価回路置換手段は、探索を行う部分回路
において、信号入力外部ノードに対しては該信号入力外
部ノードに直接接続されている容量の対向ノードを接地
ノードに付け替えて該容量から先に接続されている素子
を全て削除し、信号出力外部ノードに対しては該信号出
力外部ノードに接続されている素子を全て削除して電圧
源を付加し、且つ、電源供給外部ノードに対しては該電
源供給外部ノードに直接接続されている抵抗を電流源に
置き換えて該抵抗から先に接続されている素子を全て削
除するようにして該探索を行う部分回路を等価回路に置
き換えるようになっていることを特徴とするブロック化
回路シミュレーション装置。1. A partial circuit creating means for dividing a circuit to be analyzed to create a plurality of partial circuits, and an equivalent circuit replacing means for searching for each partial circuit and replacing each partial circuit with an equivalent circuit. The search is limited to elements directly affected by the signal of the external node of the partial circuit, and when a specific partial circuit is simulated, the other connected to the specific partial circuit Simulation executing means for executing a simulation of the specific partial circuit using the replaced equivalent circuit as a partial circuit, wherein the equivalent circuit replacing means includes: On the other hand, the opposite node of the capacitor directly connected to the signal input external node is replaced with a ground node, and the element connected earlier from the capacitor is replaced with the ground node. For a signal output external node, all elements connected to the signal output external node are deleted to add a voltage source, and for a power supply external node, the power supply external node is connected to the power supply external node. It is characterized in that a directly connected resistor is replaced with a current source, and all elements connected earlier from the resistor are deleted, so that a partial circuit for performing the search is replaced with an equivalent circuit. Blocking circuit simulation device.
該各部分回路に対してシミュレーションを行うブロック
化回路シミュレーション方法であって、 前記各部分回路の回路データを入力し、 予め内蔵された前記各部分回路内の階層情報・容量素子
・トランジスタ素子・抵抗素子情報を抽出し、 前記各部分回路間の接続情報を認識し、 前記各部分回路を、信号入力外部ノードに対しては該信
号入力外部ノードに直接接続されている容量の対向ノー
ドを接地ノードに付け替えて該容量から先に接続されて
いる素子を全て削除し、信号出力外部ノードに対しては
該信号出力外部ノードに接続されている素子を全て削除
して電圧源を付加し、且つ、電源供給外部ノードに対し
ては該電源供給外部ノードに直接接続されている抵抗を
電流源に置き換えて該抵抗から先に接続されている素子
を全て削除するように変換して等価回路を作成し、そし
て、 シミュレーションを行う部分回路につながる他の部分回
路を前記等価回路に置き換え、該各部分回路をそれぞれ
単独にシミュレーションするようにしたことを特徴とす
るブロック化回路シミュレーション方法。2. The circuit to be analyzed is divided into a plurality of partial circuits.
A block circuit simulation method for performing a simulation for each of the partial circuits, comprising: inputting circuit data of each of the partial circuits; Extracting element information, recognizing connection information between the respective partial circuits, and connecting each of the partial circuits to a signal input external node by connecting a counter node of a capacitor directly connected to the signal input external node to a ground node; In addition, remove all the elements connected earlier from the capacitor, remove all the elements connected to the signal output external node for the signal output external node, and add a voltage source, and For a power supply external node, a resistor directly connected to the power supply external node is replaced with a current source, and all elements connected earlier from the resistor are deleted. And converting the other partial circuits connected to the partial circuit to be simulated to the equivalent circuit, and simulating each of the partial circuits independently. Circuit simulation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317900A JP2980134B2 (en) | 1990-11-26 | 1990-11-26 | Blocked circuit simulation apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317900A JP2980134B2 (en) | 1990-11-26 | 1990-11-26 | Blocked circuit simulation apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199277A JPH04199277A (en) | 1992-07-20 |
| JP2980134B2 true JP2980134B2 (en) | 1999-11-22 |
Family
ID=18093309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317900A Expired - Fee Related JP2980134B2 (en) | 1990-11-26 | 1990-11-26 | Blocked circuit simulation apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2980134B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4782763B2 (en) * | 2007-12-05 | 2011-09-28 | 富士通株式会社 | Analysis support program, computer-readable recording medium recording the program, analysis support apparatus, and analysis support method |
-
1990
- 1990-11-26 JP JP2317900A patent/JP2980134B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04199277A (en) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Daems et al. | Simulation-based generation of posynomial performance models for the sizing of analog integrated circuits | |
| Ratzlaff et al. | RICE: Rapid interconnect circuit evaluation using AWE | |
| Barros et al. | Analog circuits and systems optimization based on evolutionary computation techniques | |
| Shook et al. | MLParest: Machine learning based parasitic estimation for custom circuit design | |
| Conn et al. | JiffyTune: Circuit optimization using time-domain sensitivities | |
| US8700377B2 (en) | Accelerated analog and/or RF simulation | |
| US5859785A (en) | Method and apparatus for a simplified system simulation description | |
| US20070044051A1 (en) | Method and system for validating a hierarchical simulation database | |
| Tarraf et al. | Behavioral modeling of transistor-level circuits using automatic abstraction to hybrid automata | |
| US6550041B1 (en) | Method and apparatus for evaluating the design quality of network nodes | |
| JP2001014368A (en) | Clock analysis device and clock analysis method | |
| US20060111884A1 (en) | Electrical isomorphism | |
| US20070101302A1 (en) | Mixed signal circuit simulator | |
| CN115292194B (en) | Method for debugging flow, electronic equipment and computer readable storage medium | |
| US20050050481A1 (en) | Systems and methods for determining activity factors of a circuit design | |
| WO1998037475A2 (en) | System and method for designing electronic circuits | |
| JP2980134B2 (en) | Blocked circuit simulation apparatus and method | |
| Leyn et al. | Analog small-signal modeling-part I: behavioral signal path modeling for analog integrated circuits | |
| JP3862882B2 (en) | Circuit data reduction method and circuit simulation method | |
| JPH07287051A (en) | Input data generator for logic simulator | |
| JP2925304B2 (en) | Blocked circuit simulation apparatus and method | |
| JP3296320B2 (en) | Gate delay calculation device and recording medium recording gate delay calculation program | |
| CN118586342B (en) | Simulation circuit solving method and device, storage medium and electronic equipment | |
| JP2002041595A (en) | Back annotation apparatus and method | |
| Günther et al. | CHORAL—A one step method as numerical low pass filter in electrical network analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |