JP2986558B2 - Semiconductor device layout equipment - Google Patents
Semiconductor device layout equipmentInfo
- Publication number
- JP2986558B2 JP2986558B2 JP3008901A JP890191A JP2986558B2 JP 2986558 B2 JP2986558 B2 JP 2986558B2 JP 3008901 A JP3008901 A JP 3008901A JP 890191 A JP890191 A JP 890191A JP 2986558 B2 JP2986558 B2 JP 2986558B2
- Authority
- JP
- Japan
- Prior art keywords
- logical
- unit
- graphic
- display control
- symbolized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は論理図面情報を持たない
論理データを扱う半導体装置のレイアウト装置に関す
る。近年、CAD(Computer Aided Design)装置の普及
によりユーザが複数のCAD装置を使用する場合が発生
してきた。このため、異種のCAD装置間でのデータの
やりとりが行われるようになってきた。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a layout device for a semiconductor device which handles logical data having no logical drawing information. 2. Description of the Related Art In recent years, with the spread of CAD (Computer Aided Design) devices, there have been cases where users use a plurality of CAD devices. For this reason, data has been exchanged between different types of CAD apparatuses.
【0002】[0002]
【従来の技術】従来のCAD装置間のインターフェイス
データとしては、一般に図5に示すようにネットリスト
のみを持ち、論理図面情報がない論理データ30が使わ
れていた。従って、この論理データ30に基づいて固有
セルを指示するには、そのセルの固有名又は番号をキー
ボードよりキー入力することにより指示することにな
る。2. Description of the Related Art Conventionally, as interface data between CAD apparatuses, logical data 30 having only a netlist and no logical drawing information has been used as shown in FIG. Therefore, to designate a unique cell based on the logical data 30, the unique name or number of the cell is designated by key input from the keyboard.
【0003】[0003]
【発明が解決しようとする課題】従って、異種のCAD
装置間でデータのやりとりを行った場合、論理図面情報
がないため、高度な画面によるユーザインターフェイ
ス、即ち、固有セルを画面で指示できるタブレットやマ
ウス等を持つCAD装置でも、固有セルの指示を画面で
行うことはできず、キー入力して指示しなければなら
ず、オペレーション効率が低下するという問題を生じて
いた。Therefore, different types of CAD are required.
When data is exchanged between devices, since there is no logical drawing information, the user interface with an advanced screen, that is, even a CAD device having a tablet or a mouse capable of indicating a unique cell on the screen, displays the unique cell instruction on the screen. However, the operation must be performed by a key input and an instruction must be given, which causes a problem that the operation efficiency is reduced.
【0004】本発明は上記問題点を解決するためになさ
れたものであって、論理図面情報がない論理データにお
いてもレイアウトすべきセルを表示部上で指示すること
ができ、オペレーション効率の向上を図ることができる
ことを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and it is possible to specify a cell to be laid out on a display unit even in logical data without logical drawing information, thereby improving operation efficiency. The purpose is to be able to plan.
【0005】[0005]
【課題を解決するための手段】図1は本発明の原理説明
図である。半導体装置の論理データに基づいて各セルの
レイアウトを行うレイアウト装置において、表示部1は
図面を表示するためのものであり、記憶部2は論理デー
タを記憶するものである。FIG. 1 is a diagram illustrating the principle of the present invention. In a layout apparatus for laying out each cell based on logic data of a semiconductor device, a display unit 1 is for displaying a drawing, and a storage unit 2 is for storing logic data.
【0006】図形表示制御部3は記憶部2に記憶された
論理データに論理図面情報が含まれているとき、その論
理図面情報に基づいて論理図形からなる論理図面を表示
部1に表示させる。記号表示制御部4は記憶部2に記憶
された論理データに論理図面情報が含まれていないと
き、その論理データを構成する各セルを任意形状の図形
に記号化してその記号化した図形を表示部1に表示させ
る。When the logical data stored in the storage unit 2 includes logical drawing information, the graphic display control unit 3 causes the display unit 1 to display a logical drawing composed of logical figures based on the logical drawing information. When the logic data stored in the storage unit 2 does not include the logic drawing information, the symbol display control unit 4 symbolizes each cell constituting the logic data into a graphic having an arbitrary shape and displays the symbolized graphic. It is displayed on the unit 1.
【0007】座標入力部5は表示部1に表示された論理
図面中のいずれか1つの論理図形又は記号化された各図
形のうちいずれか1つの図形を指示するためのものであ
り、演算部6は座標入力部5による論理図形の指示及び
図形表示制御部3による論理図面の表示制御に基づい
て、又は座標入力部5による記号化された図形の指示及
び記号表示制御部4による記号化した図形の表示制御に
基づいてレイアウトすべきセルを決定する。The coordinate input unit 5 is for designating any one of the logical figures in the logical drawing displayed on the display unit 1 or any one of the symbolized figures. Reference numeral 6 denotes an instruction of a logical graphic by the coordinate input unit 5 and display control of a logical drawing by the graphic display control unit 3 or an instruction of a symbolized graphic by the coordinate input unit 5 and symbolization by the symbol display control unit 4. The cells to be laid out are determined based on the display control of the figure.
【0008】[0008]
【作用】本発明では、論理データに論理図面情報が含ま
れていないとき、記号表示制御部4によりその論理デー
タを構成する各セルが任意形状の図形に記号化されその
記号化された図形が表示部1に表示される。そして、座
標入力部5による図形の指示及び記号表示制御部4によ
る記号化した図形の表示制御に基づいて演算部6により
レイアウトすべきセルが決定される。According to the present invention, when the logical data does not include the logical drawing information, each cell constituting the logical data is symbolized by the symbol display control unit 4 into a graphic of an arbitrary shape, and the symbolized graphic is displayed. It is displayed on the display unit 1. Then, the cells to be laid out are determined by the arithmetic unit 6 based on the instruction of the graphic by the coordinate input unit 5 and the display control of the symbolized graphic by the symbol display control unit 4.
【0009】[0009]
【実施例】以下、本発明をゲートアレイのレイアウト装
置に具体化した一実施例を図2〜図6に従って説明す
る。図2は一実施例を示すブロック構成図であり、表示
制御回路10は演算部11、図形表示制御部としての論
理図図形作成部12、及び記号表示制御部13を備えて
構成され、同表示制御回路10には表示部としてのCR
T14、座標入力部としてのマウス15が接続されてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is embodied in a gate array layout apparatus will be described below with reference to FIGS. FIG. 2 is a block diagram showing one embodiment. The display control circuit 10 includes an arithmetic unit 11, a logical diagram graphic creating unit 12 as a graphic display control unit, and a symbol display control unit 13. The control circuit 10 has a CR as a display unit.
T14, a mouse 15 as a coordinate input unit is connected.
【0010】図3に示すように、演算部11はデータ入
力部21、判断部22等を備えて構成されている。デー
タ入力部21は論理データファイル16から内部メモリ
17へ論理データを複写させるとともに、内部メモリ1
7から論理データを入力する。そして、内部メモリ17
に対して論理データを複写させる際、データ入力部21
は論理データに論理図面があるか否かを示す図面フラグ
を内部メモリ17に保持させるようになっている。即
ち、前記論理データファイル16には例えば図4に示す
ように論理図面を備えた論理データ31、又は図5に示
すように論理図面情報がないネットリストのみを持つ論
理データ30が記憶されるようになっており、データ入
力部21は図4に示す論理図面を備えた論理データ31
である場合には図面フラグを「1」とし、図5に示すネ
ットリストのみの論理データ30の場合には図面フラグ
を「0」とする。As shown in FIG. 3, the calculation unit 11 includes a data input unit 21, a determination unit 22, and the like. The data input unit 21 copies logical data from the logical data file 16 to the internal memory 17 and
7 to input logical data. Then, the internal memory 17
When copying logical data to the
Is to cause the internal memory 17 to hold a drawing flag indicating whether or not there is a logical drawing in the logical data. That is, the logical data file 16 stores, for example, logical data 31 having a logical drawing as shown in FIG. 4 or logical data 30 having only a netlist having no logical drawing information as shown in FIG. The data input unit 21 is a logical data 31 having a logical diagram shown in FIG.
, The drawing flag is set to “1”, and in the case of the logical data 30 of only the net list shown in FIG. 5, the drawing flag is set to “0”.
【0011】判断部22は図面フラグに基づいてデータ
入力部21が入力した論理データに論理図面情報がある
か否かを判断し、図面フラグが「1」の場合、即ち、論
理図面情報がある場合には図形表示制御部12に制御を
移し、図面フラグが「0」の場合、即ち、論理図面情報
がない場合には記号表示制御部13に制御を移すように
なっている。The determination unit 22 determines whether the logical data input by the data input unit 21 has logical drawing information based on the drawing flag. If the drawing flag is "1", that is, there is logical drawing information. In this case, control is transferred to the graphic display control unit 12, and when the drawing flag is “0”, that is, when there is no logical drawing information, control is transferred to the symbol display control unit 13.
【0012】図形表示制御部12は内部メモリ22から
入力された論理図面情報を備えた論理データに基づい
て、例えば図4に示すように論理図形よりなる論理図面
をCRT14の画面上に表示させる。又、記号表示制御
部13は図3に示すように記号化演算部23、記号図図
形作成部24等を備えて構成されている。記号化演算部
23は例えば図5に示すようにネットリストのみの論理
データに基づいて、その論理データを構成する各セルを
任意形状の図形に記号化するための演算を行う。記号図
図形作成部24は記号化演算部23の演算結果に基づ
き、例えば図6に示すように入出力端子I01〜I0
3,O01については記号化図形(△)を作成するとと
もに、インバータINV01,アンド回路AND01,
AND02,オア回路OR01等の論理素子については
記号化図形(○)を作成し、それらの記号化図形と端子
種類又は素子種類とからなる記号化図面32をCRT1
4の画面上に表示させるようになっている。The graphic display control unit 12 displays a logical drawing composed of logical figures on the screen of the CRT 14 as shown in FIG. 4, for example, based on the logical data provided with the logical drawing information input from the internal memory 22. Further, the symbol display control unit 13 includes a symbolizing operation unit 23, a symbol figure graphic creating unit 24 and the like as shown in FIG. For example, as shown in FIG. 5, the symbolizing operation unit 23 performs an operation for symbolizing each cell constituting the logical data into a graphic of an arbitrary shape based on the logical data of only the netlist. The symbol figure graphic creator 24 outputs the input / output terminals I01 to I0 as shown in FIG.
3 and O01, a symbolized figure (△) is created, and an inverter INV01, an AND circuit AND01,
Symbolic figures (等) are created for logic elements such as AND02 and OR circuit OR01, and a symbolized drawing 32 composed of these symbolic figures and terminal types or element types is converted to CRT1.
4 is displayed on the screen.
【0013】そして、前記マウス15を用いて、CRT
14の画面上に表示された論理図面31(図4参照)の
いずれか1つの論理図形、又は記号化図面32(図6参
照)のいずれか1つの記号化図形を指示すると、その指
示された図形が演算部11によりレイアウトすべきセル
として決定される。このように、本実施例では図5に示
すようにネットリストのみを持ち、論理図面情報がない
論理データ30が入力された場合、そのときの図面フラ
グ「0」に基づいて論理図面がないことを認識でき、図
6に示すように論理図形の代わりに記号化図形よりなる
記号化図面32を表示部に表示するようにしている。従
って、論理図面のない論理データにおいてもCRT14
の画面によるユーザインタフェースを実現、即ち、固有
セルの指示をCRT14の画面で行うことができ、オペ
レーション効率を向上することができる。Then, using the mouse 15, a CRT
When any one logical figure of the logical drawing 31 (see FIG. 4) displayed on the screen 14 or any one of the symbolized figures of the symbolized drawing 32 (see FIG. 6) is designated, the designated The graphic is determined by the arithmetic unit 11 as a cell to be laid out. As described above, in the present embodiment, when the logical data 30 having only the net list and no logical drawing information is input as shown in FIG. 5, there is no logical drawing based on the drawing flag "0" at that time. , And a symbolized drawing 32 composed of a symbolized figure is displayed on the display unit instead of the logical figure as shown in FIG. Therefore, even for logical data without a logical drawing, the CRT 14
The user interface can be realized on the screen of the CRT 14, that is, the instruction of the specific cell can be performed on the screen of the CRT 14, thereby improving the operation efficiency.
【0014】尚、本実施例では演算部11、図形表示制
御部12及び記号表示制御部13を一体に設けている
が、図7,図8に示すようにこれらをソフト的、ハード
的に独立した構成として実施しても、本実施例と同様の
作用、効果がある。即ち、図7は図形表示制御部12と
記号表示制御部13とを一体に設けて演算部11と別体
としており、演算部11からの図形表示信号に基づいて
内部メモリ17より論理データを入力し、その論理デー
タの図面フラグが「1」の場合には図形表示制御部12
が論理図形をCRT14の画面上に表示させ、図面フラ
グが「0」の場合には記号表示制御部13が記号化した
各図形をCRT14上に表示させるようにしている。In this embodiment, the operation unit 11, the graphic display control unit 12, and the symbol display control unit 13 are provided integrally. However, as shown in FIG. 7 and FIG. The same operation and effect as in the present embodiment can be obtained even if the present embodiment is implemented. That is, in FIG. 7, the graphic display control unit 12 and the symbol display control unit 13 are provided integrally and are separate from the arithmetic unit 11, and logical data is input from the internal memory 17 based on the graphic display signal from the arithmetic unit 11. If the drawing flag of the logical data is "1", the graphic display control unit 12
Displays a logical graphic on the screen of the CRT 14, and when the drawing flag is “0”, the symbol display control unit 13 displays each graphic symbolized on the CRT 14.
【0015】又、図8は演算部11、図形表示制御部1
2及び記号表示制御部13をそれぞれ別体としており、
演算部11は内部メモリ17の論理データの図面フラグ
「1」の場合には図形表示制御部12に図形表示信号を
出力して図形表示制御部12により論理図形をCRT1
4の画面上に表示させ、図面フラグが「0」の場合には
記号表示制御部13に図形表示信号を出力し、記号表示
制御部13により記号化した各図形をCRT14の画面
上に表示させるようにしている。FIG. 8 shows an arithmetic unit 11 and a graphic display control unit 1.
2 and the symbol display control unit 13 are separately provided,
The arithmetic unit 11 outputs a graphic display signal to the graphic display control unit 12 when the drawing flag of the logical data in the internal memory 17 is “1”, and the graphic display control unit 12 converts the logical graphic into a CRT1.
4 is displayed on the screen of FIG. 4, and when the drawing flag is "0", a graphic display signal is output to the symbol display control unit 13 and each graphic symbolized by the symbol display control unit 13 is displayed on the screen of the CRT 14. Like that.
【0016】[0016]
【発明の効果】以上詳述したように本発明によれば、論
理図面情報がない論理データにおいてもレイアウトすべ
きセルを表示部上で指示することができ、オペレーショ
ン効率の向上を図ることができる優れた効果がある。As described above, according to the present invention, cells to be laid out can be specified on the display unit even in the case of logical data having no logical drawing information, and the operation efficiency can be improved. Has an excellent effect.
【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図2】一実施例を示すブロック構成図である。FIG. 2 is a block diagram showing an embodiment.
【図3】表示制御回路の詳細を示すブロック構成図であ
る。FIG. 3 is a block diagram showing details of a display control circuit.
【図4】図形表示制御部により表示された論理図面を示
す図である。FIG. 4 is a diagram showing a logical diagram displayed by a graphic display control unit.
【図5】ネットリストのみを持つ論理データを示す図で
ある。FIG. 5 is a diagram showing logical data having only a netlist.
【図6】記号表示制御部により表示された図形を示す図
である。FIG. 6 is a diagram showing a graphic displayed by a symbol display control unit.
【図7】別の実施例を示すブロック構成図である。FIG. 7 is a block diagram showing another embodiment.
【図8】別の実施例を示すブロック構成図である。FIG. 8 is a block diagram showing another embodiment.
1 表示部 2 記憶部 3 図形表示制御部 4 記号表示制御部 5 座標入力部 6 演算部 DESCRIPTION OF SYMBOLS 1 Display part 2 Storage part 3 Graphic display control part 4 Symbol display control part 5 Coordinate input part 6 Operation part
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 17/50 H01L 21/82 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) G06F 17/50 H01L 21/82
Claims (1)
ルのレイアウトを行うレイアウト装置において、図面を
表示するための表示部(1)と、論理データを記憶する
記憶部(2)と、記憶部(2)に記憶された論理データ
に論理図面情報が含まれているとき、その論理図面情報
に基づいて論理図形からなる論理図面を前記表示部
(1)に表示させる図形表示制御部(3)と、記憶部
(2)に記憶された論理データに論理図面情報が含まれ
ていないとき、その論理データを構成する各セルを任意
形状の図形に記号化してその記号化した図形を前記表示
部(1)に表示させる記号表示制御部(4)と、前記表
示部(1)に表示された論理図面中のいずれか1つの論
理図形又は記号化された各図形のうちいずれか1つの図
形を指示するための座標入力部(5)と、前記座標入力
部(5)による論理図形の指示又は記号化された図形の
指示に基づいてレイアウトすべきセルを決定する演算部
(6)とを備えることを特徴とする半導体装置のレイア
ウト装置。1. A layout device for laying out each cell based on logical data of a semiconductor device, a display unit (1) for displaying a drawing, a storage unit (2) for storing logical data, and a storage unit. When the logical data stored in (2) includes logical drawing information, a graphic display control unit (3) for displaying a logical drawing composed of logical figures on the display unit (1) based on the logical drawing information. When the logical data stored in the storage unit (2) does not include the logical drawing information, each cell constituting the logical data is symbolized into a graphic having an arbitrary shape, and the symbolized graphic is displayed on the display unit. A symbol display control unit (4) to be displayed on (1), and one of the logical figures or symbolized figures in the logical drawing displayed on the display unit (1). Enter coordinates to indicate A power unit (5); and a calculation unit (6) for determining a cell to be laid out based on an instruction of a logical figure or an instruction of a symbolized figure by the coordinate input unit (5). Layout equipment for semiconductor devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008901A JP2986558B2 (en) | 1991-01-29 | 1991-01-29 | Semiconductor device layout equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008901A JP2986558B2 (en) | 1991-01-29 | 1991-01-29 | Semiconductor device layout equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252379A JPH04252379A (en) | 1992-09-08 |
| JP2986558B2 true JP2986558B2 (en) | 1999-12-06 |
Family
ID=11705583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008901A Expired - Lifetime JP2986558B2 (en) | 1991-01-29 | 1991-01-29 | Semiconductor device layout equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2986558B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4749237B2 (en) * | 2006-05-31 | 2011-08-17 | 三菱電機株式会社 | Variable length frame buffer device |
-
1991
- 1991-01-29 JP JP3008901A patent/JP2986558B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04252379A (en) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Samareh-Abolhassani | GridTool: A surface modeling and grid generation tool | |
| CN112015501A (en) | Visual page generation method and device, computer equipment and storage medium | |
| JP3110837B2 (en) | Map figure data management method | |
| CN112348955B (en) | Object rendering method | |
| JP2986558B2 (en) | Semiconductor device layout equipment | |
| CN100354807C (en) | A method of providing display to a graphical user interface | |
| Dawson et al. | Computer-aided design of electronic circuits a user's viewpoint | |
| JP3041014B2 (en) | Graphic output method | |
| JP3978879B2 (en) | COMPUTER DEVICE AND RECORDING MEDIUM CONTAINING COMPUTER PROCESSING PROGRAM | |
| Carmody et al. | An interactive graphics system for custom design | |
| JP4169488B2 (en) | 3D shape simplified display data creation method, apparatus and recording medium | |
| CN121058023A (en) | User interface methods and computing devices for semiconductor design programs | |
| JP2610832B2 (en) | Screen division pattern registration method | |
| Matthews | A human engineered PCB design system | |
| JP3095308B2 (en) | Electrical component approximate position determination device | |
| JPH10198708A (en) | Drawing verification system | |
| JP3012429B2 (en) | Layout data creation device | |
| JP2954587B2 (en) | Display image management device | |
| JP2522096B2 (en) | Method for verifying layout design of semiconductor integrated circuit | |
| CN121658073A (en) | Methods, apparatus, devices, and media for generating register configuration files | |
| CN118939247A (en) | Page layout method, device, medium and computing device | |
| CN118689423A (en) | View display method, device, equipment and storage medium | |
| JPS58207166A (en) | Graphic processor | |
| JP2002203001A (en) | Power supply wiring design equipment | |
| JPS6045448B2 (en) | cathode ray tube graphic display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |