JP2993466B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2993466B2 JP2993466B2 JP9150665A JP15066597A JP2993466B2 JP 2993466 B2 JP2993466 B2 JP 2993466B2 JP 9150665 A JP9150665 A JP 9150665A JP 15066597 A JP15066597 A JP 15066597A JP 2993466 B2 JP2993466 B2 JP 2993466B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- clock
- circuit
- functional blocks
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Dram (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置に係
り、特に電力制御を行う機能を有する情報処理装置に関
する。
り、特に電力制御を行う機能を有する情報処理装置に関
する。
【０００２】
【従来の技術】従来より、省電力制御機能を装備したマ
イクロプロセッサ等の情報処理装置が知られている（特
開平３−１０３０６号公報など）。図３は、この従来の
情報処理装置の一例の回路系統図を示す。この従来の情
報処理装置では、プログラムカウンタ１で指定された命
令メモリ２の命令が、クロックＣＬ１に同期して命令レ
ジスタ３にロードされる。命令デコーダ４は、命令レジ
スタ３にロードされた命令を解読（デコード）し、その
結果、命令実行に関連する機能ブロック選択信号がクロ
ックＣＬ２に同期してアクティブとなる。
イクロプロセッサ等の情報処理装置が知られている（特
開平３−１０３０６号公報など）。図３は、この従来の
情報処理装置の一例の回路系統図を示す。この従来の情
報処理装置では、プログラムカウンタ１で指定された命
令メモリ２の命令が、クロックＣＬ１に同期して命令レ
ジスタ３にロードされる。命令デコーダ４は、命令レジ
スタ３にロードされた命令を解読（デコード）し、その
結果、命令実行に関連する機能ブロック選択信号がクロ
ックＣＬ２に同期してアクティブとなる。
【０００３】それぞれのアクティブとなった命令デコー
ダ４の出力信号は、インバータ５ａ〜５ｎによりそれぞ
れ論理が反転された後、２入力ＡＮＤ回路６ａ〜６ｎの
一方の入力端子に別々に入力される。一方、機能ブロッ
クの動作タイミングを決定するクロックＣＬ３は、バッ
ファ１０を経由して２入力ＡＮＤ回路６ａ〜６ｎの他方
の入力端子に共通に入力される。
ダ４の出力信号は、インバータ５ａ〜５ｎによりそれぞ
れ論理が反転された後、２入力ＡＮＤ回路６ａ〜６ｎの
一方の入力端子に別々に入力される。一方、機能ブロッ
クの動作タイミングを決定するクロックＣＬ３は、バッ
ファ１０を経由して２入力ＡＮＤ回路６ａ〜６ｎの他方
の入力端子に共通に入力される。
【０００４】ＡＮＤ回路６ａ〜６ｎの出力信号は、それ
ぞれ対応して設けられたバッファ７ａ〜７ｎを別々に経
由して機能ブロック８ａ〜８ｎに供給される。このよう
に、接続することで、機能ブロック８ａ〜８ｎのうち各
命令で使用する機能ブロックのみクロックＣＬ３が供給
され、使用しない機能ブロックは動作せず、これにより
全体の電力消費を低減できる。
ぞれ対応して設けられたバッファ７ａ〜７ｎを別々に経
由して機能ブロック８ａ〜８ｎに供給される。このよう
に、接続することで、機能ブロック８ａ〜８ｎのうち各
命令で使用する機能ブロックのみクロックＣＬ３が供給
され、使用しない機能ブロックは動作せず、これにより
全体の電力消費を低減できる。
【０００５】ここで、上記の公報には記載されていない
が、実際の情報処理装置では、各機能ブロック８ａ〜８
ｎ毎に単独で動作することはなく、機能ブロック相互に
関連するため、機能ブロック間制御信号９が存在する。
例えば、メモリの内容をレジスタに読み込む場合につい
て、この機能ブロック間制御信号９の動作を説明する。
この例では機能ブロックとして、レジスタ回路とメモリ
アクセス回路がある。
が、実際の情報処理装置では、各機能ブロック８ａ〜８
ｎ毎に単独で動作することはなく、機能ブロック相互に
関連するため、機能ブロック間制御信号９が存在する。
例えば、メモリの内容をレジスタに読み込む場合につい
て、この機能ブロック間制御信号９の動作を説明する。
この例では機能ブロックとして、レジスタ回路とメモリ
アクセス回路がある。
【０００６】命令がデコードされると、この２つの機能
ブロックへクロックが供給され動作する。一方の機能ブ
ロックのメモリアクセス回路は、情報処理装置の外部に
メモリリード要求を出し、外部からの応答を待ちデータ
を受け取り、そのデータを他方の機能ブロックであるレ
ジスタ回路でレジスタに書き込む。このとき、メモリア
クセスは外部状態に依存する（例えば、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）の場合、メモ
リリフレッシュ中は応答が返ってこない）。
ブロックへクロックが供給され動作する。一方の機能ブ
ロックのメモリアクセス回路は、情報処理装置の外部に
メモリリード要求を出し、外部からの応答を待ちデータ
を受け取り、そのデータを他方の機能ブロックであるレ
ジスタ回路でレジスタに書き込む。このとき、メモリア
クセスは外部状態に依存する（例えば、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）の場合、メモ
リリフレッシュ中は応答が返ってこない）。
【０００７】従って、メモリアクセス回路はいつデータ
が返ってきてもいいように、常に動作（状態を監視）し
ていなければならない。また、メモリアクセス回路がデ
ータを受け取った（あるいは受け取る）ことをレジスタ
回路に通知しなければならない。このような機能ブロッ
ク間で状態通知を行うための制御信号が、上記の機能ブ
ロック間制御信号９に含まれている。
が返ってきてもいいように、常に動作（状態を監視）し
ていなければならない。また、メモリアクセス回路がデ
ータを受け取った（あるいは受け取る）ことをレジスタ
回路に通知しなければならない。このような機能ブロッ
ク間で状態通知を行うための制御信号が、上記の機能ブ
ロック間制御信号９に含まれている。
【０００８】また、半導体装置を用いた情報処理装置で
は、スタティック回路とダイナミック回路の２種類の回
路構成がある。スタティック回路はトランジスタで安定
状態を作り、クロックに依存せず安定に動作する特徴を
持つ。一方、ダイナミック回路では、配線容量を利用
し、そこに蓄えられた電荷を用いることでトランジスタ
数を抑える、すなわち高密度の集積が可能となるという
特徴がある。ダイナミック回路の場合、配線容量の電荷
を用いるため、電荷が放電し、ある時間が経過すると動
作しなくなる。そのため、ダイナミック回路の場合、動
作周波数の下限が存在する。
は、スタティック回路とダイナミック回路の２種類の回
路構成がある。スタティック回路はトランジスタで安定
状態を作り、クロックに依存せず安定に動作する特徴を
持つ。一方、ダイナミック回路では、配線容量を利用
し、そこに蓄えられた電荷を用いることでトランジスタ
数を抑える、すなわち高密度の集積が可能となるという
特徴がある。ダイナミック回路の場合、配線容量の電荷
を用いるため、電荷が放電し、ある時間が経過すると動
作しなくなる。そのため、ダイナミック回路の場合、動
作周波数の下限が存在する。
【０００９】
【発明が解決しようとする課題】しかるに、上記の従来
の情報処理装置では、各機能ブロックのクロック制御
は、命令のデコードによってのみ決定されており、内部
状態に依存せず、不要な機能ブロックが動作し、その分
電力を余分に消費している場合がある。先のメモリリー
ドアクセスの例では、メモリアクセス完了待ち状態にお
けるレジスタ機能ブロックがこれにあたる。
の情報処理装置では、各機能ブロックのクロック制御
は、命令のデコードによってのみ決定されており、内部
状態に依存せず、不要な機能ブロックが動作し、その分
電力を余分に消費している場合がある。先のメモリリー
ドアクセスの例では、メモリアクセス完了待ち状態にお
けるレジスタ機能ブロックがこれにあたる。
【００１０】また、ダイナミック回路を用いた半導体回
路による情報処理装置の場合、上述のように動作下限周
波数が存在するため、従来のようにクロックを完全に停
止すると、機能ブロックの内部状態が変化し、正常に動
作しなくなる場合がある。
路による情報処理装置の場合、上述のように動作下限周
波数が存在するため、従来のようにクロックを完全に停
止すると、機能ブロックの内部状態が変化し、正常に動
作しなくなる場合がある。
【００１１】本発明は上記の点に鑑みなされたもので、
不要な機能ブロックの電力消費を停止し、従来に比しよ
り一層消費電力を低減し得る情報処理装置を提供するこ
とを目的とする。
不要な機能ブロックの電力消費を停止し、従来に比しよ
り一層消費電力を低減し得る情報処理装置を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】 本発明は上記の目的を
達成するため、命令を記憶する命令メモリと、命令メモ
リの命令をロードする命令レジスタと、命令の処理に必
要な基本動作を行う複数の機能ブロックと、命令レジス
タから読み込んだ命令をデコードすると共に、機能ブロ
ックから送出された機能ブロック間制御信号をデコード
する命令・状態デコーダと、命令・状態デコーダの出力
信号に基づき、複数の機能ブロックのうち、デコードし
た命令実行に必要で、かつ、動作しなければならない状
態の機能ブロックに対してのみクロックを供給するクロ
ック供給・停止回路とを有する構成としたものである。
達成するため、命令を記憶する命令メモリと、命令メモ
リの命令をロードする命令レジスタと、命令の処理に必
要な基本動作を行う複数の機能ブロックと、命令レジス
タから読み込んだ命令をデコードすると共に、機能ブロ
ックから送出された機能ブロック間制御信号をデコード
する命令・状態デコーダと、命令・状態デコーダの出力
信号に基づき、複数の機能ブロックのうち、デコードし
た命令実行に必要で、かつ、動作しなければならない状
態の機能ブロックに対してのみクロックを供給するクロ
ック供給・停止回路とを有する構成としたものである。
【００１３】この発明では、各機能ブロックの動作を制
御するクロックを、命令及び機能ブロック間制御信号を
デコードして得られた結果に基づいて、各機能ブロック
が真に動作しなければならない場合にのみ、クロックを
供給して動作させることができる。
御するクロックを、命令及び機能ブロック間制御信号を
デコードして得られた結果に基づいて、各機能ブロック
が真に動作しなければならない場合にのみ、クロックを
供給して動作させることができる。
【００１４】 また、本発明は、命令を記憶する命令メ
モリと、命令メモリの命令をロードする命令レジスタ
と、命令の処理に必要な基本動作を行う複数の機能ブロ
ックと、命令レジスタから読み込んだ命令をデコードす
ると共に、機能ブロックから送出された機能ブロック間
制御信号をデコードする命令・状態デコーダと、互いに
異なる周波数の第１及び第２のクロックを発生する信号
源と、命令・状態デコーダの出力信号に基づき、複数の
機能ブロックのうち、デコードした命令実行に必要で、
かつ、動作しなければならない状態の機能ブロックに対
してのみ高周波数の第１のクロックを供給し、動作不要
の機能ブロックに対しては低周波数の第２のクロックを
供給するクロック供給・停止回路とを有する構成とした
ものである。
モリと、命令メモリの命令をロードする命令レジスタ
と、命令の処理に必要な基本動作を行う複数の機能ブロ
ックと、命令レジスタから読み込んだ命令をデコードす
ると共に、機能ブロックから送出された機能ブロック間
制御信号をデコードする命令・状態デコーダと、互いに
異なる周波数の第１及び第２のクロックを発生する信号
源と、命令・状態デコーダの出力信号に基づき、複数の
機能ブロックのうち、デコードした命令実行に必要で、
かつ、動作しなければならない状態の機能ブロックに対
してのみ高周波数の第１のクロックを供給し、動作不要
の機能ブロックに対しては低周波数の第２のクロックを
供給するクロック供給・停止回路とを有する構成とした
ものである。
【００１５】この発明では、各機能ブロックが真に動作
しなければならないときは第１のクロックが入力されて
動作し、動作不要のときには第２のクロックが入力され
るため、機能ブロックをダイナミック回路とし、第２の
クロックをダイナミック回路の動作下限周波数とするこ
とにより、ダイナミック回路を使用できる。
しなければならないときは第１のクロックが入力されて
動作し、動作不要のときには第２のクロックが入力され
るため、機能ブロックをダイナミック回路とし、第２の
クロックをダイナミック回路の動作下限周波数とするこ
とにより、ダイナミック回路を使用できる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる情報処理装
置の第１の実施の形態の回路系統図を示す。同図中、図
３と同一構成部分には同一符号を付してある。図１にお
いて、この実施の形態は、従来の命令デコーダ４に代え
て命令・状態デコーダ１１を用い、その入力として機能
ブロック間制御信号９が接続されている点に特徴があ
る。
て図面と共に説明する。図１は本発明になる情報処理装
置の第１の実施の形態の回路系統図を示す。同図中、図
３と同一構成部分には同一符号を付してある。図１にお
いて、この実施の形態は、従来の命令デコーダ４に代え
て命令・状態デコーダ１１を用い、その入力として機能
ブロック間制御信号９が接続されている点に特徴があ
る。
【００１７】次に、上記のメモリの内容をレジスタに読
み込む場合について、この実施の形態の動作を説明す
る。機能ブロックとしてレジスタ回路とメモリアクセス
回路がある。命令・状態デコーダ１１により命令がデコ
ードされると、まず、メモリアクセス回路である機能ブ
ロックへクロックが供給され、メモリアクセス回路が動
作開始する。
み込む場合について、この実施の形態の動作を説明す
る。機能ブロックとしてレジスタ回路とメモリアクセス
回路がある。命令・状態デコーダ１１により命令がデコ
ードされると、まず、メモリアクセス回路である機能ブ
ロックへクロックが供給され、メモリアクセス回路が動
作開始する。
【００１８】メモリアクセス回路は、情報処理装置の外
部にメモリリード要求を出し、外部からの応答を待ち、
その後このメモリアクセス回路がデータを受け取った
（あるいは受け取る）時点で、そのことをレジスタ回路
に通知する。この通知は機能ブロック間制御信号９に含
まれるため、命令・状態デコーダ１１がこの機能ブロッ
ク間制御信号９をデコードすることで上記の通知を判読
する。
部にメモリリード要求を出し、外部からの応答を待ち、
その後このメモリアクセス回路がデータを受け取った
（あるいは受け取る）時点で、そのことをレジスタ回路
に通知する。この通知は機能ブロック間制御信号９に含
まれるため、命令・状態デコーダ１１がこの機能ブロッ
ク間制御信号９をデコードすることで上記の通知を判読
する。
【００１９】命令・状態デコーダ１１は、この通知を判
読した時点でレジスタ回路へクロックを供給してレジス
タ回路を動作させ、メモリアクセス回路が受け取ったデ
ータをレジスタ回路に書き込む。クロックの供給・停止
は、従来例と同じインバータ５ａ〜５ｎ、ＡＮＤ回路６
ａ〜６ｎとから構成された回路部により行われる。
読した時点でレジスタ回路へクロックを供給してレジス
タ回路を動作させ、メモリアクセス回路が受け取ったデ
ータをレジスタ回路に書き込む。クロックの供給・停止
は、従来例と同じインバータ５ａ〜５ｎ、ＡＮＤ回路６
ａ〜６ｎとから構成された回路部により行われる。
【００２０】この実施の形態では、命令・状態デコーダ
１１によりデコードした機能ブロックの内部状態に応じ
てクロックの供給・停止を行うようにしているため、メ
モリアクセス完了待ち状態におけるレジスタ回路にはク
ロックを停止でき、これにより従来に比べて低消費電力
にできる。
１１によりデコードした機能ブロックの内部状態に応じ
てクロックの供給・停止を行うようにしているため、メ
モリアクセス完了待ち状態におけるレジスタ回路にはク
ロックを停止でき、これにより従来に比べて低消費電力
にできる。
【００２１】図２は本発明になる情報処理装置の第２の
実施の形態の回路系統図を示す。同図中、図１と同一構
成部分には同一符号を付し、その説明を省略する。図１
の第１の実施の形態では、クロックが完全に停止してし
まうために、各機能ブロックがすべてスタティック回路
で構成されていなければならず、ダイナミック回路と比
較して集積度が低くなっている。
実施の形態の回路系統図を示す。同図中、図１と同一構
成部分には同一符号を付し、その説明を省略する。図１
の第１の実施の形態では、クロックが完全に停止してし
まうために、各機能ブロックがすべてスタティック回路
で構成されていなければならず、ダイナミック回路と比
較して集積度が低くなっている。
【００２２】図２の第２の実施の形態では、動作不要の
機能ブロックに供給するクロックをダイナミック回路の
動作周波数の下限の低周波クロックに切り換える手段を
有するようにしたものである。すなわち、基本制御は第
１の実施の形態と同じであるが、各機能ブロックへのク
ロック供給制御が第１の実施の形態と異なる。
機能ブロックに供給するクロックをダイナミック回路の
動作周波数の下限の低周波クロックに切り換える手段を
有するようにしたものである。すなわち、基本制御は第
１の実施の形態と同じであるが、各機能ブロックへのク
ロック供給制御が第１の実施の形態と異なる。
【００２３】図２において、複数の機能ブロック８ａ〜
８ｎに対応して複数のセレクタ１２ａ〜１２ｎが設けら
れている。セレクタ１２ａ〜１２ｎのそれぞれは、選択
信号入力端子Ｓに入力される選択信号がアクティブのと
き、第１の入力端子Ｉ１の入力信号を、選択信号がイン
アクティブのとき、第２の入力端子Ｉ２の入力信号を出
力端子Ｏへ出力する構成である。
８ｎに対応して複数のセレクタ１２ａ〜１２ｎが設けら
れている。セレクタ１２ａ〜１２ｎのそれぞれは、選択
信号入力端子Ｓに入力される選択信号がアクティブのと
き、第１の入力端子Ｉ１の入力信号を、選択信号がイン
アクティブのとき、第２の入力端子Ｉ２の入力信号を出
力端子Ｏへ出力する構成である。
【００２４】セレクタ１２ａ〜１２ｎの第１の入力端子
Ｉ１にはバッファ１０を介してクロックＣＬ３が共通に
入力され、第２の入力端子Ｉ２にはバッファ１３を介し
てクロックＣＬ４が共通に入力される。ここで、クロッ
クＣＬ４はダイナミック回路の動作下限周波数に等しい
周波数に設定されており、クロックＣＬ３よりも低周波
数である。
Ｉ１にはバッファ１０を介してクロックＣＬ３が共通に
入力され、第２の入力端子Ｉ２にはバッファ１３を介し
てクロックＣＬ４が共通に入力される。ここで、クロッ
クＣＬ４はダイナミック回路の動作下限周波数に等しい
周波数に設定されており、クロックＣＬ３よりも低周波
数である。
【００２５】 命令・状態デコーダ１１は、命令レジス
タ３よりの命令と、機能ブロック間制御信号９を受けて
動作が必要な各機能ブロックへ高速なクロックＣＬ３を
供給するか、低速なクロックＣＬ４を供給するようにな
されている。このようにすることで、第１の実施の形態
よりも若干消費電力は増加するものの、ダイナミック回
路を使用することが可能となり、高集積化でき、より高
機能な情報処理装置を半導体装置上に実現することが可
能になるという利点がある。
タ３よりの命令と、機能ブロック間制御信号９を受けて
動作が必要な各機能ブロックへ高速なクロックＣＬ３を
供給するか、低速なクロックＣＬ４を供給するようにな
されている。このようにすることで、第１の実施の形態
よりも若干消費電力は増加するものの、ダイナミック回
路を使用することが可能となり、高集積化でき、より高
機能な情報処理装置を半導体装置上に実現することが可
能になるという利点がある。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
各機能ブロックの動作を制御するクロックを、命令及び
機能ブロック間制御信号をデコードして得られた結果に
基づいて、各機能ブロックが真に動作しなければならな
い場合にのみ、クロックを供給して動作させるようにし
たため、１つの命令内部でも消費電力を低下させること
ができ、従来に比べて消費電力を大幅に低下させること
ができる。
各機能ブロックの動作を制御するクロックを、命令及び
機能ブロック間制御信号をデコードして得られた結果に
基づいて、各機能ブロックが真に動作しなければならな
い場合にのみ、クロックを供給して動作させるようにし
たため、１つの命令内部でも消費電力を低下させること
ができ、従来に比べて消費電力を大幅に低下させること
ができる。
【００２７】また、本発明によれば、各機能ブロックが
真に動作しなければならないときは第１のクロックが入
力されて動作し、動作不要のときには第２のクロックが
入力されるため、機能ブロックをダイナミック回路と
し、第２のクロックをダイナミック回路の動作下限周波
数とすることにより、ダイナミック回路を使用できるた
め、消費電力の低減と共に、ダイナミック回路の使用に
よる高集積化ができ、より高機能な情報処理装置を半導
体装置上に実現できる。
真に動作しなければならないときは第１のクロックが入
力されて動作し、動作不要のときには第２のクロックが
入力されるため、機能ブロックをダイナミック回路と
し、第２のクロックをダイナミック回路の動作下限周波
数とすることにより、ダイナミック回路を使用できるた
め、消費電力の低減と共に、ダイナミック回路の使用に
よる高集積化ができ、より高機能な情報処理装置を半導
体装置上に実現できる。
【図１】本発明の第１の実施の形態の回路系統図であ
る。
る。
【図２】本発明の第２の実施の形態の回路系統図であ
る。
る。
【図３】従来の一例の回路系統図である。
１ プログラムカウンタ ２ 命令メモリ ３ 命令レジスタ ５ａ〜５ｎ インバータ ６ａ〜６ｎ ＡＮＤ回路 ７ａ〜７ｎ、１０、１３ バッファ ８ａ〜８ｎ 機能ブロック ９ 機能ブロック間制御信号 １１ 命令・状態デコーダ １２ａ〜１２ｎ セレクタ ＣＬ１〜ＣＬ４ クロック
Claims (3)
- 【請求項１】 命令を記憶する命令メモリと、 前記命令メモリの命令をロードする命令レジスタと、 前記命令の処理に必要な基本動作を行う複数の機能ブロ
ックと、 前記命令レジスタから読み込んだ命令をデコードすると
共に、前記機能ブロックから送出された機能ブロック間
制御信号をデコードする命令・状態デコーダと、 前記命令・状態デコーダの出力信号に基づき、前記複数
の機能ブロックのうち、デコードした命令実行に必要
で、かつ、動作しなければならない状態の機能ブロック
に対してのみクロックを供給するクロック供給・停止回
路とを有することを特徴とする情報処理装置。 - 【請求項２】 命令を記憶する命令メモリと、 前記命令メモリの命令をロードする命令レジスタと、 前記命令の処理に必要な基本動作を行う複数の機能ブロ
ックと、 前記命令レジスタから読み込んだ命令をデコードすると
共に、前記機能ブロックから送出された機能ブロック間
制御信号をデコードする命令・状態デコーダと、 互いに異なる周波数の第１及び第２のクロックを発生す
る信号源と、 前記命令・状態デコーダの出力信号に基づき、前記複数
の機能ブロックのうち、デコードした命令実行に必要
で、かつ、動作しなければならない状態の機能ブロック
に対してのみ高周波数の前記第１のクロックを供給し、
動作不要の機能ブロックに対しては低周波数の前記第２
のクロックを供給するクロック供給・停止回路とを有す
ることを特徴とする情報処理装置。 - 【請求項３】 前記複数の機能ブロックのうち少なくと
も一の機能ブロックはダイナミック回路で構成されてお
り、前記第２のクロックは、前記ダイナミック回路の動
作周波数下限周波数に設定されていることを特徴とする
請求項２記載の情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150665A JP2993466B2 (ja) | 1997-06-09 | 1997-06-09 | 情報処理装置 |
| US09/093,104 US6195753B1 (en) | 1997-06-09 | 1998-06-08 | Information processing apparatus with reduced power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150665A JP2993466B2 (ja) | 1997-06-09 | 1997-06-09 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340127A JPH10340127A (ja) | 1998-12-22 |
| JP2993466B2 true JP2993466B2 (ja) | 1999-12-20 |
Family
ID=15501813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9150665A Expired - Fee Related JP2993466B2 (ja) | 1997-06-09 | 1997-06-09 | 情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6195753B1 (ja) |
| JP (1) | JP2993466B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3880310B2 (ja) * | 2000-12-01 | 2007-02-14 | シャープ株式会社 | 半導体集積回路 |
| US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
| WO2002077799A1 (en) * | 2001-03-22 | 2002-10-03 | Infineon Technologies Ag | Program-controlled unit employing a stop instruction |
| JP4831899B2 (ja) * | 2001-08-28 | 2011-12-07 | 富士通セミコンダクター株式会社 | 半導体集積回路及びクロック制御方法 |
| FI20011947L (fi) * | 2001-10-05 | 2003-04-06 | Nokia Corp | Menetelmä suorittimen toiminnan ohjaamiseksi ja suoritin |
| JP2004005004A (ja) * | 2002-03-26 | 2004-01-08 | Mitsubishi Electric Corp | グラフィック処理装置 |
| US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
| AU2003267692A1 (en) * | 2002-10-11 | 2004-05-04 | Koninklijke Philips Electronics N.V. | Vliw processor with power saving |
| CN1973582A (zh) * | 2004-06-21 | 2007-05-30 | 皇家飞利浦电子股份有限公司 | 气体放电灯驱动方法 |
| KR101160828B1 (ko) * | 2004-12-23 | 2012-06-29 | 삼성전자주식회사 | 표시 장치, 그 구동 방법 및 표시 장치용 구동 장치 |
| US7218152B2 (en) | 2005-01-12 | 2007-05-15 | Kabushiki Kaisha Toshiba | System and method for reducing power consumption associated with the capacitance of inactive portions of a multiplexer |
| KR20220117999A (ko) * | 2021-02-18 | 2022-08-25 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326716A (ja) | 1986-07-18 | 1988-02-04 | Nec Ic Microcomput Syst Ltd | 中央処理装置 |
| JPH0310306A (ja) | 1989-06-07 | 1991-01-17 | Mitsubishi Electric Corp | マイクロプロセッサ |
| JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
| US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
-
1997
- 1997-06-09 JP JP9150665A patent/JP2993466B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-08 US US09/093,104 patent/US6195753B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10340127A (ja) | 1998-12-22 |
| US6195753B1 (en) | 2001-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625633B2 (ja) | 論理マクロの電力消費を減少する方法 | |
| US5652536A (en) | Non-glitch clock switching circuit | |
| JP3883126B2 (ja) | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 | |
| JP2993466B2 (ja) | 情報処理装置 | |
| JP2002351737A (ja) | 半導体記憶装置 | |
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JP2017138785A (ja) | メモリを制御する制御装置及びその制御方法 | |
| JPH0728549A (ja) | マイクロコンピュータ | |
| US7277976B2 (en) | Multilayer system and clock control method | |
| JP2000347761A (ja) | 制御回路 | |
| US7007181B2 (en) | Microcontroller | |
| EP0642073A1 (en) | Microcomputer with clock control apparatus | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| JPH1173778A (ja) | 半導体記憶装置 | |
| JP2000347640A (ja) | 電子機器、表示システム及び方法 | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| JPH0683616A (ja) | 半導体集積回路 | |
| JP2001035148A (ja) | データ処理装置 | |
| US20030041276A1 (en) | Semiconductor device allowing control of clock supply to processor on a clock cycle basis | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPH09200023A (ja) | 電源電圧検出回路 | |
| JPH10308092A (ja) | 半導体メモリ装置 | |
| JP2008191840A (ja) | 制御システム及び制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |