JP2993963B2 - Multi-switch system - Google Patents
Multi-switch systemInfo
- Publication number
- JP2993963B2 JP2993963B2 JP62240100A JP24010087A JP2993963B2 JP 2993963 B2 JP2993963 B2 JP 2993963B2 JP 62240100 A JP62240100 A JP 62240100A JP 24010087 A JP24010087 A JP 24010087A JP 2993963 B2 JP2993963 B2 JP 2993963B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- sub
- switch
- communication path
- code transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、音声およびデータの各種符号速度による通
信情報をディジタル交換する多元スイッチ方式に関す
る。
〔従来の技術〕
従来この種の多元スイッチ方式はディジタル音声符号
の伝送規準から64Kbpsによる主スイッチに電話機をはじ
めとしてデータ端末機および中継線を接続し、音声のア
ナログ回線用のデータ通信用符号が低速のため中継線へ
の64Kbpsの使用効率を高めるため、低速用の補助スイッ
チを、サブレートスイッチとして設備していた。
これについて、第7図を参照して説明する。第7図は
従来の一例を示すブロック図である。第7図において、
電話機91,データ端末機92,および中継線93の送受信路は
64Kbpsの主スイッチ94に収容接続される。接続制御装置
95は主スイッチ94を介して接続される回線から呼制御情
報を受け主スイッチの交換接続処理を制御する。データ
端末機92にはアナログ音声回線用に例えば300bpsの低速
の伝送仕様を有するものもあるが、CCITT勧告の伝送速
度8Kbps×2n(nは正の整数または零)にしたがい、8Kb
psで交換接続処理をする補助スイッチ96が設備され、64
Kbpsから8Kbpsのデータ符号を取出す復元化機97を介し
て主スイッチ94の出力を受け、8Kbpsのデータ符号を64K
bpsに組込む多重化機98を介して主スイッチ94へ出力す
る。
すなわち、復元化機97は主スイッチ94を介して受信し
た64Kbpsの符号から情報符号を取出して8Kbpsに形成し
て出力すると共に、中継線93から受信した64Kbpsを8つ
の8Kbpsに復元して出力する。多重化機97は補助スイッ
チ96から受信した8Kbpsのデータ端末機92ごとの伝送符
号を、データ端末機92に対しては64Kbpsの一部に挿入
し、中継線93への出力では8つのデータ端末機92に対す
る伝送符号を多重化して64Kbpsに形成する。
〔発明が解決しようとする問題点〕
上述のように従来の多元スイッチ方式は、64Kbpsの主
スイッチの復元化機および多重化機を介して8Kbpsの補
助スイッチを接続し、低速データ伝送のためのデータ端
末機のデータ交換を処理する構成になっているので、復
元化機,多重化機および補助スイッチが余分に設備され
るだけでなく、将来の増設をはかった所要回線以上の収
容端子を主スイッチが有し、不経済であるという問題点
があった。
本発明の目的は上記問題点を解決する多元スイッチ方
式を提供することにある。
[課題を解決するための手段]
本発明による多元スイッチ方式は、異なる符号伝送速
度を有する端末を収容して個々の端末の符号伝送速度に
応じた交換処理を行う多元スイッチ方式において以下の
構成を備えることを特徴とする。(A)バイト単位で情
報を転送する、並列な複数のサブチャネルから構成され
る高速通信路、(B)各サブチャネルにおけるタイムス
ロット位置を規定するクロックパルスとフレームヘッド
パルスを出力する通信路制御装置、(C)高速通信路と
接続され、個々の端末が有する符号伝送速度に応じた数
の端末を収容し、収容した端末の入力信号を当該端末の
符号伝送速度に応じて前記高速通信路に対応する並列サ
ブチャネルにおけるサブチャネル番号と、各サブチャネ
ルにおけるタイムスロット位置に特定して出力し、収容
する端末の数及び符号伝送速度に応じた数だけ分散して
備えられたスイッチ、(D)スイッチにおける端末の入
力信号を、当該端末の符号伝送速度に応じて高速通信路
に対応する並列サブチャネルにおけるサブチャネル番号
と、各サブチャネルにおけるタイムスロット位置に特定
することを指示する接続制御装置。
[実施例]
次に本発明の多元スイッチ方式について図面を参照し
て説明する。
第1図は本発明の一実施例を示すブロック図で、中継
線および端末回線による収容回線10がスイッチ20を介し
て通信路(バス)30へ情報符号を伝送する伝信系が示さ
れる。受信系は符号の伝送方向が送信系に対して逆転す
る。収容回線10は、例えば中継線および電話機であれば
64Kbps、データ端末機であれば8Kbpsの符号伝送速度を
もってスイッチ20に接続する。スイッチ20は、例えば8
ビット1バイトの情報符号形式に対して8本のサブチャ
ンネルをもつ通信路30を介し通信路制御装置40へ接続す
る。通信路制御信号40は接続されるすべてのスイッチ20
の送信部へ送信系の時計パルスおよびフレームヘッドパ
ルスを送出する。スイッチ20を制御する接続制御装置50
はスイッチ20の送信部へ送信系で使用するバイト位置お
よびタイムスロット位置をスイッチ20ごと、送受信部ご
とに接続制御情報として出力する。
スイッチ20は送信部・受信部のそれぞれに、バイト位
置指定部201およびスロット指定部202を有し、接続制御
装置50から受信するバイト位置およびタイムスロット位
置それぞれの情報により指定される。これら指定部201
・202の詳細は第4図および第5図を参照して後述す
る。
第2図は第1図に示す構成要素が形成するシステムの
一例を示すシステム構成図である。端末回路を終端する
電話機11およびデータ端末機12はそれぞれスイッチ21お
よびスイッチ22に分散接続し、中継線を終端する交換機
60はスイッチ23に接続し、スイッチ21〜23は通信路30を
介して通信路制御装置40により送信路から受信路へ切替
えられる。接続制御装置50はスイッチ21〜23と接続し、
電話機11,データ端末機12および交換機60からの呼制御
情報を受信すると共にスイッチの接続制御情報を送信す
る。スイッチ21〜23は、例えば収容回線ごとに設備され
るというスイッチの分散化がはかられている。
第3図は第2図のスイッチ21・22に対する通信路制御
装置40の接続状況の一例を示す接続図である。第3図に
おいて、送信系と受信系とはほぼ同一構造で、それぞれ
の系で通信路31・32時計パルス41・42,およびフレーム
ヘッドパルス43・44がスイッチ21・22と通信路制御装置
40とを接続する。通信路31はスイッチ21・22から通信路
制御装置40へ通信情報を伝送するが、通信路32,時計パ
ルス41・42,およびフレームヘッドパルス43・44は通信
路制御装置40からスイッチ21・22へ情報を伝送する。
次に、第4図および第5図に第1図を併せ参照してス
イッチ動作について説明する。第4図は第1図のスイッ
チ20が扱うパルスの一例を示すタイムチャート、また第
5図は第1図のスイッチの二つに対するバイト位置およ
びスロット位置それぞれの指定の一例を示す接続図であ
る。
第4図において、時計パルスは通信路30を伝送する符
号パルスのタイムスロット位置を確定する。フレームヘ
ッドパルスは3KHgの音声符号化に合わせ1フレーム(12
5μs)ごとに発生する。従って、スイッチ20は時計パ
ルスおよびフレームヘッドパルスを受信し、タイムスロ
ットに番号0から1フレーム終了まで番号付与する。一
つの通信路30が8Mbpsの高速伝送路の場合、タイムスロ
ットに番号0から番号1023までが付与される。一つの通
信路30が8本のサブチャンネル(番号0〜7)で形成さ
れる場合64Mbpsの符号伝送速度を有することになり、更
に1バイトが8ビットの場合、1つのタイムスロットに
1バイトが挿入できる。第4図ではサブチャンネルの番
号0〜7に対してタイムスロットの番号1が指定された
状態を示している。
第5図において、64Kbpsの符号伝送速度を有する端末
(A)はサブチャンネル番号0〜7によりバイト位置指
定部211およびスロット指定部212を介して通信路31に接
続される。64Kbpsの端末(A)に対して接続制御装置50
はバイト位置指定部211に番号0〜7のサブチャンネル
それぞれの直結指示と、スロット指定部212に8つのサ
ブチャンネルすべてに同一のタイムスロットを指定する
指示を与える。従って通信情報の伝送の都度、スイッチ
のスロット指定部212がタイムスロット番号の指定を受
ける。
また、32Kbpsの端末(B)・(C)は一つのスイッチ
に収容接続できる。第5図において、バイト位置指定部
221は接続制御装置50のバイト位置指定により、例えば
端末(B)が接続するサブチャンネル0〜3を通信路31
のサブチャンネル0〜3またはサブチャンネル4〜7の
何れにするか決定される。更にスロット指定部222は接
続制御装置50により指定されたサブチャンネルに対して
のみ、例えばサブチャンネル0〜3だけに同一のタイム
スロット番号を指定する。従って相方の端末(C)は端
末(B)が稼働中でも残りのサブチャンネルを使用し、
空きのタイムスロットを使用して通信情報の伝送ができ
る。第5図では1バイトの8ビットを一群または二分割
にした例を示し説明したが、四分割・八分割と2n分割が
可能であり、八分割の場合は8Kbpsの端末が一つのスイ
ッチに8台まで収容でき、各端末は8つのサブチャンネ
ルの一つをそれぞれ指定され得ると共に、スロット位置
もそれそれのサブチャンネルごとに指定され得る。
上記実施例では1バイト8ビットとして説明したが、
1バイドのビット数だけの本数のサブチャンネルを有す
る通信路、更には複数バイトに対するビット数の本数の
サブチャンネルを有する通信路でもよい。
第6図は、第5図の場合に適用されるパリティビット
の一例を示すタイムチャートである。第6図(A)は64
Kbps符号伝送の場合でサブチャンネル0〜7の8本に対
して伝送される符号b0〜b7に対するパリティビットPが
9本目のサブチャンネルで伝送される。フレームヘット
パルス位置が各伝送ビットのタイムスロット番号0・1
・2・3…を決定する。第6図(B)は1バイトの8ビ
ットを、サブチャンネルで番号0〜3と番号4〜7に2
分割した32Kbpsの符号伝送の場合を示し、サブチャンネ
ル番号0〜3には符号a0〜a3、またサブチャンネル番号
4〜7には符号b4〜b7がそれぞれ伝送される。フレーム
ヘッドパルス位置が各伝送ビットのタイムスロット番号
0・1・2…を決定すると共に、サブチャンネルを2分
割したので、フレームを第1と第2に交互に番号付与す
る。第6図(B)では第1フレームにサブチャンネルの
符号a0〜a3のパリティビットPaを、また第2フレームに
サブチャンネルの符号b4〜b7のパリティビットPbをそれ
ぞれ第8番目のパリティビットチャンネルに伝送する。
このパリティビットPaは第1フレームの符号a0〜a3と直
前の第2フレームの同一タイムスロット番号の符号a0〜
a3との8ビットに対するものである。パリティビットPb
は第1および第2のフレームの同一タイムスロット番号
の符号b4〜b7の8ビットに対して形成される。従って同
一タイムスロットのサブチャンネルがn分割された場
合、パリティビットはn番目ごとのフレームに現われ
る。
上記実施例では第5図のスロット指定部でタイムスロ
ット指定線を分割バイトごとに結合して図示したが、こ
の結合は説明上のもので、ハードウェアとして存在する
ものではない。例えばスロット指定部212はサブチャン
ネル番号0〜7のそれぞれが接続制御装置からして独立
して同一タイムスロット番号を指定される。このように
本実施例で図示し説明した内容が本発明を限定するもの
ではない。
〔発明の効果〕
以上説明したように、本発明の多元スイッチ方式によ
れば、従来の大容量スイッチに対して、高速伝送路を通
信路(バス)として所定数の端末機または中継線の収容
回線ごとに小スイッチを分散して接続し、各バイトを2n
分割してデータを低速伝送するように構成することによ
り、スイッチが実際に収容される回線に見合うだけ設備
できる経済性改善効果が得られる。Description: TECHNICAL FIELD The present invention relates to a multiple switch system for digitally exchanging communication information at various code rates of voice and data. [Prior art] Conventionally, this type of multi-switch system connects a telephone and other data terminals and trunk lines to a main switch of 64 Kbps based on the digital voice code transmission standard, and a data communication code for an analog analog line is used. To increase the efficiency of using 64Kbps for trunk lines due to low speed, auxiliary switches for low speed were installed as sub-rate switches. This will be described with reference to FIG. FIG. 7 is a block diagram showing an example of the prior art. In FIG.
The transmission / reception path of telephone 91, data terminal 92, and trunk line 93 is
It is accommodated and connected to a 64 Kbps main switch 94. Connection control device
95 receives call control information from the line connected via the main switch 94 and controls the switching connection processing of the main switch. Some data terminals 92 have a low-speed transmission specification of, for example, 300 bps for an analog voice line. However, according to the transmission speed of 8 Kbps × 2 n (n is a positive integer or zero) according to the CCITT recommendation, 8 Kb
Auxiliary switch 96 for switching connection processing with ps is installed, 64
Receives the output of the main switch 94 through the decompressor 97 that extracts the data code of 8 Kbps from Kbps and converts the data code of 8 Kbps to 64 K
The data is output to the main switch 94 via a multiplexer 98 incorporated in bps. That is, the decompressor 97 extracts the information code from the 64 Kbps code received via the main switch 94, forms it into 8 Kbps and outputs the same, and also restores the 64 Kbps received from the trunk line 93 into eight 8 Kbps and outputs them. . The multiplexer 97 inserts the transmission code of each data terminal 92 of 8 Kbps received from the auxiliary switch 96 into a part of 64 Kbps for the data terminal 92, and outputs eight data terminals for output to the trunk line 93. The transmission code for the device 92 is multiplexed to form 64 Kbps. [Problems to be Solved by the Invention] As described above, in the conventional multiple switch system, an auxiliary switch of 8 Kbps is connected through a decompressor and a multiplexer of a 64 Kbps main switch, and a low-speed data transmission is performed. It is designed to handle data exchange of data terminals, so not only extra equipment such as decompressors, multiplexers and auxiliary switches are installed, but also terminals that accommodate more than the required lines for future expansion. The switch has the problem that it is uneconomical. An object of the present invention is to provide a multiple switch system that solves the above problems. [Means for Solving the Problems] A multiple switch system according to the present invention has the following configuration in a multiple switch system that accommodates terminals having different code transmission speeds and performs switching processing according to the code transmission speed of each terminal. It is characterized by having. (A) a high-speed communication path composed of a plurality of parallel sub-channels for transferring information in byte units; (B) a communication path control for outputting a clock pulse and a frame head pulse for defining a time slot position in each sub-channel A device connected to a high-speed communication path, accommodating a number of terminals according to a code transmission rate of each terminal, and inputting an input signal of the accommodated terminal according to the code transmission rate of the terminal; , A switch provided in such a manner that the sub-channel numbers in the parallel sub-channels corresponding to the sub-channels and the time slot positions in the respective sub-channels are specified and output, and distributed in a number corresponding to the number of terminals to be accommodated and the code transmission rate; ) An input signal of a terminal in the switch is converted to a sub-channel in a parallel sub-channel corresponding to a high-speed communication path according to the code transmission rate of the terminal. No. and connection control unit which instructs to identify the time slot position in each sub-channel. Embodiment Next, a multiple switch system according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention, and shows a transmission system in which an accommodation line 10 including a trunk line and a terminal line transmits an information code to a communication path (bus) 30 via a switch 20. In the receiving system, the code transmission direction is reversed with respect to the transmitting system. If the accommodation line 10 is, for example, a trunk line and a telephone,
The switch 20 is connected to the switch 20 at a code transmission rate of 64 Kbps or 8 Kbps for a data terminal. The switch 20 is, for example, 8
It is connected to a communication path control device 40 via a communication path 30 having eight sub-channels for a 1-bit information code format. The channel control signal 40 is transmitted to all the connected switches 20.
Of the transmission system and the frame head pulse. Connection control device 50 for controlling switch 20
Outputs the byte position and the time slot position used in the transmission system to the transmission unit of the switch 20 as connection control information for each switch 20 and for each transmission / reception unit. The switch 20 has a byte position designation unit 201 and a slot designation unit 202 in each of the transmission unit and the reception unit, and is designated by the information on the byte position and the time slot position received from the connection control device 50. These designation sections 201
Details of 202 will be described later with reference to FIGS. 4 and 5. FIG. 2 is a system configuration diagram showing an example of a system formed by the components shown in FIG. A telephone 11 and a data terminal 12 terminating a terminal circuit are distributedly connected to switches 21 and 22, respectively, and an exchange terminating a trunk line.
The switch 60 is connected to the switch 23, and the switches 21 to 23 are switched from the transmission path to the reception path by the communication path control device 40 via the communication path 30. The connection control device 50 is connected to the switches 21 to 23,
It receives call control information from the telephone set 11, the data terminal 12, and the exchange 60, and transmits switch connection control information. The switches 21 to 23 are distributed, for example, such that switches are provided for each accommodation line. FIG. 3 is a connection diagram showing an example of a connection status of the communication path control device 40 to the switches 21 and 22 in FIG. In FIG. 3, the transmission system and the reception system have almost the same structure, and in each system, the communication paths 31 and 32 clock pulses 41 and 42 and the frame head pulses 43 and 44 are connected to the switches 21 and 22 and the communication path control device.
Connect with 40. The communication path 31 transmits communication information from the switches 21 and 22 to the communication path control device 40. The communication path 32, the clock pulses 41 and 42, and the frame head pulses 43 and 44 are transmitted from the communication path control device 40 to the switches 21 and 22. Transmit information to Next, the switch operation will be described with reference to FIG. 4 together with FIG. 4 and FIG. FIG. 4 is a time chart showing an example of a pulse handled by the switch 20 of FIG. 1, and FIG. 5 is a connection diagram showing an example of designation of a byte position and a slot position for two of the switches of FIG. . In FIG. 4, the clock pulse determines the time slot position of the code pulse transmitted on the communication path 30. The frame head pulse is one frame (12
Every 5 μs). Accordingly, the switch 20 receives the clock pulse and the frame head pulse, and numbers the time slots from the number 0 to the end of one frame. When one communication path 30 is a high-speed transmission path of 8 Mbps, numbers 0 to 1023 are assigned to the time slots. If one communication path 30 is formed by eight sub-channels (numbers 0 to 7), it will have a code transmission rate of 64 Mbps, and if one byte is 8 bits, one byte is stored in one time slot. Can be inserted. FIG. 4 shows a state in which time slot number 1 is specified for subchannel numbers 0-7. In FIG. 5, the terminal (A) having a code transmission rate of 64 Kbps is connected to the communication channel 31 via the byte position designation unit 211 and the slot designation unit 212 by using subchannel numbers 0 to 7. Connection control device 50 for 64Kbps terminal (A)
Gives the byte position designation unit 211 a direct connection instruction for each of the sub-channels of numbers 0 to 7 and the slot designation unit 212 an instruction to designate the same time slot for all eight sub-channels. Therefore, each time communication information is transmitted, the slot designation unit 212 of the switch receives designation of a time slot number. Further, the terminals (B) and (C) of 32 Kbps can be accommodated and connected to one switch. In FIG. 5, the byte position specification section
Reference numeral 221 designates, for example, sub-channels 0 to 3 to which the terminal (B) is connected by the communication path 31 by specifying the byte position of the connection control device 50.
Of the sub-channels 0 to 3 or the sub-channels 4 to 7 are determined. Further, the slot specifying unit 222 specifies the same time slot number only for the sub-channel specified by the connection control device 50, for example, only for the sub-channels 0 to 3. Therefore, the other terminal (C) uses the remaining subchannels even when the terminal (B) is operating,
Communication information can be transmitted using an empty time slot. FIG. 5 shows an example in which one byte of 8 bits is divided into one group or two divisions. However, four divisions, eight divisions and 2 n divisions are possible, and in the case of eight divisions, an 8 Kbps terminal is connected to one switch. Up to eight can be accommodated, and each terminal can be assigned one of the eight sub-channels, and the slot position can be assigned for each sub-channel. In the above embodiment, the description has been made on the assumption that one byte is 8 bits.
A communication path having a number of sub-channels equal to the number of bits of one byte, or a communication path having a number of sub-channels equal to the number of bits for a plurality of bytes may be used. FIG. 6 is a time chart showing an example of parity bits applied in the case of FIG. Fig. 6 (A) is 64
Parity bits P is transmitted in 9 -th subchannel for the code b 0 ~b 7 to be transmitted for eight subchannels 0-7 in the case of Kbps code transmission. The frame head pulse position is the time slot number 0.1 of each transmission bit.
・ Determine 2.3. FIG. 6 (B) shows that 8 bits of 1 byte are divided into sub-channel numbers 0-3 and 4-7.
This shows a case of code transmission at 32 Kbps, in which sub-channel numbers 0 to 3 are transmitted with codes a 0 to a 3 , and sub-channel numbers 4 to 7 are transmitted with codes b 4 to b 7 . Since the frame head pulse position determines the time slot numbers 0, 1, 2,... Of each transmission bit and divides the sub-channel into two, frames are numbered alternately first and second. Figure 6 (B) of the sub-channel in the first frame code a 0 for ~a 3 parity bits Pa, also the parity bits Pb of the eighth each of the second frame in the sub-channel code b 4 ~b 7 Transmit to parity bit channel.
This parity bit Pa is code a 0 ~ a same time slot number of the second frame immediately preceding the code a 0 ~a 3 of the first frame
a 3 for 8 bits. Parity bit Pb
It is formed for 8-bit code b 4 ~b 7 of the same time slot number of the first and second frames. Therefore, when the subchannel of the same time slot is divided into n, the parity bit appears in every nth frame. In the above-described embodiment, the time slot designation lines are combined for each divided byte by the slot designation unit shown in FIG. 5, but the combination is for explanation and does not exist as hardware. For example, the slot specifying unit 212 specifies the same time slot number independently for each of the sub-channel numbers 0 to 7 independently of the connection control device. Thus, the contents shown and described in the present embodiment do not limit the present invention. [Effects of the Invention] As described above, according to the multiple switch system of the present invention, a high-speed transmission path is used as a communication path (bus) for accommodating a predetermined number of terminals or trunk lines with respect to a conventional large-capacity switch. Small switches are distributed and connected for each line, and each byte is 2n
By dividing the data so as to transmit the data at a low speed, it is possible to obtain an economical improvement effect that the switch can be provided as much as the line actually accommodated.
【図面の簡単な説明】
第1図は本発明の多元スイッチ方式の一実施例を示すブ
ロック図、第2図は第1図のスイッチが構成するシステ
ムの一例を示す構成図、第3図はスイッチと制御装置と
の接続の一例を示す接続図、第4図は第1図のスイッチ
が扱うパルスの一例を示すタイムチャート、第5図は第
1図のスイッチの指定状態の一例を示す接続図、第6図
は第5図に適用されるパリティビットの一例を示すタイ
ムチャート、第7図は、従来の一例を示すブロック図で
ある。
10……収容回線、20,21,22,23……スイッチ、30……通
信路(バス)、40……通信路制御装置、50……接続制御
装置。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a multiple switch system according to the present invention, FIG. 2 is a block diagram showing an example of a system constituted by the switch shown in FIG. 1, and FIG. FIG. 4 is a connection diagram showing an example of connection between the switch and the control device, FIG. 4 is a time chart showing an example of a pulse handled by the switch in FIG. 1, and FIG. 5 is a connection showing an example of a designated state of the switch in FIG. FIG. 6 is a time chart showing an example of a parity bit applied to FIG. 5, and FIG. 7 is a block diagram showing an example of the prior art. 10 accommodation line, 20, 21, 22, 23 switch, 30 communication path (bus), 40 communication path control device, 50 connection control device.
Claims (1)
端末の符号伝送速度に応じた交換処理を行う多元スイッ
チ方式において、 バイト単位で情報を転送する、並列な複数のサブチャネ
ルから構成される高速通信路と、 前記各サブチャネルにおけるタイムスロット位置を規定
するクロックパルスとフレームヘッドパルスを出力する
通信路制御装置と、 前記高速通信路を接続され、個々の端末が有する符号伝
送速度に応じた数の前記端末を収容し、収容した端末の
入力信号を当該端末の符号伝送速度に応じて前記高速通
信路に対応する並列サブチャネルにおけるサブチャネル
番号と、各サブチャネルにおけるタイムスロット位置に
特定して出力し、前記収容する端末の数及び符号伝送速
度に応じた数だけ分散して備えられたスイッチと、 前記スイッチにおける端末の入力信号を、当該端末の符
号伝送速度に応じて前記高速通信路に対応する並列サブ
チャネルにおけるサブチャネル番号と、各サブチャネル
におけるタイムスロット位置に特定することを指示する
接続制御装置と を備えたことを特徴とする多元スイッチ方式。(57) [Claims] High-speed communication composed of multiple parallel sub-channels that transfer information in byte units in a multiple switch system that accommodates terminals with different code transmission rates and performs switching processing according to the code transmission rate of each terminal A channel control device that outputs a clock pulse and a frame head pulse defining a time slot position in each of the sub-channels; and a number corresponding to the code transmission rate of each terminal connected to the high-speed communication path. The terminal accommodates the terminal, and outputs the input signal of the accommodated terminal by specifying the subchannel number in the parallel subchannel corresponding to the high-speed communication path and the time slot position in each subchannel according to the code transmission rate of the terminal. Switches distributed in number according to the number of terminals to be accommodated and the code transmission rate; Connection control instructing to specify an input signal of a terminal in a switch to a sub-channel number in a parallel sub-channel corresponding to the high-speed communication path and a time slot position in each sub-channel according to a code transmission rate of the terminal. A multi-switch system comprising a device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62240100A JP2993963B2 (en) | 1987-09-24 | 1987-09-24 | Multi-switch system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62240100A JP2993963B2 (en) | 1987-09-24 | 1987-09-24 | Multi-switch system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6482798A JPS6482798A (en) | 1989-03-28 |
| JP2993963B2 true JP2993963B2 (en) | 1999-12-27 |
Family
ID=17054493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62240100A Expired - Lifetime JP2993963B2 (en) | 1987-09-24 | 1987-09-24 | Multi-switch system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993963B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262698A (en) * | 1985-09-12 | 1987-03-19 | Nippon Telegr & Teleph Corp <Ntt> | Time division channel system |
-
1987
- 1987-09-24 JP JP62240100A patent/JP2993963B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6482798A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7386008B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network having multiple channels | |
| US5347516A (en) | System for access from LAN to ISDN with means for changing between use of packet switch and line switch without interruption of data transmission | |
| US4635253A (en) | Exchange system including plural terminals for voice and data transmission | |
| US4638476A (en) | Technique for dynamic resource allocation in a communication system | |
| EP0436069B1 (en) | Method and device for switching fixed-length packets such as ATM cells | |
| JPS61290838A (en) | Telecommunication exchange | |
| US4476347A (en) | Method and circuit arrangement for transmitting communication signals between switching centers of first and second switching networks operating with different transmission procedures | |
| US5515386A (en) | Transmission circuit for transmitting fixed-length data | |
| JPS6038064B2 (en) | Line packet complex switching method | |
| US4774704A (en) | Interface circuit for connecting a digital equipment to a time multiplex link | |
| JP2993963B2 (en) | Multi-switch system | |
| US5604739A (en) | Signal receiving and transmitting unit for converting a transmission rate of a received signal to a transmission rate of a transmittted signal | |
| US5430725A (en) | Transmitting different size data items on a bus | |
| JPH0477155A (en) | Parallel data transmission system | |
| US5555541A (en) | Exchange connected to a control channel junction line | |
| US5079769A (en) | Flexible multiplexer | |
| CA1083696A (en) | Time division switching network | |
| CA1212747A (en) | Voice and data combining and pabx incorporating same | |
| US8031748B2 (en) | Circuit arrangement and method for data transmission | |
| US6181709B1 (en) | Method and apparatus for the enlargement of the range of the transmission channel between functional groups of the ISDN-user interface with a minimized bandwidth | |
| CN1100471C (en) | ATM communication systems with modular structure | |
| JPH10215496A (en) | Messaging protocol | |
| JP2750203B2 (en) | Line setting circuit | |
| JP3158758B2 (en) | Terminal adapter device and data transmission method | |
| EP1407565B1 (en) | Method and apparatus for converting data packets between a higher bandwidth network and lower bandwidth network |