JP2994174B2 - Power supply parallel operation method - Google Patents
Power supply parallel operation methodInfo
- Publication number
- JP2994174B2 JP2994174B2 JP5147969A JP14796993A JP2994174B2 JP 2994174 B2 JP2994174 B2 JP 2994174B2 JP 5147969 A JP5147969 A JP 5147969A JP 14796993 A JP14796993 A JP 14796993A JP 2994174 B2 JP2994174 B2 JP 2994174B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- output
- supply unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000009499 grossing Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は電源並列運転方式に関
し、特にパルス幅変調（ＰＷＭ）を利用して入力直流電
圧を所定の出力直流電圧に変換出力し、かつ負極性の出
力側にＦＥＴ（電界効果トランジスタ）を逆流阻止用素
子として介在させた複数の電源ユニットを並列運転する
電源並列運転方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply parallel operation system, and in particular, converts an input DC voltage to a predetermined output DC voltage using pulse width modulation (PWM) and outputs a FET (FET) to a negative output side. The present invention relates to a power supply parallel operation system in which a plurality of power supply units in which a field effect transistor) is interposed as a backflow preventing element are operated in parallel.
【０００２】[0002]
【従来の技術】高信頼性が要求される大容量の電源シス
テムにおいては、複数の電源ユニットの出力を並列接続
し、電源ユニットの一台が故障しても他の電源ユニット
には影響を与えず、安定した電力を負荷に供給してい
る。2. Description of the Related Art In a large-capacity power supply system requiring high reliability, the outputs of a plurality of power supply units are connected in parallel, so that even if one power supply unit fails, other power supply units are affected. And stable power is supplied to the load.
【０００３】このような並列運転においては、電源ユニ
ットの故障モードとして電源ユニット内部の出力コンデ
ンサが短絡したような場合には、当該電源ユニットを他
の正常な電源ユニットから分離することが必要である。In such a parallel operation, when the output capacitor inside the power supply unit is short-circuited as a failure mode of the power supply unit, it is necessary to separate the power supply unit from other normal power supply units. .
【０００４】一般的には、このような分離のために出力
直流電圧の負極性側に他の電源ユニットからの出力電流
の逆流を抑止する接続としたダイオードを用いていた。
これは、ダイオードの逆方向阻止特性を利用したもので
ある。この場合、ダイオードの順電圧Ｖf によるロスが
発生する。[0004] Generally, for such separation, a diode is used which is connected to the negative side of the output DC voltage so as to suppress the reverse flow of the output current from another power supply unit.
This utilizes the reverse blocking characteristic of the diode. In this case, a loss occurs due to the forward voltage Vf of the diode.
【０００５】また、最近では、ダイオードの代りにＦＥ
Ｔを用いることも行なわれている。これは、オン抵抗が
ダイオードに比して小さいＦＥＴを用いればダイオード
よりもロスが小さいという利点を考慮したことによる。
このＦＥＴ利用の場合も、何らかの方法で異常時にＦＥ
Ｔをオフとしないと、正常な電源ユニットから電流が逆
流してしまうことになる。Recently, FEs have been used instead of diodes.
The use of T has also been performed. This is due to the fact that the use of an FET whose on-resistance is smaller than a diode has a smaller loss than a diode.
In the case of using this FET as well, FE is
If T is not turned off, current will flow backward from a normal power supply unit.
【０００６】図３は、従来の電源並列運転方式の構成図
である。図３の電源並列運転方式は、ＰＷＭによるＤＣ
−ＤＣ変換で出力を得る２台の電源ユニット２０−１と
２０−２の並列運転例を示し、それぞれの電源ユニット
は入力直流電源１による入力直流電圧をＰＷＭにより交
流変換する変換回路３と、変換回路３の出力を整流平滑
して所望の直流出力電圧として負荷８に供給する整流／
平滑回路４と、直流出力電圧を入力としてこれを一定に
保持するようにＰＷＭのパルス幅を制御する制御信号Ｓ
を出力する出力電圧制御回路５と、逆流阻止用として負
荷性の出力側に挿入したダイオード２１とを有する。FIG. 3 is a block diagram of a conventional power supply parallel operation system. The power supply parallel operation system shown in FIG.
-Shows an example of parallel operation of two power supply units 20-1 and 20-2 for obtaining an output by DC conversion, each power supply unit converts the input DC voltage from the input DC power supply 1 to AC by PWM, and a conversion circuit 3; The output of the conversion circuit 3 is rectified and smoothed and supplied to the load 8 as a desired DC output voltage.
A smoothing circuit 4 and a control signal S for controlling the pulse width of the PWM so that the DC output voltage is input and held constant.
And a diode 21 inserted on the output side of the load to prevent backflow.
【０００７】[0007]
【発明が解決しようとする課題】上述した従来の電源並
列運転方式では、次のような問題点がある。The above-described conventional power supply parallel operation method has the following problems.
【０００８】すなわち、負極性出力側にダイオードを挿
入する場合は、順電圧Ｖf が大きいため（０．５Ｖ〜１
Ｖ）発生するロスが大きく、電源の効率低下の原因とな
っている。例えば、５Ｖ／１０Ａ出力では、Ｖf ＝０．
５Ｖとするとロスは０．５Ｖ×１０Ａ＝５Ｗとなりこれ
だけで効率が１０％低下する。That is, when a diode is inserted on the negative output side, the forward voltage Vf is large (0.5 V to 1 V).
V) The loss that occurs is large and causes a reduction in power supply efficiency. For example, for a 5V / 10A output, Vf = 0.
If the voltage is 5 V, the loss is 0.5 V × 10 A = 5 W, and this alone reduces the efficiency by 10%.
【０００９】また、電源ユニットの負極性出力側にＦＥ
Ｔを挿入する場合は、出力電流を検出してＦＥＴをオフ
とする方式（特開平３−１０３０２９号公告）や、出力
電圧を検出してＦＥＴをオフとする方式（特開昭６３−
１０７４６０号公告）などが開示されているが、前者は
出力電流を検出しているため、ここでロスが発生し効率
が低下する。また後者は、出力電圧を検出してＦＥＴを
オフするため、検出電圧より僅かに大きい出力電圧程度
ではＦＥＴはそのままオンしており、他の電源ユニット
の出力電流が逆流してくることが避けられない。Further, FE is connected to the negative output side of the power supply unit.
When T is inserted, a method of detecting the output current and turning off the FET (Japanese Patent Laid-Open Publication No. Hei 3-103029) or a method of detecting the output voltage and turning off the FET (Japanese Unexamined Patent Publication No.
No. 107460) is disclosed, but the former detects an output current, so that a loss occurs here and the efficiency is reduced. The latter detects the output voltage and turns off the FET.Therefore, the FET remains on when the output voltage is slightly higher than the detected voltage, so that the output current of the other power supply unit can be prevented from flowing backward. Absent.
【００１０】本発明の目的は上述した問題点を解決し、
電源ユニットの故障状態を検出するための検出ロスを著
しく抑圧し、かつ検出遅れによる他の電源ユニットから
の出力電流の逆流を根本的に抑止しうる電源並列運転方
式を提供することにある。An object of the present invention is to solve the above-mentioned problems,
It is an object of the present invention to provide a power supply parallel operation system capable of remarkably suppressing a detection loss for detecting a failure state of a power supply unit and fundamentally preventing a backflow of an output current from another power supply unit due to a detection delay.
【００１１】[0011]
【課題を解決するための手段】本発明の方式は、入力直
流電圧にパルス幅変調を施して所定の出力直流電圧に変
換するとともに負極性の出力側にＦＥＴをオン状態で接
続して故障時には上記ＦＥＴをオフとする電源ユニット
を複数並列運転する電源並列運転方式であって、上記出
力直流電圧の微小変動が所定のしきい値を越えるか否か
により出力直流電圧の低下を検出し、出力直流電圧が所
定の一定値より低下した場合には、遅滞なく上記ＦＥＴ
をオフとして当該電源ユニットを他のユニット電源から
分離する電源ユニット分離手段を備えている。According to the method of the present invention, an input DC voltage is subjected to pulse width modulation to convert the input DC voltage to a predetermined output DC voltage, and an FET is connected to a negative output side in an ON state so that a fault occurs. a power parallel operation system in which a plurality parallel operating power units to turn off the FET, whether slight change in the output DC voltage exceeds a predetermined threshold
Detects a drop in the output DC voltage, and
If the value falls below a certain level, the FET
The Ru Tei includes a power supply unit separation means for separating the power supply unit from the other units power as an off.
【００１２】また本発明の方式は、前記出力直流電圧の
微小変動を、前記パルス幅変調による前記出力直流電圧
の規定値保持のためのパルス幅制御を行なう制御電圧に
よって検出するものとした構成を有する。Further, the method according to the present invention is characterized in that the minute fluctuation of the output DC voltage is detected by a control voltage for performing a pulse width control for maintaining a specified value of the output DC voltage by the pulse width modulation. Have.
【００１３】次に、本発明について図面を参照して説明
する。図１は本発明の一実施例の構成図である。本実施
例は電源ユニット２−１，２−２の２台並列運転の場合
を例とし、電源ユニット２−１および２−２は同一構成
で、それぞれ入力直流電源１と負荷８とに並列接続され
ている。電源ユニット２−１を例としてその構成を見る
に、入力直流電源１による入力直流電圧にＰＷＭを施し
て交流交換して結合トランスを介して出力する変換回路
３と、変換回路３の出力を整流し平滑化を施して所望の
出力直流電圧として負荷８に出力する整流／平滑回路４
と、整流／平滑回路４の出力を検出して、検出出力が所
定の規定値となるようにフィードバックするために所定
の規定値と検出出力との差が変動成分を光信号に変換し
て出力するとともにこの変動成分が予め決められた所定
のしきい値を越えたときはその変動成分を誤差増幅して
当該電源ユニット２−１から並列接続されている他の電
源ユニット２−２を切り離すための制御信号ｔを出力す
る出力電圧誤差増幅回路５０と、出力電圧誤差増幅回路
５０からの光信号に変換された前記変動成分を整流／平
滑回路４出力が所定の規定値となるように変換回路３に
おけるＰＷＭのパルス幅を制御するためのフィードバッ
ク用信号に変換して制御信号Ｓとして出力するＰＷＭ制
御回路５１とを有する出力電圧制御回路５とを備えてい
る。さらに、電源ユニット２−１の負極性の出力側に挿
入されたＦＥＴ６と、電源ユニット分離回路７を備えて
いる。ＦＥＴ６は、定常時はオンの状態に制御されて当
該電源ユニット２−１を他の電源ユニット２−２と並列
接続し整流／平滑回路４の出力直流電圧が前記所定のし
きい値を越えるか否かにより出力直流電圧の低下を検出
し、一定値より低下する変動をしたときには異常時とし
てオフの状態に制御される。これにより、当該電源ユニ
ット２−１を電源ユニット２−２から切り離す役目を果
たす。電源ユニット分離回路７は、出力電圧誤差増幅回
路５０からの制御信号ｔに制御されて、定常時はＦＥＴ
６をオンに制御し、電圧低下を来した異常時にはＦＥＴ
６をオフに制御する。 Next, the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram of one embodiment of the present invention. In the present embodiment, two power supply units 2-1 and 2-2 are operated in parallel, and the power supply units 2-1 and 2-2 have the same configuration and are connected in parallel to the input DC power supply 1 and the load 8, respectively. Have been. Looking at the configuration of the power supply unit 2-1 as an example, a conversion circuit 3 that applies PWM to an input DC voltage from the input DC power supply 1 and performs AC exchange to output the converted DC voltage through a coupling transformer, and rectifies the output of the conversion circuit 3 Rectifier / smoothing circuit 4 that performs smoothing and outputs the desired output DC voltage to load 8
The output of the rectifier / smoothing circuit 4 is detected, and the difference between the predetermined specified value and the detected output is converted into an optical signal to provide a feedback so that the detected output becomes a predetermined specified value. When the fluctuation component exceeds a predetermined threshold value, the fluctuation component is error-amplified to disconnect another power supply unit 2-2 connected in parallel from the power supply unit 2-1. An output voltage error amplifier circuit 50 for outputting the control signal t, and a conversion circuit for converting the fluctuation component converted into an optical signal from the output voltage error amplifier circuit 50 so that the output of the rectifying / smoothing circuit 4 becomes a predetermined specified value. 3 has an output voltage control circuit 5 and a PWM control circuit 51 to output as converted into a feedback signal to the control signal S for controlling the PWM pulse width in
You. The power supply unit 2-1 further includes an FET 6 inserted on the negative output side of the power supply unit 2-1, and a power supply unit separation circuit 7.
I have. The FET 6 is controlled to be turned on in a normal state, and connects the power supply unit 2-1 to another power supply unit 2-2 in parallel . Decrease in output DC voltage
However, when the fluctuations fall below a certain value,
It is controlled to the OFF state Te. This serves to disconnect the power supply unit 2-1 from the power supply unit 2-2.
Add The power supply unit separation circuit 7 is controlled by the control signal t from the output voltage error amplification circuit 50,
Controls 6 on, at the time of abnormality has brought the voltage drop FET
6 is turned off .
【００１４】次に、本実施例の動作について図２を参照
して説明する。Next, the operation of this embodiment will be described with reference to FIG.
【００１５】図２は図１の電源ユニット分離回路７およ
び出力電圧制御回路５の部分を詳細に示す構成図であ
る。FIG. 2 shows the power supply unit separating circuit 7 and the power supply unit 7 shown in FIG.
FIG. 2 is a configuration diagram showing the details of a portion of an output voltage control circuit 5 .
【００１６】図２において、出力電圧誤差増幅回路５０
は、出力電圧誤差増幅回路５０を電源ユニット２−１の
本体、すなわちＰＷＭによる出力直流電圧発生回路から
電気的には分離して光学的に制御信号を抽出するホトカ
プラ９ａおよび９ｂと、一定レベル以上の制御信号の変
動を増幅して出力するＩＣ構成のシャントレギュレータ
１３とを有する。また、電源ユニット分離回路７は、シ
ャントレギュレータ１３の動作に応動してオン／オフし
ＦＥＴ６のオン／オフを制御するトランジスタ１６なら
びに関連抵抗１０，１１，１２，１４，１５，１７およ
び１８を有する。In FIG. 2, an output voltage error amplifying circuit 50
The photocouplers 9a and 9b for electrically separating the output voltage error amplifier circuit 50 from the main body of the power supply unit 2-1, that is, the output DC voltage generation circuit using PWM, and optically extracting a control signal, And a shunt regulator 13 having an IC configuration for amplifying and outputting the fluctuation of the control signal . Further, the power supply unit separation circuit 7 includes a transistor 16 for turning on / off in response to the operation of the shunt regulator 13 and controlling on / off of the FET 6 and related resistors 10, 11, 12, 14, 15, 17 and 18. Have .
【００１７】次に、出力電圧誤差増幅回路５０の動作に
ついて説明する。Next, the operation of the output voltage error amplifier circuit 50 will be described.
【００１８】いま、整流／平滑回路４の出力が例えば５
Ｖであるとする。定常状態ではシャントレギュレータ１
３の出力は２．５Ｖと設定される。シャントレギュレー
タ１３は、抵抗１０および１１により分圧された出力５
Ｖの分圧電圧を受け、この分圧電圧が許容変動範囲を含
む所定の一定値にあるときは出力を基準値としての２．
５Ｖに設定し、何等かの理由で所定の一定値を超える変
動を生ずるとその変動成分の絶対値を増幅して基準値
２．５Ｖに重畳する。正常状態にあっては、トランジス
タ１６はシャントレギュレータ１３による電圧設定でオ
ンとされ、これによってＦＥＴ６もオン状態に設定され
る。Now, the output of the rectifier / smoothing circuit 4 is, for example, 5
V. Shunt regulator 1 in steady state
3 is set to 2.5V. The shunt regulator 13 outputs the output 5 divided by the resistors 10 and 11.
When the divided voltage is at a predetermined constant value including the allowable variation range, the output is set as a reference value.
When the voltage is set to 5V and a fluctuation exceeding a predetermined value occurs for some reason, the absolute value of the fluctuation component is amplified and superimposed on the reference value 2.5V. In the normal state, the transistor 16 is turned on by the voltage setting by the shunt regulator 13, whereby the FET 6 is also set to the on state.
【００１９】電源ユニット２−１内で障害が発生し、例
えば整流／平滑回路４が出力コンデンサなどのショート
モードで破壊し、直流出力電圧が所定の一定値を超えて
微小低下するとシャントレギュレータ１３で変動分を絶
対値増幅し、出力設定値を２．５Ｖから大きく上昇させ
る。シャントレギュレータ１３の増幅度を仮に１００と
すると、出力電圧が３０ｍ微小低下すればシャントレギ
ュレータ１３の出力値は２．５Ｖに３Ｖ重畳され、これ
によってトランジスタ１６がオフとなり、ＦＥＴ６もオ
フに制御される。When a failure occurs in the power supply unit 2-1 and the rectifier / smoothing circuit 4 breaks down in a short mode such as an output capacitor and the DC output voltage slightly exceeds a predetermined constant value, the shunt regulator 13 turns on. The variation is amplified in absolute value, and the output set value is greatly increased from 2.5V. Assuming that the amplification degree of the shunt regulator 13 is 100, if the output voltage slightly drops by 30 m, the output value of the shunt regulator 13 is superimposed on 2.5 V by 3 V, whereby the transistor 16 is turned off and the FET 6 is also turned off. .
【００２０】このようにして、出力電圧誤差増幅回路５
０は電源ユニット分離回路７を制御して、ＦＥＴ６を定
常時はオンとして低ロスで電力を負荷８に供給させ、異
常時には直流出力電圧の微小変化を検出してＦＥＴ６を
オフとして負荷８との分離を行なう。この出力電圧誤差
増幅回路５０が電源ユニット分離回路７を制御してＦＥ
Ｔ６をオフとする直流出力電圧の微小変動量はあらかじ
め設定されるが、上述の例の如く少なくとも数１０ｍＶ
に達すれば発動され、これにより電源ユニットの異常に
対応して極めて低ロスで遅滞なくＦＥＴ６をオフとする
ことができる。In this manner, the output voltage error amplifier 5
0 controls the power supply unit separation circuit 7, the steady state the FET6 is to supply power to the load 8 with a low loss as on, the load 8 as an off-the FET6 and detect a small change in the DC output voltage is abnormal Separate. This output voltage error
The amplifier circuit 50 controls the power supply unit separation circuit 7 to
The minute fluctuation amount of the DC output voltage at which T6 is turned off is set in advance, but at least several tens of mV as in the above-described example.
Is reached, the FET 6 can be turned off with very low loss and without delay in response to an abnormality in the power supply unit.
【００２１】なお、図３に示す如く、ＦＥＴの並列構成
がダイオードによる並列構成よりも低ロスとして扱える
範囲は、図３におけるＦＥＴ特性１０１とダイオード特
性１０２の関係からも明らかな如く、出力電流がＩｍａ
ｘよりも小さい領域である。As shown in FIG. 3, the range in which the parallel configuration of the FETs can be treated as a lower loss than the parallel configuration of the diodes is as apparent from the relationship between the FET characteristic 101 and the diode characteristic 102 in FIG. Ima
An area smaller than x.
【００２２】また、本実施例においては、電源ユニット
が２台の場合を例としたが、３台以上の場合も同様に実
施しうることは明らかである。Further, in the present embodiment, the case where the number of power supply units is two is taken as an example, but it is apparent that the same can be applied to the case where there are three or more power supplies.
【００２３】[0023]
【発明の効果】以上説明したように、本発明の方式は、
ＰＷＭにより入力直流電圧から所望の出力直流電圧を得
る電源ユニットの出力電圧制御に利用する制御信号を流
用して電源ユニットの負極性の出力側に挿入した逆流抑
止用のＦＥＴをオン／オフ制御することにより、電源ユ
ニット内のショート等の故障に起因して生じる電圧低下
を検出することができ、迅速に応動することができるよ
うになる。また、低ロス化を達成することもできる。 As described above, according to the present invention, a method of the present invention,
Reverse current suppression inserted into the negative output side of the power supply unit by diverting a control signal used for output voltage control of the power supply unit to obtain a desired output DC voltage from the input DC voltage by PWM
The power supply unit is controlled by turning on / off the shutdown FET.
Voltage drop caused by failure such as short circuit in the knit
Can be detected and respond quickly.
Swell. In addition, lower loss can be achieved.
【図１】本発明の一実施例の電源並列運転方式の構成図
である。FIG. 1 is a configuration diagram of a power supply parallel operation system according to an embodiment of the present invention.
【図２】図１の電源ユニット分離回路８の部分を詳細に
示す構成図である。FIG. 2 is a configuration diagram showing in detail a power supply unit separation circuit 8 of FIG. 1;
【図３】従来の電源並列運転方式の構成図である。FIG. 3 is a configuration diagram of a conventional power supply parallel operation system.
【図４】ダイオードとＦＥＴの電圧対電流特性図であ
る。FIG. 4 is a voltage-current characteristic diagram of a diode and an FET.
１ 入力直流電源 ２−１，２−２ 電源ユニット ３ 変換回路 ４ 整流／平滑回路 ５ 出力電圧制御回路 ６ ＦＥＴ ７ 電源ユニット分離回路 ８ 負荷 ９ａ，９ｂ ホトカプラ １０〜１２ 抵抗 １３ シャントレギュレータ １４，１５ 抵抗 １６ トランジスタ １７，１８ 抵抗５０ 出力電圧誤差増幅回路 ５１ ＰＷＭ制御回路 DESCRIPTION OF SYMBOLS 1 Input DC power supply 2-1 and 2-2 Power supply unit 3 Conversion circuit 4 Rectifier / smoothing circuit 5 Output voltage control circuit 6 FET 7 Power supply unit separation circuit 8 Load 9a, 9b Photocoupler 10-12 Resistance 13 Shunt regulator 14, 15 Resistance 16 Transistor 17, 18 Resistance50 Output voltage error amplifier circuit 51 PWM control circuit
フロントページの続き (72)発明者 渡辺 清彦 宮城県黒川郡大和町吉岡字雷神２番地 宮城日本電気株式会社内 (56)参考文献 特開 平１−107656（ＪＰ，Ａ) 特開 平３−218260（ＪＰ，Ａ) 実開 昭62−64140（ＪＰ，Ｕ)Continuation of the front page (72) Inventor Kiyohiko Watanabe Miyagi NEC, Yamato-cho, Kurokawa-gun, Miyagi, Japan 2 Miyagi NEC Corporation (56) References JP-A-1-107656 (JP, A) JP-A-3-218260 (JP, A) Japanese Utility Model Showa 62-64140 (JP, U)
Claims (1)
電源ユニットを含む電源並列運転方式において、 前記各電源ユニットは、 前記入力直流電源による直流電流電圧にパルス幅変調を
施して交流変換して結合トランスを介して交流電圧を出
力する変換回路と、 前記交流電圧を整流し平滑化して出力直流電圧を出力す
る整流平滑回路と、 前記出力直流電圧を検出して該検出電圧とあらかじめ定
められた規格値との差分を増幅し、該増幅電圧に基づい
て前記パルス幅変調のパルス幅を制御して前記出力直流
電圧を一定に制御する出力電圧制御回路と、 前記電源ユニットの負極性の出力側に配置されたＦＥＴ
とを備えており、さらに、 前記増幅電圧があらかじめ定められたしきい値を越える
か否かにより前記出力直流電圧の低下を検出し、前記出
力直流電圧が所定の一定値より低下した場合には前記Ｆ
ＥＴをオフ状態にして前記電源ユニットを前記電源並列
運転方式から分離する電源ユニット分離回路とを備えて
いることを特徴とする電源並列運転方式。A plurality of input DC power supplies connected in parallel;
In the power supply parallel operation method including a power supply unit, each of the power supply units performs pulse width modulation on a DC current voltage by the input DC power supply.
AC conversion and output AC voltage via coupling transformer
And a rectifying and smoothing the AC voltage to output an output DC voltage.
A rectifying / smoothing circuit that detects the output DC voltage and determines the detected voltage in advance.
Amplifies the difference from the specified standard value, based on the amplified voltage.
Control the pulse width of the pulse width modulation to
An output voltage control circuit for controlling the voltage to be constant, and a FET disposed on the negative output side of the power supply unit
WhenAnd, The amplified voltage exceeds a predetermined threshold
Whether the output DC voltage drop is detected,
DC voltage has dropped below a certain levelIn case F
Turn off the ET and connect the power supply unit to the power supply
With a power supply unit separation circuit that separates from the operation method
Power supply parallel operation system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147969A JP2994174B2 (en) | 1993-06-18 | 1993-06-18 | Power supply parallel operation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147969A JP2994174B2 (en) | 1993-06-18 | 1993-06-18 | Power supply parallel operation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH075935A JPH075935A (en) | 1995-01-10 |
| JP2994174B2 true JP2994174B2 (en) | 1999-12-27 |
Family
ID=15442199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147969A Expired - Fee Related JP2994174B2 (en) | 1993-06-18 | 1993-06-18 | Power supply parallel operation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994174B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3542313B2 (en) * | 2000-03-30 | 2004-07-14 | 株式会社ルネサステクノロジ | Driving method of semiconductor switching element and power supply device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154058A (en) * | 1984-01-23 | 1985-08-13 | 三井化学株式会社 | Polymer composite metal vibration-damping material |
-
1993
- 1993-06-18 JP JP5147969A patent/JP2994174B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH075935A (en) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5768117A (en) | Power supply system for supplying electric power to a load through plural converters | |
| US5821730A (en) | Low cost battery sensing technique | |
| JP2571942Y2 (en) | Boost converter | |
| JPH1169814A (en) | Power supply device and its parallel operation control circuit | |
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| EP2164160B1 (en) | Voltage reduction detection circuit and switching power supply system | |
| US20070217230A1 (en) | Switching power supply having dual current feedback | |
| JP2994174B2 (en) | Power supply parallel operation method | |
| EP0900469B1 (en) | Switched-mode power supply arrangement | |
| JPH07219651A (en) | Current balance circuit | |
| JPS61244271A (en) | Switching regulator | |
| JPH05189065A (en) | Detection system for overvoltage in parallel operation | |
| US6204571B1 (en) | Multiple power supply unit with improved overcurrent sensitivity | |
| JPH0241274B2 (en) | ||
| JP3472407B2 (en) | Parallel current balance type redundant operation circuit | |
| JPH1118415A (en) | Current balance circuit of parallel operation power unit | |
| JP3033721B2 (en) | Output current monitor method | |
| JPH08126315A (en) | Power supply overcurrent protection circuit | |
| JPH09327127A (en) | Multi-output type power supply device for parallel operation and overload protection method thereof | |
| JP2752067B2 (en) | Grid-connected inverter device | |
| JPH08280134A (en) | Parallel operation DC power supply selective shutoff circuit | |
| JP2846679B2 (en) | Parallel redundant operation of power supply units | |
| JP3339543B2 (en) | Switching power supply with remote sensing terminal | |
| JP2001057778A (en) | Switching power supply | |
| WO2002075909A1 (en) | Multiple power supply, and method and apparatus for overcurrent protection of multiple power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |