JP3003530B2 - Integrated circuit device for generating tone signals - Google Patents
Integrated circuit device for generating tone signalsInfo
- Publication number
- JP3003530B2 JP3003530B2 JP6326217A JP32621794A JP3003530B2 JP 3003530 B2 JP3003530 B2 JP 3003530B2 JP 6326217 A JP6326217 A JP 6326217A JP 32621794 A JP32621794 A JP 32621794A JP 3003530 B2 JP3003530 B2 JP 3003530B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- integrated circuit
- circuit
- tone signal
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 description 45
- 230000000694 effects Effects 0.000 description 19
- 101100424823 Arabidopsis thaliana TDT gene Proteins 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001308 synthesis method Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、電子楽器、ゲーム機
器、コンピュータ装置、カラオケ装置などの各種音響機
器に組み込まれ、楽音信号を形成して出力する楽音信号
発生回路を内蔵した楽音信号発生用の集積回路装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a musical sound signal generation circuit which is incorporated in various kinds of audio equipment such as electronic musical instruments, game machines, computer equipment, karaoke equipment, etc. and has a built-in music signal generation circuit for forming and outputting a music signal. Related to an integrated circuit device.
【0002】[0002]
【従来の技術】従来から、高調波合成方式、周波数変調
方式、波形メモリ方式などの種々の方法により楽音信号
を形成して出力する楽音信号発生回路を集積回路装置内
に内蔵させておき、同集積回路装置を各種音響機器に組
み込んで同機器から楽音を発生させるようにすることは
よく知られている。この場合、集積回路装置を適用する
音響機器の種類又は同一種類の機器であっても機種が異
なる場合に、楽音信号の形成態様に対して種々の要求が
あった。すなわち、ある音響機器にあっては単純な楽音
信号を発生させるだけでよいが、他の音響機器にあって
は複雑かつ高品質な楽音信号も発生できるようにした
り、各種音楽的効果の付与された楽音信号も発生できる
ようにするなどの付加的な機能を必要とする場合もあっ
た。したがって、従来にあっては、前記のような異なる
要求に応えるために、単純な楽音信号を発生するのみの
集積回路装置と、楽音信号を修飾するために付加的な機
能を実現する回路を外付けすることを可能とするために
外付け回路用の入出力端子を有する集積回路装置とを個
別に製造していた。2. Description of the Related Art Conventionally, a tone signal generating circuit for forming and outputting a tone signal by various methods such as a harmonic synthesis method, a frequency modulation method and a waveform memory method has been incorporated in an integrated circuit device. It is well known that an integrated circuit device is incorporated into various audio devices to generate musical sounds from the audio devices. In this case, there have been various demands for the tone signal formation mode when the type of acoustic device to which the integrated circuit device is applied or the same type of device is of a different model. That is, some audio equipment only needs to generate a simple tone signal, while other audio equipment can generate a complex and high-quality tone signal or have various musical effects. In some cases, additional functions, such as the ability to generate musical tone signals, are required. Therefore, conventionally, in order to meet the above-described different requirements, an integrated circuit device that only generates a simple tone signal and a circuit that realizes an additional function for modifying the tone signal are provided. In order to enable the attachment, an integrated circuit device having an input / output terminal for an external circuit has been separately manufactured.
【0003】[0003]
【発明が解決しようとする課題】しかし、上記のように
2種類の集積回路装置を製造する場合、それらの各種類
の製造個数がそれぞれ多ければ集積回路装置の単価もそ
れほど高くならないが、各種類の製造個数が多くない場
合には集積回路装置の単価が高くなるという問題があっ
た。本発明は上記問題に対処するためになされたもの
で、その目的は、単純な楽音信号のみを発生する場合
と、楽音信号を加工するために付加的な機能を実現する
回路を外付けする場合とで共通な楽音信号発生用の集積
回路装置を利用することができるようにしたことにあ
る。However, when two types of integrated circuit devices are manufactured as described above, the unit price of the integrated circuit device does not increase so much if the number of manufactures of each type is large. If the number of manufactured ICs is not large, there is a problem that the unit price of the integrated circuit device increases. SUMMARY OF THE INVENTION The present invention has been made to address the above problems, and has a purpose of generating only a simple tone signal and an external circuit for realizing an additional function for processing the tone signal. Thus, a common integrated circuit device for generating a tone signal can be used.
【0004】[0004]
【課題を解決するための手段】上記目的を達成するため
に、第1発明の構成上の特徴は、集積回路装置内に組み
込まれている楽音信号発生回路内の楽音信号経路中に第
1入出力回路を介装し、同第1入出力回路が集積回路装
置の外部からの指示信号により選択的に動作して、前段
から供給された楽音信号を集積回路装置の外部へ出力す
るとともに同外部から楽音信号を入力して後段に供給
し、または前記外部への楽音信号の出力及び前記外部か
らの楽音信号の入力を遮断するとともに前段から供給さ
れた楽音信号を直接後段に供給するようにしたことにあ
る。また、第2発明の構成上の特徴は、前記第1発明の
構成上の特徴に、さらに鍵の押鍵状態を表すキーオンパ
ルス列信号の経路中に第2入出力回路を介装してなり、
同第2入出力回路が前記集積回路装置の外部からの指示
信号により選択的に動作して、前段から供給されたキー
オンパルス列信号を前記集積回路装置の外部へ出力する
とともに同外部からキーオンパルス列信号を入力して後
段に供給し、または前段から供給されたキーオンパルス
列信号を直接後段に供給するようにしたことにある。ま
た、この場合、前記外部からのキーオンパルス列信号は
前記外部からの楽音信号に同期したものであるとよい。 In order to achieve the above-mentioned object, a structural feature of the first invention is that a tone signal path in a tone signal generating circuit incorporated in an integrated circuit device is provided .
One input / output circuit is interposed, and the first input / output circuit selectively operates according to an instruction signal from the outside of the integrated circuit device to output a tone signal supplied from the preceding stage to the outside of the integrated circuit device. A tone signal is input from the outside and supplied to the subsequent stage, or output of the tone signal to the outside and
The input of the tone signal is interrupted and the tone signal supplied from the preceding stage is directly supplied to the subsequent stage. Further, the structural feature of the second invention is the same as that of the first invention.
In addition to the key features, the key-on
A second input / output circuit is interposed in the path of the pulse train signal,
The second input / output circuit receives an instruction from outside the integrated circuit device.
Selective operation by signal and key supplied from previous stage
Outputting an on-pulse train signal to the outside of the integrated circuit device
Input a key-on pulse train signal from outside
Key-on pulse supplied to the stage or supplied from the previous stage
That is, the column signal is directly supplied to the subsequent stage. Ma
In this case, the external key-on pulse train signal is
It is preferable that the signal be synchronized with the external tone signal.
【0005】[0005]
【作用】上記のように構成した第1発明においては、第
1入出力回路が前段から供給された楽音信号を集積回路
装置の外部へ出力するとともに同外部から楽音信号を入
力して後段に供給するように外部から指示信号を与える
ようにすれば、集積回路装置内の楽音信号発生回路で形
成中の楽音信号が外部に導出され、かつ外付けの回路で
加工した楽音信号をふたたび集積回路装置内に戻して、
外付け回路で加工された楽音信号を同集積回路装置から
発生させることができるようになる。また、第1入出力
回路が前記外部への楽音信号の出力及び前記外部からの
楽音信号の入力を遮断するとともに前段から供給された
楽音信号を直接後段に供給するように外部から指示信号
を与えるようにすれば、前述のように外付け回路を用い
ることなく、集積回路装置内の楽音信号発生回路で形成
された楽音信号が同集積回路装置から発生されるように
なる。また、上記のように構成した第2発明において
は、第2入出力回路が前段から供給されたキーオンパル
ス列信号を集積回路装置の外部へ出力するとともに同外
部からキーオンパルス列信号を入力して後段に供給する
ように外部から指示信号を与えるようにすれば、キーオ
ンパルス列信号が集積回路装置から外付けの回路に導出
され、かつ外付けの回路から集積回路装置にキーオンパ
ルス列信号を戻すことができるようになる。また、第2
入出力回路が前段から供給されたキーオンパルス列信号
を直接後段に供給するように外部から指示信号を与える
ようにすれば、キーオンパルス列信号は外部に導出され
ることなく、集積回路装置の後段に直接供給されるよう
になる。また、この場合、前記外部からのキーオンパル
ス列信号と前記外部からの楽音信号とを同期させるよう
にすれば、外付け回路から集積回路装置に戻された楽音
信号と外付け回路から集積回路装置に戻されたキーオン
パルス列信号はタイミング的にも一致している。 [Action] In the first invention configured as described above, the
(1) If the input / output circuit outputs the tone signal supplied from the preceding stage to the outside of the integrated circuit device and inputs the tone signal from the outside and supplies an instruction signal from the outside to supply the tone signal to the subsequent stage, the integrated circuit The tone signal being formed by the tone signal generation circuit in the device is derived outside, and the tone signal processed by the external circuit is returned to the integrated circuit device again.
A tone signal processed by an external circuit can be generated from the integrated circuit device. Further, the first input / output circuit outputs the tone signal to the outside and the external
If an instruction signal is externally supplied so as to cut off the input of the tone signal and directly supply the tone signal supplied from the preceding stage to the subsequent stage, the internal circuit device can be used without using an external circuit as described above. The tone signal generated by the tone signal generating circuit of the above is generated from the integrated circuit device. In the second invention configured as described above,
Is the key-on pulse supplied by the second input / output circuit from the previous stage.
Output the external row signal to the outside of the integrated circuit device and
Input the key-on pulse train signal from the section and supply it to the subsequent stage
If an instruction signal is given from outside, the key
Impulse train signal derived from integrated circuit device to external circuit
And key-on pass from external circuits to the integrated circuit device.
It becomes possible to return a lus train signal. Also, the second
Key-on pulse train signal input / output circuit supplied from the previous stage
From outside to supply the signal directly to the subsequent stage
In this way, the key-on pulse train signal is derived externally.
To be supplied directly to the subsequent stage of the integrated circuit device
become. In this case, the external key-on pulse
To synchronize the row signal with the external tone signal.
In this case, the tone returned from the external circuit to the integrated circuit device
Key-on returned to integrated circuit device from signal and external circuit
The pulse train signals also match in timing.
【0006】[0006]
【発明の効果】上記作用説明からも理解できるとおり、
第1及び第2発明によれば、集積回路装置に外部から指
示信号を与えるという簡単な方法で、同一の集積回路装
置に対する付加的な回路の外付けの有無を切り換えられ
るので、種々の要求に合わせて同一種類の集積回路装置
を共通に用いることができ、同集積回路装置の単価を安
くできる。また、集積回路装置に回路を外付けしない場
合には、楽音信号を外部へ出力するための出力端子(出
力パッド)及び外部からの楽音信号を入力するために入
力端子(入力パッド)が不使用となるために、両端子を
外付け回路に接続するための接続用ピンが不用となり、
集積回路装置を構成するチップを被覆するためのパッケ
ージのサイズを小さくすることもでき、このようにすれ
ば音響機器への集積回路装置の実装スペースを小さくす
ることもできる。特に、第2発明によれば、外付けの回
路でキーオンパルス列信号を用いて楽音信号に信号処理
を施すことができるようになる。 As can be understood from the above description of the operation,
According to the first and second aspects of the present invention, the presence or absence of an additional circuit for the same integrated circuit device can be switched by a simple method of externally supplying an instruction signal to the integrated circuit device. In addition, the same type of integrated circuit device can be commonly used, and the unit price of the integrated circuit device can be reduced. In the case where no circuit is externally attached to the integrated circuit device, an output terminal (output pad) for outputting a tone signal to the outside and an input terminal (input pad) for inputting a tone signal from the outside are not used. Therefore, connection pins for connecting both terminals to an external circuit are unnecessary,
The size of the package for covering the chip constituting the integrated circuit device can be reduced, and in this case, the space for mounting the integrated circuit device on the audio equipment can be reduced. In particular, according to the second aspect, the external circuit
Signal processing using key-on pulse train signal
Can be applied.
【0007】[0007]
【実施例】以下、本発明の一実施例を図面を用いて説明
すると、図1は本発明に係る楽音信号発生用の集積回路
装置100を適用した電子楽器の全体を概略ブロック図
により示している。集積回路装置100は半導体チップ
で構成されており、アドレス線及び制御線101とデー
タ線102とを介してマイクロコンピュータ用のバス1
0に接続されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic block diagram showing an entire electronic musical instrument to which an integrated circuit device 100 for generating a tone signal according to the present invention is applied. I have. The integrated circuit device 100 is formed of a semiconductor chip, and has a microcomputer bus 1 via address lines and control lines 101 and data lines 102.
Connected to 0.
【0008】このバス10には、発生される楽音の音高
を指示する鍵盤装置20、同楽音の音色、音量などを指
示する操作スイッチ装置30、同楽音の音色、音量など
の設定に利用される表示装置40、及びマイクロコンピ
ュータ50が接続されている。マイクロコンピュータ5
0はCPU50a、ROM50b、RAM50cからな
り、鍵盤装置20及び操作スイッチ装置30の操作に応
答して表示装置40における表示を制御するとともに、
集積回路装置100における楽音信号の発生を制御す
る。The bus 10 is used for setting a keyboard device 20 for instructing a tone pitch of a generated musical tone, an operation switch device 30 for instructing a tone color and a volume of the musical tone, and setting a tone color and a volume of the musical tone. A display device 40 and a microcomputer 50 are connected. Microcomputer 5
Numeral 0 comprises a CPU 50a, a ROM 50b, and a RAM 50c, and controls display on the display device 40 in response to operations of the keyboard device 20 and the operation switch device 30,
The generation of a tone signal in the integrated circuit device 100 is controlled.
【0009】集積回路装置100にはシステムクロック
信号φ、第1基準電圧VDD(正又は負電圧)、第2基
準電圧VSS(接地電圧)が常に供給されるとともに、
波形メモリ60及びD/A変換器70が常に接続され
る。波形メモリ60には発音開始から発音終了に到るま
での楽音波形信号を表すサンプリングデータが音色毎に
記憶されている。D/A変換器70は集積回路装置10
0から出力されるディジタル形式の楽音信号をアナログ
形式の楽音信号に変換するもので、同アナログ形式の楽
音信号はアンプ、スピーカなどからなるサウンドシステ
ム80から音響信号として出力される。The integrated circuit device 100 is always supplied with a system clock signal φ, a first reference voltage VDD (positive or negative voltage), and a second reference voltage VSS (ground voltage).
The waveform memory 60 and the D / A converter 70 are always connected. The waveform memory 60 stores sampling data representing a tone waveform signal from the start of sound generation to the end of sound generation for each timbre. The D / A converter 70 is an integrated circuit device 10
The digital tone signal output from 0 is converted into an analog tone signal, and the analog tone signal is output as an acoustic signal from a sound system 80 including an amplifier, a speaker, and the like.
【0010】さらに、集積回路装置100には、楽音信
号の付加的な形成機能を果たす外付け回路としてのオプ
ション回路200の接続を可能とするための入出力端子
(入出力パッド)及び同オプション回路200を利用す
るか否かを外部から指示するための指示信号LFを接続
するための入力端子(入力パッド)を備えている。本実
施例では、まず集積回路装置100にオプション回路2
00を接続する場合について説明する。この場合、図1
に示すように、第1基準電圧VDDが集積回路装置10
0に対して指示信号LFとして供給されるように配線す
るととともに、オプション回路200を集積回路装置1
00に接続する。なお、オプション回路200にはバス
10を介して制御信号も供給されている。Further, the integrated circuit device 100 has an input / output terminal (input / output pad) and an optional circuit for enabling connection of an optional circuit 200 as an external circuit which performs an additional function of forming a tone signal. An input terminal (input pad) for connecting an instruction signal LF for externally instructing whether or not to use 200 is provided. In this embodiment, first, the optional circuit 2 is added to the integrated circuit device 100.
00 will be described. In this case, FIG.
As shown in FIG. 3, the first reference voltage VDD is
0 so as to be supplied as an instruction signal LF, and the option circuit 200 is connected to the integrated circuit device 1.
Connect to 00. Note that a control signal is also supplied to the option circuit 200 via the bus 10.
【0011】次に、集積回路装置100の詳細を図2を
用いて説明すると、集積回路装置100は、制御レジス
タ回路110、アドレス発生器120、補間器130、
入出力回路140、ディジタルフィルタ150、音量制
御回路160、チャンネル累算器170及び効果回路1
80を備えている。なお、この場合、アドレス発生器1
20、補間器130、ディジタルフィルタ150、音量
制御回路160、チャンネル累算器170及び効果回路
180が本願発明における楽音信号発生回路を構成す
る。Next, the details of the integrated circuit device 100 will be described with reference to FIG. 2. The integrated circuit device 100 includes a control register circuit 110, an address generator 120, an interpolator 130,
Input / output circuit 140, digital filter 150, volume control circuit 160, channel accumulator 170, and effect circuit 1
80. In this case, the address generator 1
20, the interpolator 130, the digital filter 150, the volume control circuit 160, the channel accumulator 170, and the effect circuit 180 constitute a tone signal generation circuit in the present invention.
【0012】制御レジスタ回路110は図3に示すよう
に書き込み制御部111を備え、同制御部111はアド
レス線及び制御線101を介して供給されるアドレス信
号及び制御信号に応じてデータ線102を介して供給さ
れたデータの各種レジスタに対する記憶を制御するとと
もに、同記憶したデータの各種回路への転送を制御す
る。各種データの記憶及び転送の一例として、鍵盤装置
20の各鍵の押鍵状態を表すキーオンデータの記憶及び
転送について説明すると、マイクロコンピュータ60か
らは32チャンネル分のキーオンデータが8ビットずつ
時分割でデータ線102を介して供給されると同時に、
このキーオンデータの供給であることを表す制御信号が
アドレス線及び制御線101を介して供給される。書き
込み制御部111は前記制御線101を介して供給され
た制御信号を解読して、データ線102を介して供給さ
れたキーオンデータを取り込むことをキーオンレジスタ
112a〜112dに指示するとともに、その後にパラ
レルシリアル変換器113に対してキーオンレジスタ1
12a〜112dから出力されている8ビットずつのパ
ラレルデータを取り込みかつシリアル変換して出力する
ことを指示する。したがって、キーオンレジスタ回路1
12a〜112dはマイクロコンピュータ50を介して
供給される32チャンネル分のキーオンデータを取り込
んでパラレルシリアル変換器113に出力し、パラレル
シリアル変換器113は同32チャンネル分の時分割タ
イムスロットを有する1ビットのキーオンパルス列信号
を出力する。The control register circuit 110 includes a write control unit 111 as shown in FIG. 3, and the control unit 111 controls the data line 102 in accordance with an address signal and a control signal supplied through an address line and a control line 101. In addition to controlling the storage of the data supplied through the various registers, the transfer of the stored data to various circuits is controlled. As an example of the storage and transfer of various data, the storage and transfer of key-on data indicating the pressed state of each key of the keyboard device 20 will be described. At the same time as being supplied via data line 102,
A control signal indicating the supply of the key-on data is supplied via the address line and the control line 101. The write control unit 111 decodes the control signal supplied via the control line 101, instructs the key-on registers 112a to 112d to take in the key-on data supplied via the data line 102, and thereafter, Key-on register 1 for serial converter 113
It instructs to take in 8-bit parallel data output from 12a to 112d, convert the data into serial data, and output. Therefore, the key-on register circuit 1
Reference numerals 12a to 112d fetch key-on data for 32 channels supplied via the microcomputer 50 and output the key-on data to the parallel-to-serial converter 113. The parallel-to-serial converter 113 has one bit having a time-division time slot for the same 32 channels. Output a key-on pulse train signal.
【0013】この1ビットのキーオンパルス列信号はゲ
ート回路114及びセレクタ回路115に出力される。
ゲート回路114はその制御入力端子にて指示信号LF
を入力してなり、同信号LFが第1基準電圧VDDにあ
るとき信号路を導通させるとともに、同信号LFが第2
基準電圧VSSにあるとき同信号路を遮断する。セレク
タ回路115もその選択制御入力端子にて指示信号LF
を入力してなり、同信号LFが第1基準電圧VDDにあ
るときオプション回路200からのキーオンパルス列信
号KONP2 を選択出力するとともに、同信号LFが第
2基準電圧VSSにあるときパラレルシリアル変換器1
13からのキーオンパルス列信号を選択出力する。この
場合、指示信号LFは第1基準電圧VDDに設定されて
いるので、パラレルシリアル変換器113からのキーオ
ンパルス列信号はゲート回路114を介してオプション
回路200にキーオンパルス列信号KONP1 として供
給されるとともに、同オプション回路200からのキー
オンパルス列信号KONP2 はセレクタ回路115を介
して必要な各種回路に供給されることになる。The 1-bit key-on pulse train signal is output to the gate circuit 114 and the selector circuit 115.
Gate circuit 114 has an instruction signal LF at its control input terminal.
When the signal LF is at the first reference voltage VDD, the signal path is made conductive and the signal LF
When the voltage is at the reference voltage VSS, the signal path is cut off. The selector circuit 115 also has an instruction signal LF at its selection control input terminal.
When the signal LF is at the first reference voltage VDD, the key-on pulse train signal KONP 2 from the option circuit 200 is selectively output, and when the signal LF is at the second reference voltage VSS, the parallel-serial converter 1
13 to selectively output the key-on pulse train signal. In this case, since the instruction signal LF is set to the first reference voltage VDD, the key-on pulse train signal from the parallel-serial converter 113 is supplied to the option circuit 200 via the gate circuit 114 as the key-on pulse train signal KONP 1 and The key-on pulse train signal KONP 2 from the option circuit 200 is supplied to various necessary circuits via the selector circuit 115.
【0014】アドレス発生器120は、制御レジスタ回
路110から供給される音色、音高などを表すデータに
基づいて、各チャンネル毎に波形メモリ60に記憶され
ているサンプリングデータのアドレスを順次指定するた
めのアドレス信号を波形メモリ60に供給する。補間器
130は波形メモリ60にて読み出されたサンプリング
データの補間演算をアドレス発生器120からの信号に
基づいて実行して、32チャンネル分の楽音信号波形を
それぞれ表すサンプリングデータをチャンネル毎に入出
力回路140に時分割出力する(図5の補間器出力デー
タを参照)。なお、このサンプリングデータは16ビッ
トである。The address generator 120 is for sequentially specifying the address of the sampling data stored in the waveform memory 60 for each channel based on the data representing the tone color, pitch, etc., supplied from the control register circuit 110. Is supplied to the waveform memory 60. The interpolator 130 performs an interpolation operation on the sampling data read by the waveform memory 60 based on the signal from the address generator 120, and inputs sampling data representing the tone signal waveforms of 32 channels for each channel. The output is time-divisionally output to the output circuit 140 (see the interpolator output data in FIG. 5). The sampling data is 16 bits.
【0015】入出力回路140は、図4に示すように、
補間器130からの時分割チャンネル別の16ビットの
サンプリングデータを入力するパラレルシリアル変換器
141a〜141dを有する。パラレルシリアル変換器
141a〜141dは図示しないタイミング信号発生回
路から供給されるタイミング信号φ0〜φ3に基づいて補
間器130からの16ビットのサンプリングデータを入
力して、同入力した16ビットのサンプリングデータを
それぞれパラレルシリアル変換して出力する(図5のデ
ータ線0〜3を参照)。The input / output circuit 140, as shown in FIG.
It has parallel-serial converters 141a to 141d that input 16-bit sampling data for each time-division channel from the interpolator 130. The parallel-serial converters 141a to 141d input 16-bit sampling data from the interpolator 130 based on timing signals φ0 to φ3 supplied from a timing signal generation circuit (not shown), and convert the input 16-bit sampling data. Each of them is converted into parallel-serial data and output (see data lines 0 to 3 in FIG. 5).
【0016】これらの出力された4ビットのサンプリン
グデータはゲート回路142及びセレクタ回路143に
出力される。ゲート回路142はその制御入力端子にて
指示信号LFを入力してなり、同信号LFが第1基準電
圧VDDにあるとき信号路を導通させるとともに、同信
号LFが第2基準電圧VSSにあるとき同信号路を遮断
する。セレクタ回路143もその選択制御入力端子にて
指示信号LFを入力してなり、同信号LFが第1基準電
圧VDDにあるときオプション回路200からのサンプ
リングデータSDAT2 を選択出力するとともに、同信
号LFが第2基準電圧VSSにあるときパラレルシリア
ル変換器113からのサンプリングデータを選択出力す
る。この場合、指示信号LFは第1基準電圧VDDに設
定されているので、パラレルシリアル変換器141a〜
141dからのサンプリングデータはゲート回路142
を介してオプション回路200にサンプリングデータS
DAT1 として供給されるとともに、同オプション回路
200からのサンプリングデータSDAT2 (図5のデ
ータ線0〜3を参照)はセレクタ143を介してシリア
ルパラレル変換器144a〜144dに供給されること
になる。The output 4-bit sampling data is output to the gate circuit 142 and the selector circuit 143. The gate circuit 142 receives an instruction signal LF at its control input terminal. When the signal LF is at the first reference voltage VDD, the gate circuit 142 conducts the signal path, and when the signal LF is at the second reference voltage VSS. Cut off the signal path. The selector circuit 143 also receives an instruction signal LF at its selection control input terminal, and when the signal LF is at the first reference voltage VDD, selects and outputs the sampling data SDAT 2 from the option circuit 200 and outputs the same signal LF. Is at the second reference voltage VSS, the sampling data from the parallel-serial converter 113 is selectively output. In this case, since the instruction signal LF is set to the first reference voltage VDD, the parallel-serial converters 141a to 141a
The sampling data from 141d is supplied to the gate circuit 142.
The sampling data S to the option circuit 200 via
Is supplied as a DAT 1, the sampling data SDAT 2 from the optional circuit 200 (see data lines 0-3 of FIG. 5) will be supplied to the serial-parallel converter 144a~144d via selector 143 .
【0017】シリアルパラレル変換器144a〜144
dは、各1ビットずつのサンプリングデータSDAT2
をシリアルパラレル変換することにより16ビットずつ
のサンプリングデータにそれぞれ変換して、同変換した
サンプリングデータをセレクタ回路145に出力する。
セレクタ回路145も前記タイミング信号φ0〜φ3によ
り制御されて、シリアルパラレル変換器144a〜14
4dにて順次16ビットに変換されるサンプリングデー
タをラッチ回路146に選択出力する。したがって、ラ
ッチ回路146からは、タイミングこそ異なるが、補間
器130からの時分割チャンネル別の16ビットのサン
プリングデータと同じ形式のサンプリングデータが出力
されることになる。The serial / parallel converters 144a to 144
d is sampling data SDAT 2 of 1 bit each.
Is converted into 16-bit sampling data by serial-parallel conversion, and the converted sampling data is output to the selector circuit 145.
The selector circuit 145 is also controlled by the timing signals .phi.0 to .phi.3 so that the serial / parallel converters 144a to 144a are controlled.
At 4d, the sampling data sequentially converted into 16 bits is selectively output to the latch circuit 146. Therefore, the latch circuit 146 outputs sampling data of the same format as the 16-bit sampling data for each time-division channel from the interpolator 130, although the timing is different.
【0018】ディジタルフィルタ150は、制御レジス
タ回路110から供給される音色制御パラメータに応じ
て、入出力回路140から供給されるサンプリングデー
タにに所定の周波数特性を付与して音量制御回路160
に出力する。音量制御回路160は、制御レジスタ回路
110から供給される音量制御パラメータに応じて、デ
ィジタルフィルタ150から供給されるサンプリングデ
ータの振幅値を制御してチャンネル累算器170に出力
する。チャンネル累算器170は音量制御回路160か
ら供給される各チャンネルのサンプリングデータを累算
して出力する。効果回路180は、制御レジスタ回路1
10から供給される効果制御パラメータに応じて、前記
累算されたサンプリングデータに音楽的効果を付与して
出力する。The digital filter 150 applies a predetermined frequency characteristic to the sampling data supplied from the input / output circuit 140 in accordance with the tone color control parameter supplied from the control register circuit 110 to provide a volume control circuit 160
Output to The volume control circuit 160 controls the amplitude value of the sampling data supplied from the digital filter 150 according to the volume control parameter supplied from the control register circuit 110, and outputs it to the channel accumulator 170. The channel accumulator 170 accumulates and outputs the sampling data of each channel supplied from the volume control circuit 160. The effect circuit 180 includes the control register circuit 1
In accordance with the effect control parameters supplied from 10, a music effect is added to the accumulated sampling data and output.
【0019】一方、制御レジスタ回路110及び入出力
回路140に接続されたオプション回路200は、図6
に示すように、演算回路210、制御回路220及びメ
モリ回路230を備えている。演算回路は入出力回路1
40からのサンプリングデータSDAT1を入力して、
同入力したサンプリングデータSDAT1により表され
た楽音信号波形に付加的な修飾を施すために同サンプリ
ングデータSDAT1 に各種信号処理を施し、同信号処
理の施されたサンプリングデータSDAT2 を入出力回
路140に出力する。この信号処理としては、例えば複
雑なフィルタ処理により楽音信号波形の周波数特性を変
更したり、楽音信号波形に特殊な残響効果、変調効果な
どを付与したりすることが挙げられる。On the other hand, the option circuit 200 connected to the control register circuit 110 and the input / output circuit 140
As shown in (1), an arithmetic circuit 210, a control circuit 220, and a memory circuit 230 are provided. The arithmetic circuit is an input / output circuit 1.
Input the sampling data SDAT 1 from 40,
The sampled data SDAT 1 is subjected to various signal processing in order to perform additional modification on the tone signal waveform represented by the input sampled data SDAT 1 , and the sampled data SDAT 2 subjected to the signal processing is input / output circuit. Output to 140. The signal processing includes, for example, changing the frequency characteristics of the tone signal waveform by a complicated filter process, and adding a special reverberation effect, modulation effect, or the like to the tone signal waveform.
【0020】制御回路220は前記演算回路210にお
ける信号処理の態様を制御するもので、同信号処理のタ
イミング指定のために制御レジスタ回路110からのキ
ーオンパルス列信号KONP1を利用する。なお、キー
オンパルス列信号KONP2はキーオンパルス列信号K
ONP1をサンプリングデータSDAT1に施す信号処理
に応じて所定時間だけ遅延したもので、この遅延は前記
オプション回路200にて信号処理を施された後でディ
ジタルフィルタ150に供給されるサンプリングデータ
SDAT2とキーオンパルス列信号KONP2とを同期さ
せるために行われる。メモリ回路230はROM及びR
AMにより構成されており、ROMは前記信号処理に必
要な制御パラメータを予め記憶しており、RAMは前記
信号処理に必要なサンプリングデータの一時記憶のため
に利用される。The control circuit 220 controls the mode of signal processing in the arithmetic circuit 210, utilizing a key-on pulse train signal KONP 1 from the control register circuit 110 for the timing specification of the signal processing. Note that the key-on pulse train signal KONP 2 is the key-on pulse train signal K
The ONP 1 is delayed by a predetermined time in accordance with the signal processing performed on the sampling data SDAT 1 , and the delay is caused by the sampling data SDAT 2 supplied to the digital filter 150 after being subjected to the signal processing by the option circuit 200. It is performed to synchronize the key-on pulse train signal KONP 2 and. The memory circuit 230 includes a ROM and an R
The RAM is used for temporarily storing sampling data necessary for the signal processing, and the ROM stores control parameters required for the signal processing in advance.
【0021】上記図1のような構成の電子楽器において
は、操作スイッチ装置30が操作された後に鍵盤装置2
0にて演奏が開始されると、マイクロコンピュータ50
の制御の基に、集積回路装置100内のアドレス発生器
120及び補間器130と同集積回路装置100に接続
した波形メモリ60との作用により、操作スイッチ装置
30により指定された音色を有する楽音波形信号を表す
サンプリングデータが鍵盤装置20にて指定された音高
に対応したレートで読出される。そして、このサンプリ
ングデータは入出力回路140のパラレルシリアル変換
器141a〜141dによりシリアルなデータに変換さ
れ、集積回路装置100の外部に出力されてオプション
回路200に供給される。オプション回路200は供給
されたサンプリングデータに周波数特性の変更、効果付
与などの修飾を施して、同修飾を施したサンプリングデ
ータをシリアル形式で集積回路装置100内の入出力回
路140に戻す。入出力回路140内のシリアルパラレ
ル変換器144a〜144dは前記シリアルなサンプリ
ングデータをパラレル形式に戻して、ディジタルフィル
タ150及び音量制御回路160に供給する。In the electronic musical instrument having the structure shown in FIG. 1, the keyboard device 2 is operated after the operation switch device 30 is operated.
When the performance starts at 0, the microcomputer 50
Under the control of the address generator 120 and the interpolator 130 in the integrated circuit device 100 and the waveform memory 60 connected to the integrated circuit device 100, the tone waveform having the tone specified by the operation switch device 30 is generated. Sampling data representing a signal is read out at the keyboard device 20 at a rate corresponding to the designated pitch. The sampling data is converted into serial data by the parallel-serial converters 141 a to 141 d of the input / output circuit 140, output to the outside of the integrated circuit device 100, and supplied to the option circuit 200. The option circuit 200 modifies the supplied sampling data such as a change in frequency characteristics and effects, and returns the modified sampling data to the input / output circuit 140 in the integrated circuit device 100 in a serial format. The serial / parallel converters 144a to 144d in the input / output circuit 140 return the serial sampled data to the parallel form and supply the data to the digital filter 150 and the volume control circuit 160.
【0022】前記パラレル形式に戻されたサンプリング
データはディジタルフィルタ150及び音量制御回路1
60にて操作スイッチ装置30の操作にしたがってその
音色及び音量が制御され、チャンネル累算器170にて
全チャンネルのサンプリングデータが累算されて効果回
路180に供給される。効果回路においては、前記累算
されたサンプリングデータに操作スイッチ装置30の操
作にしたがって音響効果が付与され、同効果の付与され
たサンプリングデータが集積回路装置100から出力さ
れる。集積回路装置100から出力されたサンプリング
データはD/A変換器70にてアナログ信号に変換され
て、サウンドシステム80から同アナログ信号に対応し
た楽音が発音される。The sampling data returned to the parallel format is supplied to the digital filter 150 and the volume control circuit 1.
At 60, the timbre and volume are controlled according to the operation of the operation switch device 30, and the sampling data of all the channels are accumulated at the channel accumulator 170 and supplied to the effect circuit 180. In the effect circuit, an acoustic effect is applied to the accumulated sampling data in accordance with the operation of the operation switch device 30, and the sampling data with the effect is output from the integrated circuit device 100. The sampling data output from the integrated circuit device 100 is converted into an analog signal by the D / A converter 70, and a tone corresponding to the analog signal is generated from the sound system 80.
【0023】このように作動する電子楽器においては、
楽音信号の音色、音量、効果などの特性は、基本的には
集積回路装置100内に設けたアドレス発生器、補間器
130、ディジタルフィルタ150、音量制御回路60
及び効果回路180からなる楽音信号発生回路によって
決定される。そして、オプション回路200がこの基本
的な特性の楽音信号にさらに複雑な周波数特性、音響効
果などの付加的な修飾を施すようになるので、楽音信号
を複雑かつ高品質なものにすることができる。また、こ
のオプション回路200にサンプリングデータが供給さ
れる際には、集積回路装置100内のパラレルシリアル
変換器141a〜141dによりパラレル形式のサンプ
リングデータはシリアル形式のサンプリングデータに変
換され、また逆にオプション回路100から集積回路装
置100内に供給されるシリアル形式のサンプリングデ
ータは同回路装置100内のシリアルパラレル変換器1
44a〜144dにてパラレル形式に変換されるので、
集積回路装置100からサンプリングデータを外部へ出
力するための同装置100に設けるピン数を少なくでき
る。また、制御レジスタ回路110からオプション回路
100へキーオンデータを出力する際にも、パラレルシ
リアル変換器113にて前記キーオンデータを時分割キ
ーオンパルス列信号KONP1 に変換して出力するよう
にしたので、集積回路装置100におけるキーオンデー
タを出力するためのピン数を少なくすることができる。In the electronic musical instrument that operates as described above,
Basically, the characteristics of the tone signal such as tone, volume, and effect are determined by an address generator, an interpolator 130, a digital filter 150, and a volume control circuit 60 provided in the integrated circuit device 100.
And a tone signal generating circuit composed of an effect circuit 180. Since the optional circuit 200 performs additional modification such as more complicated frequency characteristics and sound effects on the tone signal having the basic characteristics, the tone signal can be made complicated and high quality. . When the sampling data is supplied to the option circuit 200, the parallel-format sampling data is converted into the serial-format sampling data by the parallel-serial converters 141a to 141d in the integrated circuit device 100. The sampling data in the serial format supplied from the circuit 100 to the integrated circuit device 100 is transmitted to the serial / parallel converter 1 in the circuit device 100.
Since it is converted to a parallel format at 44a to 144d,
The number of pins provided in the integrated circuit device 100 for outputting sampling data to the outside can be reduced. Further, when outputting the key-on data to an optional circuit 100 from the control register circuit 110 also, since the outputs by converting the key-on data in the parallel-serial converter 113 into a time division key-on pulse train signal KONP 1, integrated The number of pins for outputting key-on data in the circuit device 100 can be reduced.
【0024】次に、本発明に係る楽音信号発生用の集積
回路装置100に外付け回路としてのオプション回路2
00を接続しないで楽音を発生する場合について説明す
る。この場合の電子楽器の構成は図7に示すようにな
る。この場合、オプション回路200が集積回路装置1
00に接続されないととともに、第2基準電圧VSSが
集積回路装置100に対して指示信号LFとして供給さ
れるように配線する。Next, an optional circuit 2 as an external circuit in the integrated circuit device 100 for generating a tone signal according to the present invention.
A case where a tone is generated without connecting 00 is described. The configuration of the electronic musical instrument in this case is as shown in FIG. In this case, the option circuit 200 is the integrated circuit device 1
In addition, wiring is performed such that the second reference voltage VSS is supplied to the integrated circuit device 100 as the instruction signal LF while not being connected to the first reference voltage VSS.
【0025】このように接続したことにより、図3に示
すように、制御レジスタ回路110においてはゲート回
路114が遮断され、セレクタ回路115はパラレルシ
リアル変換器113からのキーオンパルス列信号を出力
する。一方、図4に示すように、入出力回路140にお
いてはゲート回路142が遮断され、セレクタ回路14
3はパラレルシリアル変換器141a〜141dからの
サンプリングデータを選択出力する。その結果、オプシ
ョン回路200における楽音信号の修飾が行われない
で、楽音信号の音色、音量、効果などの特性は集積回路
装置100内に設けたアドレス発生器120、補間器1
30、ディジタルフィルタ150、音量制御回路60及
び効果回路180からなる楽音信号発生回路によって基
本的なものに決定される。With this connection, as shown in FIG. 3, the gate circuit 114 is cut off in the control register circuit 110, and the selector circuit 115 outputs a key-on pulse train signal from the parallel-serial converter 113. On the other hand, as shown in FIG. 4, in the input / output circuit 140, the gate circuit 142 is cut off and the selector circuit 14 is turned off.
Reference numeral 3 selectively outputs sampling data from the parallel-serial converters 141a to 141d. As a result, the tone signal is not modified in the option circuit 200, and the characteristics of the tone signal, such as tone, volume, and effect, are changed by the address generator 120 and the interpolator 1 provided in the integrated circuit device 100.
The tone signal is basically determined by a tone signal generation circuit including the digital filter 30, the digital filter 150, the volume control circuit 60, and the effect circuit 180.
【0026】上記説明からも理解できるとおり、楽音信
号発生用の集積回路装置100に対する外部からの指示
信号LFを第2基準電圧VSSに設定すれば、同集積回
路装置100をオプション回路200を接続しないで利
用できる。また、外部からの指示信号LFを第1基準電
圧VDDに設定すれば、集積回路装置100に対して外
付けのオプション回路200を用いることができる。こ
のように、上記実施例の集積回路装置100によれば、
指示信号LFを外部から設定するという簡単な方法で、
集積回路装置100に対するオプション回路200の外
付けの有無を切り換えできるので、集積回路装置100
を異なる態様で使用しても同集積回路装置100の共通
化を図ることができ、同集積回路装置100の単価を安
くできる。As can be understood from the above description, if the external instruction signal LF for the integrated circuit device 100 for generating a tone signal is set to the second reference voltage VSS, the integrated circuit device 100 is not connected to the option circuit 200. Available at Further, if the instruction signal LF from the outside is set to the first reference voltage VDD, the option circuit 200 external to the integrated circuit device 100 can be used. Thus, according to the integrated circuit device 100 of the above embodiment,
With a simple method of externally setting the instruction signal LF,
Since the presence or absence of the option circuit 200 external to the integrated circuit device 100 can be switched, the integrated circuit device 100
Can be used in common, and the unit price of the integrated circuit device 100 can be reduced.
【0027】また、集積回路装置100にオプション回
路200を接続しない場合には、楽音信号を外部へ出力
するための出力パッド及び外部からの楽音信号を入力す
るための入力パッドが不使用となるために、両パッドを
外部回路に接続するための接続用ピンが不用となる。し
たがって、集積回路装置100を構成するチップを被覆
するためのパッケージのサイズを小さくすることがで
き、このようにすれば音響機器への集積回路装置100
の実装スペースを小さくすることもできる。また、この
とき、制御レジスタ回路110内のゲート回路114を
遮断してパラレルシリアル変換器113からのキーオン
パルス列信号がオプション回路200を接続するための
出力パッドに伝達されないようにするとともに、入出力
回路140内のゲート回路142も遮断してパラレルシ
リアル変換器141a〜141dからのサンプリングデ
ータがオプション回路200を接続するための出力パッ
ドに伝達されないようにしたので、これらの出力パッド
の電位を固定することができて同パッドの電位変動に伴
うノイズの発生を抑制できる。When the optional circuit 200 is not connected to the integrated circuit device 100, an output pad for outputting a tone signal to the outside and an input pad for inputting a tone signal from the outside are not used. In addition, connection pins for connecting both pads to an external circuit are not required. Therefore, the size of the package for covering the chip constituting the integrated circuit device 100 can be reduced, and in this case, the integrated circuit device 100 for audio equipment can be provided.
Mounting space can be reduced. At this time, the gate circuit 114 in the control register circuit 110 is shut off so that the key-on pulse train signal from the parallel-serial converter 113 is not transmitted to the output pad for connecting the option circuit 200, and the input / output circuit Since the gate circuit 142 in the block 140 is also shut off so that the sampling data from the parallel-serial converters 141a to 141d is not transmitted to the output pad for connecting the option circuit 200, the potential of these output pads is fixed. As a result, it is possible to suppress the generation of noise due to the potential fluctuation of the pad.
【0028】なお、上記実施例においては、指示信号L
Fとして外部から第1又は第2基準電圧VDD,VSS
を供給することにより集積回路装置100に外付け回路
としてのオプション回路200を接続して使用したり接
続しないで使用したりしたが、外部の回路から他の信号
と共に、例えばバス10に接続したアドレス線及び制御
線101又はデータ線102を介して指示信号LFを集
積回路装置100内に供給して、同信号LFに基づいて
ゲート回路114,142及びセレクタ回路115,1
43を制御するようにしてもよい。In the above embodiment, the instruction signal L
The first or second reference voltage VDD, VSS from outside as F
The option circuit 200 as an external circuit is connected to the integrated circuit device 100 to be used or not connected to the integrated circuit device 100 by using the external circuit. An instruction signal LF is supplied into the integrated circuit device 100 via the line and control line 101 or the data line 102, and the gate circuits 114 and 142 and the selector circuits 115 and 1 are supplied based on the signal LF.
43 may be controlled.
【0029】また、上記実施例においては波形メモリ6
0に記憶した楽音信号波形を表すサンプリングデータを
読出すことにより楽音信号を形成する楽音信号発生回路
に本発明を適用するようにしたが、本発明は楽音信号路
に入出力回路140を介装すれば足り、同発明は高調波
合成方式、周波数変調方式などの他の方法によって楽音
信号を形成する楽音信号発生回路にも適用できる。ま
た、本発明に係る楽音信号発生用の集積回路装置100
は電子楽器以外のゲーム機器、コンピュータ装置、カラ
オケ装置などの各種音響機器に組み込まれ、同各種音響
装置における楽音の発生のためにも利用できる。In the above embodiment, the waveform memory 6
The present invention is applied to a tone signal generating circuit for forming a tone signal by reading out sampling data representing a tone signal waveform stored in a zero, but the present invention has an input / output circuit 140 interposed in a tone signal path. The present invention can be applied to a tone signal generating circuit that forms a tone signal by another method such as a harmonic synthesis method or a frequency modulation method. Further, the integrated circuit device 100 for generating a tone signal according to the present invention.
The electronic musical instrument is incorporated in various audio equipment such as game equipment, computer equipment, and karaoke equipment other than electronic musical instruments, and can be used for generating musical tones in the various audio equipment.
【図1】 本発明に係る楽音信号発生用の集積回路装置
をオプション回路を用いた状態で適用した電子楽器の全
体を示す概略ブロック図である。FIG. 1 is a schematic block diagram showing an entire electronic musical instrument to which an integrated circuit device for generating a tone signal according to the present invention is applied in a state where an optional circuit is used.
【図2】 図1の集積回路装置の詳細を示すブロック図
である。FIG. 2 is a block diagram showing details of the integrated circuit device of FIG. 1;
【図3】 図2の制御レジスタ回路の詳細を示すブロッ
クである。FIG. 3 is a block diagram showing details of a control register circuit of FIG. 2;
【図4】 図2の入出力回路の詳細を示すブロック図で
ある。FIG. 4 is a block diagram showing details of an input / output circuit of FIG. 2;
【図5】 入出力回路の作動を説明するためのタイムチ
ャートである。FIG. 5 is a time chart for explaining the operation of the input / output circuit.
【図6】 図1及び図2のオプション回路の詳細を示す
ブロック図である。FIG. 6 is a block diagram showing details of an option circuit shown in FIGS. 1 and 2;
【図7】 本発明に係る楽音信号発生用の集積回路装置
をオプション回路を用いない状態で適用した電子楽器の
全体を示す概略ブロック図である。FIG. 7 is a schematic block diagram showing an entire electronic musical instrument to which the integrated circuit device for generating a musical tone signal according to the present invention is applied without using an optional circuit.
10…バス、20…鍵盤装置、30…操作スイッチ装
置、50…マイクロコンピュータ、60…波形メモリ、
80…サウンドシステム、100…楽音信号発生用の集
積回路装置、110…制御レジスタ回路、120…アド
レス発生器、130…補間回路、140…入出力回路、
150…ディジタルフィルタ、160…音量制御回路、
170…チャンネル累算器、180…効果回路、200
…オプション回路。10 bus, 20 keyboard device, 30 operation switch device, 50 microcomputer, 60 waveform memory,
80: sound system, 100: integrated circuit device for generating tone signals, 110: control register circuit, 120: address generator, 130: interpolation circuit, 140: input / output circuit,
150: Digital filter, 160: Volume control circuit,
170: channel accumulator, 180: effect circuit, 200
... optional circuits.
Claims (3)
生回路を内蔵した楽音信号発生用の集積回路装置におい
て、前記楽音信号発生回路内の楽音信号経路中に第1入
出力回路を介装してなり、同第1入出力回路が前記集積
回路装置の外部からの指示信号により選択的に動作し
て、前段から供給された楽音信号を前記集積回路装置の
外部へ出力するとともに同外部から楽音信号を入力して
後段に供給し、または前記外部への楽音信号の出力及び
前記外部からの楽音信号の入力を遮断するとともに前段
から供給された楽音信号を直接後段に供給するようにし
たことを特徴とする楽音信号発生用の集積回路装置。An integrated circuit device for generating a tone signal having a tone signal generating circuit for forming and outputting a tone signal, wherein a first input / output circuit is interposed in a tone signal path in the tone signal generating circuit. The first input / output circuit selectively operates according to an instruction signal from the outside of the integrated circuit device to output a tone signal supplied from a preceding stage to the outside of the integrated circuit device. A tone signal is input and supplied to the subsequent stage, or output of the tone signal to the outside and
An integrated circuit device for generating a tone signal, wherein the input of the tone signal from the outside is cut off and the tone signal supplied from the preceding stage is directly supplied to the subsequent stage.
の集積回路装置において、 鍵の押鍵状態を表すキーオン
パルス列信号の経路中に第2入出力回路を介装し てなり、同第2入出力回路が前記集積回路装置の外部か
らの指示信号により選択的に動作して、前段から供給さ
れたキーオンパルス列信号を前記集積回路装置の外部へ
出力するとともに同外部からキーオンパルス列信号を入
力して後段に供給し、または前段から供給されたキーオ
ンパルス列信号を直接後段に供給するようにしたことを
特徴とする楽音信号発生用の集積回路装置。 2. A tone signal generating apparatus according to claim 1,
Key on the integrated circuit device of
A second input / output circuit is interposed in the path of the pulse train signal, and the second input / output circuit is external to the integrated circuit device.
Selective operation according to these instruction signals, supplied from the previous stage
To the outside of the integrated circuit device
And a key-on pulse train signal from the outside.
Key to supply to the subsequent stage or
That the impulse train signal is supplied directly to the subsequent stage.
An integrated circuit device for generating a tone signal.
の集積回路装置において、 前記外部からのキーオンパルス列信号は前記外部からの
楽音信号に同期したものである楽音信号発生用の集積回
路装置。 3. A tone signal generating apparatus according to claim 2,
In the integrated circuit device of the above, the external key-on pulse train signal is
An integrated circuit for generating a tone signal synchronized with the tone signal
Road equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326217A JP3003530B2 (en) | 1994-12-27 | 1994-12-27 | Integrated circuit device for generating tone signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326217A JP3003530B2 (en) | 1994-12-27 | 1994-12-27 | Integrated circuit device for generating tone signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08185161A JPH08185161A (en) | 1996-07-16 |
| JP3003530B2 true JP3003530B2 (en) | 2000-01-31 |
Family
ID=18185304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6326217A Expired - Fee Related JP3003530B2 (en) | 1994-12-27 | 1994-12-27 | Integrated circuit device for generating tone signals |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003530B2 (en) |
-
1994
- 1994-12-27 JP JP6326217A patent/JP3003530B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08185161A (en) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3003530B2 (en) | Integrated circuit device for generating tone signals | |
| JPH07121181A (en) | Voice information processing device | |
| JPS5840199B2 (en) | Denshigatsuki | |
| JP3060920B2 (en) | Digital signal processor | |
| US6972362B2 (en) | Method and device for generating electronic sounds and portable apparatus utilizing such device and method | |
| JP3472334B2 (en) | Electronic music box | |
| JPS5921038B2 (en) | electronic musical instruments | |
| JP3552265B2 (en) | Sound source device and audio signal forming method | |
| JP2003050582A (en) | Musical sound signal processing device | |
| JPH0468632B2 (en) | ||
| JP3334483B2 (en) | Waveform memory type tone generator that can input external waveform | |
| JPS6223873B2 (en) | ||
| JP2560276B2 (en) | Digital effect device | |
| US5817964A (en) | Electronic musical instrument and method for storing a plurality of waveform sampling data at a single address | |
| JP7159583B2 (en) | Musical sound generating device, musical sound generating method, musical sound generating program, and electronic musical instrument | |
| JP3481669B2 (en) | Electronic music box and its driving device | |
| JPH02125297A (en) | Digital sound signal generating device | |
| KR850002188Y1 (en) | Rhythm Generator | |
| JP3213397B2 (en) | Sound effect adding device | |
| JP2933210B2 (en) | Electronic musical instrument | |
| JPH03174592A (en) | Sound source circuit of electronic musical instrument | |
| JP3835573B2 (en) | Electronic musical instruments | |
| JPH0754431B2 (en) | Effect device | |
| JPH0284697A (en) | Sound source device for electronic musical instrument | |
| JPH0468633B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |