Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3008522B2 - Dry etching method - Google Patents
[go: Go Back, main page]

JP3008522B2 - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP3008522B2
JP3008522B2 JP3055520A JP5552091A JP3008522B2 JP 3008522 B2 JP3008522 B2 JP 3008522B2 JP 3055520 A JP3055520 A JP 3055520A JP 5552091 A JP5552091 A JP 5552091A JP 3008522 B2 JP3008522 B2 JP 3008522B2
Authority
JP
Japan
Prior art keywords
etching
layer
wafer
barrier metal
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3055520A
Other languages
Japanese (ja)
Other versions
JPH04273435A (en
Inventor
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3055520A priority Critical patent/JP3008522B2/en
Publication of JPH04273435A publication Critical patent/JPH04273435A/en
Application granted granted Critical
Publication of JP3008522B2 publication Critical patent/JP3008522B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造分野等
において銅(Cu)系材料層のエッチングに適用される
ドライエッチング方法に関し、特にバリヤメタルとCu
系材料層とが積層されてなる多層膜の異方性エッチング
を可能とする方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method applied to the etching of a copper (Cu) -based material layer in the field of manufacturing semiconductor devices and the like, and more particularly to a barrier metal and Cu etching method.
The present invention relates to a method for enabling anisotropic etching of a multilayer film formed by stacking a base material layer.

【0002】[0002]

【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進むに伴
い、金属配線のデザイン・ルールもサブミクロンさらに
はクォーターミクロンに微細化されようとしている。従
来、半導体装置における金属配線はアルミニウム(A
l)系材料によるものが主流である。しかし、Al系の
金属配線ではデザイン・ルールが0.5μmよりも微細
になるとエレクトロマイグレーション等により配線の信
頼性が劣化する上に、抵抗値を低く維持する必要からア
スペクト比が1〜2と大きくなり、その後の絶縁膜形成
や平坦化等の一連のプロセスが実施困難となる。かかる
背景から、Cu系の金属材料による配線形成が注目され
ている。Cuはエレクトロマイグレーション耐性が高い
上、電気抵抗率が約1.4μΩcmと低く、Alの半分
程度に過ぎない。したがって信頼性を損なうことなく金
属配線層を薄膜化することが可能となり、アスペクト比
も軽減される。
2. Description of the Related Art As semiconductor devices have become more highly integrated and higher in performance as seen in recent VLSIs and ULSIs, the design rules of metal wirings have been reduced to sub-microns and even quarter-microns. I have. Conventionally, metal wiring in a semiconductor device is made of aluminum (A).
l) The mainstream is based on system materials. However, in the case of Al-based metal wiring, if the design rule becomes finer than 0.5 μm, the reliability of the wiring deteriorates due to electromigration and the like, and the aspect ratio becomes as large as 1-2 because the resistance value must be kept low. This makes it difficult to perform a series of subsequent processes such as formation of an insulating film and planarization. From such a background, formation of wiring using a Cu-based metal material has attracted attention. Cu has a high electromigration resistance and a low electrical resistivity of about 1.4 μΩcm, which is only about half that of Al. Therefore, it is possible to reduce the thickness of the metal wiring layer without impairing reliability, and the aspect ratio is reduced.

【0003】しかし、銅Cu系材料層のエッチングにつ
いてはまだその可能性が研究レベルで模索されている段
階であり、実用化を目指す前には技術的に解決すべき課
題が多い。たとえば、CuはAl系材料や高融点金属材
料等の他の配線材料と異なり、ハロゲン系ガスではエッ
チングされにくい。これは、反応生成物である銅ハロゲ
ン化物の室温付近における蒸気圧が極めて低いからであ
る。たとえば、CuClおよびCuCl2 は融点でみて
もそれぞれ430℃および620℃であり、被エッチン
グ基板(ウェハ)を高温に加熱して蒸気圧を高めない限
り反応生成物の速やかな揮発除去は望めない。
However, the possibility of etching a Cu-Cu-based material layer is still being explored at the research level, and there are many technical issues to be solved before practical application is aimed at. For example, Cu is unlikely to be etched by a halogen-based gas unlike other wiring materials such as an Al-based material and a high-melting-point metal material. This is because the vapor pressure of the reaction product copper halide at around room temperature is extremely low. For example, CuCl and CuCl 2 have a melting point of 430 ° C. and 620 ° C., respectively, and rapid volatilization and removal of reaction products cannot be expected unless the substrate to be etched (wafer) is heated to a high temperature to increase the vapor pressure.

【0004】そこで従来、塩化物の形でCuを除去する
エッチング・プロセスでは、ウェハの温度がおおよそ2
00〜400℃に設定されている。たとえば、ジャパニ
ーズ・ジャーナル・オブ・アプライド・フィジックス
(JapaneseJournal of Appli
ed Physics)第28巻6号L1070〜L1
072ページ(1989年)に報告されている技術で
は、ウェハを250℃付近に加熱しながらSiCl4
2 との混合ガスによりCu薄膜の反応性イオンエッチ
ングが行われている。
[0004] Conventionally, in an etching process for removing Cu in the form of chloride, the temperature of the wafer is about 2 ° C.
It is set at 00 to 400 ° C. For example, the Japanese Journal of Applied Physics (Japanese Journal of Applied Physics)
ed Physics) Vol. 28 No. 6 L1070-L1
In the technique reported on page 072 (1989), reactive ion etching of a Cu thin film is performed by a mixed gas of SiCl 4 and N 2 while heating a wafer to around 250 ° C.

【0005】ところで、Cuは単結晶シリコンや多結晶
シリコン等のシリコン(Si)系材料と合金化反応を起
こすため、実用レベルではAl配線の場合と同様、バリ
ヤメタルと積層された多層膜構造として使用されるもの
と考えられる。このバリヤメタルは、通常、遷移金属ま
たはその窒化物,炭化物,酸窒化物,ホウ化物等の遷移
金属化合物の他、高融点金属シリサイド、合金等で形成
される。また、その構成も単層のみならず、複数の種類
の膜が組み合わせられる場合も多い。
Since Cu causes an alloying reaction with silicon (Si) -based materials such as single crystal silicon and polycrystalline silicon, it is used as a multilayer film structure laminated with a barrier metal at the practical level, similarly to the case of Al wiring. It is thought that it is done. The barrier metal is usually formed of a transition metal or a transition metal compound such as a nitride, carbide, oxynitride or boride thereof, as well as a refractory metal silicide, an alloy or the like. Further, the structure is not limited to a single layer, and a plurality of types of films are often combined.

【0006】たとえば、基板側から金属配線層側へ向け
て順にTi層とTiN層とが積層されてなる2層構造の
バリヤメタル(Ti/TiN系)はその代表例である。
Ti層は酸素に対して高い親和力を有するため不純物拡
散層の表面に形成されている自然酸化膜を還元する作用
があり、低抵抗のオーミック・コンタクトを安定に達成
する観点からは優れたコンタクト材料である。しかし、
単独では十分なバリヤ性を持たない。一方のTiN層
は、熱力学的にSiに対して安定でありTi層よりはバ
リヤ性は高いが、特にp型Siに対するコンタクト抵抗
が高く、単独では低抵抗なオーミック・コンタクトを形
成することは困難である。そこで、Ti層とTiN層を
順次積層して、両層の長所を活かしているわけである。
For example, a barrier metal (Ti / TiN-based) having a two-layer structure in which a Ti layer and a TiN layer are sequentially stacked from the substrate side to the metal wiring layer side is a typical example.
Since the Ti layer has a high affinity for oxygen, it has a function of reducing a natural oxide film formed on the surface of the impurity diffusion layer, and is an excellent contact material from the viewpoint of stably achieving a low-resistance ohmic contact. It is. But,
Alone does not have sufficient barrier properties. On the other hand, the TiN layer is thermodynamically stable with respect to Si and has a higher barrier property than the Ti layer. However, in particular, the contact resistance with respect to p-type Si is high. Have difficulty. Therefore, a Ti layer and a TiN layer are sequentially laminated to take advantage of both layers.

【0007】さらに近年では、上記TiN層のバリヤ性
をより一層向上させるための対策として、TiN層の成
膜時に酸素を導入することにより該TiN層の粒界に酸
素を偏析させたTiON層も提案されている。これは、
速い拡散経路となる粒界を不活性化することにより金属
配線材料の粒界拡散を抑制する手法である。
In recent years, as a measure for further improving the barrier properties of the TiN layer, a TiON layer in which oxygen is segregated at the grain boundaries of the TiN layer by introducing oxygen during the formation of the TiN layer is also known. Proposed. this is,
This is a method of suppressing the grain boundary diffusion of the metal wiring material by inactivating the grain boundaries that serve as fast diffusion paths.

【0008】[0008]

【発明が解決しようとする課題】ところで、Cu系材料
層のエッチングは上述のようにウェハを加熱しながら行
うことが必要であるが、該Cu系材料層がTi/TiO
N系のようなバリヤメタル上に積層されている場合、同
じ加熱条件でバリヤメタルのエッチングを行うと該バリ
ヤメタルにアンダカットが入るという問題が生ずる。し
たがって、このような多層膜を高異方性をもってエッチ
ングするためには、従来のドライエッチング方法に何ら
かの改良を加えることが必要となる。そこで本発明は、
バリヤメタルとCu系材料層とが積層されてなる多層膜
のドライエッチングにおいて高異方性を達成することを
目的とする。
The etching of the Cu-based material layer needs to be performed while heating the wafer as described above.
In the case where the barrier metal is laminated on an N-based barrier metal, if the barrier metal is etched under the same heating condition, a problem occurs that the barrier metal is undercut. Therefore, in order to etch such a multilayer film with high anisotropy, it is necessary to add some improvement to the conventional dry etching method. Therefore, the present invention
An object is to achieve high anisotropy in dry etching of a multilayer film in which a barrier metal and a Cu-based material layer are laminated.

【0009】[0009]

【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
であり、基板上にバリヤメタルとCu系材料層とが順次
積層されてなる多層膜をエッチングする方法であって、
前記バリヤメタルのエッチング時における前記基板の加
熱温度を、前記Cu系材料層のエッチング時における前
記基板の加熱温度よりも低く設定することを特徴とする
ものである。
SUMMARY OF THE INVENTION A dry etching method according to the present invention is proposed to achieve the above-mentioned object, and is a multilayer film comprising a substrate and a barrier metal and a Cu-based material layer sequentially laminated. A method of etching
The heating temperature of the substrate during the etching of the barrier metal is set lower than the heating temperature of the substrate during the etching of the Cu-based material layer.

【0010】[0010]

【作用】本発明者は上述の目的を達成するために検討を
行った結果、Cu系材料層とバリヤメタルのエッチング
過程では、反応生成物の蒸気圧が大きく異なっている点
に着目した。たとえば、エッチング・ガスとして塩素系
ガスを使用した場合、反応生成物であるTiCl4 の沸
点は136℃と低いが、塩化銅は、融点ですらTiCl
4 の沸点よりも遙かに高い。したがって、塩化銅を揮発
させるに必要な基板の加熱温度を維持したままバリヤメ
タルのエッチングを行うと、TiCl4 の蒸気圧が大き
くなり過ぎ、バリヤメタルのエッチング反応が過度に促
進されてアンダカットが生ずるのである。そこで、本発
明では上述の知見にもとづき、バリヤメタルのエッチン
グ時にはCu系材料層のエッチング時と比べて基板の加
熱温度を下げる。つまり、多層膜のエッチング工程を2
段階に分け、それぞれの材料層から生成し得る反応生成
物の蒸気圧に見合った温度で基板の加熱を行うことによ
り、異方性加工が実現できる。
The present inventor has studied to achieve the above-mentioned object, and as a result, has noticed that the vapor pressure of the reaction product is greatly different in the etching process of the Cu-based material layer and the barrier metal. For example, when a chlorine-based gas is used as an etching gas, the reaction product, TiCl 4 , has a low boiling point of 136 ° C.
It is much higher than the boiling point of 4 . Therefore, if the barrier metal is etched while maintaining the substrate heating temperature required for volatilizing copper chloride, the vapor pressure of TiCl 4 becomes too large, and the barrier metal etching reaction is excessively promoted, resulting in undercut. is there. Therefore, in the present invention, based on the above-described findings, the heating temperature of the substrate is reduced during the etching of the barrier metal as compared with the etching of the Cu-based material layer. That is, the etching process of the multilayer film is performed in two steps.
The anisotropic processing can be realized by heating the substrate at a temperature corresponding to the vapor pressure of the reaction product that can be generated from each of the material layers, divided into stages.

【0011】[0011]

【実施例】以下、本発明の好適な実施例について、図面
を参照しながら説明する。まず、エッチング・プロセス
の説明に入る前に、本発明において使用されるエッチン
グ装置の一構成例について図2を参照しながら説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. First, before starting the description of the etching process, a configuration example of an etching apparatus used in the present invention will be described with reference to FIG.

【0012】このエッチング装置は、相対的に高い基板
加熱温度にてCu系材料層のエッチングを行う第1のエ
ッチング・チャンバ11と、相対的に低い基板加熱温度
にてバリヤメタルのエッチングを行う第2のエッチング
・チャンバ21とが第2のゲートバルブ34を介して接
続され、両チャンバ11,21間で被エッチング基板
(ウェハ)19が真空搬送されるようになされたもので
ある。
This etching apparatus comprises a first etching chamber 11 for etching a Cu-based material layer at a relatively high substrate heating temperature and a second etching chamber for etching a barrier metal at a relatively low substrate heating temperature. The etching chamber 21 is connected via a second gate valve 34 so that the substrate to be etched (wafer) 19 is vacuum-transported between the two chambers 11 and 21.

【0013】上記第1のエッチング・チャンバ11は、
平行平板型RIE(反応性イオン・エッチング)の構成
にもとづくものであり、対向配置された上部電極12と
第1のウェハ載置電極13との間にRF電界を印加し、
放電により生成されるプラズマを用い、ウェハ19に対
して所定の処理を行うようになされたものである。この
第1のエッチング・チャンバ11の天井部には、処理に
必要なガスを図中矢印B1 方向から供給するためのガス
供給管15が開口している。また、第1のエッチング・
チャンバ11の底面には、処理に伴って発生する反応生
成物やパーティクル等を除去するために系内のガスを図
中矢印A1 方向に排気するための排気口16が開口され
ている。上記第1のウェハ載置電極13にはヒータ14
が内蔵されており、その上に載置されるウェハ19を加
熱可能となされている。さらに、上記第1のウェハ載置
電極13には直流成分を遮断するためのブロッキング・
コンデンサ17を介してRF電源18が接続され、カソ
ード・カップリング型の構成とされている。
The first etching chamber 11 includes:
It is based on the structure of parallel plate type RIE (reactive ion etching), and applies an RF electric field between the upper electrode 12 and the first wafer mounting electrode 13 which are arranged to face each other.
A predetermined process is performed on the wafer 19 using the plasma generated by the discharge. This ceiling portion of the first etch chamber 11, a gas supply pipe 15 for supplying the gas required for the processing from the arrow in the drawing B 1 direction is opened. Also, the first etching
The bottom of the chamber 11, an exhaust port 16 for exhausting the gas in the system in FIG arrow A 1 direction in order to remove the reaction products and particles and the like generated due to processing are opened. The first wafer mounting electrode 13 is provided with a heater 14.
Is built in, and the wafer 19 placed thereon can be heated. Further, the first wafer mounting electrode 13 is provided with a blocking device for blocking a DC component.
An RF power supply 18 is connected via a capacitor 17, and has a cathode coupling type configuration.

【0014】一方、上記第1のエッチング・チャンバ1
1に第2のゲート・バルブ34を介して接続される上記
第2のエッチング・チャンバ21も、同様に平行平板型
RIE(反応性イオン・エッチング)の構成にもとづく
ものであり、内部には上部電極22と第2のウェハ載置
電極23とが対向配置されている。この第2のエッチン
グ・チャンバ21の天井部には、処理に必要なガスを図
中矢印B2 方向から供給するためのガス供給管25が開
口している。また、第2のエッチング・チャンバ21の
底面には、系内のガスを図中矢印A2 方向に排気するた
めの排気口26が開口されている。上記第2のウェハ載
置電極23には冷却水管24が内蔵されており、図示さ
れない温調機等から冷却水を図中C1 ,C2 方向に循環
させることにより、その上に載置されるウェハ19を冷
却可能となされている。上記第2のウェハ載置電極23
には直流成分を遮断するためのブロッキング・コンデン
サ27を介してRF電源28が接続され、同様にカソー
ド・カップリング型の構成とされている。
On the other hand, the first etching chamber 1
The second etching chamber 21, which is connected to the first through a second gate valve 34, is also based on a parallel plate type RIE (reactive ion etching), and has an upper part inside. The electrode 22 and the second wafer mounting electrode 23 are arranged to face each other. This ceiling portion of the second etching chamber 21, a gas supply pipe 25 for supplying the gas required for the process from FIG arrow B 2 direction are opened. Further, on the bottom surface of the second etching chamber 21, an exhaust port 26 for exhausting the gas in the system in FIG arrow A 2 direction is opened. Above the second wafer setting electrode 23 are self-contained cooling water pipe 24, by circulating cooling water C 1, C 2 direction in FIG from temperature controller (not shown) or the like is placed thereon Wafer 19 can be cooled. The second wafer mounting electrode 23
Is connected to an RF power supply 28 via a blocking capacitor 27 for blocking a DC component, and has a cathode coupling type configuration.

【0015】上記第1のエッチング・チャンバ11の前
段には、複数のウェハ19を一括して収納するロード用
カセット32と図示されないウェハ搬送機構等を備えた
ロード室31が第1のゲート・バルブ33を介して接続
されている。また、上記第2のエッチング・チャンバ2
1の後段には、複数のウェハ19を一括して収納するア
ンロード用カセット37と図示されないウェハ搬送機構
等を備えたアンロード室36が第3のゲート・バルブ3
5を介して接続されている。かかる装置構成によれば、
ウェハ19をロード室31から第1のエッチング・チャ
ンバ11へ搬入して高温プロセスを行い、続いて第2の
エッチング・チャンバへ搬入して低温プロセスを行い、
アンロード室36へ搬出するという一連の操作を、途中
でウェハ19を大気開放することなく連続的に行うこと
ができる。以下の実施例では、上記エッチング装置を使
用した実際のプロセス例について説明する。
In front of the first etching chamber 11, a load cassette 32 for collectively storing a plurality of wafers 19 and a load chamber 31 provided with a wafer transfer mechanism (not shown) are provided with a first gate valve. 33. Further, the second etching chamber 2
After the first gate valve 3, an unloading cassette 37 for collectively storing a plurality of wafers 19 and an unloading chamber 36 having a wafer transfer mechanism (not shown) are provided.
5 are connected. According to such a device configuration,
The wafer 19 is loaded from the load chamber 31 into the first etching chamber 11 to perform a high-temperature process, and then loaded into the second etching chamber to perform a low-temperature process.
A series of operations of unloading the wafer 19 to the unload chamber 36 can be performed continuously without exposing the wafer 19 to the atmosphere in the middle. In the following embodiments, an example of an actual process using the above etching apparatus will be described.

【0016】実施例1 本実施例は、Cu層のエッチング工程とTi/TiON
系の2層構造バリヤメタルのエッチング工程とで使用す
るエッチング・ガスを共にBCl3 /Cl2 混合ガスと
し、後者の工程において基板の加熱温度を低下させた例
である。このプロセスを、図1(a)ないし(c)を参
照しながら説明する。
Embodiment 1 In this embodiment, a Cu layer etching step and a Ti / TiON
In this example, the etching gas used in the step of etching the barrier metal having a two-layer structure is a mixed gas of BCl 3 / Cl 2, and the heating temperature of the substrate is lowered in the latter step. This process will be described with reference to FIGS.

【0017】まず、図1(a)に示されるように、酸化
シリコンからなる層間絶縁膜1上にたとえばスパッタリ
ングに厚さ約300ÅのTi層2、および厚さ約100
0ÅのTiON層3を順次積層してバリヤメタル4を形
成し、続いてCu層5を約4000Åの厚さに形成し、
さらに耐熱性のエッチング・マスク6を選択的に形成し
た。ここでは、上記エッチング・マスク6としてプラズ
マCVD法により形成されたSiN膜をレジスト・マス
クを介してCF4 /O2 系混合ガスによりパターニング
したものを使用したが、CVDやSOG塗布等により形
成された酸化シリコン系のマスクを使用しても良い。
First, as shown in FIG. 1A, a Ti layer 2 having a thickness of about 300.degree.
Forming a barrier metal 4 by successively laminating 0 ° TiON layers 3 and subsequently forming a Cu layer 5 to a thickness of about 4000 °;
Further, a heat-resistant etching mask 6 was selectively formed. Here, the etching mask 6 is formed by patterning a SiN film formed by a plasma CVD method with a CF 4 / O 2 -based mixed gas through a resist mask, but is formed by CVD, SOG coating or the like. Alternatively, a silicon oxide-based mask may be used.

【0018】次に、上述の基体をウェハ19として上記
第1のエッチング・チャンバ11内の第1のウェハ載置
電極13上にセットし、ヒータ14を用いて該ウェハ1
9を約300℃に加熱した。この状態で、一例としてB
Cl3 流量20SCCM,Cl2 流量30SCCM,ガ
ス圧6.7Pa(50mTorr),RFパワー密度
0.45W/cm2 (13.56MHz)の条件でCu
層5のエッチングを行った。この条件では、Cu層5の
表面においてCuClx が生成し、これがCl+ ,Cl
2 + ,B+ ,BClx + 等のイオンによりスパッタリン
グされる形でエッチングが進行した。また、エッチング
・ガスに添加されているBCl3 は還元性を有し、Cu
層5表面に形成されている自然酸化膜を純Cuに還元し
てエッチングを速やかに進行させる作用を有する。この
結果、図1(b)に示されるように、異方性形状を有す
るCu電極層5aが形成された。
Next, the above substrate is set as a wafer 19 on the first wafer mounting electrode 13 in the first etching chamber 11, and the wafer 1 is
9 was heated to about 300 ° C. In this state, as an example, B
Cu under the conditions of a Cl 3 flow rate of 20 SCCM, a Cl 2 flow rate of 30 SCCM, a gas pressure of 6.7 Pa (50 mTorr), and an RF power density of 0.45 W / cm 2 (13.56 MHz).
Layer 5 was etched. Under this condition, CuCl x is generated on the surface of the Cu layer 5, and this is Cl + , Cl
Etching proceeded in a form sputtered by ions such as 2 + , B + , and BCl x + . BCl 3 added to the etching gas has a reducing property,
It has the function of reducing the natural oxide film formed on the surface of the layer 5 to pure Cu and promptly progressing the etching. As a result, as shown in FIG. 1B, a Cu electrode layer 5a having an anisotropic shape was formed.

【0019】ここで、上記エッチングはウェハ19面の
少なくとも一部において下地のTiON層3が露出し始
めた時点で終了させる必要がある。この場合の終点判定
は、たとえば本発明者が先に特願平2−415023号
明細書において提案した方法にしたがって行い、CuC
lの分子スペクトルの中で比較的容易に観測できる6本
のピーク位置、すなわち526nm,488nm,48
5nm,435nm,433nm,および402nmに
おいて発光強度が減少し始めた時点をもって判定した。
あるいは、終点を塩化チタンの発光に由来するピーク強
度が増大し始める時点をもって判定することもできる。
この方法は、やはり本発明者が先に特願平2−2223
96号明細書に提案しており、ピークの現れる波長域は
410〜420nmである。
Here, the above-mentioned etching needs to be completed when the underlying TiON layer 3 starts to be exposed on at least a part of the wafer 19 surface. The end point determination in this case is performed, for example, according to the method proposed by the present inventor in the specification of Japanese Patent Application No. 2-415023.
The positions of six peaks that can be observed relatively easily in the molecular spectrum of 1 are: 526 nm, 488 nm, 48
Judgment was made when the emission intensity started to decrease at 5 nm, 435 nm, 433 nm, and 402 nm.
Alternatively, the end point can be determined based on the point in time when the peak intensity derived from the emission of titanium chloride starts to increase.
This method is also disclosed in Japanese Patent Application No. Hei.
No. 96, the wavelength range where the peak appears is 410 to 420 nm.

【0020】次に、上記ウェハ19を第2のゲート・バ
ルブ34を介して第2のエッチング・チャンバ21へ搬
送して第2のウェハ載置電極23上にセットし、冷却水
管24に温調水を循環させることにより該ウェハ19を
約40℃に冷却した。ウェハ温度以外は上述のCu層5
のエッチング時と同じ条件にてバリヤメタル4のエッチ
ングを行った。この条件では、TiON層3もしくはT
i層2の表面において生成したTiClx がCl+ ,C
2 + ,B+ ,BClx + 等のイオンによりスパッタリ
ングされる形でエッチングが進行した。この結果、図1
(c)に示されるように、両層2,3はそれぞれ良好な
異方性形状を有するTiパターン2aおよびTiONパ
ターン3aとなり、アンダカット等の形状異常を生ずる
ことなくバリヤメタル・パターン4aが形成された。
Next, the wafer 19 is transported to the second etching chamber 21 via the second gate valve 34 and set on the second wafer mounting electrode 23, and the temperature of the wafer 19 is adjusted to the cooling water pipe 24. The wafer 19 was cooled to about 40 ° C. by circulating water. Other than the wafer temperature, the above-mentioned Cu layer 5
The etching of the barrier metal 4 was performed under the same conditions as those used in the etching. Under this condition, the TiON layer 3 or T
TiCl x generated on the surface of the i-layer 2 becomes Cl + , C
Etching proceeded in the form of being sputtered by ions such as l 2 + , B + , and BCl x + . As a result, FIG.
As shown in (c), both layers 2 and 3 become Ti pattern 2a and TiON pattern 3a having good anisotropic shapes, respectively, and barrier metal pattern 4a is formed without causing abnormal shapes such as undercut. Was.

【0021】実施例2 本実施例は、Cu層のエッチングはNO2 ガス、バリヤ
メタルのエッチングはBCl3 /Cl2 混合ガスを用い
てそれぞれ行い、後者の工程において基板の加熱温度を
低下させた例である。エッチング・サンプルとしたウェ
ハは、実施例1で使用したものと同じである。
Embodiment 2 In this embodiment, the etching of the Cu layer is performed using NO 2 gas and the etching of the barrier metal is performed using BCl 3 / Cl 2 mixed gas, and the heating temperature of the substrate is reduced in the latter step. It is. The wafer used as the etching sample is the same as that used in Example 1.

【0022】まず、前述の図1(a)に示されるウェハ
19を上記第1のエッチング・チャンバ11内の第1の
ウェハ載置電極13上にセットし、ヒータ14を用いて
該ウェハ19を約150℃に加熱した。この状態で、一
例としてNO2 流量50SCCM,ガス圧6.7Pa
(50mTorr),RFパワー密度0.45W/cm
2 (13.56MHz)の条件でCu層5のエッチング
を行った。このNO2 を使用するCu系材料層のエッチ
ングは、本発明者が先に特願平2−97245号明細書
において提案したものであり、ウェハの加熱温度が20
0℃以下であってもCuを硝酸銅Cu(NO32 の形
で効率的に昇華除去させることができる。この方法に
は、ハロゲン系の活性種が存在しないためにマスク・パ
ターンや下地である層間絶縁膜に対する選択比が大きく
とれ、またウェハの加熱が比較的低温で行われるために
酸化銅の生成も少なくなるという利点がある。このエッ
チングの結果、図1(b)に示されるように、異方性形
状を有するCu電極層5aが形成された。NO2 はバリ
ヤメタル4をほとんどエッチングしないので、TiON
層3の表面が露出した時点でエッチングは終了した。
First, the wafer 19 shown in FIG. 1A is set on the first wafer mounting electrode 13 in the first etching chamber 11, and the wafer 19 is Heated to about 150 ° C. In this state, as an example, the NO 2 flow rate is 50 SCCM, and the gas pressure is 6.7 Pa.
(50 mTorr), RF power density 0.45 W / cm
The etching of the Cu layer 5 was performed under the condition of 2 (13.56 MHz). The etching of the Cu-based material layer using NO 2 was previously proposed by the present inventor in Japanese Patent Application No. 2-97245.
Even at 0 ° C. or lower, Cu can be efficiently sublimated and removed in the form of copper nitrate Cu (NO 3 ) 2 . In this method, since there is no halogen-based active species, a large selectivity can be obtained with respect to a mask pattern or an interlayer insulating film as a base. In addition, since a wafer is heated at a relatively low temperature, generation of copper oxide is also reduced. There is an advantage that it becomes less. As a result of this etching, a Cu electrode layer 5a having an anisotropic shape was formed as shown in FIG. Since NO 2 hardly etches the barrier metal 4, TiON
The etching was completed when the surface of the layer 3 was exposed.

【0023】次に、上記ウェハ19を第2のゲート・バ
ルブ34を介して第2のエッチング・チャンバ21へ搬
送して第2のウェハ載置電極23上にセットし、冷却水
管24に温調水を循環させることにより該ウェハ19を
約40℃に冷却した。この状態で、一例としてBCl3
流量20SCCM,Cl2流量30SCCM,ガス圧4
Pa(30mTorr),RFパワー密度0.45W/
cm2 の条件にてバリヤメタル4のエッチングを行っ
た。この結果、図1(c)に示されるように、アンダカ
ット等の形状異常を生ずることなくバリヤメタル・パタ
ーン4aが形成された。
Next, the wafer 19 is conveyed to the second etching chamber 21 via the second gate valve 34, set on the second wafer mounting electrode 23, and temperature-controlled to the cooling water pipe 24. The wafer 19 was cooled to about 40 ° C. by circulating water. In this state, as an example, BCl 3
Flow rate 20 SCCM, Cl 2 flow rate 30 SCCM, gas pressure 4
Pa (30 mTorr), RF power density 0.45 W /
The barrier metal 4 was etched under the condition of cm 2 . As a result, as shown in FIG. 1 (c), the barrier metal pattern 4a was formed without any shape abnormality such as undercut.

【0024】以上、本発明を2つの実施例にもとづいて
説明したが、本発明は上述の実施例に何ら限定されるも
のではない。たとえば、Cu層5をエッチングするため
のエッチング・ガスとしては、実施例1で上述したBC
3 /Cl2 系混合ガスの他、Cl2 /HCl系,Cl
2 /HCl/BCl3 系等の従来公知の塩素系混合ガス
を使用することができる。また、実施例2で上述したN
2 の他、NO,N2 O,N2 3 等の酸化窒素ガス、
2 /O2 系混合ガス、酸化窒素やN2 /O2 系混合ガ
スにさらにフッ素系ガスを添加してなる窒素系混合ガス
等を使用することができる。さらに、これら塩素系ガス
や窒素系ガスには、希釈効果,スパッタリング効果,冷
却効果等を付与する意味でHe,Ar等の希ガスを適宜
添加しても良い。一方、バリヤメタル4をエッチングす
るためのエッチング・ガスとしては、Cu層5のエッチ
ングと同様、各実施例で上述したBCl3 /Cl2 系混
合ガスの他にCl2 /HCl系,Cl2 /HCl/BC
3 系,SiCl4 等の塩素系ガスを使用することがで
きる。また、CF4 ,SF6 ,NF3 等のフッ素ガスも
使用することができるが、この場合は生成するTiFx
の蒸気圧が低いため、エッチング・ガスにO2 を添加し
てTiをオキシフッ化物(TiFx y )の形で昇華除
去させれば、エッチング速度を大幅に向上させることが
できる。
Although the present invention has been described based on two embodiments, the present invention is not limited to the above-described embodiments. For example, as an etching gas for etching the Cu layer 5, the BC gas described in the first embodiment is used.
l 3 / Cl 2 mixed gas, Cl 2 / HCl based, Cl
A conventionally known chlorine-based mixed gas such as a 2 / HCl / BCl 3 -based gas can be used. In addition, N described in the second embodiment
In addition to O 2 , nitric oxide gas such as NO, N 2 O, N 2 O 3 ,
An N 2 / O 2 -based mixed gas, a nitrogen-based mixed gas obtained by further adding a fluorine-based gas to a nitrogen oxide or an N 2 / O 2 -based mixed gas, or the like can be used. Further, a rare gas such as He or Ar may be appropriately added to the chlorine-based gas or the nitrogen-based gas in order to impart a dilution effect, a sputtering effect, a cooling effect, and the like. On the other hand, as an etching gas for etching the barrier metal 4, similarly to the etching of the Cu layer 5, in addition to the BCl 3 / Cl 2 -based mixed gas described in each embodiment, a Cl 2 / HCl-based, Cl 2 / HCl-based gas is used. / BC
A chlorine-based gas such as l 3 -based or SiCl 4 can be used. Further, TiF can be used CF 4, SF 6, fluorine gas NF 3, etc. Also, in this case to produce x
Since the vapor pressure of is low, if O 2 is added to the etching gas to remove sublimation of Ti in the form of oxyfluoride (TiF x O y ), the etching rate can be greatly improved.

【0025】[0025]

【発明の効果】以上の説明からも明らかなように、本発
明によればバリヤメタルとCu系材料層とが積層されて
なる多層膜のエッチングにおいて、バリヤメタルのエッ
チング時にウェハ加熱温度が低下されるので、該バリヤ
メタルにアンダカット等の形状異常を発生させることな
く、良好な異方性加工を行うことが可能となる。したが
って本発明は、微細なデザイン・ルールにもとづき高集
積度および高性能を要求される半導体装置の製造に極め
て有効である。
As is clear from the above description, according to the present invention, in the etching of a multilayer film in which a barrier metal and a Cu-based material layer are laminated, the wafer heating temperature is lowered during the etching of the barrier metal. In addition, it is possible to perform favorable anisotropic processing without causing a shape abnormality such as undercut in the barrier metal. Therefore, the present invention is extremely effective for manufacturing a semiconductor device that requires high integration and high performance based on a fine design rule.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のドライエッチング方法の一実施例をそ
の工程順にしたがって示す概略断面図であり、(a)は
エッチング前のウェハの状態、(b)はCu層のエッチ
ングが終了してCu電極層が形成された状態、(c)は
バリヤメタルのエッチングが終了した状態をそれぞれ示
す。
FIG. 1 is a schematic cross-sectional view showing one embodiment of a dry etching method according to the present invention in the order of steps, (a) is a state of a wafer before etching, and (b) is a state in which etching of a Cu layer is completed and Cu is etched. (C) shows a state in which the electrode layer is formed, and (c) shows a state in which the etching of the barrier metal is completed.

【図2】本発明のドライエッチング方法を実施するため
に使用されるエッチング装置の一構成例を示す概略断面
図である。
FIG. 2 is a schematic cross-sectional view showing one configuration example of an etching apparatus used to carry out the dry etching method of the present invention.

【符号の説明】[Explanation of symbols]

1 ・・・層間絶縁膜 2 ・・・Ti層 3 ・・・TiON層 4 ・・・バリヤメタル 5 ・・・Cu層 5a・・・Cu電極層 6 ・・・エッチング・マスク 11・・・第1のエッチング・チャンバ 13・・・第1のウェハ載置電極 14・・・ヒータ 19・・・ウェハ 21・・・第2のエッチング・チャンバ 23・・・第2のウェハ載置電極 24・・・冷却水管 34・・・第2のゲート・バルブ DESCRIPTION OF SYMBOLS 1 ... Interlayer insulating film 2 ... Ti layer 3 ... TiON layer 4 ... Barrier metal 5 ... Cu layer 5a ... Cu electrode layer 6 ... Etching mask 11 ... First Etching chamber 13 ... First wafer mounting electrode 14 ... Heater 19 ... Wafer 21 ... Second etching chamber 23 ... Second wafer mounting electrode 24 ... Cooling water pipe 34 ... second gate valve

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3065

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上にバリヤメタルと銅系材料層とが
順次積層されてなる多層膜をエッチングするドライエッ
チング方法において、前記バリヤメタルのエッチング時
における前記基板の加熱温度を、前記銅系材料層のエッ
チング時における前記基板の加熱温度よりも低く設定す
ることを特徴とするドライエッチング方法。
1. A dry etching method for etching a multilayer film in which a barrier metal and a copper-based material layer are sequentially laminated on a substrate, wherein the heating temperature of the substrate during the etching of the barrier metal is set to A dry etching method, wherein the heating temperature is set lower than the heating temperature of the substrate during etching.
JP3055520A 1991-02-28 1991-02-28 Dry etching method Expired - Fee Related JP3008522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3055520A JP3008522B2 (en) 1991-02-28 1991-02-28 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3055520A JP3008522B2 (en) 1991-02-28 1991-02-28 Dry etching method

Publications (2)

Publication Number Publication Date
JPH04273435A JPH04273435A (en) 1992-09-29
JP3008522B2 true JP3008522B2 (en) 2000-02-14

Family

ID=13000986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3055520A Expired - Fee Related JP3008522B2 (en) 1991-02-28 1991-02-28 Dry etching method

Country Status (1)

Country Link
JP (1) JP3008522B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575335B1 (en) * 1998-10-27 2006-08-11 주식회사 하이닉스반도체 Contact hole formation method of semiconductor memory device

Also Published As

Publication number Publication date
JPH04273435A (en) 1992-09-29

Similar Documents

Publication Publication Date Title
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JPH08264530A (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2000106396A (en) Method for manufacturing semiconductor device
US6372645B1 (en) Methods to reduce metal bridges and line shorts in integrated circuits
EP1035570A2 (en) Dry etching method
US6077782A (en) Method to improve the texture of aluminum metallization
GB2336945A (en) Method for forming interconnection structure for a semiconductor device
JP2809087B2 (en) Wiring formation method
EP1401015B1 (en) Selective dry etching of tantalum nitride
US6271115B1 (en) Post metal etch photoresist strip method
JP2891952B2 (en) Method for manufacturing semiconductor device
JPH04225525A (en) Dry etching method
JP3038953B2 (en) Wiring formation method
JP2587335B2 (en) Method for forming flat metal thin film
JP3008522B2 (en) Dry etching method
JP3281158B2 (en) Method for manufacturing semiconductor device
JP3270196B2 (en) Thin film formation method
JPS6353949A (en) How to form metal wiring
JPH07263426A (en) Dry etching method for laminated wiring
JPH07273120A (en) Semiconductor substrate processing method
TWI239623B (en) Electrically conductive structure layer and the formation method for reducing the metal etching residue
JP3249196B2 (en) Method for manufacturing semiconductor device
JPH04273437A (en) Dry etching method
CN1270360C (en) Method for forming conductive structural layer with reduced metal etch residue
JPH05275388A (en) Dry etching method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees