JP3010404B2 - Gain detection device and automatic gain control device for linear circuit - Google Patents
Gain detection device and automatic gain control device for linear circuitInfo
- Publication number
- JP3010404B2 JP3010404B2 JP19308593A JP19308593A JP3010404B2 JP 3010404 B2 JP3010404 B2 JP 3010404B2 JP 19308593 A JP19308593 A JP 19308593A JP 19308593 A JP19308593 A JP 19308593A JP 3010404 B2 JP3010404 B2 JP 3010404B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- output
- signal
- linear circuit
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 12
- 230000010354 integration Effects 0.000 claims description 17
- 238000005259 measurement Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、線型回路の利得を検出
する利得検出装置と自動利得制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain detection device for detecting the gain of a linear circuit and an automatic gain control device.
【0002】[0002]
【従来の技術と解決しようとする課題】各種の電子機器
に用いられる増幅器等の線型回路は、温度の変化や信号
の周波数によって利得が変化するため、たとえ入力信号
のレベルが一定でも、出力信号のレベルが変動する。2. Description of the Related Art In a linear circuit such as an amplifier used in various electronic devices, a gain changes according to a change in temperature or a frequency of a signal. Levels fluctuate.
【0003】この様なレベル変動が無視できない各種の
測定器では、例えば図5に示すような自動レベル制御装
置(ALC)10によって、出力レベルを安定化してい
る。この装置10は、線型回路としての増幅器1の出力
レベルを安定化するために、増幅器1の出力信号を検波
器11で検波し、この検波出力からローパスフィルタ1
2によって検出した直流電圧Vsと、予め設定された基
準電圧Vrとを差動増幅器13へ入力し、この差動出力
が零に近づくように、増幅器1の入力側に挿入された可
変利得回路2の利得を制御して、増幅器1から出力され
る信号のレベルを一定にしている。[0003] In various measuring instruments in which such level fluctuations cannot be ignored, the output level is stabilized by, for example, an automatic level controller (ALC) 10 as shown in FIG. This device 10 detects an output signal of the amplifier 1 by a detector 11 in order to stabilize an output level of the amplifier 1 as a linear circuit, and detects a low-pass filter 1 from the detected output.
2 and a preset reference voltage Vr are input to a differential amplifier 13, and a variable gain circuit 2 inserted on the input side of the amplifier 1 so that the differential output approaches zero. Is controlled to keep the level of the signal output from the amplifier 1 constant.
【0004】ところが、このような自動レベル制御装置
では、無変調信号あるいはAM変調信号のように振幅の
平均が一定で連続した信号の出力レベルを安定させるこ
とはできても、直交変調信号のように振幅の平均が一定
でなく、バースト状にレベルが変化する信号の場合に
は、その振幅の平均変化に応じて利得が変化してしま
い、入力信号と出力信号との間の線型性が失われてしま
うという問題があった。また、この自動レベル制御装置
の直流電圧Vsの値から、増幅器1そのものの利得変動
を検出することも考えられるが、この電圧Vsには、入
力信号のレベルの変動分も含まれているため、増幅器1
の利得変動を正確に検出することはできない。However, such an automatic level control device can stabilize the output level of a continuous signal having a constant average amplitude, such as a non-modulated signal or an AM modulated signal, but cannot generate a signal similar to a quadrature modulated signal. In the case of a signal whose amplitude is not constant and whose level changes in a burst, the gain changes according to the average change in the amplitude, and the linearity between the input signal and the output signal is lost. There was a problem that would be. It is also conceivable to detect the gain variation of the amplifier 1 itself from the value of the DC voltage Vs of the automatic level control device. However, since the voltage Vs includes the level variation of the input signal, Amplifier 1
Cannot be accurately detected.
【0005】本発明は、このような問題を解決するため
になされたもので、線型回路の利得そのものを信号波形
によらず正確に検出できる利得検出装置と、この利得検
出装置によってその線型回路の利得を安定化できるよう
にした自動利得制御装置を提供することを目的としてい
る。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. A gain detecting device capable of accurately detecting the gain of a linear circuit independently of a signal waveform, and a gain detecting device for the linear circuit using the gain detecting device. It is an object of the present invention to provide an automatic gain control device capable of stabilizing a gain.
【0006】[0006]
【課題を解決するための手段】前記課題を解決するため
に本発明の線型回路の利得検出装置は、線型回路に入力
される信号を積分する第1の積分器と、前記線型回路か
ら出力される信号を積分する第2の積分器と、前記第1
の積分器および第2の積分器の積分期間を同期させる同
期手段と、前記積分期間後の前記第1の積分器の出力と
前記第2の積分器の出力との比を算出する利得演算器と
を備えている。In order to solve the above-mentioned problems, a linear circuit gain detection apparatus according to the present invention comprises a first integrator for integrating a signal inputted to a linear circuit, and a signal outputted from the linear circuit. A second integrator for integrating the first and second signals;
Synchronizing means for synchronizing the integration periods of the integrator and the second integrator, and a gain calculator for calculating a ratio between the output of the first integrator and the output of the second integrator after the integration period And
【0007】また、本発明の線型回路の自動利得制御装
置は、利得の可変が可能な線型回路に入力される信号を
積分する第1の積分器と、前記線型回路から出力される
信号を積分する第2の積分器と、前記第1の積分器およ
び第2の積分器の積分期間を同期させる同期手段と、前
記積分期間後の前記第1の積分器の出力と前記第2の積
分器の出力との比を算出する利得演算器と、前記利得演
算器の算出値を予め設定された基準値と比較し、該算出
値が前記基準値に等しくなる方向に、前記線型回路の利
得を可変する利得制御手段とを備えている。Further, the automatic gain control apparatus for a linear circuit according to the present invention comprises a first integrator for integrating a signal input to a linear circuit capable of changing a gain, and an integrated circuit for integrating a signal output from the linear circuit. A second integrator, a synchronizing means for synchronizing the integration periods of the first and second integrators, an output of the first integrator after the integration period, and the second integrator A gain calculator for calculating a ratio to the output of the linear circuit, comparing the calculated value of the gain calculator with a preset reference value, and increasing the gain of the linear circuit in a direction in which the calculated value becomes equal to the reference value. Variable gain control means.
【0008】[0008]
【作用】このように構成したため、本発明の線型回路の
利得検出装置では、線型回路に入力される信号と、出力
される信号とが、第1の積分器と第2の積分器でそれぞ
れ同一の積分期間積分され、その積分値同士の比が、線
型回路の利得に対応した値として算出される。With this configuration, in the gain detection device for a linear circuit according to the present invention, the signal input to the linear circuit and the output signal are the same in the first integrator and the second integrator, respectively. , And a ratio between the integrated values is calculated as a value corresponding to the gain of the linear circuit.
【0009】また、本発明の線型回路の自動利得制御装
置では、前記利得検出装置で算出された算出値が、予め
設定された基準値に近づく方向に、線型回路の利得が可
変制御される。Further, in the automatic gain control apparatus for a linear circuit according to the present invention, the gain of the linear circuit is variably controlled so that the value calculated by the gain detection apparatus approaches a preset reference value.
【0010】[0010]
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図1は、本発明を直交変調信号発生装置の線型
回路部20に対して適用した例を示している。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows an example in which the present invention is applied to a linear circuit section 20 of a quadrature modulation signal generator.
【0011】この線型回路部20は、直交変調器21で
2つの変調信号I、Qによって直交変調された変調出力
信号を、周波数混合型の周波数変換器30で所望周波数
に変換し、この変換出力を利得可変回路31および増幅
器32を介して出力するように構成されている。The linear circuit section 20 converts a modulated output signal, which has been quadrature-modulated by the quadrature modulator 21 with the two modulation signals I and Q, to a desired frequency by a frequency mixing type frequency converter 30 and outputs the converted output signal. Is output through a variable gain circuit 31 and an amplifier 32.
【0012】直交変調器21は、図2に示すように、搬
送信号発生器22からの所定周波数の信号を90°ハイ
ブリッド23によって90度位相の異なる2つの局発信
号に分け、これらの局発信号と変調信号I、Qとをミキ
サ24、25で混合し、それぞれの混合出力をパワーコ
ンバイナ26で加え合わせた信号を変調出力信号として
出力する。As shown in FIG. 2, a quadrature modulator 21 divides a signal of a predetermined frequency from a carrier signal generator 22 into two local signals having phases different from each other by 90 degrees by a 90 ° hybrid 23, and transmits these local signals. The signals and the modulated signals I and Q are mixed by mixers 24 and 25, and a signal obtained by adding the respective mixed outputs by a power combiner 26 is output as a modulated output signal.
【0013】したがって、この変調出力信号の振幅値
は、図3に示すように、各変調信号の振幅をI、Qとし
たとき、直交座標上で座標(I,Q)の点Pの原点から
の距離(I2 +Q2 )1/2 に比例し、しかも各変調信号
の振幅に比例した値となる。即ち、この直交変調器21
は、周波数変換器30、利得可変回路31および増幅器
32と同様に、入力信号の振幅に比例した信号を出力す
る線型回路である。なお、利得可変回路31は、減衰量
を外部から可変できるアッテネータや、ゲインを可変で
きるプログラマブル増幅器で構成されている。Therefore, as shown in FIG. 3, when the amplitude of each modulation signal is I and Q, the amplitude value of this modulation output signal is from the origin of the point P of the coordinates (I, Q) on the rectangular coordinates. Is a value proportional to the distance (I 2 + Q 2 ) 1/2 and also proportional to the amplitude of each modulated signal. That is, the quadrature modulator 21
Is a linear circuit that outputs a signal proportional to the amplitude of the input signal, like the frequency converter 30, the gain variable circuit 31, and the amplifier 32. The variable gain circuit 31 is composed of an attenuator capable of varying the amount of attenuation externally and a programmable amplifier capable of varying the gain.
【0014】この線型回路部20の利得を検出するため
の利得検出装置35には、線型回路部20に入力される
信号の振幅に対応する値として、2つの変調信号I、Q
の2乗の和(I2 +Q2 )を算出する入力レベル演算器
36が設けられている。The gain detecting device 35 for detecting the gain of the linear circuit section 20 has two modulated signals I and Q as values corresponding to the amplitude of the signal input to the linear circuit section 20.
An input level calculator 36 for calculating the sum of the squares of (I 2 + Q 2 ) is provided.
【0015】また、この利得検出装置35は、線型回路
部20の出力信号を検波する検波器37とその検波出力
Dの2乗(D2 )を算出する出力レベル演算器38とが
設けられている。The gain detector 35 includes a detector 37 for detecting the output signal of the linear circuit section 20 and an output level calculator 38 for calculating the square (D 2 ) of the detection output D. I have.
【0016】入力レベル演算器36および出力レベル演
算器38の出力は、同期してオンオフするスイッチ3
9、40をそれぞれ介して、第1の積分器41、42に
それぞれ入力されている。The output of the input level calculator 36 and the output of the output level calculator 38 are connected to a switch 3 which is turned on and off synchronously.
The signals are input to the first integrators 41 and 42 via the reference numerals 9 and 40, respectively.
【0017】第1の積分器41は、入力レベル演算器3
6の出力をスイッチ39が閉じている間積分してその積
分出力を後述する電圧比較器43と利得演算器44に出
力し、ハイレベルのリセット信号Rを受けるとその積分
出力をゼロにする。また、第2の積分器42は、出力レ
ベル演算器38の出力をスイッチ40が閉じている間積
分してその積分出力を後述する利得演算器44に出力
し、ハイレベルのリセット信号Rを受けるとその積分出
力をゼロにする。The first integrator 41 is connected to the input level calculator 3
The output of No. 6 is integrated while the switch 39 is closed, and the integrated output is output to a voltage comparator 43 and a gain calculator 44 which will be described later. When a high-level reset signal R is received, the integrated output is made zero. The second integrator 42 integrates the output of the output level calculator 38 while the switch 40 is closed, outputs the integrated output to a gain calculator 44 described later, and receives the high-level reset signal R. And its integral output to zero.
【0018】電圧比較器43は、第1の積分器41の出
力電圧が基準電圧Vrより低いときにはローレベル、第
2の積分器42の出力電圧が基準電圧Vr以上のときに
はハイレベルの電圧を出力する。前述のスイッチ39、
40は、この電圧比較器43の出力がローレベルの間は
ともにオン状態となり、ハイレベルの間はともにオフ状
態となる。The voltage comparator 43 outputs a low level when the output voltage of the first integrator 41 is lower than the reference voltage Vr, and outputs a high level voltage when the output voltage of the second integrator 42 is higher than the reference voltage Vr. I do. The aforementioned switch 39,
Reference numeral 40 denotes an ON state while the output of the voltage comparator 43 is at a low level, and an OFF state while the output of the voltage comparator 43 is at a high level.
【0019】利得演算器44は、積分期間Tにおける第
1の積分器41の出力Aと第2の積分器42の出力Bと
の比Gを次式によって算出する。 G=10・log(B/A) ……(1) ただし、A=∫T (I2 +Q2 )dt、B=∫T D2 d
tThe gain calculator 44 calculates the ratio G between the output A of the first integrator 41 and the output B of the second integrator 42 during the integration period T by the following equation. G = 10 · log (B / A) (1) where A = ∫ T (I 2 + Q 2 ) dt, B = ∫ T D 2 d
t
【0020】上式(1)は、 G=20・log〔(B1/2 /T)/(A1/2 /T)〕 と等価であるため、Gは、線型回路部20の入力信号の
振幅の実効値と出力信号の振幅の実効値との比、即ち、
線型回路部20の利得をdB値で示した値となる。Since the above equation (1) is equivalent to G = 20 · log [(B 1/2 / T) / (A 1/2 / T)], G is the input signal of the linear circuit section 20. Of the amplitude of the output signal and the effective value of the amplitude of the output signal, that is,
The gain of the linear circuit unit 20 is a value represented by a dB value.
【0021】A/D変換器45は、電圧比較器43の出
力がハイレベルになったときに、利得演算器44の算出
結果Gをディジタル値に変換して制御部50へ送出する
とともにこの制御部50に対して測定完了信号Sを出力
する。When the output of the voltage comparator 43 goes high, the A / D converter 45 converts the calculation result G of the gain calculator 44 into a digital value, sends it to the control unit 50, and controls the control unit 50. The measurement completion signal S is output to the unit 50.
【0022】マイクロコンピュータで構成された制御部
50は、利得検出装置35とともに、自動利得制御装置
を形成するものであり、利得制御手段51とリセット手
段52とが設けられている。The control unit 50 constituted by a microcomputer forms an automatic gain control device together with the gain detection device 35, and is provided with a gain control means 51 and a reset means 52.
【0023】利得制御手段51は、利得検出装置35か
らディジタル値として出力される線型回路部20の利得
値Gを、測定完了信号によってラッチし、この利得値G
と所定の基準利得Grとを比較して、GがGrより大き
いときには、その差分だけ可変利得回路31の利得を低
下させ、逆にGがGrより小さいときには、その差分だ
け可変利得回路31の利得を増加させる。The gain control means 51 latches the gain value G of the linear circuit section 20 output as a digital value from the gain detection device 35 in response to the measurement completion signal.
And a predetermined reference gain Gr. When G is larger than Gr, the gain of the variable gain circuit 31 is reduced by the difference. Conversely, when G is smaller than Gr, the gain of the variable gain circuit 31 is reduced by the difference. Increase.
【0024】また、リセット手段52は、測定完了信号
Sによって利得値Gがラッチされた後に、ハイレベルの
リセット信号Rを第1、第2の積分器41、42に出力
する。After the gain value G is latched by the measurement completion signal S, the reset means 52 outputs a high-level reset signal R to the first and second integrators 41 and 42.
【0025】したがって、2つの積分器41、42の1
回の積分期間Tは、このリセット手段52によるリセッ
ト状態が解除されてから第1の積分器41の出力が基準
電圧Vrに達するまでの期間となる。なお、この積分期
間Tは、変調信号I、Qの振幅によって変化して、常に
一定になるものとは限らない。Therefore, one of the two integrators 41, 42
The integration period T is a period from when the reset state by the reset means 52 is released to when the output of the first integrator 41 reaches the reference voltage Vr. The integration period T varies depending on the amplitudes of the modulation signals I and Q, and is not always constant.
【0026】次にこの実施例の動作を図4のタイチャー
トにしたがって説明する。このタイムチャートは、制御
部50から図4の(a)に示すようにハイレベルのリセ
ット信号Rが送出されてから次のリセット信号が送出さ
れるまでの各部の信号の変化を示しており、t0時にリ
セット信号が出力されると、第1、第2の積分器41、
42の積分出力が同図の(e)および(h)のようにゼ
ロになり、電圧比較器43の出力も同図の(i)のよう
にローレベルとなる。このため、スイッチ39、40
は、ともにオン状態となる。Next, the operation of this embodiment will be described with reference to the tie chart of FIG. This time chart shows changes in the signals of the respective units from the transmission of the high-level reset signal R from the control unit 50 to the transmission of the next reset signal as shown in FIG. When the reset signal is output at t0, the first and second integrators 41,
The integrated output at 42 becomes zero as shown in (e) and (h) of the figure, and the output of the voltage comparator 43 also becomes low level as shown at (i) in the figure. For this reason, the switches 39 and 40
Are both turned on.
【0027】2つの積分器41、42に対するリセット
が解除された後、t1時からt2までの期間に、図4の
(b)、(c)に示すような変調信号I、Qが線型回路
部20へバースト状に入力されると、2つの変調信号
I、Qによって変調された所望周波数の直交変調信号が
線型回路部20から出力される。After the reset of the two integrators 41 and 42 is released, during the period from t1 to t2, the modulation signals I and Q as shown in FIGS. When they are input to the burst circuit 20 in a burst form, a quadrature modulated signal of a desired frequency modulated by the two modulated signals I and Q is output from the linear circuit section 20.
【0028】この変調信号I、Qを受けた入力レベル演
算器36は、その2乗和信号(I2+Q2 )を図4の
(d)に示すように出力し、直交変調信号の検波出力
(図4の(f))を受けた出力レベル演算器38は、図
4の(g)に示すようにその2乗信号(D2 )を出力す
る。The input level calculator 36 receiving the modulated signals I and Q outputs the sum of squares signal (I 2 + Q 2 ) as shown in FIG. 4D, and detects and outputs the quadrature modulated signal. The output level calculator 38 receiving ((f) in FIG. 4) outputs the squared signal (D 2 ) as shown in (g) in FIG.
【0029】第1、第2の積分器41、42は、リセッ
ト解除後に2乗和信号(I2 +Q2)と2乗信号
(D2 )の積分をそれぞれ開始するため、その積分出力
(図4の(e)、(h))は、t1時からt2時までの
間除々に増加していく。The first and second integrators 41 and 42 start integrating the square sum signal (I 2 + Q 2 ) and the square signal (D 2 ) after reset release, respectively. 4 (e) and (h)) gradually increase from t1 to t2.
【0030】各積分出力を受けた利得演算器44は、前
記の式(1)に従って利得Gを算出し、A/D変換器4
5へ出力する。The gain calculator 44 having received each integrated output calculates the gain G according to the above-mentioned equation (1), and calculates the gain G by the A / D converter 4.
Output to 5
【0031】この図に示しているように、t1時からt
2時までの積分によって第1の積分器41の出力が基準
電圧Vrまで達しない場合には、A/D変換器45によ
るディジタル変換は行なわれず、各積分出力はt2時以
降一定になる。As shown in this figure, from t1 to t
If the output of the first integrator 41 does not reach the reference voltage Vr by the integration up to 2 o'clock, the digital conversion by the A / D converter 45 is not performed, and each integrated output becomes constant after t2.
【0032】そして、t3時に次の変調信号I、Qが入
力されると、各積分出力が再び増加する。t3時からの
変調信号の入力によって、t4時に第1の積分器41の
出力が基準電圧Vrに達すると、電圧比較器43の出力
が図4の(i)のようにハイレベルに立ち上がるため、
スイッチ39、40がともにオフ状態となり、A/D変
換器45は、スイッチ39、40のオフによって出力が
安定している利得演算器44からの利得値Gをディジタ
ル値に変換し、そのデータとハイレベルの測定完了信号
(図4の(j))とを制御部50へ送出する。Then, when the next modulated signals I and Q are input at t3, each integrated output increases again. When the output of the first integrator 41 reaches the reference voltage Vr at t4 due to the input of the modulation signal from time t3, the output of the voltage comparator 43 rises to a high level as shown in FIG.
The switches 39 and 40 are both turned off, and the A / D converter 45 converts the gain value G from the gain calculator 44 whose output is stabilized by turning off the switches 39 and 40 into a digital value. A high-level measurement completion signal ((j) in FIG. 4) is sent to the control unit 50.
【0033】制御部50の利得制御手段51は、図4の
(k)に示すように測定完了信号の立ち上がりタイミン
グにこの新データをラッチして、所定の基準利得Grと
比較し、その差G−Gr分だけ、利得可変回路31の利
得を低下させる。The gain control means 51 of the control section 50 latches this new data at the rising timing of the measurement completion signal as shown in FIG. 4 (k), compares the new data with a predetermined reference gain Gr, and calculates the difference G The gain of the variable gain circuit 31 is reduced by -Gr.
【0034】一方、リセット手段52は、測定完了信号
が立ち下がるt6時にハイレベルになって、2つの積分
器41、42をリセット状態にする。このリセットによ
って両積分器41、42の出力はともにゼロになり、電
圧比較器43の出力もローレベルに戻るため、スイッチ
39、40がオン状態に戻り、t0の状態へ戻る。On the other hand, the reset means 52 becomes high level at t6 when the measurement completion signal falls, and resets the two integrators 41 and 42. As a result of this reset, the outputs of both the integrators 41 and 42 become zero, and the output of the voltage comparator 43 also returns to the low level, so that the switches 39 and 40 return to the ON state and return to the state of t0.
【0035】以下同様に、線型回路部20に入力される
信号のレベルと、線型回路部20から出力される信号の
レベルとを、同一期間積分して得られた値の比が、この
線型回路部20の利得値として算出され、その算出値が
基準値に近づくように線型回路部20の利得が可変制御
される。このため、線型回路部20の一部の回路の利得
が温度変化等によって変動しても、線型回路部全体の利
得は、基準利得Grに安定化される。Similarly, the ratio of the level obtained by integrating the level of the signal input to the linear circuit section 20 and the level of the signal output from the linear circuit section 20 for the same period is the linear circuit section. The gain of the linear circuit section 20 is variably controlled so that the calculated value approaches the reference value. For this reason, even if the gain of some circuits of the linear circuit section 20 fluctuates due to a temperature change or the like, the gain of the entire linear circuit section is stabilized to the reference gain Gr.
【0036】なお、基準電圧Vsは、温度等による線型
回路部20の利得の変動に対して積分期間が極めて短く
なるように予め設定されているので、線型回路部20全
体の利得は常時一定に保たれ、入力信号(変調信号)に
対する出力信号の大きさも一定になる。Since the reference voltage Vs is set in advance so that the integration period becomes extremely short with respect to the fluctuation of the gain of the linear circuit section 20 due to the temperature or the like, the gain of the entire linear circuit section 20 is always constant. The magnitude of the output signal with respect to the input signal (modulation signal) is kept constant.
【0037】[0037]
【他の実施例】前記実施例では、2つの変調信号I、Q
を入力信号とし、その変調信号によって直交変調された
信号を出力する線型回路部20の利得制御を行なってい
たが、これは、本発明を限定するものでなく、例えば、
周波数変換器だけの線型回路や増幅器だけの線型回路に
対しても本発明を同様に適用でき、このように入力も出
力も一系統の場合には、入力信号と出力信号の検波出力
の積分値同士の比から求めた利得を、基準値に近づける
ように制御すればよい。[Other Embodiments] In the above embodiment, two modulated signals I and Q are used.
Is used as an input signal, and the gain control of the linear circuit unit 20 that outputs a signal orthogonally modulated by the modulation signal is performed. However, this does not limit the present invention.
The present invention can be similarly applied to a linear circuit including only a frequency converter or a linear circuit including only an amplifier. In this case, when both input and output are provided in a single system, the integrated value of the detection output of the input signal and the output signal is obtained. What is necessary is just to control so that the gain calculated from the ratio between the two approaches the reference value.
【0038】また、本発明は、高周波信号を扱う線型回
路だけでなく、例えばパルス信号を増幅するパルス増幅
器にも適用できる。この場合には、パルス増幅器への入
力パルスとその出力パルスとをスイッチ39、40を介
してそのまま第1、第2の積分器41、42へ入力すれ
ばよい。The present invention can be applied not only to a linear circuit for handling a high-frequency signal but also to a pulse amplifier for amplifying a pulse signal, for example. In this case, the input pulse to the pulse amplifier and its output pulse may be directly input to the first and second integrators 41 and 42 via the switches 39 and 40.
【0039】また、前記実施例では、入力信号側の第1
の積分器の出力が基準電圧に達したときを積分終了時と
していたが、出力側の積分出力が基準値に達したときに
積分を終了してもよく、また、所定レベルを越える入力
信号(または出力信号)が所定回数検出されたときに積
分を終了させたり、リセット解除後に起動するタイマを
用いて、リセット解除から一定時間が経過したときに積
分を終了させるようにしてもよい。In the above embodiment, the first signal on the input signal side is used.
When the output of the integrator reaches the reference voltage, the integration is terminated. However, the integration may be terminated when the integrated output on the output side reaches the reference value. Alternatively, the integration may be terminated when a predetermined number of output signals have been detected, or the timer may be activated after the reset is released, and the integration may be terminated when a certain time has elapsed from the reset release.
【0040】また、前記実施例では、線型回路の利得を
dBとして表すように対数の演算を行なっていたが、入
力信号の振幅値と出力信号の振幅値の比を単純にその線
型回路の利得として算出し、この算出値に基づいて線型
回路の利得を制御するようにしてもよい。また、この利
得制御の方法として、複数回の利得算出値の平均値で制
御してもよい。Further, in the above embodiment, the logarithmic operation is performed so that the gain of the linear circuit is expressed as dB, but the ratio of the amplitude value of the input signal to the amplitude value of the output signal is simply calculated as the gain of the linear circuit. And the gain of the linear circuit may be controlled based on the calculated value. As a method of this gain control, control may be performed by an average value of a plurality of calculated gain values.
【0041】[0041]
【発明の効果】以上説明したように、本発明の線型回路
の利得検出装置は、線型回路に入力される信号のレベル
値の積分結果と、この入力信号に対して線型回路から出
力された信号のレベル値の積分結果との比を演算して、
線型回路の利得を検出するように構成されているため、
入力信号のレベル変化等に左右されずに、線型回路の利
得を正確に検出することができる。As described above, the linear circuit gain detection apparatus according to the present invention provides an integrated result of a level value of a signal input to a linear circuit and a signal output from the linear circuit in response to the input signal. Calculate the ratio of the level value of
Because it is configured to detect the gain of the linear circuit,
The gain of the linear circuit can be accurately detected irrespective of the level change of the input signal.
【0042】また、本発明の自動利得制御装置は、この
利得検出装置で検出された線型回路の利得を所定利得に
近づけるように、線型回路の利得を可変制御しているた
め、線型回路の利得変動を、信号の変調モード等に係わ
らず、また、入力信号に対する出力信号の線型性を失う
ことなく、安定化することができる。The automatic gain control device of the present invention variably controls the gain of the linear circuit so that the gain of the linear circuit detected by the gain detection device approaches a predetermined gain. The fluctuation can be stabilized irrespective of the modulation mode of the signal or the like and without losing the linearity of the output signal with respect to the input signal.
【図1】本発明の一実施例を示すブロック図FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】直交変調器の構成図FIG. 2 is a configuration diagram of a quadrature modulator.
【図3】変調信号と変調出力信号の振幅の関係を示す図FIG. 3 is a diagram showing the relationship between the amplitude of a modulation signal and the amplitude of a modulation output signal.
【図4】一実施例の動作を説明するためのタイムチャー
トFIG. 4 is a time chart for explaining the operation of one embodiment.
【図5】従来の自動レベル制御装置の構成図FIG. 5 is a configuration diagram of a conventional automatic level control device.
20 線型回路部 21 直交変調器 30 周波数変換器 31 利得可変回路 32 増幅器 35 利得検出装置 36 入力レベル演算器 37 検波器 38 出力レベル演算器 39、40 スイッチ 41 第1の積分器 42 第2の積分器 43 電圧比較器 44 利得演算器 45 A/D変換器 50 制御部 51 利得制御手段 52 リセット手段 Reference Signs List 20 linear circuit unit 21 quadrature modulator 30 frequency converter 31 variable gain circuit 32 amplifier 35 gain detector 36 input level calculator 37 detector 38 output level calculator 39, 40 switch 41 first integrator 42 second integration Unit 43 voltage comparator 44 gain calculator 45 A / D converter 50 control unit 51 gain control means 52 reset means
Claims (2)
の積分器と、 前記線型回路から出力される信号を積分する第2の積分
器と、 前記第1の積分器および第2の積分器の積分期間を同期
させる同期手段と、 前記積分期間後の前記第1の積分器の出力と前記第2の
積分器の出力との比を算出する利得演算器とを具備した
線型回路の利得検出装置。A first circuit for integrating a signal inputted to a linear circuit;
An integrator, a second integrator for integrating a signal output from the linear circuit, a synchronization unit for synchronizing the integration periods of the first and second integrators, A gain detection device for a linear circuit, comprising: a gain calculator for calculating a ratio between an output of the first integrator and an output of the second integrator.
信号を積分する第1の積分器と、 前記線型回路から出力される信号を積分する第2の積分
器と、 前記第1の積分器および第2の積分器の積分期間を同期
させる同期手段と、 前記積分期間後の前記第1の積分器の出力と前記第2の
積分器の出力との比を算出する利得演算器と、 前記利得演算器の算出値を予め設定された基準値と比較
し、該算出値が前記基準値に等しくなる方向に、前記線
型回路の利得を可変する利得制御手段とを具備した線型
回路の自動利得制御装置。2. A first integrator for integrating a signal input to a linear circuit having a variable gain, a second integrator for integrating a signal output from the linear circuit, and the first integrator. Synchronization means for synchronizing the integration periods of the integrator and the second integrator; a gain calculator for calculating a ratio between the output of the first integrator and the output of the second integrator after the integration period; Comparing the calculated value of the gain calculator with a preset reference value, and gain control means for varying the gain of the linear circuit in a direction in which the calculated value becomes equal to the reference value. Automatic gain control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19308593A JP3010404B2 (en) | 1993-07-08 | 1993-07-08 | Gain detection device and automatic gain control device for linear circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19308593A JP3010404B2 (en) | 1993-07-08 | 1993-07-08 | Gain detection device and automatic gain control device for linear circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730349A JPH0730349A (en) | 1995-01-31 |
| JP3010404B2 true JP3010404B2 (en) | 2000-02-21 |
Family
ID=16301982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19308593A Expired - Fee Related JP3010404B2 (en) | 1993-07-08 | 1993-07-08 | Gain detection device and automatic gain control device for linear circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010404B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3180711B2 (en) * | 1997-04-21 | 2001-06-25 | 日本電気株式会社 | Gain control device |
-
1993
- 1993-07-08 JP JP19308593A patent/JP3010404B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730349A (en) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000974B1 (en) | Digital automatic gain control device and control method | |
| EP1604456B1 (en) | Closed loop power control of non-constant envelope waveforms using sample/hold | |
| US5054116A (en) | Feed-forward automatic level control circuit for a high-frequency source | |
| US6295442B1 (en) | Amplitude modulation to phase modulation cancellation method in an RF amplifier | |
| FI106325B (en) | Method and apparatus for controlling power control | |
| WO2007121112A2 (en) | Systems, methods and devices for dual closed loop modulation controller for nonlinear rf amplifier | |
| JPH09138248A (en) | RF power measuring apparatus and method | |
| WO1998000908A1 (en) | Circuit arrangement comprising a cartesian amplifier | |
| US4797635A (en) | Tracking loop having nonlinear amplitude filter | |
| JPH04212072A (en) | Digital measuring circuit for analog electric signal | |
| JP3010404B2 (en) | Gain detection device and automatic gain control device for linear circuit | |
| US3944938A (en) | Phase correlator | |
| EP1808959B1 (en) | Timing adjusting method and timing adjusting apparatus | |
| US4633196A (en) | Delta modulator/demodulator with improved tracking of rapidly varying waveforms | |
| JP3046912B2 (en) | Linear circuit gain detector | |
| US3573664A (en) | Voltage controlled oscillator consisting of a bistable multivibrator with feedback circuits | |
| JP2652559B2 (en) | Level sweep device | |
| JP2891685B2 (en) | Transmitter | |
| JPH02217011A (en) | Transmission power control circuit for transmission equipment | |
| JPS6047782B2 (en) | Light emitting element output stabilization circuit | |
| JP3064981B2 (en) | Automatic transmission power control circuit | |
| RU1840891C (en) | Device for stabilising false alarm probability | |
| KR19990066514A (en) | Coefficient Change Control Device of Loop Filter in Digital Feedback System | |
| JP3035815B2 (en) | Jitter generator | |
| JP3460861B2 (en) | Automatic transmission power control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |