JP3019533B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3019533B2 JP3019533B2 JP3258997A JP25899791A JP3019533B2 JP 3019533 B2 JP3019533 B2 JP 3019533B2 JP 3258997 A JP3258997 A JP 3258997A JP 25899791 A JP25899791 A JP 25899791A JP 3019533 B2 JP3019533 B2 JP 3019533B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- electrode
- source
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 title description 16
- 239000010408 film Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000010453 quartz Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】液晶ディスクプレイ等の画素を駆動する
のに薄膜トランジスタが用いられる。従来はこれを、熱
ＣＶＤ、またはプラズマＣＶＤによる一括成膜、フォト
リソグラフィによるパターニング、エッチング等の工程
を経て形成していた。この方法は多工程である上、レジ
ストの塗布、除去工程を通じて、素子自体に損傷を与え
る可能性が高いため、ディスプレイが大面積化するのに
伴って、歩留が著しく低下する可能性が懸念されてい
る。
のに薄膜トランジスタが用いられる。従来はこれを、熱
ＣＶＤ、またはプラズマＣＶＤによる一括成膜、フォト
リソグラフィによるパターニング、エッチング等の工程
を経て形成していた。この方法は多工程である上、レジ
ストの塗布、除去工程を通じて、素子自体に損傷を与え
る可能性が高いため、ディスプレイが大面積化するのに
伴って、歩留が著しく低下する可能性が懸念されてい
る。
【０００３】工程数短縮を実現する方法の一つとして、
レジスト工程を経ることなく、パターン薄膜形成を可能
とするレーザＣＶＤをＴＦＴ形成に適用しようとする試
みが第５１回応用物理学関係連合講演会講演番号２７ａ
−ｚｆ−１０に関らにより報告されている。この報告の
場合、ドレイン、ソース電極と半導体の間にオーミック
コンタクトを形成する際、電極上にオーミック層となる
半導体膜を形成し、ドーパント材料を塗布した後、この
塗布膜をレーザ加熱してドーパントを半導体中に拡散さ
せてオーミック層を形成しているため、オーミックコン
タクト形成で他段の工程が必要となる。
レジスト工程を経ることなく、パターン薄膜形成を可能
とするレーザＣＶＤをＴＦＴ形成に適用しようとする試
みが第５１回応用物理学関係連合講演会講演番号２７ａ
−ｚｆ−１０に関らにより報告されている。この報告の
場合、ドレイン、ソース電極と半導体の間にオーミック
コンタクトを形成する際、電極上にオーミック層となる
半導体膜を形成し、ドーパント材料を塗布した後、この
塗布膜をレーザ加熱してドーパントを半導体中に拡散さ
せてオーミック層を形成しているため、オーミックコン
タクト形成で他段の工程が必要となる。
【０００４】
【発明が解決しようとする課題】このような従来のフォ
トリソグラフィを用いた方法では高歩留でディスプレイ
パネルを製作することが困難であり、また従来のレーザ
を用いた直接成膜の方法では、オーミックコンタクトの
形成に多段の工程が必要である。本発明の目的はこのよ
うな従来方法の問題点を解決した成膜方法を得ることに
ある。
トリソグラフィを用いた方法では高歩留でディスプレイ
パネルを製作することが困難であり、また従来のレーザ
を用いた直接成膜の方法では、オーミックコンタクトの
形成に多段の工程が必要である。本発明の目的はこのよ
うな従来方法の問題点を解決した成膜方法を得ることに
ある。
【０００５】
【課題を解決するための手段】本発明は、上気の従来技
術の問題点を解決するために、金属薄膜形成用の原料ガ
ス雰囲気で第１のレーザ光を部分的に基板表面に照射し
て金属薄膜パターンを形成することによってドレイン、
ソースの各電極を構成した後、半導体薄膜形成用の原料
ガス雰囲気で、第２のレーザ光を前記ドレイン電極前記
ソース電極の双方を一括して覆う形状で照射して、半導
体膜を形成し、次いで絶縁膜形成用の原料ガス雰囲気で
前記第２のレーザ光を照射して、ゲート絶縁膜を形成
し、しかる後、金属薄膜形成用の原料ガス雰囲気で第３
のレーザ光を前記ドレイン電極と前記ソース電極との間
に照射してゲート電極を形成し、最後に前記ゲート電極
をマスクとしてイオンドーピングにより、前記ドレイン
電極、前記ソース電極の上部の前記半導体膜の一部を高
濃度不純物層に改質するという手段をとった。
術の問題点を解決するために、金属薄膜形成用の原料ガ
ス雰囲気で第１のレーザ光を部分的に基板表面に照射し
て金属薄膜パターンを形成することによってドレイン、
ソースの各電極を構成した後、半導体薄膜形成用の原料
ガス雰囲気で、第２のレーザ光を前記ドレイン電極前記
ソース電極の双方を一括して覆う形状で照射して、半導
体膜を形成し、次いで絶縁膜形成用の原料ガス雰囲気で
前記第２のレーザ光を照射して、ゲート絶縁膜を形成
し、しかる後、金属薄膜形成用の原料ガス雰囲気で第３
のレーザ光を前記ドレイン電極と前記ソース電極との間
に照射してゲート電極を形成し、最後に前記ゲート電極
をマスクとしてイオンドーピングにより、前記ドレイン
電極、前記ソース電極の上部の前記半導体膜の一部を高
濃度不純物層に改質するという手段をとった。
【０００６】
【作用】金属、絶縁膜、半導体膜を形成する原料ガス雰
囲気で、レーザ光を基板に照射すると、照射部分で原料
ガスの分解反応が起こり、薄膜が形成される。レーザ光
を基板に対して相対的に走引すること、あるいはレーザ
光を所望のパターン形状を有するマスクを通して転写す
ることにより、任意の形状のパターン薄膜を得ることが
できる。この成膜方法を用いて、ドレイン、ソース電極
をガラス基板上に、続いてアモルファスシリコン膜、ゲ
ート絶縁膜を順番にこれらの電極上に、最後にゲート電
極をアモルファスシリコン膜、ゲート絶縁膜を介してド
レイン、ソース電極の上方に形成することによって、オ
ーミックコンタクト層以外のＴＦＴの構造を、フォトリ
ソグラフィ無しに得ることができる。また、ゲート電極
をマスクとして、最表面から不純物イオンをドーピング
することにより、ドレイン、ソース電極上のアモルファ
スシリコンがｎ+ シリコン、あるいはｐ+ シリコンとな
り、ドレイン、ソース電極とアモルファスシリコンとが
オーミックコンタクトで接触することになる。
囲気で、レーザ光を基板に照射すると、照射部分で原料
ガスの分解反応が起こり、薄膜が形成される。レーザ光
を基板に対して相対的に走引すること、あるいはレーザ
光を所望のパターン形状を有するマスクを通して転写す
ることにより、任意の形状のパターン薄膜を得ることが
できる。この成膜方法を用いて、ドレイン、ソース電極
をガラス基板上に、続いてアモルファスシリコン膜、ゲ
ート絶縁膜を順番にこれらの電極上に、最後にゲート電
極をアモルファスシリコン膜、ゲート絶縁膜を介してド
レイン、ソース電極の上方に形成することによって、オ
ーミックコンタクト層以外のＴＦＴの構造を、フォトリ
ソグラフィ無しに得ることができる。また、ゲート電極
をマスクとして、最表面から不純物イオンをドーピング
することにより、ドレイン、ソース電極上のアモルファ
スシリコンがｎ+ シリコン、あるいはｐ+ シリコンとな
り、ドレイン、ソース電極とアモルファスシリコンとが
オーミックコンタクトで接触することになる。
【０００７】本発明では、パターン形成にレジストを用
いないので、半導体に対する損傷が少ない。またオーミ
ックコンタクト層もゲート電極をマスクとしたイオン注
入で得るので、ドーパントの塗布、アニール、除去とい
った多段の工程が不要である。
いないので、半導体に対する損傷が少ない。またオーミ
ックコンタクト層もゲート電極をマスクとしたイオン注
入で得るので、ドーパントの塗布、アニール、除去とい
った多段の工程が不要である。
【０００８】
【実施例】以下石英基板上にアモルファスシリコンＴＦ
Ｔを形成する場合に本発明による方法を適用した実施例
を図面を参照して説明する。
Ｔを形成する場合に本発明による方法を適用した実施例
を図面を参照して説明する。
【０００９】図１は本発明の装置を表す模式図である。
図１（ａ）に示すようにチャンバ１の中のステージ３上
に、石英基板２を固定する。原料ガスとしてＷ（ＣＯ）
6 を用いＹＡＧレーザ第２高調波４からの出射光レンズ
５によって石英基板２の表面に集光し、ステージ３を駆
動して、石英基板２を走引することにより、レーザ直描
Ｗを成膜し、ドレイン電極６、ソース電極７を形成す
る。続いて１（ｂ）に示すように、原料ガスとして、Ｓ
ｉ2 Ｈ6 を用い、ＡｒＦレーザ８からの出射光をマスク
９、レンズ１０を通してドレイン電極６、ソース電極７
の両方を覆うように照射し、アモルファスシリコン膜１
１を形成する。引き続いてＡｒＦレーザの照射を止める
ことなく、原料のみを、ＳｉＨ4 、Ｎ2 Ｏに替え、アモ
ルファスシリコン膜１１の上にゲート絶縁膜として、Ｓ
ｉＯ2 膜１２を形成する。続いて図１（ｃ）に示すよう
に、原料ガスとしてＷ（ＣＯ）6 を用い、ＹＡＧレーザ
第２高調波４からの出射光をレンズ５によって石英基板
２の表面に集光し、ステージ３を駆動して、石英基板２
を走引することにより、レーザ直描Ｗを成膜し、ゲート
電極１３を形成する。続いて図１（ｄ）に示すようにイ
オン注入装置１４によりゲート電極３をマスクとして、
加速電圧１００〜１５０ｋｅＶでＰイオンをドーピング
しオーミックコンタクト走１５を形成する。
図１（ａ）に示すようにチャンバ１の中のステージ３上
に、石英基板２を固定する。原料ガスとしてＷ（ＣＯ）
6 を用いＹＡＧレーザ第２高調波４からの出射光レンズ
５によって石英基板２の表面に集光し、ステージ３を駆
動して、石英基板２を走引することにより、レーザ直描
Ｗを成膜し、ドレイン電極６、ソース電極７を形成す
る。続いて１（ｂ）に示すように、原料ガスとして、Ｓ
ｉ2 Ｈ6 を用い、ＡｒＦレーザ８からの出射光をマスク
９、レンズ１０を通してドレイン電極６、ソース電極７
の両方を覆うように照射し、アモルファスシリコン膜１
１を形成する。引き続いてＡｒＦレーザの照射を止める
ことなく、原料のみを、ＳｉＨ4 、Ｎ2 Ｏに替え、アモ
ルファスシリコン膜１１の上にゲート絶縁膜として、Ｓ
ｉＯ2 膜１２を形成する。続いて図１（ｃ）に示すよう
に、原料ガスとしてＷ（ＣＯ）6 を用い、ＹＡＧレーザ
第２高調波４からの出射光をレンズ５によって石英基板
２の表面に集光し、ステージ３を駆動して、石英基板２
を走引することにより、レーザ直描Ｗを成膜し、ゲート
電極１３を形成する。続いて図１（ｄ）に示すようにイ
オン注入装置１４によりゲート電極３をマスクとして、
加速電圧１００〜１５０ｋｅＶでＰイオンをドーピング
しオーミックコンタクト走１５を形成する。
【００１０】ドレイン、ソース、ゲートの各電極を形成
する光源としては、必ずしもＹＡＧレーザの第２の高調
波でなくともよい。Ａｒレーザ、銅蒸気レーザでも構わ
ない。また電極材料としては必ずしもＷである必要はな
く、Ｃｒでも構わない。この場合は原料ガスとしてＣｒ
（ＣＯ）6 を用いる。また注入する不純物は必ずしもＰ
である必要はなく、Ｂでも構わない。
する光源としては、必ずしもＹＡＧレーザの第２の高調
波でなくともよい。Ａｒレーザ、銅蒸気レーザでも構わ
ない。また電極材料としては必ずしもＷである必要はな
く、Ｃｒでも構わない。この場合は原料ガスとしてＣｒ
（ＣＯ）6 を用いる。また注入する不純物は必ずしもＰ
である必要はなく、Ｂでも構わない。
【００１１】本発明においてはレジストを一切用いない
ので、工程数が少くてすむ上、素子に損傷が加わること
もないので高歩留でＴＦＴを形成することができる。ま
たオーミックコンタクトはイオン注入で形成するので、
ドーパントを塗布し、これを拡散する方法に比べて工数
が格段に少ない。
ので、工程数が少くてすむ上、素子に損傷が加わること
もないので高歩留でＴＦＴを形成することができる。ま
たオーミックコンタクトはイオン注入で形成するので、
ドーパントを塗布し、これを拡散する方法に比べて工数
が格段に少ない。
【００１２】
【発明の効果】以上説明したように本発明の方法によれ
ば、少ない工程、高歩留でＴＦＴを形成することができ
る。
ば、少ない工程、高歩留でＴＦＴを形成することができ
る。
【図１】本発明を適用した実施例を示す模式図である。
１ チャンバ ２ 石英基板 ３ ステージ ４ ＹＡＧレーザ第２高調波 ５ レンズ ６ ドレイン電極 ７ ソース電極 ８ ＡｒＦレーザ ９ マスク １０ レンズ １１ アモルファスシリコン膜 １２ ＳｉＯ2 膜 １３ ゲート電極 １４ イオン注入装置 １５ オーミックコンタクト層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/205 H01L 21/285 H01L 21/316
Claims (1)
- 【請求項１】 金属薄膜形成用の原料ガス雰囲気でレー
ザ光を部分的に基板表面に照射して金属薄膜パターンを
形成することによってドレイン、ソースの各電極を構成
した後、半導体薄膜形成用の原料ガス雰囲気で、レーザ
光を前記ドレイン電極、前記ソース電極の双方を一括し
て覆う形状で照射して、半導体膜を形成し、次いで絶縁
膜形成用の原料ガス雰囲気でレーザ光を照射して、ゲー
ト絶縁膜を形成し、しかる後、金属薄膜形成用の原料ガ
ス雰囲気でレーザ光を前記ドレイン電極と前記ソース電
極の間に照射してゲート電極を形成し、最後に前記ゲー
ト電極をマスクとしてイオンドーピングにより、前記ド
レイン電極、前記ソース電極の上部の前記半導体膜の一
部を高濃度不純物層に改質することを特徴とする薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3258997A JP3019533B2 (ja) | 1991-10-07 | 1991-10-07 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3258997A JP3019533B2 (ja) | 1991-10-07 | 1991-10-07 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102186A JPH05102186A (ja) | 1993-04-23 |
| JP3019533B2 true JP3019533B2 (ja) | 2000-03-13 |
Family
ID=17327925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3258997A Expired - Lifetime JP3019533B2 (ja) | 1991-10-07 | 1991-10-07 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019533B2 (ja) |
-
1991
- 1991-10-07 JP JP3258997A patent/JP3019533B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102186A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6083779A (en) | Method for fabricating a thin film transistor of a liquid crystal device | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH11102867A (ja) | 半導体薄膜の形成方法およびプラスチック基板 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
| US20020000552A1 (en) | Semiconductor device and method of producing the same | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JP3019533B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP2782035B2 (ja) | ガラス基板処理方法 | |
| JP2999863B2 (ja) | 半導体装置の製造方法 | |
| JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
| JP3462157B2 (ja) | 半導体装置の作製方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| CN100395875C (zh) | 薄膜晶体管的制造方法及其结构 | |
| KR100230359B1 (ko) | 저온 폴리실리콘 박막 트랜지스터의 제조방법 | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH09133928A5 (ja) | ||
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0697193A (ja) | 半導体装置とその製造方法 | |
| JPH07263702A (ja) | 薄膜トランジスタの製造方法 | |
| JP3676289B2 (ja) | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |