JP3020566B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3020566B2 JP3020566B2 JP2214267A JP21426790A JP3020566B2 JP 3020566 B2 JP3020566 B2 JP 3020566B2 JP 2214267 A JP2214267 A JP 2214267A JP 21426790 A JP21426790 A JP 21426790A JP 3020566 B2 JP3020566 B2 JP 3020566B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electric
- semiconductor device
- electric field
- dipole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は半導体装置に係り、とくに量子閉じ込め構造
を用いて情報の表現、伝達、記憶もしくは処理を行なう
半導体装置に関する。
を用いて情報の表現、伝達、記憶もしくは処理を行なう
半導体装置に関する。
最近の微細加工技術の進歩にともない、サブミクロン
あるいはナノメータレベルの微細加工が可能になり、電
子のドブロイ波長と同程度あるいはそれ以下の微細な構
造を作成できるようになってきた。これと共に、従来の
トランジスタ回路に替わる新しいデバイスあるいは情報
処理の方法が探索されるようになってきた。そのような
提案の一つとして、例えば、第１の公知例として米国特
許第626802号公報（対応日本出願：特開昭61−82473号
公報）に記された“量子結合装置”がある。また類似の
素子に関しては、マーク・エー・リード，シンポジウム
・オン・1986・ヴィエルエスアイ・テクノロジ，第１頁
ないし第４頁、（Mark.A.Reed,Symposium on 1986 VLSI
Technology,pp.1−４）及び、ディー・ケー・フェリ
ー，フィジクス・アンド・テクノロジ・オブ・サブミク
ロン・ストラクチャーズ，スプリンガー・フェアラー
ク,1988年，第232頁ないし第236頁、（D.K.Ferry,Physi
cs and Technology of Submicron Structures,Springer
−Verlag,1988,pp.232−236）等において論じられてい
る。 この中で、上記第１の公知例による“量子結合装置”
は、第16図に示すようにアレー状に“量子ドット”（３
次元空間のすべての方向で電子のドブロイ波長あるいは
それ以下の寸法をもつ、低ポテンシャル領域）を配列
し、量子ドット間を電子がトンネル効果によって渡り歩
き、これにより情報処理を行なうものである。これの具
体的構成としては、例えば量子ドットをGaAsで構成し、
これをGaAlAsでその周りを満たせば良い。
あるいはナノメータレベルの微細加工が可能になり、電
子のドブロイ波長と同程度あるいはそれ以下の微細な構
造を作成できるようになってきた。これと共に、従来の
トランジスタ回路に替わる新しいデバイスあるいは情報
処理の方法が探索されるようになってきた。そのような
提案の一つとして、例えば、第１の公知例として米国特
許第626802号公報（対応日本出願：特開昭61−82473号
公報）に記された“量子結合装置”がある。また類似の
素子に関しては、マーク・エー・リード，シンポジウム
・オン・1986・ヴィエルエスアイ・テクノロジ，第１頁
ないし第４頁、（Mark.A.Reed,Symposium on 1986 VLSI
Technology,pp.1−４）及び、ディー・ケー・フェリ
ー，フィジクス・アンド・テクノロジ・オブ・サブミク
ロン・ストラクチャーズ，スプリンガー・フェアラー
ク,1988年，第232頁ないし第236頁、（D.K.Ferry,Physi
cs and Technology of Submicron Structures,Springer
−Verlag,1988,pp.232−236）等において論じられてい
る。 この中で、上記第１の公知例による“量子結合装置”
は、第16図に示すようにアレー状に“量子ドット”（３
次元空間のすべての方向で電子のドブロイ波長あるいは
それ以下の寸法をもつ、低ポテンシャル領域）を配列
し、量子ドット間を電子がトンネル効果によって渡り歩
き、これにより情報処理を行なうものである。これの具
体的構成としては、例えば量子ドットをGaAsで構成し、
これをGaAlAsでその周りを満たせば良い。
従来のトランジスタを用いた集積回路においては、ト
ランジスタが動作する毎に、トランジスタ内部および配
線に付随した浮遊容量の充電、放電を行うため、大きな
電力消費が必要であった。今後、微細加工の進歩と共に
消費電力の制限により集積度が限界に達すると考えられ
る。 また、従来のトランジスタを用いた回路では、多数の
トランジスタを相互に金属の配線で接続するため、集積
度の増加とともに配線に要する面積、配線の抵抗などが
増加し、これも集積回路の性能を制限する大きな要因に
なっている。 また、微細化とともに集積回路中の素子も急激に複雑
になってきている。例えば、ダイナミックRAMの記憶セ
ルは従来は平面に形成した単純な構造の容量を用いてい
たが、サブミクロンの領域では大きな静電容量を確保す
るため、溝型容量セルなどの極めて複雑な形状が必要に
なってきている。この傾向は今後もさらに続き、集積回
路の製造コストを増加する原因になると考えられる。 さらに、従来のトランジスタを用いた集積回路は動作
速度にも限界がある。従来のトランジスタでは、伝導キ
ャリアが実際にソースからドレイン（バイポーラトラン
ジスタではエミッタからコレクタ）に走行して電流とな
り、この電流の有無をディジタル信号の1/0と対応させ
ている。従って、スイッチング動作にはトランジスタの
ソースからドレインまで実際に伝導キャリアが移動する
時間（走行時間）が必要である。しかし、伝導キャリア
の半導体中での速度は良く知られているように飽和速度
（1x107cm/s程度）が上限となる。従って、上記走行時
間も制限されてしまう。 上記第１の公知例の量子結合装置も、伝導キャリアで
ある電子が量子ドット間を実際に走行することが動作の
基本となっている点では、従来のトランジスタとなんら
変わりはなく、トランジスタと同様の速度の制限を受け
る。 また、上記量子結合装置では量子ドット中に１個の電
子が有るか無いかによってディジタル信号を表現してい
る。ダイナミックRAMの記憶セルにおいて、（リフレッ
シュ動作無しでは）情報が失われてしまうように、この
量子結合装置では情報が失われてしまうことは明らかで
ある。これは半導体中では、電子は再結合により消滅し
たり、あるいは熱励起によって生成したりするためであ
る。 以上により本発明の目的は極めて低消費電力で高速に
情報処理を行なうための、情報の表現、伝達、記憶、も
しくは処理を行なう半導体装置を提供することにある。 本発明の他の目的は高い誘電率（屈折率）を有し、か
つ高速に応答できる新しい半導体装置を提供することに
ある。 本発明の他の目的は、大容量記憶に適した記憶媒体で
ある半導体装置を提供することである。
ランジスタが動作する毎に、トランジスタ内部および配
線に付随した浮遊容量の充電、放電を行うため、大きな
電力消費が必要であった。今後、微細加工の進歩と共に
消費電力の制限により集積度が限界に達すると考えられ
る。 また、従来のトランジスタを用いた回路では、多数の
トランジスタを相互に金属の配線で接続するため、集積
度の増加とともに配線に要する面積、配線の抵抗などが
増加し、これも集積回路の性能を制限する大きな要因に
なっている。 また、微細化とともに集積回路中の素子も急激に複雑
になってきている。例えば、ダイナミックRAMの記憶セ
ルは従来は平面に形成した単純な構造の容量を用いてい
たが、サブミクロンの領域では大きな静電容量を確保す
るため、溝型容量セルなどの極めて複雑な形状が必要に
なってきている。この傾向は今後もさらに続き、集積回
路の製造コストを増加する原因になると考えられる。 さらに、従来のトランジスタを用いた集積回路は動作
速度にも限界がある。従来のトランジスタでは、伝導キ
ャリアが実際にソースからドレイン（バイポーラトラン
ジスタではエミッタからコレクタ）に走行して電流とな
り、この電流の有無をディジタル信号の1/0と対応させ
ている。従って、スイッチング動作にはトランジスタの
ソースからドレインまで実際に伝導キャリアが移動する
時間（走行時間）が必要である。しかし、伝導キャリア
の半導体中での速度は良く知られているように飽和速度
（1x107cm/s程度）が上限となる。従って、上記走行時
間も制限されてしまう。 上記第１の公知例の量子結合装置も、伝導キャリアで
ある電子が量子ドット間を実際に走行することが動作の
基本となっている点では、従来のトランジスタとなんら
変わりはなく、トランジスタと同様の速度の制限を受け
る。 また、上記量子結合装置では量子ドット中に１個の電
子が有るか無いかによってディジタル信号を表現してい
る。ダイナミックRAMの記憶セルにおいて、（リフレッ
シュ動作無しでは）情報が失われてしまうように、この
量子結合装置では情報が失われてしまうことは明らかで
ある。これは半導体中では、電子は再結合により消滅し
たり、あるいは熱励起によって生成したりするためであ
る。 以上により本発明の目的は極めて低消費電力で高速に
情報処理を行なうための、情報の表現、伝達、記憶、も
しくは処理を行なう半導体装置を提供することにある。 本発明の他の目的は高い誘電率（屈折率）を有し、か
つ高速に応答できる新しい半導体装置を提供することに
ある。 本発明の他の目的は、大容量記憶に適した記憶媒体で
ある半導体装置を提供することである。
上記目的を達成するため、高抵抗半導体、絶縁体ある
いは半絶縁体からなる障壁領域（７）を有し、 該障壁領域（７）の中に複数の活性領域（６）を含
み、 該活性領域（６）はその内部に伝導キャリア（４）を
閉じ込めることができ、 各々の上記活性領域（６）がドナー、あるいはアクセ
プタとして働く不純物原子（５）を含み、 上記複数の活性領域の１つの内部における上記伝導キ
ャリアの局在により電気双極性を発生せしめることを特
徴とする半導体装置を構成するものである。
いは半絶縁体からなる障壁領域（７）を有し、 該障壁領域（７）の中に複数の活性領域（６）を含
み、 該活性領域（６）はその内部に伝導キャリア（４）を
閉じ込めることができ、 各々の上記活性領域（６）がドナー、あるいはアクセ
プタとして働く不純物原子（５）を含み、 上記複数の活性領域の１つの内部における上記伝導キ
ャリアの局在により電気双極性を発生せしめることを特
徴とする半導体装置を構成するものである。
活性領域間が高抵抗半導体、絶縁体あるいは半絶縁体
による障壁領域で隔てられていることにより、伝導キャ
リアが活性領域の間を移動することがない。このため伝
導キャリアの走行に要する時間によって装置の動作速度
が制限されることがなく、高速の動作が達成できる。 また、上記活性領域の内部にドナーあるいはアクセプ
タとして働く不純物原子により発生した伝導キャリアが
閉じ込められることにより、該伝導キャリアが該活性領
域から流出して失われることがなく、このため情報が失
われることがない。これによって情報の保持、記憶を失
なうことができる。 また、上記活性領域の内部における上記伝導キャリア
の局在によって電気双極子を発生せしめることにより、
該電気双極子の方向や大きさにより情報を表現、記憶す
ることができる。またその内容を、外部から電界を与え
ることで制御することができる。また隣接する電気双極
子間に働く電界による相互作用を用いて情報の内容を順
次隣接する電気双極子へ伝達させ、これにより情報の伝
達を行なうことができる。 以下本発明の手段による各種の作用について、詳細に
説明する。 従来のトランジスタ回路では、トランジスタはスイッ
チとして機能し、トランジスタがオン状態となるかオフ
状態となるかをディジタル信号と対応させている。この
時、信号は金属配線中の電位としてあらわれる。 本発明の情報表現では、電気双極子の空間的な分布を
情報と対応づける。電気双極子は、電界によって容易に
向きや大きさを制御することができる。従って、金属の
配線を用いなくとも、遠距離から向きや大きさを変化さ
せることができる。しかも、電気双極子の向きや大きさ
を変えるのには、トランジスタのように電流を流す必要
がないので、本質的に低消費電力の動作に向いている。
また、多数の電気双極子を同時並列に遠隔制御すること
が可能であるので、これを用いたプロセッサは本質的に
並列処理に向いている。並列処理は高速な情報処理に極
めて重要であることはいうまでもない。また、従来の金
属配線によるクロック分配では、配線抵抗によるクロッ
クスキューのため多数の情報処理エレメント間の同期を
取るのは困難であり、高速動作の障害となっている。本
発明では、電界により電気双極子を遠隔操作することに
より、クロックの分配は光の伝播速度で行われるので、
クロックスキューは極めて小さい。 また、電気双極子は、その周りに極めて異方性の強い
電界分配を作るので、隣接する電気双極子間の情報の伝
達は、やはり金属の配線を用いないで行うことができ
る。 また、有限の電気双極子を有する素子としては、伝導
キャリアを有限領域に閉じ込めることが必要である。こ
のためには、電子親和力の異なる半導体を用いて、いわ
ゆる量子閉じ込め構造を形成し、その中にドナーあるい
はアクセプタとなる不純物を添加すればよい。従って、
本発明の原理に基づく半導体装置は、従来のトランジス
タに比べ極めて単純な構造を有する。 さらに、量子閉じ込め構造として、電子に対するポテ
ンシャルの低い領域が２領域ある構造（２重極小ポテン
シャル構造）を用いると、伝導キャリアは第１の低ポテ
ンシャルエネルギ領域に存在するか、第２の低ポテンシ
ャルエネルギ領域に存在するかによって２種類の電気双
極子能率ベクトルと対応付けすることができるのでディ
ジタル信号処理、ディジタル信号記憶と適合する。 また量子閉じ込め構造は、ナノメータレベルの寸法に
小さくできるので、これを用いた信号処理チップ、記憶
チップは極めて高集積にできる。 また本発明によれば、障壁膜の障壁高さを調節して大
きな電子分極率を有する活性領域を実現し、これを格子
状に並べると、近傍の活性領域の電気双極子が同方向に
揃った状態が実現できる。これは、ある一つの活性領域
に僅かな電気双極子が生じたとすると、これは隣の活性
領域の場所に電界を作る。電子分極率が大きいため、こ
の活性領域は大きな電気双極子能率ベクトルを持ち、も
との活性領域に大きな電界を作る。従って、もとの活性
領域も大きな電気双極子能率ベクトルを持つようにな
る。これは、誘電体物理の用語に用いると、自発分極を
持つことになるので、一種の人工的な強誘電体を構成す
ることができる。従来の強誘電体はイオン分極の回転を
利用するため応答速度が不十分であり、キャパシタを形
成した場合高周波領域で誘電率が低下する問題があっ
た。しかし本発明の半導体装置による人工的強誘電体
は、電子のトンネル現象による移動を分極に用いている
ため、従来の強誘電体よりも格段に超高速の応答がなさ
れる。このため格段に超高速、超高周波用途のキャパシ
タが形成できる。 また、このような２重極小ポテンシャルを持つ量子閉
じ込め構造を格子状に並べた構造を薄膜状にして、膜に
垂直な方向に電界を印加すると、大部分の量子閉じ込め
構造の電気双極子は電界の方向を向く。しかし、電界が
あまり強くない状態では、これらの電気双極子と反対向
きの電気双極子を持つ領域が存在しえる。しかも、この
反転分極領域は大きさが一定であり、大きな電界を印加
して消去しないかぎり安定して存在する。これは、次に
説明するメカニズムによる。垂直方向の電界によって膜
は分極する。この時、膜表面に分極による表面電荷があ
らわれ、この表面電荷の作る電界（反分極場）は分極を
小さくする向きである。反対向きの分極を持つ領域がで
きることで表面電界が小さくなり、全体のエネルギは小
さくなる。 この反転分極領域は、大きさが一定で安定して存在す
るので、一種の粒子（あるいは擬粒子）としてふるま
う。この反転分極領域は一様な垂直電界のもとでは静止
しているが、場所によって垂直電界が変化すると移動す
る性質がある。従って、この反転分極領域の面内分布を
情報に対応させれば、情報を記録することができる この記憶方式では、記憶密度が極めて大きい、記憶保
持に電力消費は不要であり、従って不揮発である。 この反転分極領域をディジタル信号の1/0と対応させ
れば、ディジタルの信号処理にも用いることができる。
これは、従来の半導体素子において伝導キャリアという
自然界にある粒子を用いているのに替えて、人工的な擬
粒子である反転分極領域を情報の担体として用いること
を意味する。不均一な垂直電界を印加すれば反転分極領
域は移動するが、従来の半導体デバイスとは次に述べる
意味で本質的な相違がある。まず、この反転分極領域の
移動においては、電子は各量子閉じ込め領域の中で極め
て短い距離を移動するだけである。しかも電子が移動す
る方向は膜に垂直な方向であり、反転分極領域の移動方
向とは垂直の方向である。従来の半導体装置では情報と
同時に電子が半導体中を実際に移動する必要があった
が、本発明では情報の伝達はこのような電子の移動を伴
わない。実際には、電気双極子が作り出す電界が半導体
を光の伝播速度で伝わることになる。従って、超高速に
情報処理が行なわれる。また、従来の半導体デバイスで
は、電子が電界により加速され（すなわちエネルギを得
て）、障害物（結晶格子や不純物）に衝突しながら走行
するので、エネルギが熱に変わってしまう。すなわち消
費電力が大きく、チップ発熱も大きい。これに対して本
発明は、実際に電子が移動するわけではないので、この
ようなエネルギーの消費が極めて小さい。
による障壁領域で隔てられていることにより、伝導キャ
リアが活性領域の間を移動することがない。このため伝
導キャリアの走行に要する時間によって装置の動作速度
が制限されることがなく、高速の動作が達成できる。 また、上記活性領域の内部にドナーあるいはアクセプ
タとして働く不純物原子により発生した伝導キャリアが
閉じ込められることにより、該伝導キャリアが該活性領
域から流出して失われることがなく、このため情報が失
われることがない。これによって情報の保持、記憶を失
なうことができる。 また、上記活性領域の内部における上記伝導キャリア
の局在によって電気双極子を発生せしめることにより、
該電気双極子の方向や大きさにより情報を表現、記憶す
ることができる。またその内容を、外部から電界を与え
ることで制御することができる。また隣接する電気双極
子間に働く電界による相互作用を用いて情報の内容を順
次隣接する電気双極子へ伝達させ、これにより情報の伝
達を行なうことができる。 以下本発明の手段による各種の作用について、詳細に
説明する。 従来のトランジスタ回路では、トランジスタはスイッ
チとして機能し、トランジスタがオン状態となるかオフ
状態となるかをディジタル信号と対応させている。この
時、信号は金属配線中の電位としてあらわれる。 本発明の情報表現では、電気双極子の空間的な分布を
情報と対応づける。電気双極子は、電界によって容易に
向きや大きさを制御することができる。従って、金属の
配線を用いなくとも、遠距離から向きや大きさを変化さ
せることができる。しかも、電気双極子の向きや大きさ
を変えるのには、トランジスタのように電流を流す必要
がないので、本質的に低消費電力の動作に向いている。
また、多数の電気双極子を同時並列に遠隔制御すること
が可能であるので、これを用いたプロセッサは本質的に
並列処理に向いている。並列処理は高速な情報処理に極
めて重要であることはいうまでもない。また、従来の金
属配線によるクロック分配では、配線抵抗によるクロッ
クスキューのため多数の情報処理エレメント間の同期を
取るのは困難であり、高速動作の障害となっている。本
発明では、電界により電気双極子を遠隔操作することに
より、クロックの分配は光の伝播速度で行われるので、
クロックスキューは極めて小さい。 また、電気双極子は、その周りに極めて異方性の強い
電界分配を作るので、隣接する電気双極子間の情報の伝
達は、やはり金属の配線を用いないで行うことができ
る。 また、有限の電気双極子を有する素子としては、伝導
キャリアを有限領域に閉じ込めることが必要である。こ
のためには、電子親和力の異なる半導体を用いて、いわ
ゆる量子閉じ込め構造を形成し、その中にドナーあるい
はアクセプタとなる不純物を添加すればよい。従って、
本発明の原理に基づく半導体装置は、従来のトランジス
タに比べ極めて単純な構造を有する。 さらに、量子閉じ込め構造として、電子に対するポテ
ンシャルの低い領域が２領域ある構造（２重極小ポテン
シャル構造）を用いると、伝導キャリアは第１の低ポテ
ンシャルエネルギ領域に存在するか、第２の低ポテンシ
ャルエネルギ領域に存在するかによって２種類の電気双
極子能率ベクトルと対応付けすることができるのでディ
ジタル信号処理、ディジタル信号記憶と適合する。 また量子閉じ込め構造は、ナノメータレベルの寸法に
小さくできるので、これを用いた信号処理チップ、記憶
チップは極めて高集積にできる。 また本発明によれば、障壁膜の障壁高さを調節して大
きな電子分極率を有する活性領域を実現し、これを格子
状に並べると、近傍の活性領域の電気双極子が同方向に
揃った状態が実現できる。これは、ある一つの活性領域
に僅かな電気双極子が生じたとすると、これは隣の活性
領域の場所に電界を作る。電子分極率が大きいため、こ
の活性領域は大きな電気双極子能率ベクトルを持ち、も
との活性領域に大きな電界を作る。従って、もとの活性
領域も大きな電気双極子能率ベクトルを持つようにな
る。これは、誘電体物理の用語に用いると、自発分極を
持つことになるので、一種の人工的な強誘電体を構成す
ることができる。従来の強誘電体はイオン分極の回転を
利用するため応答速度が不十分であり、キャパシタを形
成した場合高周波領域で誘電率が低下する問題があっ
た。しかし本発明の半導体装置による人工的強誘電体
は、電子のトンネル現象による移動を分極に用いている
ため、従来の強誘電体よりも格段に超高速の応答がなさ
れる。このため格段に超高速、超高周波用途のキャパシ
タが形成できる。 また、このような２重極小ポテンシャルを持つ量子閉
じ込め構造を格子状に並べた構造を薄膜状にして、膜に
垂直な方向に電界を印加すると、大部分の量子閉じ込め
構造の電気双極子は電界の方向を向く。しかし、電界が
あまり強くない状態では、これらの電気双極子と反対向
きの電気双極子を持つ領域が存在しえる。しかも、この
反転分極領域は大きさが一定であり、大きな電界を印加
して消去しないかぎり安定して存在する。これは、次に
説明するメカニズムによる。垂直方向の電界によって膜
は分極する。この時、膜表面に分極による表面電荷があ
らわれ、この表面電荷の作る電界（反分極場）は分極を
小さくする向きである。反対向きの分極を持つ領域がで
きることで表面電界が小さくなり、全体のエネルギは小
さくなる。 この反転分極領域は、大きさが一定で安定して存在す
るので、一種の粒子（あるいは擬粒子）としてふるま
う。この反転分極領域は一様な垂直電界のもとでは静止
しているが、場所によって垂直電界が変化すると移動す
る性質がある。従って、この反転分極領域の面内分布を
情報に対応させれば、情報を記録することができる この記憶方式では、記憶密度が極めて大きい、記憶保
持に電力消費は不要であり、従って不揮発である。 この反転分極領域をディジタル信号の1/0と対応させ
れば、ディジタルの信号処理にも用いることができる。
これは、従来の半導体素子において伝導キャリアという
自然界にある粒子を用いているのに替えて、人工的な擬
粒子である反転分極領域を情報の担体として用いること
を意味する。不均一な垂直電界を印加すれば反転分極領
域は移動するが、従来の半導体デバイスとは次に述べる
意味で本質的な相違がある。まず、この反転分極領域の
移動においては、電子は各量子閉じ込め領域の中で極め
て短い距離を移動するだけである。しかも電子が移動す
る方向は膜に垂直な方向であり、反転分極領域の移動方
向とは垂直の方向である。従来の半導体装置では情報と
同時に電子が半導体中を実際に移動する必要があった
が、本発明では情報の伝達はこのような電子の移動を伴
わない。実際には、電気双極子が作り出す電界が半導体
を光の伝播速度で伝わることになる。従って、超高速に
情報処理が行なわれる。また、従来の半導体デバイスで
は、電子が電界により加速され（すなわちエネルギを得
て）、障害物（結晶格子や不純物）に衝突しながら走行
するので、エネルギが熱に変わってしまう。すなわち消
費電力が大きく、チップ発熱も大きい。これに対して本
発明は、実際に電子が移動するわけではないので、この
ようなエネルギーの消費が極めて小さい。
以下本発明の第１の実施例を説明する。第１図（ａ）
（ｂ）（ｃ）には本発明の第１の実施例による量子閉じ
込め構造を用いた半導体装置を示す。 同図（ａ）は活性領域の構造を示す図である。図に示
すように１は第一量子井戸、２は薄い障壁膜、３は第二
量子井戸、５はドナーであり、これらから活性領域６は
構成されている。この活性領域は、障壁領域７の中に埋
め込まれている。同図（ｂ）は活性領域におけるポテン
シャルエネルギを示す図である。図に示すように第一お
よび第二量子井戸1,3は、障壁領域より電子親和力の大
きな半導体から構成され、中に伝導電子を閉じ込めるこ
とができる。すなわち活性領域は量子閉じ込め構造を構
成する。薄い障壁膜２は量子井戸1,3より電子親和力の
小さな半導体（あるいは絶縁体）から構成されている。
また、薄い障壁膜にはドナーとなる不純物原子が添加さ
れている。ドナーから生じる伝導電子は第一あるいは第
二の量子井戸いずれかに存在する。薄い障壁膜のエネル
ギー障壁の高さ及び膜厚は、量子井戸１から３あるいは
３から１へ有限の確率でトンネル効果あるいは熱励起に
より電子が遷移できるように設定する。ここで活性領域
間の距離（双極子格子定数）をａとし、第一および第二
量子井戸の幅をｄとし、量子井戸間の障壁膜の厚さをｔ
とし、この障壁膜の高さをbhとする。 障壁領域と量子井戸に用いる材料の組み合わせとして
はGaAlAsとGaAs,AlAsとGaAs,InPとGaInPAs,GaPとGaInPA
s,SiとSiGe,SiO2とSi,SiGeとGeなどの組み合わせが考え
られる。一般には薄い障壁膜２と障壁領域７とは違う材
料を用いても良いが、同じ材料を用いることもできる。
具体的な一例を示すと、障壁領域としてはGaAlAs（Alの
比率は例えば20％）、第一及び第二量子井戸1,3は一辺1
0nmのGaAsからなる立方体、薄い障壁膜としては2nm厚の
GaAlAs（Alの比率は例えば15％）に一個のドナーSiが添
加されたものを用いる。 上記構成は、ドナーの代わりにアクセプタを用いても
実現できる。この場合電子の代わりに正孔が活性領域中
を運動する。この例としては、障壁領域としてはSi、第
一及び第二量子井戸1,3は一辺5nmのSiGe（Geの比率は例
えば15％）からなる立方体、薄い障壁膜としては1nm厚
のSiに一個のアクセプタＢが添加されたものがある。 さらに同図（ｃ）は格子構造を示す図である。図に示
すように、活性領域６を障壁領域７の中に格子上に配列
する。 次に、この装置の動作を説明する。第１図（ａ）に示
す各々の活性領域ではドナーから発生した伝導電子４が
量子井戸１あるいは３のいずれかに存在する。電子が量
子井戸１にあるか３にあるかによって、この活性領域は
有限の電気双極子能率ベクトルすなわち電気双極子の強
さと方向を与えるベクトルを有する。電気双極子能率ベ
クトルｐは、次式で表わされる。 ｐ＝ｑ・ｄ ……（１） ｑは電子の電荷量、ベクトルｄは電子の平均位置とドナ
ーとの距離ベクトルである。従って、第１図（ａ）の構
造では、上向きか下向きの電気双極子能率ベクトルを有
する。 第１図（ｃ）のように格子状に配列した構造では各活
性領域が上向きか下向きの電気双極子能率ベクトルを持
つので、例えばある瞬間の電気双極子の分布を見ると第
１図（ｃ）のようになっている。各活性領域の電気双極
子能率ベクトルが独立であり、活性領域がｎ個ある場合
には合計2n個の分布の仕方が考えられる。これをディジ
タル情報と対応させる規則を定めればｎビットの情報と
対応付けすることができる。これはｎビットの情報を本
実施例によって装置内部に表現していることになる。各
活性領域の電気双極子能率ベクトルが独立でない場合に
は、この装置が表現できる情報量はｎビット以下とな
る。 この格子構造を電極にはさんで、外部電界を印加すれ
ば、活性領域の電気双極子能率ベクトルをほぼ同時に変
化させることができる。各活性領域では、外部電界と他
の活性領域が作る電界の総和からなる電界を受け、電界
変化に応じて電気双極子能率ベクトルが変化する。各活
性領域は第２図に示すように、その周りに極めて異方性
の強い電界分布を作る。ベクトルｒ離れた点における双
極子の作る電界ベクトルＥ（ｒ）は次式で表される。 Ｅ（ｒ）＝［３（ｐ・ｒ）ｒ−r2p］／（４πεr3） ……（２） 電界Ｅは、第２図に示すように、電気双極子のベクト
ル方向の直線上では、電気双極子と同じ方向であるが、
電気双極子に垂直方向の直線上では電気双極子と反対向
きである。電気双極子には、電気双極子を電界方向に向
けようとする力が働くので、これを利用して、ある方向
の電気双極子能率を増加したり、逆に抑制したりするこ
とができる。これは、活性領域間の情報の伝達を双極子
相互作用で行っていることになる。その変化の仕方は、
初期状態及び活性領域間の相互作用によって具体的には
様々であるが、これを制御して情報処理装置として用い
ることができる。この情報処理装置の扱えるデータは最
大でｎビットである。この時、情報は光速で伝達するの
で、超高速に情報は伝達する。 また、本実施例のように活性領域においてポテンシャ
ルエネルギが極小となる領域が（量子井戸１及び２の）
２カ所ある場合には（２重極小ポテンシャル構造と以下
呼ぶことにする）、特に微小な電界変化で電気双極子能
率ベクトルを大きく変化させることができる。これは活
性領域の電子分極率αが極めて大きくなるためである。
これを以下に説明する。電子分極率は次式で定義され
る。 ｐ＝αＥ ……（３） ここでｐは電気双極子能率ベクトル,Eは活性領域におけ
る電界ベクトルである。原子の電子分極率と同様に、活
性領域の電子分極率は量子力学の摂動論を用いて次式で
近似的に表わされる。 α＝2|＜1|pd|2＞|2（E2−E1） ……（４） ここで、＜1|は活性領域の基底状態の状態ベクトルを
Diracのブラ記号を用いて表わしたもの、|2＞は第一励
起状態の状態ベクトルをDiracのケット記号を用いて表
わしたもの、従って＜1|pd|2＞はエネルギ−表示での電
気双極子能率ベクトルpbの行列要素、E1は基底状態のエ
ネルギ、E2は第一励起状態のエネルギである。簡単な計
算の結果、障壁膜の障壁高さが高くなるに従い、この式
の分母のE2−E1は単調に減少し、従ってαは増大するこ
とがわかる。薄い障壁膜の高さが無限大になると、E2−
E1は０になり、αは無限大となる。すなわち電界が０で
も有限の電気双極子能率ベクトルを持つ、あるいは永久
双極子を持つようになる。いずれにしても２重極小ポテ
ンシャルの活性領域では、薄い障壁膜のポテンシャル障
壁の高さによって電子分極率αの大きさを極めて広い範
囲で制御することができ、極めて大きなαを実現でき
る。大きな電子分極率を持つ活性領域はその定義から明
らかなように、僅かな電界に対しても大きな電気双極子
能率ベクトルを持つ。 薄い障壁膜の障壁高さを調節して大きな電子分極率を
有する活性領域を実現し、これを第１図のように格子状
に並べると、近傍の活性領域の電気双極子能率ベクトル
が同方向に揃った状態が実現できる。これを、第３図に
示す。これは、以下のような理由による。ある一つの活
性領域に僅かな電気双極子能率ベクトルが生じたとする
と、これは隣の活性領域の場所に小さな電界を作る。電
子分極率が大きいため、この活性領域は大きな電気双極
子能率ベクトルを持ち、もとの活性領域に大きな電界を
作る。従って、もとの活性領域も大きな電気双極子能率
ベクトルを持つようになる。このようなポジティブフィ
ードバックが隣から隣へと働くと、近い場所にある活性
領域は互いに同じ方向の電気双極子能率ベクトルを持つ
ようになる。このような活性領域の集団を以下では“分
域”と呼ぶことにする。活性領域の電気双極子能率ベク
トルをスピン磁気双極子能率ベクトルを置き換えれば、
本実施例はちょうど強磁性体と良く似ている。磁性体の
分野ではスピンの揃った領域は分極と呼ばれており、本
発明でもこの呼び名をもちいる。本実施例の分域は、活
性領域が互いにフィードバックを及ぼしあうため、極め
て安定であり、電界を印加しなくとも、電気双極子能率
ベクトルの向きを保持する。これは、誘電体物理の用語
を用いると、自発分極を持つと表現できる。 ３次元の立方格子を持つ物質に自発分極が生じる条件
としては下記のものが知られている。これは、C.Kittel
著、“Introduction to solid state physics," 第５版（John Wiley ＆ Sons,Inc）、417−418頁
によれば、 Ｎα＞3/4π０ ……（５） とあらわされる。ここで、Ｎは双極子の密度であり、本
発明では活性領域の密度に対応する。上記したように、
αは薄い障壁膜のポテンシャルの高さを高くすれば極め
て高くできるので、この条件を満たすのは容易である。
従って、自発分極の実現性は明らかである。 薄い障壁領域の障壁高さ、あるいは厚みを増加させる
ことにより、分極した状態の安定性が向上するので、高
温まで自発分極が維持できるようになる。 ３次元の立方格子以外の場合、例えば、正方格子ある
いは２次元の格子の場合には、上記条件式の右辺の3/4
πが変化するものの、同様の条件式が成り立つ。 この自発分極の向きは、外部から印加する電界によっ
て反転させることができる。分極（単位体積当たりの電
気双極子能率）と外部電界の関係は、第４図に示すよう
に、ヒステリシスを持つ関係になる。このヒステリシス
を用いて情報の記憶を行うことができる。 これまでも自発分極を持つ物質として、BaTiO3などの
一群の強誘電体物質が知られている。これら自然の強誘
電体の電気双極子能率ベクトルは、主に結晶を構成する
イオンが変位することにより自発分極が発生していた。
本発明では、電子が移動することにより電気双極子能率
ベクトルが生じる点でこれらとは大きな相違がある。電
子はイオンよりも遥かに軽いので、本発明は、自然の強
誘電体に比べ、電界に対する応答速度ははるかに高速で
ある。 本実施例の構造を電極間にはさみ込めば、高誘電率で
かつ超高速応答可能なキャパシタが形成できる。BaTiO3
などの強誘電体は、本質的に誘電率が高いが、イオンの
変位によって高い誘電率を実現しているために、応答速
度が低速であった。本発明では電子の変位によって高い
誘電率を実現しているため、応答速度は通常の強誘電体
よりも３桁以上高速である。 量子井戸の幅を大きく設計すると、電子の移動できる
範囲が広がるので、誘電率は大きくなる。また、量子閉
じ込め構造の密度を増加させる（格子間隔を短くする）
ことによって、量子閉じ込め構造間の双極子相互作用が
強まるので、やはり誘電率は高くなる。 これまで半導体超格子構造は盛んに研究されてきた
が、異種の半導体を組み合わせて、移動度、バンドギャ
ップ等の物性定数が異なる半導体を実現するに留まって
いた。これに対して、本発明は、半導体を組み合わせ
て、強誘電体という全く質的に違う物質と同様の性質が
実現できる点で従来とは、大きく異なっており、画期的
な発明と考えられる。 このように自発分極及び分域構造を有する本実施例で
は、外部電界の印加により分域の発生、消去及び境界位
置の移動が可能である。 本発明では、量子閉じ込め構造の電気双極子の空間分
布により情報を表現するので、従来のトランジスタ回路
での情報の表現方式に比べ様々な利点がある。（従来の
トランジスタ回路では、トランジスタはスイッチとして
機能し、トランジスタがオン状態となるかオフ状態とな
るかをディジタル信号と対応させている。この時、信号
は金属配線中の電位としてあらわれる。）電気双極子
は、電界によって容易に向き・大きさを制御することが
できる。従って、金属の配線を用いなくとも、遠距離か
ら向き大きさを変化させることができる。すなわち、配
線無しに情報を伝達できる。 また、電気双極子の向きや大きさを変えるのには、ト
ランジスタのように電流を流す必要がないので、本発明
は本質的に超低消費電力の動作に向いている。 電気双極子間の相互作用も光の伝播速度で伝わるの
で、極めて高速である。情報の伝達速度に関して、従来
の半導体素子のような電子の飽和速度に起因する制限を
受けない。 本発明は、有限の分極を電源なしに保持できるので、
分極の向き・大きさを場所により変化させて記録してお
けば、記録媒体として用いることができる。高密度に量
子閉じ込め構造を配列することにより、通常の半導体記
憶装置より遥かに高い記憶密度を得ることができる。ま
た、磁気記録では書き込み時に磁場を発生する必要があ
り、この時大きな電流を流す必要があるが、本発明では
電場を発生するだけでよいので、書き込み装置の消費電
力、サイズは磁気記録に比べ遥かに小さなものとなる。
また、本発明は半導体を用いているため、この記憶媒体
と同一材料の上に、従来の半導体デバイス・回路を作成
することができるので、記憶の読みだし、書き込み回
路、通信用回路あるいは信号処理回路等を従来技術で作
成することも容易である。 本発明は用いた第２の実施例を以下に説明する。第５
図に本発明の第２の実施例による不揮発性ランダムアク
セスメモリ（RAM）の記憶セルに用いる電界効果型トラ
ンジスタを示す。 ここで、８はｐ型シリコン基板、９はn+領域からなる
ソース領域、10は同じくn+領域からなるドレイン領域、
11はソース端子、12は薄い障壁膜、13はゲート端子、14
はゲート電極、15は障壁領域、16は量子井戸、17はドレ
イン端子である。量子井戸は多結晶Siからなり、薄い障
壁膜は、電子のトンネル電流が流れる程度に薄く、かつ
ｎ型にドープされたSiO2膜である。障壁領域、量子井
戸、薄い障壁膜からゲート絶縁膜（18）が構成される。
この中には第一及び第二活性領域（19,20）が含まれ
る。 次にこの第２の実施例による絶縁ゲート型電界効果型
トランジスタの動作を第６図を用いて説明する。ゲート
絶縁膜18の中では、第６図（ａ），（ｂ）に示す２通り
の状態が安定して存在する。即ち、電気双極子が上向き
の状態と下向きの状態である。薄いSiO2膜のドナー不純
物から生じる伝導電子は量子井戸に分布する。薄いSiO2
膜の領域では、ポテンシャルエネルギが高いため、電子
の存在確率は必然的に小さくなる。このためにわずかな
熱揺らぎによって中心から離れた量子井戸に電子は存在
しやすくなる。従って有限の電気双極子が発生しやす
い。第一の活性領域20が上向きの電気双極子を持つと
き、第二の活性領域には上向きの電界が印加される。従
って活性領域２にはやはり上向きの電気双極子が生じ
る。この第二の活性領域の電気双極子は第一の活性領域
にやはり上向きの電界を作るので、第一の活性領域の上
向きの電気双極子ベクトルはますます大きくなる。以上
述べたボジティブフィードバックの効果により、上向き
の状態が安定であることがわかった。まったく同様の議
論が下向きの電気双極子の状態についても成立ち、やは
り安定となる。このようにして、このゲート絶縁膜18は
内部に２つの安定状態を持つ。この絶縁ゲート型電界効
果トランジスタのソース、ドレインを接地して、ゲート
電極に印加する電圧を変化させると第７図に示すような
ヒステリシスを持つ電流電圧特性が得られる。ゲートソ
ース間電圧がOV時にも、ドレイン電流が流れる状態と流
れない状態が実現できる。 以上の性質を用いることにより、不揮発の（電源が接
続されていないときにもデータを保持する）RAMが実現
できる。この構成の一例を第８図に示す。29は行方向デ
コード回路、21はワード線、27はコントロール線、22は
データ線、26はメモリセル、24は通常の絶縁ゲート型電
界効果トランジスタを用いた選択トランジスタ、25は第
５図で説明した二安定状態を有する電界効果型トランジ
スタによる記憶トランジスタ、28は列方向デコード／選
択回路、及びセンス回路である。 この不揮発RAMの書き込み及び、読み出し動作を次に
説明する。書き込み時には選択するワード線をローから
ハイにする。その他のワード線は、ローである。次に、
書き込みたいビットのコントロール線を書き込み電圧に
し、データ線をローレベルにする。このビットの記憶ト
ランジスタのゲートは書き込み電圧、ドレインはローレ
ベルとなるので、記憶トランジスタは低しきい値の状態
となる。すなわち、このビットのメモリにはローが書き
込まれた。次にハイを書き込む場合には以上のロー書き
込みの動作の後にコントロール線をローにして、かつハ
イを書き込みたいメモリセルのデータ線だけを書き込み
電圧にする。このとき記憶トランジスタのゲートソース
間にはローレベル、ドレインソース間には書き込み用電
圧から選択トランジスタのしきい電圧だけ低いレベルが
印加される。従って、ゲートドレイン間にはマイナス極
性で書き込み用電圧が印加され、記憶トランジスタは高
しきい値状態となる。すなわち、ハイが書き込まれる。 読みだし時には、ワード線をハイレベルにして、選択
トランジスタをオン状態とし、コントロール線をローレ
ベル、データ線を（読みだし用の）ハイレベルとする。
記憶トランジスタが低しきい値状態となっているメモリ
セルでは、記憶トランジスタ、選択トランジスタともに
オン状態となるので、データ線の電荷をメモリセルが放
電し、データ線の電位が下がる。記憶トランジスタが高
しきい値状態となっているメモリセルでは、データ線は
ハイレベルのままである。このデータ線の信号をセンス
アンプで増幅し、外部へ出力して読みだし動作が完了す
る。 書き込み用の電圧は読みだし用の電圧よりも高く設定
する。この実際の電圧値は記憶トランジスタのヒステリ
シス特性により決める。 従来、半導体不揮発メモリでは絶縁膜を介して電荷を
注入したり引き抜いたりするために、絶縁膜の長期的な
疲労により、データの書き換え回数に制限があった。絶
縁膜を薄くすれば、書替え回数は向上するが、これでは
データの保持期間が短くなってしまう。また、データの
消去／書替えには、絶縁膜を介して電荷を注入する必要
があり、ミリセカンド程度の時間が必要であった。これ
らのことより、計算機のマシンサイクル毎にデータを書
き替えるような用途には適さなかった。 これに対して、本実施例では双極子相互作用によるポ
ジティブフィードバックによってデータ保持を行ってい
る。すなわち、絶縁ゲート内部に２つの状態を安定に保
つ働きがある。従って、薄い障壁膜の厚さを10オングス
トローム以下に薄くしても、記憶の保持には影響がな
い。従って、上記長期疲労の問題は回避できる。特に、
この薄い障壁膜はエネルギーギャップの大きい半導体に
より構成することもでき、この場合は、かりに厚い膜を
用いても、長期疲労の問題はない。また、この記憶装置
のデータの消去あるいは書替え時間は、極めて高速であ
り１ナノ秒以下にできる。これは、書替え時には少数の
キャリアが障壁膜の上から下へ（あるいは下から上へ）
移動するだけでよいからである。 本発明の第３の実施例を以下に説明する。第９図
（ａ）は本発明第３の実施例による記憶装置の一例を示
す。 同図（ｃ）に示すように、第一の実施例と同様に、第
一量子井戸35、第二量子井戸36、薄い障壁膜34からなる
活性領域31が障壁領域37の中に格子状に埋め込まれてい
る。第一量子井戸35、第二量子井戸36は障壁領域37より
電子親和力の大きい材料により構成され、薄い障壁膜34
は第一量子井戸35、第二量子井戸36いずれによりも電子
親和力の小さな材料からなる。33はドナー不純物であ
る。第一の実施例との違いは、第一量子井戸35の電子親
和力が第二量子井戸36の電子親和力よりも大きく設定さ
れている点であり、単独の活性領域で考えると電子は第
一量子井戸35に安定して存在する。 この活性領域は、薄膜状の障壁領域の中で格子構造を
しており、30は半導体あるいは金属からなる制御電極、
38はn+半導体からなる接地領域である。 次にこの動作について説明する。格子状に配列した活
性領域は、第１の実施例と全く同様の機構によって、自
発分極を持ちうる。本実施例の場合には、第１量子井戸
が第二量子井戸よりも電子親和力が大きいので、電子の
存在確率は第一量子井戸の方が大きくなる。従って下向
きの電気双極子（あるいは自発分極）が発生しやすい。
但し、本実施例では全体の形状を膜形状としているため
（水平方向の寸法が垂直方向の寸法に比べて、ずっと大
きい）、反分極場が生じる。反分極場は、膜状の物質が
分極したときに表面にできる電荷によって生じる電界で
あり、物質内部の分極を小さくする向きとなる。この反
分極場のために、第９図（ｂ）に示すように、上向きの
反転した自発分極を有する微小領域（以後反転分極領域
と呼ぶ）31が安定して存在することができる。 この反転分極領域31の存在は以下のように定式化する
ことができる。この系のエネルギーは、以下の３項より
なる。 UT＝UW＋UE＋UD ……（６） ここで、UTはトータルのエネルギであり、一様に下向
きに分極している場合を基準としている。UWは反転分極
領域とその他の領域の間の遷移領域の存在によるエネル
ギーの増加分、UEは反転分極領域と外部電界との相互作
用を表わす項、UDは反分極場と反転分極領域の相互作用
を表わす項である。反転分極領域を対称性より円形であ
ると仮定すると、以下の解析式が得られる。 UW＝２πｒσ ……（７） UE＝２πr2Ps（Eext＋Δφ/qd） ……（８） UD＝−２πr2PsPs（１−2N）／ε ……（９） ここで、ｒは反転分極領域の半径、σは単位面積当た
りの遷移領域のエネルギー、Psは自発分極の大きさ、E
extは膜に垂直方向下向きの外部電界、Δφは第一量子
井戸と第二量子井戸の間の電子親和力の差、ｑは電子の
電荷量、ｄは第一量子井戸と第二量子井戸の中心間の距
離、Ｎは反電場係数（直径2rが膜厚ｈと等しくなったと
き約1/3となり、ｒが大きくなるに従い単調に減少す
る）、εは量子井戸の誘電率である。この実施例では外
部から電界は印加していないが、第一量子井戸と第二量
子井戸とで電子親和力の違う材料を用いることにより、
Δφ/qdが有限値である。この式によって、エネルギー
の半径ｒに対する依存性を求めると第10図のようにな
る。同図によれば、ｒの安定な点としてｒ＝０とｒ＝r0
の２つの条件がある。ｒ＝０の点は、一様に分極して、
反転分極が無い場合であり、ｒ＝r0は半径r0の反転分極
領域が発生する場合に相当する。このどちらの条件にお
いても、一度その状態になると、状態を継続する。従っ
て上記反転分極領域をディジタル信号の“1"あるいは
“0"と対応させてディジタル情報の記録に用いることが
できる。 このような、反転分極は膜の方線方向と実質的に平行
に電界を印加し、該電界を制御することにより発生させ
ることは容易である。反転分極領域を発生させるには、
膜に上向きに電界を印加すれば良い。これは、膜の表面
付近に電極を形成し、これに負の電圧を印加すればよ
い。このとき第11図に示すように、ｒ＝０が不安定とな
り、有限のｒだけが安定となる。この後、外部電界を０
にしても、有限のｒ値を保持する。 反転分極を移動させるには、膜に垂直な電界の強さに
傾斜を設けることによって達成できる。第12図に示すよ
うな傾斜電界のもとでは、反転分極領域は上向きの電界
が強くなる方向へ移動する。第11図に示すように上向き
の電界が強い場所の方がエネルギーが低く、安定だから
である。 反転分極領域を長距離にわたって移動させるには、第
９図（ａ）及び第13図に示すような方法を用いる。Ｔ型
制御電極39とＩ型制御電極40を第13図のように交互に配
置する。これに薄膜の面と実質的に平行方向の、時間と
ともに向きが回転する電界（回転電界）をさらに印加す
る。該平行方向の電界のもとで、制御電極は分極し、端
部に正あるいは負の電極が生じる。負電荷の下にある活
性領域には上向きの電界が印加されるので、反転負極領
域は負電荷の下に存在する方が安定である。回転電界を
印加すると、反転分極領域は制御電極の負電荷のある側
に順次引き付けられて順次移動する。第13図に示す動作
の繰返しによって、反動分極領域は任意の場所まで移動
することができる。 以上述べたデバイスを同一チップ上に形成することに
より、第14図（ａ），（ｂ）に示すようなシリアルメモ
リが形成できる。ここで、41は水平方向電界印加電極、
42は電源及び制御回路、43は記憶部、44はセンス回路及
びI/Oポート、45はマイナーループ、46は転送ゲート、4
7はメジャーループである。ディジタル情報は、反転分
極領域の有無により記録し、マイナーループ上を回転電
場により周回している。情報の読みだしは、転送ゲート
46を開き、読み出したい情報をメジャーループに送りこ
んでI/Oポートを介して行う。情報の書き込みはその逆
に、I/Oポートから反転分極領域をメジャーループに転
送し、転送ゲートを介してマイナーループに送りこむこ
とによって行う。 反転分極領域は一種の粒子（擬粒子）として動作し、
情報を保持、伝達することができる。この反転分極領域
は、従来の電子や正孔に換わる新しい情報の伝達担体
（キャリア）として利用することができる。反転分極領
域は、それ自体エネルギー的に安定であり、電子のよう
に再結合により消滅することが無い。従来の電子を用い
た情報記憶、情報処理では、多数の電子が移動すること
が必要であった。本発明では、反転分極領域の移動に際
しては、実際の電子の移動は僅かであり、電界の分布が
高速で移動する。従って、高速で電力消費の小さい情報
伝達が可能になる。 次にこのような記録装置の効果について説明する。電
源なしに情報を保持できるので、不揮発性の記録装置で
ある。高密度に量子閉じ込め構造を配列することによ
り、通常の半導体記憶装置より遥かに高い記録密度を得
ることができる。また、磁気記録では書き込みに磁場を
発生する必要があり、この時大きな電流を流す必要があ
るが、本発明では電場を発生するだけでよいので、書き
込み装置の消費電力、サイズは磁気記録に比べ遥かに小
さなものとなる。また、本発明は半導体を用いているた
め、この記録媒体と同一材料の上に、従来の半導体デバ
イス・回路を作成することができるので、記憶の読み出
し、書き込み回路、通信用回路あるいは信号処理回路等
を従来技術で作成することも容易である。 不均一な垂直電界を印加すれば反転分極領域は移動す
ることを上に述べたが、従来の半導体デバイスとは次に
述べる意味で本質的な相違がある。まず、この反転分極
領域の移動においては、電子は各量子閉じ込め領域の中
で第一量子井戸と第二量子井戸の間の極めて短い距離を
移動するだけである。しかも電子が移動する方向は膜に
垂直な方向であり、反転分極領域の移動方向とは垂直の
方向である。従来の半導体装置では情報と同時に電子が
半導体中を実際に移動する必要があったが、本発明の情
報の伝達ではこのような電子の移動を伴わない（あるい
は極めて僅かの移動しか伴わない）。実際には、電気双
極子が作り出す電界が半導体を光の伝播速度で伝わるこ
とになる。従って、反転分極領域の移動は超高速であ
る。また、従来の半導体デバイスでは、電子が電界によ
り加速され（すなわちエネルギを得て）、障害物（結晶
格子や不純物）に衝突しながら走行するので、エネルギ
が熱に変わってしまう。すなわち消費電力が大きく、チ
ップ発熱も大きい。これに対して本発明は、実際に電子
が移動するわけではないので、このようなエネルギーの
消費が極めて小さい。 本実施例では、第一量子井戸と第二量子井戸の電子親
和力は異なる場合を示したが、電子親和力が同じ場合に
も、膜に垂直に電界を印加することにより同様の効果を
得ることができる。 本実施例では、活性領域にドナー不純物を添加し、電
子が活性領域中に移動する例を述べたが、アクセプタ不
純物を印加し正孔の運動を利用しても同様の効果を得る
ことができる。 次に本実施例の製造プロセスについて第15図（ａ），
（ｂ），（ｃ），（ｄ）を用いて説明する。まずｎ型の
半導体基板の上に障壁領域となる膜、量子井戸となる
膜、薄い障壁領域となる膜、量子井戸となる膜、障壁領
域となる膜を次々に形成する。具体的な材料の一例をあ
げれば、半導体基板としてはSiを用い、障壁領域として
はノンドープのSi,量子井戸にはSiGe、薄い障壁領域に
はＢがドープされたSiを用いる。この場合、量子井戸に
閉じ込められるのは正孔となる。これをホトリソグラフ
ィ及びドライエッチングにより加工して（同図
（ｂ）），量子閉じ込め構造を作製する。この後、同図
（ｃ）に示すように、障壁領域となる半導体領域を選択
成長させる。最後に保護膜及び制御電極を形成して本発
明を得る。 第17図には、本発明の第４の実施例のランダムアクセ
スメモリを示す。同図（ａ）に示すように、第一量子井
戸49、第二量子井戸50、薄い障壁膜51からなる活性領域
52、53が障壁領域54の中に埋め込まれている。第一量子
井戸49、第二量子井戸50は障壁領域54より電子親和力の
大きい材料により構成され、薄い障壁膜51は第一量子井
戸49、第二量子井戸50のいずれよりも電子親和力の小さ
な材料からなる。55はドナー不純物である。56は記憶セ
ルであり、一対の活性領域52、53からなる。この記憶セ
ルをはさむ形でワード線57及びデータ線58が形成されて
いる。ワード線及びデータ線は、高不純物濃度の半導体
あるいは、金属からなるものとする。さらに同図（ｂ）
の断面図に示すように、記憶セル、ワード線、データ線
を積層して高密度に並べる。 次に、本実施例の動作について説明する。記憶セルに
デジタルの情報を書き込むときは、以下のようにする。
ワード線を正の電圧Ｖに設定し、データ線を負の電圧−
Ｖに設定する。この時非選択のワード線、ビット線は接
地レベルとする。選択された記憶セルには2Vの電圧が印
加され、活性領域52の電子は第二量子井戸から第一量子
井戸へと移動する。これによって、活性領域52には、下
向きの電気双極子が生じる。この電気双極子は活性領域
53に上向きの電界を作るので、この電界の影響で活性領
域53には上向きの電気双極子が生じる。これを状態１と
する。反対の情報（０）を書き込むには、ワード線に電
圧−Ｖを印加し、データ線に電圧Ｖを印加すれば良い。 この書き込み時、非選択セルにはＶだけの電圧が印加
されるが、第一量子井戸と第二量子井戸の間の障壁高さ
及び活性領域52と活性領域53の距離を調節することによ
り、電圧Ｖでは状態は変化せずに、電圧2Vでは状態が反
転するように設計できる。 第18図に示すように、記憶セルは一対の電気双極子が
互いに双極子を大きくする方向の電界を印加し、正帰還
が生じるので安定に状態を保持する。これは同図に示す
ようにちょうどフリップフロップ（ラッチ回路）を電気
双極子によって擬似したものとなっている。このような
電気双極子によるフリップフロップ（ラッチ回路）とし
ては第19図に示すような直列に接続したものも考えられ
る。 情報の読みだしは以下のようにする。ワード線にＶの
電圧を印加し、データ線に−Ｖの電圧を印加すると選択
セルには１が書き込まれる。この時、もともと情報セル
が１の場合にはデータ線にながれる電流は僅かである。
これに対し、もともと０の場合には、記憶セルの電気双
極子を反転するのに必要な電荷が、記憶セルからデータ
線に流れ込む。この電荷を高感度のセンス増幅器により
読みだす。この時、記憶セルの情報は破壊されるので、
読みだし後、再書き込みを行う。 本実施例によれば、超高密度のメモリが構成できる。
特に、第17図（ｂ）に示すように、３次元的に配列する
ことにより、大容量のメモリが構成できる。また、活性
領域の対という単純な構成により、擬似的にスタティッ
クなフリップフロップ（ラッチ回路）を構成でき、安定
に状態を保持できるという特徴がある。従って、状態の
ダイナミックRAMのようなリフレッシュ動作は不要であ
る。従って、本発明を用いた記憶装置の制御回路は簡素
なものとある。 本発明の第５の実施例を用いて、ある動作温度を設定
した時に、どのような構造を取ればよいかについて説明
する。 第20図は、本発明第５の実施例による活性領域に電界
を印加した場合の、双極子内の分極によるキャリア位置
の変位と印加電界との関係を示す図である（具体的な構
造としては第１図に示す構造を考える）。電界を印加す
るキャリアは活性領域の中心から変位する。この変位の
大きさは電界が小さい間は、電界に比例する。変位の電
界依存性すなわち変位の電界に対する比例係数は、低温
になるほど大きくなる。これは、低温になるとキャリア
の熱エネルギーが小さくなるため、キャリアが第一量子
井戸もしくは第二量子井戸の一方に安定して存在する確
率が大きくなり、双極子が形成されやすくなるためであ
る。この比例係数があるしきい値より大きくなると、活
性領域は、自発的に変位する。このしきい値は、次のよ
うにして決まる。ある活性領域のキャリアが、たまたま
揺らぎによって変位すると、これによってこの周囲に電
界を作る。このため、周囲の活性領域は分極する（透起
双極子を持つ）。この透起双極子によりもともとの活性
領域にフィードバック電界が印加され、キャリアが変位
する。相互作用が充分強く、このキャリアの変位が始め
の揺らぎと等しいかあるいはそれより大きければ、外部
から電界を印加するすることなしに、自発的にキャリア
は変位する。これは等価回路で考えると、フィードバッ
ク増幅回路においてフィードバックループの利得が１を
超えると発振するのに対応している。 このような動作原理により、本発明による半導体装置
の誘電率の温度依存性は、従来の半導体に無い特異なも
のとなる。上記誘電率の温度依存性と半導体装置の構造
定数との関係を計算機シミュレーションで計算した結果
を第21図ないし第28図に示す。第21図はSi/p形SiO2もし
くはGaAs/p形AlAsにおいて図に示した構造定数を設定し
た場合に、誘電率の温度依存性を示したものである。充
分高温ではキャリアは熱エネルギーにより互いにランダ
ムに分布し、無秩序状態が形成される。このため、誘電
率は低い。温度低下に伴い、双極子間の相互作用が強く
なり、双極子は互いに強い正の相関を持って運動するよ
うになる。このため誘電率は急激に増加する。転移温度
TCでは、全てのキャリアが強く相関しあうようになり、
自発分極（あるいは自発変位）が生じる。この時、誘電
率は理想的には無限大となる。転移温度TC以下では誘電
率は同様に理想的には無限大となる。転移温度TC以下の
低温相では、自発分極のためキャリアが一方向に揃って
変位した状態すなわち秩序状態が形成される。転移温度
TCは秩序／無秩序状態の相転移温度ということができ
る。 誘電率は実用的には例えば100付近以上、好ましくは5
00付近以上、より好ましくは1000付近以上が必要であ
る。実用的にはこれらの必要な誘電率の値を定義して、
移動温度TCを定義できる。 第21図の、単一量子井戸と記された曲線が示すよう
に、単一の量子井戸すなわち障壁膜のない量子井戸から
なる構造では相転移は発生せず、誘電率の値は小さく、
温度依存性はほとんど無い。 実施例１から実施例３までに説明したような情報の保
持、記憶が可能となるためには、この転移温度以下の温
度で動作させる必要がある。この転移温度は以下に明ら
かにするように、本発明による半導体装置の各種の構造
定数に依存する。該各種の構造定数は第１図中に示し
た、双極子格子定数ａ（活性領域の中心間の距離）、量
子井戸の幅ｄ、量子井戸間の障壁膜の厚さｔ、障壁膜の
障壁高さbh、量子井戸内の有効質量ｍ等である。 第22図には転移温度TCの双極子格子定数ａ依存性、第
23図には転移温度TCの量子井戸幅ｄ依存性、第24図には
転移温度TCの量子井戸間障壁厚さｔ依存性、第25図には
転移温度TCの有効質量m/m0依存性、第26図には転移温度
TCの量子井戸間障壁高さbh依存性を示す。双極子格子定
数ａが大きくなると、活性領域間の相互作用が弱くなる
ため、転移温度TCは急激に低下する。量子井戸幅ｄが大
きくなると、量子井戸内に閉じ込められていたキャリア
の零点エネルギー（基底状態のエネルギー）が低下し、
障壁膜をトンネル効果によって通過する確率が減少する
ため、変位している状態の安定性が強まる。このため転
移温度が上昇する。量子井戸間の障壁膜の厚さｔを増加
するとトンネル確率が減少するため、同様に転移温度は
上昇する。また、有効質量ｍが大きくなるとやはりトン
ネル確率が減少するため、転移温度が上昇する。また、
量子井戸間の障壁高さbhを増加するとやはりトンネル確
率が減少するため転移温度は上昇する。 第27図には各種の寸法を比例縮小（あるいは拡大）し
た場合の転移温度TCの変化を示す。各種の寸法を互いに
比例させて変化させると、これらの効果が複合して作用
する。解析によれば寸法の比例拡大と共に転移温度が上
昇し、寸法の比例縮小と共に転移温度が低下する。 以上のような寸法と動作温度との関係をまとめると、
近似的には第28図のように表わすことができる。すなわ
ち、パラメータ5000・bh・t2・d2・m/（a3m0）［eV］
［nm］によって動作可能温度範囲が決定される。 第28図の縦軸の動作可能温度Ｔの上限値が、装置の冷
却機構等で決まる装置温度よりも高い温度になるよう
に、横軸のパラメータを決定する。動作温度Ｔとして、
例えば室温動作を想定すると、Ｔは300（Ｋ）付近以上
が必要である。また装置の冷却機構に応じて、200
（Ｋ）、150（Ｋ）、100（Ｋ）、等の値が選ばれる。ま
た液体窒素で冷却する装置構成においては、液体窒素温
度の77（Ｋ）以上の動作温度を確保するように決められ
る。 第28図の指針によれば、ある動作温度を決めると、そ
れな対応した構造定数を決定することができる。特に第
28図の横軸に示すパラメータが、双極子格子定数ａにつ
いてはその３乗に比例し、他の構造定数についてはその
１乗乃至２乗に比例するころから、双極子格子定数ａを
設定することが主要な要件となりうる。一例として、30
0（Ｋ）付近の室温動作を想定し、量子井戸にはSiを、
障壁膜としてはｐ型のSiO2を用いる場合には、（第27図
より）双極子格子定数ａを20nmとし、他の構造定数につ
いては量子井戸幅ｄを8nm,障壁膜厚さｔを3.4nmとすれ
ばよい。
（ｂ）（ｃ）には本発明の第１の実施例による量子閉じ
込め構造を用いた半導体装置を示す。 同図（ａ）は活性領域の構造を示す図である。図に示
すように１は第一量子井戸、２は薄い障壁膜、３は第二
量子井戸、５はドナーであり、これらから活性領域６は
構成されている。この活性領域は、障壁領域７の中に埋
め込まれている。同図（ｂ）は活性領域におけるポテン
シャルエネルギを示す図である。図に示すように第一お
よび第二量子井戸1,3は、障壁領域より電子親和力の大
きな半導体から構成され、中に伝導電子を閉じ込めるこ
とができる。すなわち活性領域は量子閉じ込め構造を構
成する。薄い障壁膜２は量子井戸1,3より電子親和力の
小さな半導体（あるいは絶縁体）から構成されている。
また、薄い障壁膜にはドナーとなる不純物原子が添加さ
れている。ドナーから生じる伝導電子は第一あるいは第
二の量子井戸いずれかに存在する。薄い障壁膜のエネル
ギー障壁の高さ及び膜厚は、量子井戸１から３あるいは
３から１へ有限の確率でトンネル効果あるいは熱励起に
より電子が遷移できるように設定する。ここで活性領域
間の距離（双極子格子定数）をａとし、第一および第二
量子井戸の幅をｄとし、量子井戸間の障壁膜の厚さをｔ
とし、この障壁膜の高さをbhとする。 障壁領域と量子井戸に用いる材料の組み合わせとして
はGaAlAsとGaAs,AlAsとGaAs,InPとGaInPAs,GaPとGaInPA
s,SiとSiGe,SiO2とSi,SiGeとGeなどの組み合わせが考え
られる。一般には薄い障壁膜２と障壁領域７とは違う材
料を用いても良いが、同じ材料を用いることもできる。
具体的な一例を示すと、障壁領域としてはGaAlAs（Alの
比率は例えば20％）、第一及び第二量子井戸1,3は一辺1
0nmのGaAsからなる立方体、薄い障壁膜としては2nm厚の
GaAlAs（Alの比率は例えば15％）に一個のドナーSiが添
加されたものを用いる。 上記構成は、ドナーの代わりにアクセプタを用いても
実現できる。この場合電子の代わりに正孔が活性領域中
を運動する。この例としては、障壁領域としてはSi、第
一及び第二量子井戸1,3は一辺5nmのSiGe（Geの比率は例
えば15％）からなる立方体、薄い障壁膜としては1nm厚
のSiに一個のアクセプタＢが添加されたものがある。 さらに同図（ｃ）は格子構造を示す図である。図に示
すように、活性領域６を障壁領域７の中に格子上に配列
する。 次に、この装置の動作を説明する。第１図（ａ）に示
す各々の活性領域ではドナーから発生した伝導電子４が
量子井戸１あるいは３のいずれかに存在する。電子が量
子井戸１にあるか３にあるかによって、この活性領域は
有限の電気双極子能率ベクトルすなわち電気双極子の強
さと方向を与えるベクトルを有する。電気双極子能率ベ
クトルｐは、次式で表わされる。 ｐ＝ｑ・ｄ ……（１） ｑは電子の電荷量、ベクトルｄは電子の平均位置とドナ
ーとの距離ベクトルである。従って、第１図（ａ）の構
造では、上向きか下向きの電気双極子能率ベクトルを有
する。 第１図（ｃ）のように格子状に配列した構造では各活
性領域が上向きか下向きの電気双極子能率ベクトルを持
つので、例えばある瞬間の電気双極子の分布を見ると第
１図（ｃ）のようになっている。各活性領域の電気双極
子能率ベクトルが独立であり、活性領域がｎ個ある場合
には合計2n個の分布の仕方が考えられる。これをディジ
タル情報と対応させる規則を定めればｎビットの情報と
対応付けすることができる。これはｎビットの情報を本
実施例によって装置内部に表現していることになる。各
活性領域の電気双極子能率ベクトルが独立でない場合に
は、この装置が表現できる情報量はｎビット以下とな
る。 この格子構造を電極にはさんで、外部電界を印加すれ
ば、活性領域の電気双極子能率ベクトルをほぼ同時に変
化させることができる。各活性領域では、外部電界と他
の活性領域が作る電界の総和からなる電界を受け、電界
変化に応じて電気双極子能率ベクトルが変化する。各活
性領域は第２図に示すように、その周りに極めて異方性
の強い電界分布を作る。ベクトルｒ離れた点における双
極子の作る電界ベクトルＥ（ｒ）は次式で表される。 Ｅ（ｒ）＝［３（ｐ・ｒ）ｒ−r2p］／（４πεr3） ……（２） 電界Ｅは、第２図に示すように、電気双極子のベクト
ル方向の直線上では、電気双極子と同じ方向であるが、
電気双極子に垂直方向の直線上では電気双極子と反対向
きである。電気双極子には、電気双極子を電界方向に向
けようとする力が働くので、これを利用して、ある方向
の電気双極子能率を増加したり、逆に抑制したりするこ
とができる。これは、活性領域間の情報の伝達を双極子
相互作用で行っていることになる。その変化の仕方は、
初期状態及び活性領域間の相互作用によって具体的には
様々であるが、これを制御して情報処理装置として用い
ることができる。この情報処理装置の扱えるデータは最
大でｎビットである。この時、情報は光速で伝達するの
で、超高速に情報は伝達する。 また、本実施例のように活性領域においてポテンシャ
ルエネルギが極小となる領域が（量子井戸１及び２の）
２カ所ある場合には（２重極小ポテンシャル構造と以下
呼ぶことにする）、特に微小な電界変化で電気双極子能
率ベクトルを大きく変化させることができる。これは活
性領域の電子分極率αが極めて大きくなるためである。
これを以下に説明する。電子分極率は次式で定義され
る。 ｐ＝αＥ ……（３） ここでｐは電気双極子能率ベクトル,Eは活性領域におけ
る電界ベクトルである。原子の電子分極率と同様に、活
性領域の電子分極率は量子力学の摂動論を用いて次式で
近似的に表わされる。 α＝2|＜1|pd|2＞|2（E2−E1） ……（４） ここで、＜1|は活性領域の基底状態の状態ベクトルを
Diracのブラ記号を用いて表わしたもの、|2＞は第一励
起状態の状態ベクトルをDiracのケット記号を用いて表
わしたもの、従って＜1|pd|2＞はエネルギ−表示での電
気双極子能率ベクトルpbの行列要素、E1は基底状態のエ
ネルギ、E2は第一励起状態のエネルギである。簡単な計
算の結果、障壁膜の障壁高さが高くなるに従い、この式
の分母のE2−E1は単調に減少し、従ってαは増大するこ
とがわかる。薄い障壁膜の高さが無限大になると、E2−
E1は０になり、αは無限大となる。すなわち電界が０で
も有限の電気双極子能率ベクトルを持つ、あるいは永久
双極子を持つようになる。いずれにしても２重極小ポテ
ンシャルの活性領域では、薄い障壁膜のポテンシャル障
壁の高さによって電子分極率αの大きさを極めて広い範
囲で制御することができ、極めて大きなαを実現でき
る。大きな電子分極率を持つ活性領域はその定義から明
らかなように、僅かな電界に対しても大きな電気双極子
能率ベクトルを持つ。 薄い障壁膜の障壁高さを調節して大きな電子分極率を
有する活性領域を実現し、これを第１図のように格子状
に並べると、近傍の活性領域の電気双極子能率ベクトル
が同方向に揃った状態が実現できる。これを、第３図に
示す。これは、以下のような理由による。ある一つの活
性領域に僅かな電気双極子能率ベクトルが生じたとする
と、これは隣の活性領域の場所に小さな電界を作る。電
子分極率が大きいため、この活性領域は大きな電気双極
子能率ベクトルを持ち、もとの活性領域に大きな電界を
作る。従って、もとの活性領域も大きな電気双極子能率
ベクトルを持つようになる。このようなポジティブフィ
ードバックが隣から隣へと働くと、近い場所にある活性
領域は互いに同じ方向の電気双極子能率ベクトルを持つ
ようになる。このような活性領域の集団を以下では“分
域”と呼ぶことにする。活性領域の電気双極子能率ベク
トルをスピン磁気双極子能率ベクトルを置き換えれば、
本実施例はちょうど強磁性体と良く似ている。磁性体の
分野ではスピンの揃った領域は分極と呼ばれており、本
発明でもこの呼び名をもちいる。本実施例の分域は、活
性領域が互いにフィードバックを及ぼしあうため、極め
て安定であり、電界を印加しなくとも、電気双極子能率
ベクトルの向きを保持する。これは、誘電体物理の用語
を用いると、自発分極を持つと表現できる。 ３次元の立方格子を持つ物質に自発分極が生じる条件
としては下記のものが知られている。これは、C.Kittel
著、“Introduction to solid state physics," 第５版（John Wiley ＆ Sons,Inc）、417−418頁
によれば、 Ｎα＞3/4π０ ……（５） とあらわされる。ここで、Ｎは双極子の密度であり、本
発明では活性領域の密度に対応する。上記したように、
αは薄い障壁膜のポテンシャルの高さを高くすれば極め
て高くできるので、この条件を満たすのは容易である。
従って、自発分極の実現性は明らかである。 薄い障壁領域の障壁高さ、あるいは厚みを増加させる
ことにより、分極した状態の安定性が向上するので、高
温まで自発分極が維持できるようになる。 ３次元の立方格子以外の場合、例えば、正方格子ある
いは２次元の格子の場合には、上記条件式の右辺の3/4
πが変化するものの、同様の条件式が成り立つ。 この自発分極の向きは、外部から印加する電界によっ
て反転させることができる。分極（単位体積当たりの電
気双極子能率）と外部電界の関係は、第４図に示すよう
に、ヒステリシスを持つ関係になる。このヒステリシス
を用いて情報の記憶を行うことができる。 これまでも自発分極を持つ物質として、BaTiO3などの
一群の強誘電体物質が知られている。これら自然の強誘
電体の電気双極子能率ベクトルは、主に結晶を構成する
イオンが変位することにより自発分極が発生していた。
本発明では、電子が移動することにより電気双極子能率
ベクトルが生じる点でこれらとは大きな相違がある。電
子はイオンよりも遥かに軽いので、本発明は、自然の強
誘電体に比べ、電界に対する応答速度ははるかに高速で
ある。 本実施例の構造を電極間にはさみ込めば、高誘電率で
かつ超高速応答可能なキャパシタが形成できる。BaTiO3
などの強誘電体は、本質的に誘電率が高いが、イオンの
変位によって高い誘電率を実現しているために、応答速
度が低速であった。本発明では電子の変位によって高い
誘電率を実現しているため、応答速度は通常の強誘電体
よりも３桁以上高速である。 量子井戸の幅を大きく設計すると、電子の移動できる
範囲が広がるので、誘電率は大きくなる。また、量子閉
じ込め構造の密度を増加させる（格子間隔を短くする）
ことによって、量子閉じ込め構造間の双極子相互作用が
強まるので、やはり誘電率は高くなる。 これまで半導体超格子構造は盛んに研究されてきた
が、異種の半導体を組み合わせて、移動度、バンドギャ
ップ等の物性定数が異なる半導体を実現するに留まって
いた。これに対して、本発明は、半導体を組み合わせ
て、強誘電体という全く質的に違う物質と同様の性質が
実現できる点で従来とは、大きく異なっており、画期的
な発明と考えられる。 このように自発分極及び分域構造を有する本実施例で
は、外部電界の印加により分域の発生、消去及び境界位
置の移動が可能である。 本発明では、量子閉じ込め構造の電気双極子の空間分
布により情報を表現するので、従来のトランジスタ回路
での情報の表現方式に比べ様々な利点がある。（従来の
トランジスタ回路では、トランジスタはスイッチとして
機能し、トランジスタがオン状態となるかオフ状態とな
るかをディジタル信号と対応させている。この時、信号
は金属配線中の電位としてあらわれる。）電気双極子
は、電界によって容易に向き・大きさを制御することが
できる。従って、金属の配線を用いなくとも、遠距離か
ら向き大きさを変化させることができる。すなわち、配
線無しに情報を伝達できる。 また、電気双極子の向きや大きさを変えるのには、ト
ランジスタのように電流を流す必要がないので、本発明
は本質的に超低消費電力の動作に向いている。 電気双極子間の相互作用も光の伝播速度で伝わるの
で、極めて高速である。情報の伝達速度に関して、従来
の半導体素子のような電子の飽和速度に起因する制限を
受けない。 本発明は、有限の分極を電源なしに保持できるので、
分極の向き・大きさを場所により変化させて記録してお
けば、記録媒体として用いることができる。高密度に量
子閉じ込め構造を配列することにより、通常の半導体記
憶装置より遥かに高い記憶密度を得ることができる。ま
た、磁気記録では書き込み時に磁場を発生する必要があ
り、この時大きな電流を流す必要があるが、本発明では
電場を発生するだけでよいので、書き込み装置の消費電
力、サイズは磁気記録に比べ遥かに小さなものとなる。
また、本発明は半導体を用いているため、この記憶媒体
と同一材料の上に、従来の半導体デバイス・回路を作成
することができるので、記憶の読みだし、書き込み回
路、通信用回路あるいは信号処理回路等を従来技術で作
成することも容易である。 本発明は用いた第２の実施例を以下に説明する。第５
図に本発明の第２の実施例による不揮発性ランダムアク
セスメモリ（RAM）の記憶セルに用いる電界効果型トラ
ンジスタを示す。 ここで、８はｐ型シリコン基板、９はn+領域からなる
ソース領域、10は同じくn+領域からなるドレイン領域、
11はソース端子、12は薄い障壁膜、13はゲート端子、14
はゲート電極、15は障壁領域、16は量子井戸、17はドレ
イン端子である。量子井戸は多結晶Siからなり、薄い障
壁膜は、電子のトンネル電流が流れる程度に薄く、かつ
ｎ型にドープされたSiO2膜である。障壁領域、量子井
戸、薄い障壁膜からゲート絶縁膜（18）が構成される。
この中には第一及び第二活性領域（19,20）が含まれ
る。 次にこの第２の実施例による絶縁ゲート型電界効果型
トランジスタの動作を第６図を用いて説明する。ゲート
絶縁膜18の中では、第６図（ａ），（ｂ）に示す２通り
の状態が安定して存在する。即ち、電気双極子が上向き
の状態と下向きの状態である。薄いSiO2膜のドナー不純
物から生じる伝導電子は量子井戸に分布する。薄いSiO2
膜の領域では、ポテンシャルエネルギが高いため、電子
の存在確率は必然的に小さくなる。このためにわずかな
熱揺らぎによって中心から離れた量子井戸に電子は存在
しやすくなる。従って有限の電気双極子が発生しやす
い。第一の活性領域20が上向きの電気双極子を持つと
き、第二の活性領域には上向きの電界が印加される。従
って活性領域２にはやはり上向きの電気双極子が生じ
る。この第二の活性領域の電気双極子は第一の活性領域
にやはり上向きの電界を作るので、第一の活性領域の上
向きの電気双極子ベクトルはますます大きくなる。以上
述べたボジティブフィードバックの効果により、上向き
の状態が安定であることがわかった。まったく同様の議
論が下向きの電気双極子の状態についても成立ち、やは
り安定となる。このようにして、このゲート絶縁膜18は
内部に２つの安定状態を持つ。この絶縁ゲート型電界効
果トランジスタのソース、ドレインを接地して、ゲート
電極に印加する電圧を変化させると第７図に示すような
ヒステリシスを持つ電流電圧特性が得られる。ゲートソ
ース間電圧がOV時にも、ドレイン電流が流れる状態と流
れない状態が実現できる。 以上の性質を用いることにより、不揮発の（電源が接
続されていないときにもデータを保持する）RAMが実現
できる。この構成の一例を第８図に示す。29は行方向デ
コード回路、21はワード線、27はコントロール線、22は
データ線、26はメモリセル、24は通常の絶縁ゲート型電
界効果トランジスタを用いた選択トランジスタ、25は第
５図で説明した二安定状態を有する電界効果型トランジ
スタによる記憶トランジスタ、28は列方向デコード／選
択回路、及びセンス回路である。 この不揮発RAMの書き込み及び、読み出し動作を次に
説明する。書き込み時には選択するワード線をローから
ハイにする。その他のワード線は、ローである。次に、
書き込みたいビットのコントロール線を書き込み電圧に
し、データ線をローレベルにする。このビットの記憶ト
ランジスタのゲートは書き込み電圧、ドレインはローレ
ベルとなるので、記憶トランジスタは低しきい値の状態
となる。すなわち、このビットのメモリにはローが書き
込まれた。次にハイを書き込む場合には以上のロー書き
込みの動作の後にコントロール線をローにして、かつハ
イを書き込みたいメモリセルのデータ線だけを書き込み
電圧にする。このとき記憶トランジスタのゲートソース
間にはローレベル、ドレインソース間には書き込み用電
圧から選択トランジスタのしきい電圧だけ低いレベルが
印加される。従って、ゲートドレイン間にはマイナス極
性で書き込み用電圧が印加され、記憶トランジスタは高
しきい値状態となる。すなわち、ハイが書き込まれる。 読みだし時には、ワード線をハイレベルにして、選択
トランジスタをオン状態とし、コントロール線をローレ
ベル、データ線を（読みだし用の）ハイレベルとする。
記憶トランジスタが低しきい値状態となっているメモリ
セルでは、記憶トランジスタ、選択トランジスタともに
オン状態となるので、データ線の電荷をメモリセルが放
電し、データ線の電位が下がる。記憶トランジスタが高
しきい値状態となっているメモリセルでは、データ線は
ハイレベルのままである。このデータ線の信号をセンス
アンプで増幅し、外部へ出力して読みだし動作が完了す
る。 書き込み用の電圧は読みだし用の電圧よりも高く設定
する。この実際の電圧値は記憶トランジスタのヒステリ
シス特性により決める。 従来、半導体不揮発メモリでは絶縁膜を介して電荷を
注入したり引き抜いたりするために、絶縁膜の長期的な
疲労により、データの書き換え回数に制限があった。絶
縁膜を薄くすれば、書替え回数は向上するが、これでは
データの保持期間が短くなってしまう。また、データの
消去／書替えには、絶縁膜を介して電荷を注入する必要
があり、ミリセカンド程度の時間が必要であった。これ
らのことより、計算機のマシンサイクル毎にデータを書
き替えるような用途には適さなかった。 これに対して、本実施例では双極子相互作用によるポ
ジティブフィードバックによってデータ保持を行ってい
る。すなわち、絶縁ゲート内部に２つの状態を安定に保
つ働きがある。従って、薄い障壁膜の厚さを10オングス
トローム以下に薄くしても、記憶の保持には影響がな
い。従って、上記長期疲労の問題は回避できる。特に、
この薄い障壁膜はエネルギーギャップの大きい半導体に
より構成することもでき、この場合は、かりに厚い膜を
用いても、長期疲労の問題はない。また、この記憶装置
のデータの消去あるいは書替え時間は、極めて高速であ
り１ナノ秒以下にできる。これは、書替え時には少数の
キャリアが障壁膜の上から下へ（あるいは下から上へ）
移動するだけでよいからである。 本発明の第３の実施例を以下に説明する。第９図
（ａ）は本発明第３の実施例による記憶装置の一例を示
す。 同図（ｃ）に示すように、第一の実施例と同様に、第
一量子井戸35、第二量子井戸36、薄い障壁膜34からなる
活性領域31が障壁領域37の中に格子状に埋め込まれてい
る。第一量子井戸35、第二量子井戸36は障壁領域37より
電子親和力の大きい材料により構成され、薄い障壁膜34
は第一量子井戸35、第二量子井戸36いずれによりも電子
親和力の小さな材料からなる。33はドナー不純物であ
る。第一の実施例との違いは、第一量子井戸35の電子親
和力が第二量子井戸36の電子親和力よりも大きく設定さ
れている点であり、単独の活性領域で考えると電子は第
一量子井戸35に安定して存在する。 この活性領域は、薄膜状の障壁領域の中で格子構造を
しており、30は半導体あるいは金属からなる制御電極、
38はn+半導体からなる接地領域である。 次にこの動作について説明する。格子状に配列した活
性領域は、第１の実施例と全く同様の機構によって、自
発分極を持ちうる。本実施例の場合には、第１量子井戸
が第二量子井戸よりも電子親和力が大きいので、電子の
存在確率は第一量子井戸の方が大きくなる。従って下向
きの電気双極子（あるいは自発分極）が発生しやすい。
但し、本実施例では全体の形状を膜形状としているため
（水平方向の寸法が垂直方向の寸法に比べて、ずっと大
きい）、反分極場が生じる。反分極場は、膜状の物質が
分極したときに表面にできる電荷によって生じる電界で
あり、物質内部の分極を小さくする向きとなる。この反
分極場のために、第９図（ｂ）に示すように、上向きの
反転した自発分極を有する微小領域（以後反転分極領域
と呼ぶ）31が安定して存在することができる。 この反転分極領域31の存在は以下のように定式化する
ことができる。この系のエネルギーは、以下の３項より
なる。 UT＝UW＋UE＋UD ……（６） ここで、UTはトータルのエネルギであり、一様に下向
きに分極している場合を基準としている。UWは反転分極
領域とその他の領域の間の遷移領域の存在によるエネル
ギーの増加分、UEは反転分極領域と外部電界との相互作
用を表わす項、UDは反分極場と反転分極領域の相互作用
を表わす項である。反転分極領域を対称性より円形であ
ると仮定すると、以下の解析式が得られる。 UW＝２πｒσ ……（７） UE＝２πr2Ps（Eext＋Δφ/qd） ……（８） UD＝−２πr2PsPs（１−2N）／ε ……（９） ここで、ｒは反転分極領域の半径、σは単位面積当た
りの遷移領域のエネルギー、Psは自発分極の大きさ、E
extは膜に垂直方向下向きの外部電界、Δφは第一量子
井戸と第二量子井戸の間の電子親和力の差、ｑは電子の
電荷量、ｄは第一量子井戸と第二量子井戸の中心間の距
離、Ｎは反電場係数（直径2rが膜厚ｈと等しくなったと
き約1/3となり、ｒが大きくなるに従い単調に減少す
る）、εは量子井戸の誘電率である。この実施例では外
部から電界は印加していないが、第一量子井戸と第二量
子井戸とで電子親和力の違う材料を用いることにより、
Δφ/qdが有限値である。この式によって、エネルギー
の半径ｒに対する依存性を求めると第10図のようにな
る。同図によれば、ｒの安定な点としてｒ＝０とｒ＝r0
の２つの条件がある。ｒ＝０の点は、一様に分極して、
反転分極が無い場合であり、ｒ＝r0は半径r0の反転分極
領域が発生する場合に相当する。このどちらの条件にお
いても、一度その状態になると、状態を継続する。従っ
て上記反転分極領域をディジタル信号の“1"あるいは
“0"と対応させてディジタル情報の記録に用いることが
できる。 このような、反転分極は膜の方線方向と実質的に平行
に電界を印加し、該電界を制御することにより発生させ
ることは容易である。反転分極領域を発生させるには、
膜に上向きに電界を印加すれば良い。これは、膜の表面
付近に電極を形成し、これに負の電圧を印加すればよ
い。このとき第11図に示すように、ｒ＝０が不安定とな
り、有限のｒだけが安定となる。この後、外部電界を０
にしても、有限のｒ値を保持する。 反転分極を移動させるには、膜に垂直な電界の強さに
傾斜を設けることによって達成できる。第12図に示すよ
うな傾斜電界のもとでは、反転分極領域は上向きの電界
が強くなる方向へ移動する。第11図に示すように上向き
の電界が強い場所の方がエネルギーが低く、安定だから
である。 反転分極領域を長距離にわたって移動させるには、第
９図（ａ）及び第13図に示すような方法を用いる。Ｔ型
制御電極39とＩ型制御電極40を第13図のように交互に配
置する。これに薄膜の面と実質的に平行方向の、時間と
ともに向きが回転する電界（回転電界）をさらに印加す
る。該平行方向の電界のもとで、制御電極は分極し、端
部に正あるいは負の電極が生じる。負電荷の下にある活
性領域には上向きの電界が印加されるので、反転負極領
域は負電荷の下に存在する方が安定である。回転電界を
印加すると、反転分極領域は制御電極の負電荷のある側
に順次引き付けられて順次移動する。第13図に示す動作
の繰返しによって、反動分極領域は任意の場所まで移動
することができる。 以上述べたデバイスを同一チップ上に形成することに
より、第14図（ａ），（ｂ）に示すようなシリアルメモ
リが形成できる。ここで、41は水平方向電界印加電極、
42は電源及び制御回路、43は記憶部、44はセンス回路及
びI/Oポート、45はマイナーループ、46は転送ゲート、4
7はメジャーループである。ディジタル情報は、反転分
極領域の有無により記録し、マイナーループ上を回転電
場により周回している。情報の読みだしは、転送ゲート
46を開き、読み出したい情報をメジャーループに送りこ
んでI/Oポートを介して行う。情報の書き込みはその逆
に、I/Oポートから反転分極領域をメジャーループに転
送し、転送ゲートを介してマイナーループに送りこむこ
とによって行う。 反転分極領域は一種の粒子（擬粒子）として動作し、
情報を保持、伝達することができる。この反転分極領域
は、従来の電子や正孔に換わる新しい情報の伝達担体
（キャリア）として利用することができる。反転分極領
域は、それ自体エネルギー的に安定であり、電子のよう
に再結合により消滅することが無い。従来の電子を用い
た情報記憶、情報処理では、多数の電子が移動すること
が必要であった。本発明では、反転分極領域の移動に際
しては、実際の電子の移動は僅かであり、電界の分布が
高速で移動する。従って、高速で電力消費の小さい情報
伝達が可能になる。 次にこのような記録装置の効果について説明する。電
源なしに情報を保持できるので、不揮発性の記録装置で
ある。高密度に量子閉じ込め構造を配列することによ
り、通常の半導体記憶装置より遥かに高い記録密度を得
ることができる。また、磁気記録では書き込みに磁場を
発生する必要があり、この時大きな電流を流す必要があ
るが、本発明では電場を発生するだけでよいので、書き
込み装置の消費電力、サイズは磁気記録に比べ遥かに小
さなものとなる。また、本発明は半導体を用いているた
め、この記録媒体と同一材料の上に、従来の半導体デバ
イス・回路を作成することができるので、記憶の読み出
し、書き込み回路、通信用回路あるいは信号処理回路等
を従来技術で作成することも容易である。 不均一な垂直電界を印加すれば反転分極領域は移動す
ることを上に述べたが、従来の半導体デバイスとは次に
述べる意味で本質的な相違がある。まず、この反転分極
領域の移動においては、電子は各量子閉じ込め領域の中
で第一量子井戸と第二量子井戸の間の極めて短い距離を
移動するだけである。しかも電子が移動する方向は膜に
垂直な方向であり、反転分極領域の移動方向とは垂直の
方向である。従来の半導体装置では情報と同時に電子が
半導体中を実際に移動する必要があったが、本発明の情
報の伝達ではこのような電子の移動を伴わない（あるい
は極めて僅かの移動しか伴わない）。実際には、電気双
極子が作り出す電界が半導体を光の伝播速度で伝わるこ
とになる。従って、反転分極領域の移動は超高速であ
る。また、従来の半導体デバイスでは、電子が電界によ
り加速され（すなわちエネルギを得て）、障害物（結晶
格子や不純物）に衝突しながら走行するので、エネルギ
が熱に変わってしまう。すなわち消費電力が大きく、チ
ップ発熱も大きい。これに対して本発明は、実際に電子
が移動するわけではないので、このようなエネルギーの
消費が極めて小さい。 本実施例では、第一量子井戸と第二量子井戸の電子親
和力は異なる場合を示したが、電子親和力が同じ場合に
も、膜に垂直に電界を印加することにより同様の効果を
得ることができる。 本実施例では、活性領域にドナー不純物を添加し、電
子が活性領域中に移動する例を述べたが、アクセプタ不
純物を印加し正孔の運動を利用しても同様の効果を得る
ことができる。 次に本実施例の製造プロセスについて第15図（ａ），
（ｂ），（ｃ），（ｄ）を用いて説明する。まずｎ型の
半導体基板の上に障壁領域となる膜、量子井戸となる
膜、薄い障壁領域となる膜、量子井戸となる膜、障壁領
域となる膜を次々に形成する。具体的な材料の一例をあ
げれば、半導体基板としてはSiを用い、障壁領域として
はノンドープのSi,量子井戸にはSiGe、薄い障壁領域に
はＢがドープされたSiを用いる。この場合、量子井戸に
閉じ込められるのは正孔となる。これをホトリソグラフ
ィ及びドライエッチングにより加工して（同図
（ｂ）），量子閉じ込め構造を作製する。この後、同図
（ｃ）に示すように、障壁領域となる半導体領域を選択
成長させる。最後に保護膜及び制御電極を形成して本発
明を得る。 第17図には、本発明の第４の実施例のランダムアクセ
スメモリを示す。同図（ａ）に示すように、第一量子井
戸49、第二量子井戸50、薄い障壁膜51からなる活性領域
52、53が障壁領域54の中に埋め込まれている。第一量子
井戸49、第二量子井戸50は障壁領域54より電子親和力の
大きい材料により構成され、薄い障壁膜51は第一量子井
戸49、第二量子井戸50のいずれよりも電子親和力の小さ
な材料からなる。55はドナー不純物である。56は記憶セ
ルであり、一対の活性領域52、53からなる。この記憶セ
ルをはさむ形でワード線57及びデータ線58が形成されて
いる。ワード線及びデータ線は、高不純物濃度の半導体
あるいは、金属からなるものとする。さらに同図（ｂ）
の断面図に示すように、記憶セル、ワード線、データ線
を積層して高密度に並べる。 次に、本実施例の動作について説明する。記憶セルに
デジタルの情報を書き込むときは、以下のようにする。
ワード線を正の電圧Ｖに設定し、データ線を負の電圧−
Ｖに設定する。この時非選択のワード線、ビット線は接
地レベルとする。選択された記憶セルには2Vの電圧が印
加され、活性領域52の電子は第二量子井戸から第一量子
井戸へと移動する。これによって、活性領域52には、下
向きの電気双極子が生じる。この電気双極子は活性領域
53に上向きの電界を作るので、この電界の影響で活性領
域53には上向きの電気双極子が生じる。これを状態１と
する。反対の情報（０）を書き込むには、ワード線に電
圧−Ｖを印加し、データ線に電圧Ｖを印加すれば良い。 この書き込み時、非選択セルにはＶだけの電圧が印加
されるが、第一量子井戸と第二量子井戸の間の障壁高さ
及び活性領域52と活性領域53の距離を調節することによ
り、電圧Ｖでは状態は変化せずに、電圧2Vでは状態が反
転するように設計できる。 第18図に示すように、記憶セルは一対の電気双極子が
互いに双極子を大きくする方向の電界を印加し、正帰還
が生じるので安定に状態を保持する。これは同図に示す
ようにちょうどフリップフロップ（ラッチ回路）を電気
双極子によって擬似したものとなっている。このような
電気双極子によるフリップフロップ（ラッチ回路）とし
ては第19図に示すような直列に接続したものも考えられ
る。 情報の読みだしは以下のようにする。ワード線にＶの
電圧を印加し、データ線に−Ｖの電圧を印加すると選択
セルには１が書き込まれる。この時、もともと情報セル
が１の場合にはデータ線にながれる電流は僅かである。
これに対し、もともと０の場合には、記憶セルの電気双
極子を反転するのに必要な電荷が、記憶セルからデータ
線に流れ込む。この電荷を高感度のセンス増幅器により
読みだす。この時、記憶セルの情報は破壊されるので、
読みだし後、再書き込みを行う。 本実施例によれば、超高密度のメモリが構成できる。
特に、第17図（ｂ）に示すように、３次元的に配列する
ことにより、大容量のメモリが構成できる。また、活性
領域の対という単純な構成により、擬似的にスタティッ
クなフリップフロップ（ラッチ回路）を構成でき、安定
に状態を保持できるという特徴がある。従って、状態の
ダイナミックRAMのようなリフレッシュ動作は不要であ
る。従って、本発明を用いた記憶装置の制御回路は簡素
なものとある。 本発明の第５の実施例を用いて、ある動作温度を設定
した時に、どのような構造を取ればよいかについて説明
する。 第20図は、本発明第５の実施例による活性領域に電界
を印加した場合の、双極子内の分極によるキャリア位置
の変位と印加電界との関係を示す図である（具体的な構
造としては第１図に示す構造を考える）。電界を印加す
るキャリアは活性領域の中心から変位する。この変位の
大きさは電界が小さい間は、電界に比例する。変位の電
界依存性すなわち変位の電界に対する比例係数は、低温
になるほど大きくなる。これは、低温になるとキャリア
の熱エネルギーが小さくなるため、キャリアが第一量子
井戸もしくは第二量子井戸の一方に安定して存在する確
率が大きくなり、双極子が形成されやすくなるためであ
る。この比例係数があるしきい値より大きくなると、活
性領域は、自発的に変位する。このしきい値は、次のよ
うにして決まる。ある活性領域のキャリアが、たまたま
揺らぎによって変位すると、これによってこの周囲に電
界を作る。このため、周囲の活性領域は分極する（透起
双極子を持つ）。この透起双極子によりもともとの活性
領域にフィードバック電界が印加され、キャリアが変位
する。相互作用が充分強く、このキャリアの変位が始め
の揺らぎと等しいかあるいはそれより大きければ、外部
から電界を印加するすることなしに、自発的にキャリア
は変位する。これは等価回路で考えると、フィードバッ
ク増幅回路においてフィードバックループの利得が１を
超えると発振するのに対応している。 このような動作原理により、本発明による半導体装置
の誘電率の温度依存性は、従来の半導体に無い特異なも
のとなる。上記誘電率の温度依存性と半導体装置の構造
定数との関係を計算機シミュレーションで計算した結果
を第21図ないし第28図に示す。第21図はSi/p形SiO2もし
くはGaAs/p形AlAsにおいて図に示した構造定数を設定し
た場合に、誘電率の温度依存性を示したものである。充
分高温ではキャリアは熱エネルギーにより互いにランダ
ムに分布し、無秩序状態が形成される。このため、誘電
率は低い。温度低下に伴い、双極子間の相互作用が強く
なり、双極子は互いに強い正の相関を持って運動するよ
うになる。このため誘電率は急激に増加する。転移温度
TCでは、全てのキャリアが強く相関しあうようになり、
自発分極（あるいは自発変位）が生じる。この時、誘電
率は理想的には無限大となる。転移温度TC以下では誘電
率は同様に理想的には無限大となる。転移温度TC以下の
低温相では、自発分極のためキャリアが一方向に揃って
変位した状態すなわち秩序状態が形成される。転移温度
TCは秩序／無秩序状態の相転移温度ということができ
る。 誘電率は実用的には例えば100付近以上、好ましくは5
00付近以上、より好ましくは1000付近以上が必要であ
る。実用的にはこれらの必要な誘電率の値を定義して、
移動温度TCを定義できる。 第21図の、単一量子井戸と記された曲線が示すよう
に、単一の量子井戸すなわち障壁膜のない量子井戸から
なる構造では相転移は発生せず、誘電率の値は小さく、
温度依存性はほとんど無い。 実施例１から実施例３までに説明したような情報の保
持、記憶が可能となるためには、この転移温度以下の温
度で動作させる必要がある。この転移温度は以下に明ら
かにするように、本発明による半導体装置の各種の構造
定数に依存する。該各種の構造定数は第１図中に示し
た、双極子格子定数ａ（活性領域の中心間の距離）、量
子井戸の幅ｄ、量子井戸間の障壁膜の厚さｔ、障壁膜の
障壁高さbh、量子井戸内の有効質量ｍ等である。 第22図には転移温度TCの双極子格子定数ａ依存性、第
23図には転移温度TCの量子井戸幅ｄ依存性、第24図には
転移温度TCの量子井戸間障壁厚さｔ依存性、第25図には
転移温度TCの有効質量m/m0依存性、第26図には転移温度
TCの量子井戸間障壁高さbh依存性を示す。双極子格子定
数ａが大きくなると、活性領域間の相互作用が弱くなる
ため、転移温度TCは急激に低下する。量子井戸幅ｄが大
きくなると、量子井戸内に閉じ込められていたキャリア
の零点エネルギー（基底状態のエネルギー）が低下し、
障壁膜をトンネル効果によって通過する確率が減少する
ため、変位している状態の安定性が強まる。このため転
移温度が上昇する。量子井戸間の障壁膜の厚さｔを増加
するとトンネル確率が減少するため、同様に転移温度は
上昇する。また、有効質量ｍが大きくなるとやはりトン
ネル確率が減少するため、転移温度が上昇する。また、
量子井戸間の障壁高さbhを増加するとやはりトンネル確
率が減少するため転移温度は上昇する。 第27図には各種の寸法を比例縮小（あるいは拡大）し
た場合の転移温度TCの変化を示す。各種の寸法を互いに
比例させて変化させると、これらの効果が複合して作用
する。解析によれば寸法の比例拡大と共に転移温度が上
昇し、寸法の比例縮小と共に転移温度が低下する。 以上のような寸法と動作温度との関係をまとめると、
近似的には第28図のように表わすことができる。すなわ
ち、パラメータ5000・bh・t2・d2・m/（a3m0）［eV］
［nm］によって動作可能温度範囲が決定される。 第28図の縦軸の動作可能温度Ｔの上限値が、装置の冷
却機構等で決まる装置温度よりも高い温度になるよう
に、横軸のパラメータを決定する。動作温度Ｔとして、
例えば室温動作を想定すると、Ｔは300（Ｋ）付近以上
が必要である。また装置の冷却機構に応じて、200
（Ｋ）、150（Ｋ）、100（Ｋ）、等の値が選ばれる。ま
た液体窒素で冷却する装置構成においては、液体窒素温
度の77（Ｋ）以上の動作温度を確保するように決められ
る。 第28図の指針によれば、ある動作温度を決めると、そ
れな対応した構造定数を決定することができる。特に第
28図の横軸に示すパラメータが、双極子格子定数ａにつ
いてはその３乗に比例し、他の構造定数についてはその
１乗乃至２乗に比例するころから、双極子格子定数ａを
設定することが主要な要件となりうる。一例として、30
0（Ｋ）付近の室温動作を想定し、量子井戸にはSiを、
障壁膜としてはｐ型のSiO2を用いる場合には、（第27図
より）双極子格子定数ａを20nmとし、他の構造定数につ
いては量子井戸幅ｄを8nm,障壁膜厚さｔを3.4nmとすれ
ばよい。
従来のトランジスタを用いた集積回路においては、ト
ランジスタが動作する毎に、トランジスタ内部および配
線に付随した浮遊容量の充電、放電を行うため、大きな
電力消費が必要であった。また、集積度の増加とともに
配線に要する面積、配線の抵抗などが増加してしまう。
また、素子構造の複雑化により、集積回路の製造コスト
は微細化とともに急激に増加してきている。さらに、動
作速度も飽和速度により制限されてしまう。 本発明の情報表現方式では、電気双極子の空間的な分
布を情報と対応づける。従って、金属の配線の抵抗など
が増加してしまう。また、素子構造の複雑化により、集
積回路の製造コストは微細化とともに急激に増加してき
ている。さらに、動作速度も飽和速度により制限されて
しまう。 本発明の情報表現方式では、電気双極子の空間的な分
布を情報と対応づける。従って、金属の配線を用いなく
とも、遠距離から向き大きさを変化させることができ
る。しかも、電気双極子の向きや大きさを変えるのに
は、トランジスタのように電流を流す必要がないので、
極めて低消費電力で動作できる。また、多数の電気双極
子を同時並列に遠隔制御することが可能であるので、こ
れを用いたプロッサは本質的に並列処理に向いている。
並列処理は高速な情報処理に極めて重要であることはい
うまでもない。また、従来の金属配線によるクロック分
配では、配線抵抗によるクロックスキューのため多数の
情報処理エレメント間の同期を取るのは困難であり、高
速動作の障害となっている。本発明では、電界により電
気双極子を遠隔操作することにより、クロックの分配は
光の伝播速度で行われるので、クロックスキューは極め
て小さい。 また、電気双極子は、その周りに極めて異方性の強い
電界分布を作るので、隣接双極子間の情報の伝達は、や
はり金属の配線を用いないで行うことができる。電気双
極子間の相互作用は光の伝播速度で伝わるので、極めて
高速であり、従来の半導体素子のような電子の飽和速度
に起因する制限を受けない。 また、本発明は、従来のトランジスタを相互配線した
集積回路に比べて極めて単純な構造を有する。 さらに、量子閉じ込め構造として、２重極小ポテンシ
ャル構造を用いると、伝導キャリアは第１の低ポテンシ
ャルエネルギ領域に依存するか、第２の低ポテンシャル
エネルギ領域に存在するかによって２種類の電気双極子
と対応付けすることができるのでディジタル信号処理、
ディジタル信号記憶と適合する。 量子閉じ込め構造は、ナノメータレベルの寸法に小さ
くできるので、これを用いた信号処理チップ、記憶チッ
プは極めて高集積にできる。 また、２重極小ポテンシャル構造では、電子分極率が
極めて大きくなるため、微小な電界で電気双極子能率ベ
クトルを変化させることができる。さらにこれを格子状
に並べると、近傍の活性領域の電気双極子能率ベクトル
が同方向に揃った状態が実現できる。すなわち、自発分
極を持つ。この分極は電源なしに保持できるので、分極
の向き・大きさを場所により変化させて記録しておけ
ば、通常の半導体記憶装置より遥かに高い記憶密度を得
ることができる。また、磁気記録では書き込みに磁場を
発生する必要があり、この時大きな電流を流す必要があ
るが、本発明では電場を発生するだけでよいので、書き
込み装置の消費電力、サイズは磁気記録に比べ遥かに小
さなものとなる。また、本発明は半導体を用いているた
め、この記憶媒体と同一材料の上に、従来の半導体デバ
イス・回路を作成することができるので、記憶の読み出
し、書き込み回路、通信用回路あるいは信号処理回路等
を従来技術で作成することも容易である。 また、このような２重極小ポテンシャルを持つ量子閉
じ込め構造を格子状に並べた、これを薄膜形状にすると
大部分の電気双極子と反対向きの電気双極子を持つ微小
な反転分極領域が形成される。この反転分極領域は大き
さが一定であり、大きな電界を印加して消去しないかぎ
り安定して存在するので、一種の粒子（あるいは擬粒
子）としてふるまう。この反転分極領域は一様な垂直電
界のもとでは静止しているが、場所によって垂直電界が
変化すると、移動する性質がある。従って、この反転分
極領域の面内分布を情報に対応させれば、情報を記録す
ることができる。この記憶方式では、記憶密度が極めて
大きい、記憶保持に電力消費は不要であり、従って不揮
発である。 この反転分極領域をディジタル信号の1/0と対応させ
れば、ディジタルの信号処理にも用いることができる。
本発明では情報の伝達は僅かな電子の移動と電界の伝播
により行う。従って光の伝播速度に近い速度で情報が伝
わる。従って、超高速に情報処理が行なわれる。また、
実際に電子の移動は極めて僅かであるので、エネルギー
の消費は極めて小さい。 従って、本発明を用いた情報の記憶装置、情報処理装
置は従来に比べ超高速で超低消費電力となり、その工業
的価値は極めて大きい。
ランジスタが動作する毎に、トランジスタ内部および配
線に付随した浮遊容量の充電、放電を行うため、大きな
電力消費が必要であった。また、集積度の増加とともに
配線に要する面積、配線の抵抗などが増加してしまう。
また、素子構造の複雑化により、集積回路の製造コスト
は微細化とともに急激に増加してきている。さらに、動
作速度も飽和速度により制限されてしまう。 本発明の情報表現方式では、電気双極子の空間的な分
布を情報と対応づける。従って、金属の配線の抵抗など
が増加してしまう。また、素子構造の複雑化により、集
積回路の製造コストは微細化とともに急激に増加してき
ている。さらに、動作速度も飽和速度により制限されて
しまう。 本発明の情報表現方式では、電気双極子の空間的な分
布を情報と対応づける。従って、金属の配線を用いなく
とも、遠距離から向き大きさを変化させることができ
る。しかも、電気双極子の向きや大きさを変えるのに
は、トランジスタのように電流を流す必要がないので、
極めて低消費電力で動作できる。また、多数の電気双極
子を同時並列に遠隔制御することが可能であるので、こ
れを用いたプロッサは本質的に並列処理に向いている。
並列処理は高速な情報処理に極めて重要であることはい
うまでもない。また、従来の金属配線によるクロック分
配では、配線抵抗によるクロックスキューのため多数の
情報処理エレメント間の同期を取るのは困難であり、高
速動作の障害となっている。本発明では、電界により電
気双極子を遠隔操作することにより、クロックの分配は
光の伝播速度で行われるので、クロックスキューは極め
て小さい。 また、電気双極子は、その周りに極めて異方性の強い
電界分布を作るので、隣接双極子間の情報の伝達は、や
はり金属の配線を用いないで行うことができる。電気双
極子間の相互作用は光の伝播速度で伝わるので、極めて
高速であり、従来の半導体素子のような電子の飽和速度
に起因する制限を受けない。 また、本発明は、従来のトランジスタを相互配線した
集積回路に比べて極めて単純な構造を有する。 さらに、量子閉じ込め構造として、２重極小ポテンシ
ャル構造を用いると、伝導キャリアは第１の低ポテンシ
ャルエネルギ領域に依存するか、第２の低ポテンシャル
エネルギ領域に存在するかによって２種類の電気双極子
と対応付けすることができるのでディジタル信号処理、
ディジタル信号記憶と適合する。 量子閉じ込め構造は、ナノメータレベルの寸法に小さ
くできるので、これを用いた信号処理チップ、記憶チッ
プは極めて高集積にできる。 また、２重極小ポテンシャル構造では、電子分極率が
極めて大きくなるため、微小な電界で電気双極子能率ベ
クトルを変化させることができる。さらにこれを格子状
に並べると、近傍の活性領域の電気双極子能率ベクトル
が同方向に揃った状態が実現できる。すなわち、自発分
極を持つ。この分極は電源なしに保持できるので、分極
の向き・大きさを場所により変化させて記録しておけ
ば、通常の半導体記憶装置より遥かに高い記憶密度を得
ることができる。また、磁気記録では書き込みに磁場を
発生する必要があり、この時大きな電流を流す必要があ
るが、本発明では電場を発生するだけでよいので、書き
込み装置の消費電力、サイズは磁気記録に比べ遥かに小
さなものとなる。また、本発明は半導体を用いているた
め、この記憶媒体と同一材料の上に、従来の半導体デバ
イス・回路を作成することができるので、記憶の読み出
し、書き込み回路、通信用回路あるいは信号処理回路等
を従来技術で作成することも容易である。 また、このような２重極小ポテンシャルを持つ量子閉
じ込め構造を格子状に並べた、これを薄膜形状にすると
大部分の電気双極子と反対向きの電気双極子を持つ微小
な反転分極領域が形成される。この反転分極領域は大き
さが一定であり、大きな電界を印加して消去しないかぎ
り安定して存在するので、一種の粒子（あるいは擬粒
子）としてふるまう。この反転分極領域は一様な垂直電
界のもとでは静止しているが、場所によって垂直電界が
変化すると、移動する性質がある。従って、この反転分
極領域の面内分布を情報に対応させれば、情報を記録す
ることができる。この記憶方式では、記憶密度が極めて
大きい、記憶保持に電力消費は不要であり、従って不揮
発である。 この反転分極領域をディジタル信号の1/0と対応させ
れば、ディジタルの信号処理にも用いることができる。
本発明では情報の伝達は僅かな電子の移動と電界の伝播
により行う。従って光の伝播速度に近い速度で情報が伝
わる。従って、超高速に情報処理が行なわれる。また、
実際に電子の移動は極めて僅かであるので、エネルギー
の消費は極めて小さい。 従って、本発明を用いた情報の記憶装置、情報処理装
置は従来に比べ超高速で超低消費電力となり、その工業
的価値は極めて大きい。
第１図（ａ）は本発明の第一の実施例の活性領域の構造
を示す図、第１図（ｂ）は活性領域におけるポテンシャ
ルエネルギーを示す図、第１図（ｃ）は格子構造を示す
図。第２図は、電気双極子の作る電界分布（電気力線）
を示す図、第３図は本発明の第一の実施例の分域構造を
示す図、第４図は本発明の第一の実施例の分極と電界の
関係を示す図、第５図は本発明の第二の実施例の記憶装
置のメモリセルに用いるトランジスタの構造を示す図、
第６図は本発明の第二の実施例のゲート絶縁膜における
ポテンシャルエネルギの分布と電子の分布を示す図、第
７図は本発明の第二の実施例のドレイン電流とゲートソ
ース間電圧の関係を示す図、第８図は本発明の第二の実
施例の記憶装置の回路図、第９図は本発明の第三の実施
例の情報処理装置の構造及びポテンシャルエネルギーを
示す図、第10図は本発明の第３の実施例のエネルギーと
反転分極領域の半径との関係を示す図、第11図は本発明
の第３の実施例のエネルギーと反転分極領域の半径との
関係において電界が印加されている場合の図、第12図は
本発明の第３の実施例において反転分極領域の傾斜電界
による移動を示す図、第13図は本発明第３の実施例にお
いて反転分極領域の転送法を示す図、第14図は本発明第
３の実施例による反転分極領域を用いたシリアルメモリ
の構造および記憶部を示す図、第15図は本発明の第３の
実施例における製造プロセスを示す図、第16図は従来の
量子結合装置を示す図、第17図（ａ）は本発明の第４の
実施例のランダムアクセスメモリの記憶セル部を示す
図、第17図（ｂ）は記憶セルアレー部の断面構造を示す
図、第18図は活性領域対とラッチ回路との類似を説明す
る図、第19図は直列接続の活性領域とラッチ回路の類似
を示す図である。第20図は本発明第５の実施例の活性領
域に電界を印加した場合の、キャリア位置の電界依存性
を示す図、第21図は本発明の誘電率の温度依存性を示す
図、第22図は転移温度の格子定数依存性を示す図、第23
図は転移温度の量子井戸幅依存性を示す図、第24図は転
移温度の量子井戸間障壁厚さ依存性を示す図、第25図は
転移温度の有効質量依存性を示す図、第26図は転移温度
の量子井戸間障壁高さ依存性を示す図、第27図は全ての
寸法を比例縮小（あるいは拡大）した場合の転移温度の
変化を示す図である。第28図は本発明の動作可能範囲を
示す図である。 符号の説明 １……第一量子井戸、２……薄い障壁膜、３……第二量
子井戸、５……ドナー,6……活性領域、８……ｐ型シリ
コン基板、９……n+領域からなるソース領域、10……n+
領域からなるドレイン領域、11……ソース端子、12……
薄い障壁膜、13……ゲート端子、14……ゲート電極、15
……障壁領域、16……量子井戸、17……ドレイン端子、
18……ゲート絶縁膜,19……第一活性領域、20……第二
活性領域,21……ワード線、22……データ線、26……メ
モリセル、24……通常の絶縁ゲート型電界効果トランジ
スタを用いた選択トランジスタ、25……二安定状態を有
する電界効果型トランジスタによる記憶トランジスタ、
27……コントロール線、28……列方向デコード／選択回
路及びセンス回路,29……行方向デコード回路、30……
制御電極、31……反転分極領域、32……電子、33……ド
ナー不純物、34……薄い障壁膜、35……第一量子井戸、
36……第二量子井戸、37……障壁領域、38……接地領
域、39……Ｔ字型制御電極、40……Ｉ字型制御電極、41
……水平方向電界印加電極、42……電源及び制御回路、
43……記憶部、44……センス回路及びI/Oポート、45…
…マイナーループ、46……転送ンゲート、47……メジャ
ーループ、48……量子ドット。49……第一量子井戸、50
……第二量子井戸、51……薄い障壁膜、52、53……活性
領域、54……障壁領域、55……ドナー不純物である。56
……記憶セル、57……ワード線、58……データ線。
を示す図、第１図（ｂ）は活性領域におけるポテンシャ
ルエネルギーを示す図、第１図（ｃ）は格子構造を示す
図。第２図は、電気双極子の作る電界分布（電気力線）
を示す図、第３図は本発明の第一の実施例の分域構造を
示す図、第４図は本発明の第一の実施例の分極と電界の
関係を示す図、第５図は本発明の第二の実施例の記憶装
置のメモリセルに用いるトランジスタの構造を示す図、
第６図は本発明の第二の実施例のゲート絶縁膜における
ポテンシャルエネルギの分布と電子の分布を示す図、第
７図は本発明の第二の実施例のドレイン電流とゲートソ
ース間電圧の関係を示す図、第８図は本発明の第二の実
施例の記憶装置の回路図、第９図は本発明の第三の実施
例の情報処理装置の構造及びポテンシャルエネルギーを
示す図、第10図は本発明の第３の実施例のエネルギーと
反転分極領域の半径との関係を示す図、第11図は本発明
の第３の実施例のエネルギーと反転分極領域の半径との
関係において電界が印加されている場合の図、第12図は
本発明の第３の実施例において反転分極領域の傾斜電界
による移動を示す図、第13図は本発明第３の実施例にお
いて反転分極領域の転送法を示す図、第14図は本発明第
３の実施例による反転分極領域を用いたシリアルメモリ
の構造および記憶部を示す図、第15図は本発明の第３の
実施例における製造プロセスを示す図、第16図は従来の
量子結合装置を示す図、第17図（ａ）は本発明の第４の
実施例のランダムアクセスメモリの記憶セル部を示す
図、第17図（ｂ）は記憶セルアレー部の断面構造を示す
図、第18図は活性領域対とラッチ回路との類似を説明す
る図、第19図は直列接続の活性領域とラッチ回路の類似
を示す図である。第20図は本発明第５の実施例の活性領
域に電界を印加した場合の、キャリア位置の電界依存性
を示す図、第21図は本発明の誘電率の温度依存性を示す
図、第22図は転移温度の格子定数依存性を示す図、第23
図は転移温度の量子井戸幅依存性を示す図、第24図は転
移温度の量子井戸間障壁厚さ依存性を示す図、第25図は
転移温度の有効質量依存性を示す図、第26図は転移温度
の量子井戸間障壁高さ依存性を示す図、第27図は全ての
寸法を比例縮小（あるいは拡大）した場合の転移温度の
変化を示す図である。第28図は本発明の動作可能範囲を
示す図である。 符号の説明 １……第一量子井戸、２……薄い障壁膜、３……第二量
子井戸、５……ドナー,6……活性領域、８……ｐ型シリ
コン基板、９……n+領域からなるソース領域、10……n+
領域からなるドレイン領域、11……ソース端子、12……
薄い障壁膜、13……ゲート端子、14……ゲート電極、15
……障壁領域、16……量子井戸、17……ドレイン端子、
18……ゲート絶縁膜,19……第一活性領域、20……第二
活性領域,21……ワード線、22……データ線、26……メ
モリセル、24……通常の絶縁ゲート型電界効果トランジ
スタを用いた選択トランジスタ、25……二安定状態を有
する電界効果型トランジスタによる記憶トランジスタ、
27……コントロール線、28……列方向デコード／選択回
路及びセンス回路,29……行方向デコード回路、30……
制御電極、31……反転分極領域、32……電子、33……ド
ナー不純物、34……薄い障壁膜、35……第一量子井戸、
36……第二量子井戸、37……障壁領域、38……接地領
域、39……Ｔ字型制御電極、40……Ｉ字型制御電極、41
……水平方向電界印加電極、42……電源及び制御回路、
43……記憶部、44……センス回路及びI/Oポート、45…
…マイナーループ、46……転送ンゲート、47……メジャ
ーループ、48……量子ドット。49……第一量子井戸、50
……第二量子井戸、51……薄い障壁膜、52、53……活性
領域、54……障壁領域、55……ドナー不純物である。56
……記憶セル、57……ワード線、58……データ線。
フロントページの続き (56)参考文献 特開 平４−69980（ＪＰ，Ａ) 特開 平３−108759（ＪＰ，Ａ) 特開 平２−140973（ＪＰ，Ａ) 特開 昭61−84063（ＪＰ，Ａ) 特開 昭61−82473（ＪＰ，Ａ) 特開 昭62−163364（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 H01L 21/338 H01L 21/8247
Claims (10)
- 【請求項１】高抵抗半導体、絶縁体あるいは半絶縁体か
らなる障壁領域を有し、 該障壁領域の中に複数の活性領域を含み、 該活性領域はその内部に伝導キャリアを閉じ込めること
ができ、 各々の上記活性領域がドナー、あるいはアクセプタとし
て動く不純物原子を含み、 上記複数の活性領域の１つの内部における上記伝導キャ
リアの局在により電気双極子を発生せしめることを特徴
とする半導体装置。 - 【請求項２】上記複数の活性領域間に働く上記電気双極
子の相互作用によって、該活性領域の１つの内部におけ
る上記伝導キャリアの局在を変化させることにより、上
記活性領域に生じた電気双極子の方向もしくは大きさを
変化せしめ、該変化を隣接する電気双極子方向もしくは
大きさの変化として伝播させ、これにより情報が伝達さ
れてなることを特徴とする特許請求の範囲第１項記載の
半導体装置。 - 【請求項３】上記活性領域は、その中に、第１及び第２
の低ポテンシャルエネルギ領域を有することを特徴とす
る特許請求の範囲第１項記載の半導体装置。 - 【請求項４】上記活性領域は、その中に、第１及び第２
の低ポテンシャルエネルギ領域を有し、 上記伝導キャリアが第１の低ポテンシャルエネルギ領域
に存在するか、第２の低ポテンシャルエネルギ領域に存
在するかによって上記電気双極子が形成されてなり、 複数の上記活性領域における電気双極子に対応させて情
報を保持することを特徴とする特許請求の範囲第１項記
載の半導体装置。 - 【請求項５】上記障壁領域と上記複数の活性領域を含む
膜を具備してなり、 該膜の方線方向と実質的に平行に電界を印加し、該電界
と実質的に同一方向もしくは実質的に反対方向の電気双
極子からなる微小領域を上記膜の内部に分布せしめ、 情報を保持することを特徴とすることを特徴とする特許
請求の範囲第１項記載の半導体装置。 - 【請求項６】上記印加電界と実質的に同一方向もしくは
実質的に反対方向の上記電気双極子からなる上記微小領
域をディジタル信号の“1"あるいは“0"と対応させるこ
とを特徴とする特許請求の範囲第５項記載の半導体装
置。 - 【請求項７】上記膜の面の方向と実質的に平行に電界を
印加し、該電界の方向を回転せしめることによって、上
記複数の活性領域の間で電気双極子を転送することを特
徴とする特許請求の範囲第５項記載の半導体装置。 - 【請求項８】上記活性領域の１対を互いに隣接して配置
することにより、等価的にフリップフロップを擬似する
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 - 【請求項９】上記擬似フリップフロップを複数個配置
し、該複数個の擬似フリップフロップにワード線とデー
タ線を接続もしくは接近させて情報記憶装置を構成する
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 - 【請求項１０】上記半導体装置の動作温度の上限値が所
定の値に設定され、該上限値における上記電気双極子の
極在による誘電率が少なくとも所定の値を有する如く、
上記複数の電気双極子の間の距離が少なくとも設定され
てなることを特徴とする特許請求の範囲第１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214267A JP3020566B2 (ja) | 1990-08-15 | 1990-08-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214267A JP3020566B2 (ja) | 1990-08-15 | 1990-08-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0497564A JPH0497564A (ja) | 1992-03-30 |
| JP3020566B2 true JP3020566B2 (ja) | 2000-03-15 |
Family
ID=16652911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2214267A Expired - Fee Related JP3020566B2 (ja) | 1990-08-15 | 1990-08-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020566B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2991931B2 (ja) * | 1994-07-12 | 1999-12-20 | 松下電器産業株式会社 | 半導体装置およびそれらの製造方法 |
| US6699779B2 (en) * | 2002-03-22 | 2004-03-02 | Hewlett-Packard Development Company, L.P. | Method for making nanoscale wires and gaps for switches and transistors |
-
1990
- 1990-08-15 JP JP2214267A patent/JP3020566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0497564A (ja) | 1992-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Finocchio et al. | The promise of spintronics for unconventional computing | |
| Keyes | Physical limits in digital electronics | |
| Sarma | Spintronics: A new class of device based on electron spin, rather than on charge, may yield the next generation of microelectronics | |
| Orlov et al. | Experimental demonstration of a latch in clocked quantum-dot cellular automata | |
| US20120281465A1 (en) | High Density Magnetic Random Access Memory | |
| US20030052317A1 (en) | Quantum circuit device and method for quantum operation | |
| US9070456B2 (en) | High density magnetic random access memory | |
| US5677637A (en) | Logic device using single electron coulomb blockade techniques | |
| US20250046356A1 (en) | Memory and access method | |
| CN116403624B (zh) | 一种轨道转移力矩磁性随机存储器件及其实现方法 | |
| JP3020566B2 (ja) | 半導体装置 | |
| KR20040086592A (ko) | 자기 메모리, 및 그 기록 방법 | |
| Collaert | 1.3 Future scaling: Where systems and technology meet | |
| Yang et al. | Dual-function unipolar top-pSOT-MRAM for all-spin probabilistic computing with ultra-dense coupling and adaptive temporal coding | |
| Ohshima | All-optical electron spin quantum computer with ancilla bits for operations in each coupled-dot cell | |
| Ferguson et al. | Ammonia-based quantum computer | |
| JPH0469980A (ja) | 半導体装置 | |
| CN112466358A (zh) | 磁性隧道结存储器 | |
| Mishra et al. | Fast Accessing Non-volatile, High Performance-High Density, Optimized Array for Machine Learning Processor | |
| Sverdlov et al. | Switching current reduction in advanced spin-orbit torque MRAM | |
| Lei et al. | Spin–Orbit Torque MRAM: Fundamentals, Device Engineering, and Applications in Probabilistic Computing | |
| CN120690245B (zh) | 基于自旋电子的低功耗数据存储方法及系统 | |
| Yang et al. | Prospects | |
| de Orio et al. | Reduced Current Spin-Orbit Torque Switching of a Perpendicularly Magnetized Free Layer | |
| Hellden | Topological Skyrmion-Based Ultra-High Density Magnetic Memory: Theory, Implementation, and Aerospace Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |