Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3028082B2 - 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法 - Google Patents
[go: Go Back, main page]

JP3028082B2 - 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法 - Google Patents

多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法

Info

Publication number
JP3028082B2
JP3028082B2 JP9166256A JP16625697A JP3028082B2 JP 3028082 B2 JP3028082 B2 JP 3028082B2 JP 9166256 A JP9166256 A JP 9166256A JP 16625697 A JP16625697 A JP 16625697A JP 3028082 B2 JP3028082 B2 JP 3028082B2
Authority
JP
Japan
Prior art keywords
substrate
gettering
junction
gas
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9166256A
Other languages
English (en)
Other versions
JPH1116919A (ja
Inventor
誠 北方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9166256A priority Critical patent/JP3028082B2/ja
Publication of JPH1116919A publication Critical patent/JPH1116919A/ja
Application granted granted Critical
Publication of JP3028082B2 publication Critical patent/JP3028082B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、半導体装置(デバ
イス)の製造プロセスにおいて気体汚染物質の分子によ
り起こるシリコン単結晶基板の表面汚染を防止するゲッ
タリング材、及びこのようなゲッタリング材の製造方法
に関する。
【0001】また本発明は、デバイス製造プロセスにお
けるデバイスの製造歩留りの低下を防止する方策とし
て、このようなゲッタリング材のうち特定形態を有する
ゲッタリング基板を用いて製造プロセス中における気体
汚染物質を除去しつつシリコン基板、ウェハ等を保管す
る方法に関する。
【0002】
【従来の技術】ダイナミック・メモリ等のデバイスにお
いては、記憶容量の増大に伴い単体素子の微細化が進行
し、集積回路として単体素子がウェハ上にますます高密
度に集積されるに至っている。特に単体素子のスイッチ
ング機能を果たすMOS型電界効果トランジスタ(MO
SFET)では、積層膜の縦横方向の微細化に伴いスケ
ーリング則により厚み方向の寸法縮小も行われ、シリコ
ン表面を熱酸化して形成したゲート酸化膜と呼ばれる膜
厚数十オングストローム相当の極薄の酸化絶縁膜が用い
られるに至っている。
【0003】このゲート酸化膜に発生する欠陥の密度が
デバイスの製造歩留りに大きく影響するため、欠陥発生
を抑制する必要がある。このような極薄のゲート酸化膜
を形成する際の欠陥発生の抑制には、熱酸化処理前のシ
リコン基板表面の清浄度確保が重要なことが良く知られ
ている。
【0004】ゲート酸化膜の欠陥発生に影響する因子と
して、古くはデバイスの製造プロセス中での重金属によ
る汚染、及びこれに伴って発生する微小欠陥の核の発生
防止或はその除去について、クリーンルーム等の装置技
術面及び汚染物質除去のゲッタリング技術面から対策が
検討された。
【0005】従来、重金属汚染や微小欠陥のゲッタリン
グについては、二つのタイプが実用化されてきた。一つ
は図6(b)に示すように、デバイス製造に用いる単結
晶シリコン基板の裏面に多孔質シリコン層または多結晶
シリコン層を形成し、多孔質層や多結晶層に接する部分
の単結晶の内部に結晶欠陥を生成させ、重金属等をこの
結晶欠陥に固相拡散させて吸収させるタイプの所謂イン
トリンジック・ゲッタリング法(例えば特開昭60−1
48128号公報)である。
【0006】他のタイプは、シリコン基板の裏面にサン
ドブラスト法やダイヤモンド刃等による機械的スクラッ
チングにより形成される損傷を用い、或は図6(a)に
示すように単結晶シリコン基板の主面のデバイス以外の
表面部分にアルゴン・レーザー等のレーザービームを照
射して局部的に損傷(多孔質化)を形成し、ドーピング
不純物の熱処理の際に重金属等をこの損傷に吸収させる
所謂エクストリンジック・ゲッタリング法(例えば特開
平1−196836号公報)である。
【0007】ところが最近、こうした重金属等による汚
染問題とは別に、クリーンルーム内の気相からシリコン
基板表面への汚染物質分子の吸着がデバイスの製造歩留
り低下の一因として問題となっている。例えば、第43
回応用物理学関係連合講演会において、若山恵英らによ
り、クリーンルーム用建材のシーリング材から発生する
環状ジメチルシロキサンがシリコン基板表面へ吸着する
こと(講演番号 27P−F−11、同講演予稿集、第
2分冊、702頁、1996年)が報告されている。ま
た同じく嵯峨幸一郎らにより、シリコン基板保管用プラ
スチックボックスのプラスチック中に含有されるBHT
(酸化防止剤)やDBP(可塑剤)等の添加剤が気化
し、シリコン基板表面へ吸着すること(同27P−F−
12、同第2分冊、702頁、1996年)が報告され
ている。
【0008】こうした気相からのシリコン基板への汚染
物質吸着について、従来のゲッタリング技術をそのまま
適用するのは種々の問題があり、困難である。先ず、イ
ントリンジック・ゲッタリング法では、ゲッタリング・
シンクとしてシリコン基板内部の結晶欠陥を用いるの
で、結晶表面に吸着した汚染物質のゲッタリングには効
果がない。これは、結晶表面に吸着した気体汚染物質の
軽い分子が結晶内部へ拡散する速度が著しく遅く、結晶
欠陥に到達するのが困難だからである。
【0009】他方、エクストリンジック・ゲッタリング
法では、ゲッタリング・シンクとしてシリコン基板のデ
バイス形成領域以外の表面部分や裏面に形成させた損傷
を使用するが、気体分子の吸着については効率が低い。
これは、ゲッタリング・シンクの役割を担う基板面が被
覆等により気相に露出していない場合が多く、また露出
している場合もデバイス製造面積とゲッタリング・シン
ク面積の比率が高々数倍に過ぎないからである。
【0010】更に、一般的に不純物半導体においては、
電子親和力を有する気体分子の吸着は、キャリアを生じ
るドーパントのシリコン基板中での濃度に依存するの
で、シリコン基板表面が気体分子の吸着に選択性を示す
ことがある。その結果、ゲッタリング・シンクとなるべ
き基板裏面への吸着が起こらず、裏面と逆の導電型を有
する表面のデバイス形成領域への吸着が起こる場合があ
る。最近、デバイスとして相補型MOSトランジスタが
多用されるので、このような選択的吸着は製造プロセス
において重要な問題である。
【0011】なお、微量ガス成分の吸着剤として通常使
用される活性炭や金属触媒等、シリコンとは異質の物質
をゲッタリング材として使用する場合、この物質自体が
シリコン基板への固体汚染物質となることが懸念され、
実用的では無い。
【0012】
【発明が解決しようとする課題】本発明は、シリコン基
板と同質の素材を用いて、クリーンルームの建材やウェ
ハ保管容器のプラスチック部材等から発生する気体汚染
物質を効率良くゲッタリングできるゲッタリング材の提
供、及びこのようなゲッタリング材の実用的な製造方法
の提供を課題とするものである。
【0013】また本発明は、上記ゲッタリング材の特定
形態のものを使用してシリコン基板の保管中の気相汚染
を抑制することにより、デバイス製造プロセスにおける
製造歩留りを向上する保管方法の提供を課題とするもの
である。
【0014】
【課題を解決するための手段】本発明によれば、シリコ
ン基板内の汚染物質を半導体素子形成領域から遠ざける
従来技術とは異なり、シリコン基板の外部に存在する気
体分子に対する吸着性能を増大させた新たなゲッタリン
グ基板、及びその製造方法並びにこれを用いたシリコン
基板の保管方法が提供される。
【0015】即ち本発明は、多孔質シリコン層と、該多
孔質シリコン層へドーパントを導入して形成したpn接
合とを有し、該pn接合を有する多孔質シリコン層の少
なくとも片方の表面を、好ましくは還元性ガス若しくは
ハロゲンガス、またはこの何れかを不活性ガスで希釈し
たガス中に於いて、1100℃付近で熱処理することに
より、清浄活性化してなるゲッタリング基板の発明であ
る。なお、本発明において不活性ガスは希ガス、窒素ガ
ス、またはこれらの2種類以上からなる混合ガスであ
る。
【0016】本発明において、ゲッタリング材の素材と
してデバイス製造用シリコン基板と同種のシリコン基板
を用いることにより、基本的に重金属等の固相汚染物質
がクリーンルームや保管容器中に導入されることを防止
している。
【0017】次に本発明では、多孔質シリコン層を基板
の片面或は両面に形成したことにより、多孔質シリコン
層の空孔内壁面が吸着に関与するようになり、気体分子
の吸着に機能する面積を著しく増大させている。
【0018】また本発明において、既知のゲッタリング
材と異なり、先に形成した多孔質層に後からドーパント
を注入することにより形成したpn接合の作用は、次の
ように考えられる。即ち、図4(a)において、先に形
成したp型多孔質層10に対して後から燐などのn型不
純物イオンを注入する場合、注入する場所によってイオ
ンが到達する深さが異なる結果、多孔質層内に形成され
るpn接合面12は従来のような平面でなく複雑な曲面
となる。
【0019】例えば、図4(a)中のA点やC点に注入
すると、イオンが空孔を貫通するため実効的に深く注入
される。他方B点やD点に注入すると、空孔のない結晶
を通るので浅く注入される。また、その後のアニール
(熱処理)により不純物が拡散するが、空孔を横切って
拡散することはできないため、拡散の方向は空孔を迂回
するように空間的制限を受ける。この2要素によって、
多孔質層内に基板と同種または異種導電型の領域が複雑
に交錯して存在するミクロ的構造が得られる。その結
果、単に多孔質化による表面積拡大の効果のみならず、
空孔の壁面に種々のエネルギーレベルを持つ領域の表面
が出現することにより、多様な電子親和力を持つ気体分
子に対して吸着作用を発揮するものと考えられる。
【0020】更に本発明では、多孔質層の表面を清浄活
性化したことにより該表面がエネルギー的に励起され、
広範囲の対象気体汚染物質に対して有効なゲッタリング
作用を発揮できる。
【0021】次に、第2の本発明は、上記ゲッタリング
基板における多孔質層中のpn接合に対して、希ガス若
しくは窒素の少なくとも1種を含む不活性ガス中に於い
て、アーク放電、電子線照射、その他これと同等の効果
を生じる手段を用いて電荷を注入してなることを特徴と
するゲッタリング基板の発明である。
【0022】ここで電荷注入の作用との関係で注目され
るのは、前記記載のゲッタリング基板には図4(a)中
のX点、Y点に例示されるように、或る領域自身の導電
型とは逆の導電型の領域に立体的に包み込まれる形態の
領域が存在すると考えられることである。
【0023】このような領域に上記のように電子が注入
されると、Y点ではpn接合が順方向バイアスである
が、X点では逆方向バイアスであるため、図4(b)の
等価電子回路図に示すように電荷注入による電位の変化
を保持することができる。従って本発明のゲッタリング
基板は、従来知られているような、先にpn接合を形成
させたシリコン基板を後から陽極化成により多孔質化し
て得た一様な平面状のpn接合を持つものとは異なって
おり、その結果ゲッタリング表面のポテンシャルエネル
ギー(電位分布)に及ぼす作用もまた独自かつ効果的な
ものである。
【0024】また第3の本発明は、前記に記載したゲッ
タリング基板のpn接合を有する多孔質シリコン層表面
を、水素ガス、または水素を不活性ガスで希釈したガス
のプラズマ雰囲気に曝露することにより多孔質シリコン
層表面を活性化して成るゲッタリング基板の発明であ
る。
【0025】プラズマ処理の作用は、内部にpn接合面
を持つ多孔質層表面を電子及びイオンからなるプラズマ
雰囲気に曝露すると、上記のように電荷導入による電位
の変化が保持されるため、多孔質層表面が一層活性化さ
れるものと考えられる。
【0026】次に、ゲッタリング基板の製造方法に関す
る本発明は、シリコン基板の片面または両面を陽極化成
して多孔質層を形成した後、該シリコン基板の導電型と
異なる導電型を生じるドーパントを導入して該多孔質層
内にpn接合を形成した後、還元性ガス若しくはハロゲ
ンガス、またはこのいずれかを不活性ガスで希釈したガ
ス中において、該pn接合を有する多孔質層表面を熱処
理して清浄活性化することを特徴とするゲッタリング基
板の製造方法の発明である。
【0027】本発明において、先に多孔質層を形成した
後にドーパントを導入する手法の作用は、前記したよう
にこの手法によって導入深さが場所により一様とならな
い結果、pn接合面がマクロ的に平面とならずに複雑な
曲面を形成することである。これに加えて導入深さの先
端部分が、多孔質中の空孔を介してミクロ的に複雑に入
り乱れた領域を形成することである。この様な従来見ら
れない複雑な接合面の構造を実現することによって、多
孔質内においてキャリア不純物に濃度分布を与えること
ができた。これにより、気体分子の多様な電子親和力に
対応できるようになり、特定の電子親和力を持つ気体分
子を吸着出来るゲッタリング能力を持つ多孔質部分が常
に存在する確率を増大させている。
【0028】更に、製造方法に関する第2の本発明は、
上記した方法により得たゲッタリング基板の多孔質シリ
コン層中のpn接合に対して、更に不活性ガス中におい
て、アーク放電、電子線照射、または同等の効果を生じ
る手段を用いて電荷を注入することを特徴とするゲッタ
リング基板製造方法の発明である。
【0029】また、製造方法に関する第3の本発明は、
前記した方法により得たゲッタリング基板のpn接合を
含む多孔質シリコン層表面を、水素ガス、または水素を
不活性ガスで希釈したガスのプラズマ雰囲気に曝露し
て、該pn接合を有する多孔質シリコン層の表面を活性
化することを特徴とするゲッタリング基板製造方法の発
明である。
【0030】更にゲッタリング基板の利用に関する本発
明は、半導体装置の製造プロセスに於て、デバイス製造
に用いるシリコン基板を保管するに際して、該シリコン
基板と同種のシリコン基板から得られた専用ゲッタリン
グ基板と共に保管容器に収納し、容器中の気体汚染物質
を該ゲッタリング基板に吸着させることを特徴とする半
導体装置製造用シリコン基板の保管方法の発明である。
保管容器に共に収納するため、シリコン基板とゲッタリ
ング基板が同形であれば、便利で好ましい。
【0031】最後に、使用後のゲッタリング基板の再生
処理に関する本発明は、上記のようにしてクリーン・ル
ーム内でシリコン基板と共に容器中での保管中に気体汚
染物質を吸着させた後、該ゲッタリング基板を容器から
取り出し、水素等の還元性ガス中で減圧下に熱処理(ア
ニール)することを特徴とする前記各ゲッタリング基板
の再生方法の発明である。
【0032】
【発明の実施の形態】本発明の一実施形態のゲッタリン
グ基板を図1に従って説明する。p型シリコン基板8の
表面に陽極化成によりp型多孔質シリコン層10を形成
し、この多孔質層10に対して基板の導電型pと逆の導
電型nを与えるキャリア不純物をイオン注入等により注
入してN+領域11を形成することにより、該多孔質層
内にpn接合12を形成する。次いでこの多孔質層のN
+領域表面をシラン等の還元性ガスに露出しつつ110
0℃付近で加熱して表面を清浄活性化し、本実施形態の
ゲッタリング基板を得る。
【0033】また、上記p型多孔質シリコン層10やN
+領域11の形成は、シリコン基板8の片面のみでも良
く、或は必要に応じて両面でも良い。なお、片面に形成
する場合、表面をデバイス形成領域に用いるシリコン基
板の裏面に上記p型多孔質シリコン層10やN+領域1
1を形成しても良い。しかしこの場合、その後のウエッ
トエッチング工程等により、吸着した上記汚染物質が多
孔質層から離脱し、デバイス形成領域に付着する惧れが
あるため、デバイス形成領域を有しないゲッタリング専
用基板を用い、これの片面若しくは両面に多孔質層を形
成する方が好ましい。
【0034】また本実施形態の構成は、図2に示すよう
に基板9及び多孔質層40をn型とし、イオン注入等に
よりP+領域41を形成することによりpn接合12を
形成したものでも良い。この際、注入深さを調整するこ
とにより、図2に例示するようにP+領域41をn型多
孔質層40の内部に形成して、pn接合12をP+領域
の両面に形成させたものも有用である。
【0035】更に図3に例示するように、n型基板9上
にn型多孔質層40を形成し、第1のイオン注入により
+領域41を形成したものに対し、更にこの領域41
の表面側から第1のイオン注入とは逆のキャリア不純物
を用いて第2のイオン注入を行うことにより、N+領域
43を形成したものも有用である。これをアニールする
ことにより両種の不純物の相互拡散を促し、P+領域4
1とN+領域43の境界に、両種の不純物のキャリア補
償による低濃度補償領域42を形成したものは更に有用
である。
【0036】次に、製造方法の実施形態において陽極化
成は、フッ酸系電解質溶液中にシリコン基板と電極とを
対向配置して直流または交流電圧を印加する等の他、当
業界で公知の全ての方法を包含する。
【0037】また、製造方法の実施形態においてドーパ
ントの導入は、拡散炉中で不純物の蒸気を多孔質層の表
面から内部へ拡散させる拡散法、或いは加速電圧下でイ
オン化したドーパントを注入するイオン注入法等の他、
当業界公知の全ての方法を包含する。
【0038】更に、製造方法の実施形態において多孔質
層表面の清浄活性化は、水素ガス、シラン(SiH4
等の還元性ガス、若しくは塩素等のハロゲンガス、また
は此等の何れかを窒素ガス或はヘリウム、アルゴン等の
希ガス(即ち周期律表第0族元素)で希釈したガス中で
1000℃−1100℃程度に短時間加熱することによ
り行われる。加熱は常圧の上記ガスの雰囲気中で行って
も良いが、上記雰囲気中で減圧下に行うと更に効果が大
きい。
【0039】別の製造方法の一実施形態は、上記の構造
と作用を持つゲッタリング基板の多孔質層内pn接合に
対して、電荷を注入するというものである。電荷注入の
工程は、還元性雰囲気中で熱処理して多孔質層表面を清
浄活性化処理した後に行う。これは、シリコンなどの半
導体の電気伝導度が温度に依存することから、電荷注入
を先にすると、1100℃付近の大きな温度変化を伴う
熱処理で空間的な電導度の変化が起こり、注入した電荷
が逃げると考えられるからである。
【0040】本発明の実施形態において電荷注入の手段
は、電子線ガンを用いて電子照射を行う方法、或いはア
ーク放電による方法、その他電荷を注入し得る同等の手
段の全てを包含する。
【0041】別の本発明の実施形態において、ゲッタリ
ング基板のpn接合を含む多孔質層表面のプラズマ処理
は、該表面を還元性雰囲気中で熱処理した後におこな
う。これは、プラズマ処理を先にすると、上記のように
大きな温度変化を伴う熱処理で空間的な電導度の変化が
起こり、プラズマにより導入された電荷が逃げると考え
られるからである。
【0042】本発明の実施形態においてプラズマ処理
は、デバイス製造プロセスで通常用いられるドライエッ
チ装置、プラズマCVD装置等を用いて、水素ガス、ま
たは水素を窒素若しくは希ガスで希釈したガス中で高周
波電力を印加する等の他、当業界で用いられる全ての手
法を包含する。
【0043】次に、本発明の一実施形態のデバイス製造
用シリコン基板保管方法を図5に従って説明する。クリ
ーンルーム内において、シリコン基板保管容器23に多
数個のデバイス製造用シリコン基板21と共にこれと同
質、同形状の1乃至少数個のゲッタリング基板を一種の
ダミー・ウェハとして収納し、蓋22を閉鎖し、3−4
日間保管する。保管容器にこうして保管したシリコン基
板を用いて製造したデバイスの不良率は、実施例1に示
したように大幅に低下する。
【0044】本発明の実施形態を更に詳しく説明するた
め若干の実施例を示すが、本発明はこれに限定されるも
のではない。特に、説明の便宜のためシリコン半導体を
中心として記述したが、本発明の技術思想の本質はゲル
マニウム等の単体半導体、ガリウム砒素等の化合物半導
体に広くあてはまるものである。ここで、ガス流量の単
位のsccm(Stream cubic centi
meter perminutes)は、1分間に流れ
る標準状態換算のガス体積Ncm3を表し、マス・フロ
ー装置により流量がこの単位で電気的に制御される。ま
た、イオン注入のドース量単位のイオンcm-2は、ドー
スされる荷電粒子数/cm2を表す。他方、電子線照射
量の単位のmC/cm2は、単位面積当たりの照射電荷
総量(ミリ・クーロン)を表す。
【0045】[実施例1] ゲッタリング基板の製造例1 裏面をテフロン膜でマスクした直径6インチ、抵抗率1
0オーム・cmのp型単結晶シリコン基板とPt電極板
を電解質溶液中に対向して配置し、電圧が±5V、パル
ス幅が1ms、周波数が500Hzのパルス状交流を印
加して陽極化成を行い、シリコン基板の片面のみに多孔
質層を形成した。この際に、シリコン基板と電極とを基
板主面全体でコンタクトさせて、片面のみを陽極化成処
理した。ここでは電解質溶液として重量比がエタノー
ル:フッ酸:水=1:1:2の組成のフッ酸系溶液を使
用した。
【0046】こうして得られたp型多孔質層に対して、
ドーパントとして燐(P)を150keVの加速電圧、
5E15イオンcm-2のドース量でイオン注入して多孔
質層内にpn接合を形成した。
【0047】次いで減圧RTP装置(Rapid Th
ermal Processor)を用いて、上記pn
接合を有する基板を水素ガス中で50Torrの減圧に
曝しながら60秒間1100℃の温度で熱処理して表面
を清浄活性化した。
【0048】ゲッタリング機能の評価 上記の通り製造した本発明のゲッタリング基板2枚を、
ゲート酸化膜形成前の段階にあるデバイス製造用シリコ
ン基板48枚と共にクリーンルーム中で図5に示すよう
に基板保管容器に収納し、100時間保管した。その
後、ゲート酸化膜形成を行って、ゲート酸化膜の厚み7
nmで面積10mm2のMOS容量パターンを有するM
OSFETを製造し、製造歩留りを評価した。評価方法
として、トランジスター破壊電界が8MV/cm以下を
示す初期耐圧不良品の割合を使用した。製造例1のゲッ
タリング基板を用いて保管した場合、pMOS及びnM
OS共に初期耐圧不良率2%以下と、両者に差異なく極
めて良好な結果が得られた。比較評価として、製造例1
で得たゲッタリング基板を容器に入れずにシリコン基板
を保管した場合、初期耐圧不良率はpMOSで34%、
nMOSでは46%であり、本実施例のゲッタリング基
板による優れた効果が明瞭に示された。
【0049】ゲッタリング機能の再生 上記のようにウェハの保管に使用した製造例1のゲッタ
リング基板を、水素ガス中で減圧下に再度熱処理して表
面の清浄活性化を行った。その後、上記のように保管に
使用した結果、不良率は初回と概ね同等であった。なお
清浄活性化処理は、保管に使用する直前に行うのが有効
であった。本実施例のゲッタリング基板は清浄活性化処
理を施すことにより容易に再生され、実用上好ましい繰
り返し使用ができることが判った。
【0050】[実施例2] ゲッタリング基板の製造例2 n型単結晶シリコン基板を用いて、実施例1と同様に陽
極化成を行ってn型多孔質層を形成し、不純物としてボ
ロン(B)を250keVの加速電圧で2E16イオン
cm-2のドース量でイオン注入し、窒素雰囲気中900
℃で30分アニールして不純物を拡散させ、P+領域を
形成した。イオンの注入深さを約650nmと深くした
ため、図2に示したように多孔質層中にP+領域41を
形成することができ、pn接合面をP+領域の上下2面
に構成することができた。この後、実施例1と同様にし
て水素ガス雰囲気中で熱処理して表面を清浄活性化し、
本実施例のゲッタリング基板を得た。
【0051】ゲッタリング機能の評価 製造例2のゲッタリング基板について、実施例1と同様
にして評価を行ったところ、不良率は実施例1と同等で
あった。本実施例のゲッタリング基板の内部構成が有効
であることが判る。
【0052】[実施例3] ゲッタリング基板の製造例3 n型単結晶シリコン基板を用いて、実施例2と同様にし
て陽極化成及びボロンのドーピングを行った後、更に多
孔質シリコン層の表面側から砒素(As)を加速電圧1
20keV、ドース量5E15イオンcm-2でイオン注
入してN+領域43を形成した。これを窒素雰囲気中1
000℃で40分間アニールしてドーパントの相互拡散
を促し、図3に示したようにP+領域とN+領域の境界に
相互のキャリア不純物の補償による低濃度補償領域42
を形成した。この後、実施例1と同様にして表面を清浄
活性化処理し、本発明のゲッタリング基板を得た。
【0053】ゲッタリング機能の評価 製造例3のゲッタリング基板について、実施例1と同様
にして評価を行ったところ、不良率は実施例1と同等で
あった。本実施例のゲッタリング基板の内部構成が有効
であることが判る。
【0054】[実施例4] ゲッタリング基板の製造例4 実施例1と同様にしてp型単結晶シリコン基板を用いて
陽極化成及び燐のドーピングを行い、多孔質層内にpn
接合を形成し、還元性ガス中で清浄活性化処理した。次
に平行平板型ドライエッチ装置を用いて、水素ガス流量
を100sccm、アルゴンガス流量を300sccm
に制御した雰囲気中、圧力10Torrにおいて上記の
多孔質層内pn接合面に対し13.56MHzの高周波
電力を印加し、15分間プラズマ処理を行って本発明の
ゲッタリング基板を得た。
【0055】ゲッタリング機能の評価 製造例4のゲッタリング基板について、実施例1と同様
にして評価を行ったところ、不良率は実施例1と同等で
あった。更に、レーザー光線散乱測定を利用したウェハ
上のゴミ測定装置により、上記ウェハに捕捉されたパー
チクル(サイズが1ミクロン以下程度のレベルのゴミ)
の個数を測定したところ、約30個と少なかった。本実
施例のプラズマ処理を用いた表面電位の改善による吸着
表面の活性化処理が有効であることが判る。
【0056】[実施例5] ゲッタリング基板の製造例5 実施例1と同様にしてp型単結晶シリコン基板を用いて
陽極化成及び燐のドーピングを行い、多孔質層内にpn
接合を形成し、還元性ガス中で清浄活性化処理した。こ
れに対し、窒素ガス中で加速電圧30keVの電子線ガ
ンを使用して、多孔質層の表面側から1mC/cm2
度の電子照射を行うことにより、pn接合へ電荷を注入
して本発明のゲッタリング基板を得た。
【0057】ゲッタリング機能の評価 製造例5のゲッタリング基板を用いて捕捉パーティクル
の測定を行った結果、約30個であった。この実施例の
ゲッタリング基板は、製造例4のゲッタリング基板と同
等に有用であることが確認された。本実施例による電位
分布改善が有効であることが判る。
【0058】
【発明の効果】本発明のゲッタリング基板によれば、内
部にpn接合を有する多孔質層を形成したことにより、
気体汚染物質の分子を吸着する表面を拡大した結果、デ
バイス製造用シリコン基板への気相汚染を抑止すること
ができる。
【0059】本発明の製造方法で得られたゲッタリング
基板によれば、多孔質層を形成した後にpn接合面を形
成することにより、不純物を導入する先端部分が空孔を
介してミクロ的に複雑に入り乱れた領域を形成できた結
果、多様な電子親和力を持つ気相汚染物質に有効なゲッ
タリング機能を確保することができる。
【0060】本発明の電荷注入を行ったゲッタリング基
板によれば、電荷注入により吸着表面に局部的に電位が
保持され、ゲッタリング基板表面に電位分布を生じさせ
ることが可能になった結果、基板表面電位に依って対応
する気体の吸着効率が低下する問題を解決することがで
きる。
【0061】本発明のゲッタリング基板は、水素ガス中
での熱処理或いは不活性ガスのプラズマによる処理等の
方法により、既存のデバイス製造装置を用いて再生する
ことができるため、再生が容易であり、繰り返し使用で
きるので実用性が高い。
【0062】本発明のゲッタリング基板を用いる保管方
法によれば、常温ゲッタリングが可能となったため、デ
バイス製造に必要とされる高度な清浄度を常時保持する
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施形態のゲッタリング基板を模式
的に例示する構造断面図。
【図2】本発明の別の実施形態のゲッタリング基板(実
施例2)を模式的に例示する構造断面図。
【図3】本発明の更に別の実施形態のゲッタリング基板
(実施例3)を模式的に例示する構造断面図。
【図4】本発明のゲッタリング基板の一実施形態につい
て、作用を模式的に説明する構造断面図、及び上記作用
を模式的に説明する等価電子回路図。
【図5】本発明のシリコン基板保管方法を例示する保管
容器の断面図。
【図6】従来のゲッタリング基板を模式的に例示する構
造断面図、及び従来の別のゲッタリング基板を模式的に
例示する構造断面図。
【符号の説明】
8 p型シリコン基板 9 n型シリコン基板 10 p型多孔質層 11 N+領域 12 pn接合 21 デバイス製造用シリコン基板 22 保管容器の蓋 23 保管容器のシリコン基板支持具 24 本発明のゲッタリング基板 30 シリコン基板 31 損傷層 32 結晶欠陥層 33 Ar等のレーザー光線 40 n型多孔質層 41 P+領域 42 低濃度補償領域 43 N+領域

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 多孔質シリコン層と、該多孔質シリコン
    層へドーパントを導入することにより形成されたpn接
    合とを有し、該pn接合を有する多孔質シリコン層の表
    面が清浄活性化処理されていることを特徴とするゲッタ
    リング基板。
  2. 【請求項2】 前記清浄活性化処理は、還元性ガス及び
    ハロゲンガスの少なくともいずれか一方を希ガス及び窒
    素ガスの少なくともいずれか一方により希釈した雰囲気
    中において、1100℃付近で熱処理するものであるこ
    とを特徴とする請求項1記載のゲッタリング基板。
  3. 【請求項3】 前記pn接合を有する多孔質シリコン層
    が、シリコン基板の両面に形成されていることを特徴と
    する請求項1又は2記載のゲッタリング基板。
  4. 【請求項4】 前記pn接合を有する多孔質シリコン層
    が、デバイス形成領域を有さないシリコン基板の少なく
    とも一方の面に形成されていることを特徴とする請求項
    1又は2記載のゲッタリング基板。
  5. 【請求項5】 前記多孔質シリコン層中のpn接合に電
    荷が注入されていることを特徴とする請求項1又は2記
    載のゲッタリング基板。
  6. 【請求項6】 前記pn接合を有する多孔質シリコン層
    表面は、水素ガス、又は水素を希ガス若しくは窒素の少
    なくとも一方により希釈したガスのプラズマ雰囲気に曝
    露することにより活性化されていることを特徴とする請
    求項1又は2記載のゲッタリング基板。
  7. 【請求項7】 汚染物質を吸収するゲッタリング基板で
    あって、基板の少なくとも一方の面に形成された多孔質
    層と、該多孔質層内に設けられたpn接合面とを有し、
    該pn接合面は前記基板の前記多孔質層表面から深く形
    成された第1の部分と浅く形成された第2の部分とを有
    する曲面であることを特徴とするゲッタリング基板。
  8. 【請求項8】 汚染物質を吸収するゲッタリング基板で
    あって、基板の少なくとも一方の面に形成された多孔質
    層と、該多孔質層内に設けられた第1のpn接合面と、
    前記多孔質層内に設けられ前記第1のpn接合面よりも
    深く形成された第2のpn接合面とを有するゲッタリン
    グ基板。
  9. 【請求項9】 シリコン基板の少なくとも一方の面を陽
    極化成して多孔質層を形成した後、前記シリコン基板の
    導電型と異なる導電型を生じるドーパントを該多孔質層
    に導入して該多孔質層内にpn接合を形成し、還元性ガ
    ス及びハロゲンガスの少なくとも一方を希ガス及び窒素
    の少なくとも一方により希釈した雰囲気中において、前
    記pn接合を形成した多孔質層表面を熱処理して清浄活
    性化することを特徴とするゲッタリング基板の製造方
    法。
  10. 【請求項10】 請求項9記載の方法により得たゲッタ
    リング基板における多孔質層中のpn接合に対して、希
    ガス若しくは窒素の少なくとも1種類を含む不活性ガス
    中において、アーク放電、電子線照射、または同等の効
    果を生じる手段を用いて電荷を注入することを特徴とす
    るゲッタリング基板の製造方法。
  11. 【請求項11】 請求項9記載の方法により得たゲッタ
    リング基板のpn接合を有する多孔質層表面を、水素ガ
    ス、または水素を希ガス若しくは窒素の少なくとも1種
    類を含む不活性ガスで希釈したガスのプラズマ雰囲気に
    曝露して、該多孔質層表面を活性化することを特徴とす
    るゲッタリング基板の製造方法。
  12. 【請求項12】 デバイスが形成される半導体基板を、
    該半導体基板と同種の基板から請求項9、10または1
    1記載の方法により製造したゲッタリング基板と共に保
    管容器に収納し、該保管容器中の気体汚染物質を前記ゲ
    ッタリング基板に吸着させることを特徴とする半導体装
    置製造用シリコン基板の保管方法。
  13. 【請求項13】 還元性ガス中において減圧下で熱処理
    若しくはプラズマ処理することにより、ゲッタリングに
    使用した後の請求項1または2記載のゲッタリング基板
    を清浄活性化することを特徴とするゲッタリング基板の
    再生方法。
JP9166256A 1997-06-23 1997-06-23 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法 Expired - Lifetime JP3028082B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9166256A JP3028082B2 (ja) 1997-06-23 1997-06-23 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9166256A JP3028082B2 (ja) 1997-06-23 1997-06-23 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法

Publications (2)

Publication Number Publication Date
JPH1116919A JPH1116919A (ja) 1999-01-22
JP3028082B2 true JP3028082B2 (ja) 2000-04-04

Family

ID=15828014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9166256A Expired - Lifetime JP3028082B2 (ja) 1997-06-23 1997-06-23 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法

Country Status (1)

Country Link
JP (1) JP3028082B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板

Also Published As

Publication number Publication date
JPH1116919A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
KR100204856B1 (ko) 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치
JP4619951B2 (ja) 不純物導入層の形成方法
US7442623B2 (en) Method for manufacturing bonded substrate and bonded substrate manufactured by the method
CN100561687C (zh) 衬底处理方法及半导体装置的制造方法
US5786277A (en) Method of manufacturing a semiconductor device having an oxide film of a high quality on a semiconductor substrate
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
JP5172352B2 (ja) パルス化高周波源電力を使用する選択プラズマ再酸化プロセス
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
KR20070089883A (ko) 펄스화된 rf 소스 전력을 이용하는 플라즈마 게이트 산화프로세스
JP2856157B2 (ja) 半導体装置の製造方法
Ensinger Semiconductor processing by plasma immersion ion implantation
JPH10209147A (ja) 半導体装置の製造方法
JP3028082B2 (ja) 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法
WO2008029607A1 (en) Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US7799660B2 (en) Method for manufacturing SOI substrate
JPH06244174A (ja) 絶縁酸化膜の形成方法
JP3091210B2 (ja) 酸化膜の形成方法
US6358823B1 (en) Method of fabricating ion implanted doping layers in semiconductor materials and integrated circuits made therefrom
US6709955B2 (en) Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
JP4416354B2 (ja) 半導体装置の製造方法とその製造装置
JP3384439B2 (ja) 半導体装置の製造方法
Chan Radiation effects in metal-oxide-semiconductor devices

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991207