Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3029892B2 - Matrix type liquid crystal display device and method of driving the liquid crystal display device - Google Patents
[go: Go Back, main page]

JP3029892B2 - Matrix type liquid crystal display device and method of driving the liquid crystal display device - Google Patents

Matrix type liquid crystal display device and method of driving the liquid crystal display device

Info

Publication number
JP3029892B2
JP3029892B2 JP3244726A JP24472691A JP3029892B2 JP 3029892 B2 JP3029892 B2 JP 3029892B2 JP 3244726 A JP3244726 A JP 3244726A JP 24472691 A JP24472691 A JP 24472691A JP 3029892 B2 JP3029892 B2 JP 3029892B2
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
pulse
display device
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3244726A
Other languages
Japanese (ja)
Other versions
JPH0553091A (en
Inventor
幸夫 宮地
みどり 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP3244726A priority Critical patent/JP3029892B2/en
Publication of JPH0553091A publication Critical patent/JPH0553091A/en
Application granted granted Critical
Publication of JP3029892B2 publication Critical patent/JP3029892B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、マトリックス型液晶表
示装置およびマトリックス型液晶表示装置の駆動方法に
関し、さらに詳しくは、光シャッターあるいは文字・画
像表示などに用いるためのマトリックス型反強誘電性液
晶表示装置および該液晶表示素子の駆動方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type liquid crystal display device and a method of driving the matrix type liquid crystal display device, and more particularly, to a matrix type antiferroelectric liquid crystal for use in an optical shutter or a character / image display. The present invention relates to a display device and a method for driving the liquid crystal display element.

【0002】[0002]

【従来の技術】従来より、液晶表示素子として、TN
(ツイスト・ネマチック)型やSTN(スーパー・ツイ
ストテッド・ネマチック)型など、さまざまの型が研究
されてきた。
2. Description of the Related Art Conventionally, as a liquid crystal display element, TN
Various types such as (twisted nematic) type and STN (super twisted nematic) type have been studied.

【0003】近年では、新しい型として強誘電性液晶が
メモリー性・高速応答性などの特徴を有するものとして
着目されている〔特開昭56−107216号〕。
In recent years, a new type of ferroelectric liquid crystal has been attracting attention as having characteristics such as memory characteristics and high-speed response (Japanese Patent Application Laid-Open No. 56-107216).

【0004】しかし、実際には、スメチック層構造が理
想的なブック・シェルフ構造ではなく、シェブロン構造
になっているため、メモリー性など所期の特性が得られ
ない。
However, actually, the smectic layer structure is not an ideal book-shelf structure but a chevron structure, so that desired characteristics such as memory properties cannot be obtained.

【0005】これら従来技術の問題点を解決する方法と
して、印加電圧レベルによって三つの安定状態を設定
し、該状態間をスイッチングするに当り印加電圧−透過
光量特性に特有のヒステリシス特性を持たせ、前記三安
定状態と前記ヒステリシス特性との関連において調整電
圧と消去電圧および書込電圧とからなる三パルス電圧を
印加するようになした「マトリクス型強誘電性液晶表示
装置」(特開平2-173724号)が提案されている。これに
より、信号に印加電圧−透過光強度特性との関連にて簡
単な波形変化をもたせることにより、コントラストの大
幅な向上を図ることができるとしている。
As a method for solving these problems of the prior art, three stable states are set by an applied voltage level, and when switching between the states, a hysteresis characteristic peculiar to an applied voltage-transmitted light amount characteristic is provided. "Matrix type ferroelectric liquid crystal display device" adapted to apply three pulse voltages including an adjustment voltage, an erase voltage, and a write voltage in relation to the tristable state and the hysteresis characteristic (Japanese Patent Application Laid-Open No. 2-137724). No.) has been proposed. It is stated that the contrast can be greatly improved by giving the signal a simple waveform change in relation to the applied voltage-transmitted light intensity characteristic.

【0006】また、マトリックス型液晶表示素子の駆動
方法において、奇数フレームで平均電位が正の選択電圧
波形を、偶数フレームで平均電位が負の選択電圧波形を
印加し、印加後はそれぞれ平均電位が同符号の非選択電
圧波形を印加する「液晶素子の駆動方法」(特開平3-12
5119号)が提案されている。これにより、反強誘電性液
晶を用いた液晶表示のマトリックス表示を行うことがで
きるとしている。
In the method of driving a matrix type liquid crystal display element, a selection voltage waveform having a positive average potential is applied in an odd frame, and a selection voltage waveform having a negative average potential is applied in an even frame. "Driving method of liquid crystal element" applying non-selection voltage waveform of same sign
No. 5119) has been proposed. It is stated that this enables matrix display of liquid crystal display using antiferroelectric liquid crystal.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前者の
表示装置は、駆動制御手段が1パルスの消去信号および
2パルスの書込み信号からなる信号が走査選択期間中に
印加される、所謂3パルス駆動のため、1走査線の消去
・書込みを行うのに3パルス分の選択時間が必要であ
る、1フレーム当りの走査時間が長いという問題を有し
ている。
However, the former display device has a so-called three-pulse drive in which the drive control means applies a signal consisting of a one-pulse erase signal and a two-pulse write signal during a scan selection period. For this reason, there is a problem that a selection time for three pulses is required to perform erasing / writing of one scanning line, and a scanning time per frame is long.

【0008】また、後者の液晶素子の駆動方法では、液
晶セルの閾値電圧や応答速度との対応から定められるべ
き駆動パルスの形状や波高値などについて、明細書中に
具体的に述べられておらず、実施が困難である。また、
奇数フレームでは、平均電位が正の選択波形を、偶数フ
レームでは平均電位を負の選択波形を、交互に印加する
必要があり、それ以外の選択波形の組合せを除外してい
るため、駆動波形の選択しうる自由度を限定してしまっ
ているという問題を有している。
In the latter method of driving a liquid crystal element, the specification of the shape and peak value of a driving pulse to be determined from the correspondence between the threshold voltage and the response speed of the liquid crystal cell is specifically described in the specification. Is difficult to implement. Also,
It is necessary to alternately apply a selection waveform having a positive average potential in an odd-numbered frame and a selection waveform having a negative average potential in an even-numbered frame, and exclude other combinations of selection waveforms. There is a problem that the degree of freedom that can be selected is limited.

【0009】そこで、本発明者らは、上述の如き従来技
術の問題点を解決すべく鋭意研究し、各種の系統的実験
を重ねた結果、本発明を成すに至ったものである。
The inventors of the present invention have conducted intensive studies to solve the problems of the prior art as described above, and as a result of repeating various systematic experiments, the present invention has been accomplished.

【0010】本発明の目的は、書込速度および表示能力
に優れたマトリックス型液晶表示装置およびマトリック
ス型液晶表示装置の駆動方法を提供するにある。
An object of the present invention is to provide a matrix type liquid crystal display device which is excellent in writing speed and display ability, and a driving method of the matrix type liquid crystal display device.

【0011】本発明者らは、上述の従来技術の問題に関
し、以下のことに着眼した。すなわち、先ず、消去は電
圧が0V以外でも可能である。すなわち、OFF(消
灯)の閾値電圧から逆極性で絶対値がON(点灯)の閾
値電圧までの範囲内の電圧を印加すれば消去できる。
The present inventors have focused on the following with respect to the above-mentioned problems of the prior art. That is, first, erasing is possible even when the voltage is other than 0V. That is, erasing can be performed by applying a voltage in a range from a threshold voltage of OFF (light-off) to a threshold voltage of an opposite polarity and an absolute value of ON (light-on).

【0012】次に、前記従来技術の特開平2-173724号に
おいて、複数の第2駆動信号は、オフセット的に印加さ
れる電圧以外の他の直流成分を無くすため「明」の書込
みでは第1の安定状態から第2の安定状態への変化の飽
和電圧以上のレベルを有する波形として(V0 −V1
2 )および(V0 +V1 +V2 )からなる波形を、
「暗」の書込みでは、第1の安定状態から第2の安定状
態への変化の飽和電圧以上のレベルを有する波形として
(V0 −V1 +V2 )および(V0 +V1 −V2 )から
なる波形を印加しており、明暗各々の書込電圧の平均値
はV0 となるように定められていた。
Next, in the above-mentioned prior art JP-A-2-137724, a plurality of second drive signals are provided with a first light in writing "bright" in order to eliminate a DC component other than a voltage applied in an offset manner. (V 0 −V 1 −) as a waveform having a level equal to or higher than the saturation voltage of the change from the stable state to the second stable state.
V 2 ) and (V 0 + V 1 + V 2 )
In the “dark” writing, the waveforms (V 0 −V 1 + V 2 ) and (V 0 + V 1 −V 2 ) having a level equal to or higher than the saturation voltage of the change from the first stable state to the second stable state , And the average value of the write voltage for each of the light and dark was determined to be V 0 .

【0013】しかし、例えば、第1フレームと第2フレ
ームの極性を変え、直流成分を相殺する考えにたつなら
ば、信号電圧の平均がオフセット的に印加される電圧
(V0 )に一致する必要はない。そこで、書込み電圧パ
ルスとこれを補償する電圧パルスの平均をV0 に一致さ
せる必要はなく、任意に設定しうることに着目した。
However, for example, if the polarity of the first frame and the second frame is changed to cancel the DC component, the average of the signal voltages needs to match the voltage (V 0 ) applied in an offset manner. There is no. Therefore, it has been noted that the average of the write voltage pulse and the voltage pulse for compensating the write voltage pulse need not be equal to V 0 , and can be set arbitrarily.

【0014】以上から、消去が可能な電圧範囲で、しか
も書込みパルスに対して直流成分を補償しうる電圧パル
スが存在することに着眼し、本発明を成すに至った。
From the above, the present invention has been achieved by focusing on the existence of a voltage pulse in a voltage range in which erasing is possible and which can compensate for a DC component with respect to a writing pulse.

【0015】[0015]

【課題を解決するための手段】本第1発明のマトリック
ス型液晶表示装置は、一定の間隔で対向して挟持された
一対の基板と,該基板の一方の内側にストライプ状に配
設された走査電極と,前記一対の基板の他方の基板の内
側に形成され,前記走査電極に対向して前記走査電極と
並びの方向がほぼ直角に配設された信号電極と,前記基
板の電極が形成された側の少なくとも一方に配設された
配向膜と,前記一対の基板間に封入された反強誘電性液
晶からなる液晶セルと、液晶セルに駆動信号を印加する
駆動制御手段とからなるマトリックス型液晶表示装置に
おいて、前記駆動制御手段において印加される駆動信号
が、表示を一旦消去するために印加され、第1閾値電圧
以下に設定された第1パルスと、ON(点灯)を行うた
めに印加される第1閾値電圧以上の電圧、またはOFF
(消灯)を行うために印加される第1閾値電圧以下の電
圧であり、かつ、前記第1パルスと加算した実効電圧が
ある一定の電圧であり、他の期間において電圧が反転さ
れた時直流成分が完全に相殺されるように設定された第
2パルスと、からなる二パルスであり、印加パルス単位
を小さくして書込み速度および表示能力を向上させたこ
とを特徴とするマトリックス型液晶表示装置。
According to a first aspect of the present invention, there is provided a matrix type liquid crystal display device having a pair of substrates sandwiched opposite to each other at a predetermined interval, and arranged in a stripe shape inside one of the substrates. A scanning electrode, a signal electrode formed inside the other of the pair of substrates, and arranged in a direction substantially perpendicular to the scanning electrode so as to face the scanning electrode; and an electrode of the substrate is formed. A matrix comprising: an alignment film disposed on at least one of the paired substrates; a liquid crystal cell made of antiferroelectric liquid crystal sealed between the pair of substrates; and a drive control means for applying a drive signal to the liquid crystal cell. In the liquid crystal display device of the type, a drive signal applied by the drive control means is applied for temporarily erasing a display, and a first pulse set to be equal to or lower than a first threshold voltage and for performing ON (lighting). The first applied The threshold voltage higher than the voltage or OFF,
When the voltage is lower than the first threshold voltage applied to perform (light-off), the effective voltage added to the first pulse is a certain voltage, and the voltage is inverted during another period, A matrix type liquid crystal display device, comprising two pulses consisting of a second pulse set so that the components are completely canceled, wherein the unit of applied pulse is reduced to improve the writing speed and the display capability. .

【0016】また、本第2発明のマトリックス型液晶表
示装置の駆動方法は、一方の基板に走査電極、他方の基
板に信号電極を互いに交差する方向に配列させてなる一
対の基板の少なくとも一方に配向層を設け、該一対の基
板間にマトリックス型液晶を封入した液晶セルと、該液
晶セルに駆動信号を印加する駆動制御手段とからなるマ
トリックス型液晶表示装置を駆動する方法において、表
示を一旦消去するために第1閾値電圧以下に設定された
第1パルスと、前記第1パルスと加算した実効電圧があ
る一定の電圧となり、他の期間において電圧が反転され
た時直流成分が完全に相殺されるように設定された第2
パルスとからなる二パルスからなる駆動信号を印加する
ことを特徴とする。
The driving method of a matrix type liquid crystal display device according to the second aspect of the present invention is directed to a method of driving a matrix type liquid crystal display device, comprising: In a method of driving a matrix-type liquid crystal display device comprising an alignment layer, a liquid-crystal cell in which matrix-type liquid crystal is sealed between the pair of substrates, and drive control means for applying a drive signal to the liquid-crystal cell, display is performed once. The first pulse set to be equal to or lower than the first threshold voltage for erasing and the effective voltage added to the first pulse become a certain voltage, and when the voltage is inverted in another period, the DC component is completely canceled. The second set to be
A driving signal consisting of two pulses consisting of a pulse and a pulse is applied.

【0017】[0017]

【作用】本発明のマトリックス型液晶表示装置が優れた
効果を発揮するメカニズムについては、未だ必ずしも明
らかではないが、次のように考えられる。
The mechanism by which the matrix type liquid crystal display device of the present invention exhibits excellent effects is not yet clear, but is considered as follows.

【0018】すなわち、本第1発明のマトリックス型液
晶表示装置は、一定の間隔で対向して挟持された一対の
基板と、該基板の一方の内側にストライプ状に配設され
た走査電極と,前記基板の他方の内側に形成され,前記
走査電極に対向して前記走査電極と並びの方向がほぼ直
角に配設された信号電極と、前記基板の電極が形成され
た側の少なくとも一方に配設された配向膜と、前記一対
の基板間に封入された反強誘電性液晶からなる液晶セル
と、液晶セルに駆動信号を印加する駆動制御手段とから
なるものを用いる。
That is, the matrix type liquid crystal display device according to the first aspect of the present invention comprises a pair of substrates sandwiched opposite to each other at a predetermined interval, a scanning electrode disposed in a stripe shape inside one of the substrates, A signal electrode formed inside the other side of the substrate and arranged in a direction substantially perpendicular to the scanning electrode so as to face the scanning electrode; and a signal electrode arranged on at least one of the sides of the substrate on which the electrode is formed. An alignment film provided, a liquid crystal cell made of antiferroelectric liquid crystal sealed between the pair of substrates, and a drive control means for applying a drive signal to the liquid crystal cell are used.

【0019】次に、本発明では、該液晶表示装置の駆動
制御手段において印加される駆動信号を、二パルスとす
る。すなわち、表示を一旦消去するために印加され、第
1閾値電圧以下に設定された第1パルスと、ON(点
灯)を行うために印加される第1閾値電圧以上の電圧、
またはOFF(消灯)を行うために印加される第1閾値
電圧以下の電圧であり、かつ、前記第1パルスと加算し
た実効電圧がある一定の電圧であり、他の期間において
電圧が反転された時直流成分が完全に相殺されるように
設定された第2パルスとからなる二パルスとする。
Next, in the present invention, the drive signal applied in the drive control means of the liquid crystal display device is two pulses. That is, a first pulse that is applied to once erase the display and is set to be equal to or lower than the first threshold voltage, a voltage equal to or higher than the first threshold voltage that is applied to perform ON (lighting),
Alternatively, it is a voltage equal to or lower than a first threshold voltage applied to perform OFF (turn off), and an effective voltage added to the first pulse is a certain voltage, and the voltage is inverted in another period. In this case, two pulses including a second pulse set so that the direct current component is completely cancelled.

【0020】このような二パルスの電圧を印加すること
により、書込みパルスに対して直流成分を補償すること
ができるとともに、オフセット的に印加される電圧以外
の他の直流成分を無くすことができ、印加パルス単位を
小さくして書込み速度および表示能力を向上させること
が可能となる。従って、従来では実現できなかった二パ
ルスの電圧の印加で、書込速度および表示能力に優れた
マトリックス型液晶表示装置を実現することができた。
By applying such a two-pulse voltage, a DC component can be compensated for the writing pulse, and a DC component other than the voltage applied in an offset manner can be eliminated. The writing speed and the display capability can be improved by reducing the unit of the applied pulse. Therefore, a matrix-type liquid crystal display device excellent in writing speed and display capability can be realized by applying two pulses of voltage which could not be realized conventionally.

【0021】すなわち、画像を書き込むためには、画素
の一つ一つに対して、ONまたはOFFを行う必要があ
る。反強誘電性液晶を用いた液晶セルにおいては、第1
閾値電圧以上の電圧、または第1閾値電圧以下の電圧を
画素に印加する必要がある。本発明では、書込み電圧に
隣接して書込み電圧との平均が常にある一定の電圧とな
る波高値のパルスを印加し、フレーム毎の極性を反転す
ることによって、直流成分をゼロに補償するとともに、
ONまたはOFFを行うためのパルス数を最小限の二パ
ルスで実現することができる。
That is, in order to write an image, it is necessary to perform ON or OFF for each pixel. In a liquid crystal cell using an antiferroelectric liquid crystal, the first
It is necessary to apply a voltage higher than the threshold voltage or a voltage lower than the first threshold voltage to the pixel. In the present invention, a DC component is compensated to zero by applying a pulse of a peak value at which the average with the write voltage is always a certain voltage adjacent to the write voltage and inverting the polarity of each frame,
The number of pulses for performing ON or OFF can be realized with a minimum of two pulses.

【0022】[0022]

【発明の効果】本発明のマトリックス型液晶表示装置に
より、書込速度および表示能力に優れた駆動を行うこと
ができる。
According to the matrix type liquid crystal display device of the present invention, driving with excellent writing speed and display capability can be performed.

【0023】また、本発明のマトリックス型液晶表示装
置の駆動方法により、液晶表示装置の書込を高速で行う
ことができ、しかも表示能力に優れている。
Further, according to the driving method of the matrix type liquid crystal display device of the present invention, the writing of the liquid crystal display device can be performed at high speed, and the display capability is excellent.

【0024】[0024]

【実施例】以下に、前記発明をさらに具体的にした発明
(具体例)について説明する。
The present invention will now be described with reference to specific examples.

【0025】本発明のマトリッス型液晶表示装置の具体
例を説明する。先ず、液晶セルを、図1を用いて説明す
る。液晶セル1は、一定の間隔で対向して挟持された一
対の基板2、3と、前記の一方の基板2にストライプ状
に配設された走査電極4と、前記の他方の基板3に形成
され,前記走査電極4に対向して前記走査電極と並びの
方向がほぼ直角に配設された信号電極5と、前記基板
2,3の少なくとも一方の電極が形成された側に配設さ
れた配向膜6と、前記一対の基板間に封入された反強誘
電性液晶7とからなる。
A specific example of the matrix type liquid crystal display device of the present invention will be described. First, the liquid crystal cell will be described with reference to FIG. The liquid crystal cell 1 is formed on a pair of substrates 2 and 3 sandwiched oppositely at a predetermined interval, a scanning electrode 4 arranged in a stripe on the one substrate 2, and the other substrate 3. The signal electrodes 5 are arranged on the side of the substrates 2 and 3 on which at least one of the electrodes is formed, and the signal electrodes 5 are arranged so as to face the scanning electrodes 4 at substantially right angles to the scanning electrodes. It comprises an alignment film 6 and an antiferroelectric liquid crystal 7 sealed between the pair of substrates.

【0026】基板2、3は、ソーダ・ガラスあるいはパ
イレックスなどの各種ガラス、またはポリエチレンテレ
フタレートなどのプラスチック製板等、通常液晶素子に
用いる基板を適用することができる。なお、該基板の表
面は平坦性を得るために研磨等を施したり、ガラスから
のアルカリ・イオンを遮断するためにSiO2 コーティ
ング等を施してもよい。該基板の厚みは、凡そ2〜0.
05mmである。
As the substrates 2 and 3, substrates commonly used for liquid crystal elements, such as various kinds of glass such as soda glass or Pyrex, or plastic plates such as polyethylene terephthalate can be used. The surface of the substrate may be polished or the like to obtain flatness, or may be coated with SiO 2 or the like to block alkali ions from the glass. The thickness of the substrate is approximately 2 to 0.
05 mm.

【0027】基板2、3上には、ITO(インジューム
錫酸化物)などの透明導電性膜をストライプ状に形成し
て、走査電極4、信号電極5を形成する。該透明導電性
膜の幅は画素の大きさと関係し、高精細のものでは10
μm前後、大型表示のものでは5cm前後である。な
お、対向電極間のショートを防ぐためSiO2 などの絶
縁膜を形成してもよい。
On the substrates 2 and 3, a transparent conductive film such as ITO (indium tin oxide) is formed in a stripe shape, and the scanning electrode 4 and the signal electrode 5 are formed. The width of the transparent conductive film is related to the size of the pixel.
μm, and about 5 cm for large displays. Note that an insulating film such as SiO 2 may be formed to prevent a short circuit between the opposing electrodes.

【0028】配向膜6は、基板2、3の透明電極が形成
された側の少なくとも一方に配設され、ポリイミドある
いはポリビニールアルコールなどの高分子を塗布・成膜
して形成される。該配向膜6は、ナイロンあるいは綿製
のブラシあるいは布を用いて一方向に擦る、所謂ラビン
グ処理をほどこすなどして、液晶に対する配向性を付与
する。
The alignment film 6 is provided on at least one of the substrates 2 and 3 on which the transparent electrodes are formed, and is formed by applying and depositing a polymer such as polyimide or polyvinyl alcohol. The alignment film 6 is provided with an alignment property with respect to the liquid crystal by rubbing in one direction using a brush or cloth made of nylon or cotton, or performing a so-called rubbing treatment.

【0029】一対の基板2,3上に形成した走査電極4
と信号電極5の具体的な配設構造の一例を、図2を用い
て説明する。同図に示すように、透明電極4,5が向か
い合い、かつストライプ状電極が直交するように重ねら
れ、それぞれ行電極と列電極としてマトリックスを形成
し、行電極と列電極との交点が画素となる。
Scan electrodes 4 formed on a pair of substrates 2 and 3
An example of a specific arrangement structure of the signal electrodes 5 will be described with reference to FIG. As shown in the figure, the transparent electrodes 4 and 5 face each other, and the striped electrodes are overlapped so as to be orthogonal to each other to form a matrix as a row electrode and a column electrode, respectively. Become.

【0030】基板2,3は、接着剤等により固定され
る。また、接着に先立ち、セル厚を保持するため、ジビ
ニルベンゼンなどの樹脂あるいはシリカなどのセラミッ
クス製で、直径が一定の球状あるいは円形状のスペーサ
を基板間に散布、あるいは接着剤中に添加して行っても
よい。基板と基板の間隔(以下、セル厚という)は、コ
ンストラスト比を高めるため、配向性が良好であり、複
屈折による透過光強度が最大となるように設定される。
該間隔は、通常は1〜6μmである。
The substrates 2 and 3 are fixed with an adhesive or the like. Prior to bonding, in order to maintain the cell thickness, a spherical or circular spacer made of a resin such as divinylbenzene or a ceramic such as silica and having a constant diameter is sprayed between the substrates or added to the adhesive. May go. The distance between the substrates (hereinafter, referred to as cell thickness) is set so that the orientation ratio is good and the transmitted light intensity due to birefringence is maximized in order to increase the contrast ratio.
The interval is usually 1 to 6 μm.

【0031】上記の如く作製したセルに反強誘電性液晶
をその透明移転上の温度において封入し、室温まで冷却
すると、等方性液体状態から液晶状態に戻る際、ラビン
グ方向に液晶分子が配列して、配向性が発現され、液晶
セル1が得られる。
When the antiferroelectric liquid crystal is sealed in the cell prepared as described above at a temperature above its transparent transfer, and cooled to room temperature, the liquid crystal molecules are aligned in the rubbing direction when returning from the isotropic liquid state to the liquid crystal state. As a result, the liquid crystal cell 1 is obtained.

【0032】反強誘電性液晶としては、MHPOBC
(1-methylheptyloxycarbonylphenyl)4'-octyloxybiph
enyl-4-carboxylateを始めとするさまざまな反強誘電性
液晶単品または組成物を用いることができる。
As an antiferroelectric liquid crystal, MHPOBC
(1-methylheptyloxycarbonylphenyl) 4'-octyloxybiph
Various antiferroelectric liquid crystals or compositions, including enyl-4-carboxylate, can be used.

【0033】次に、本発明のマトリックス型液晶表示素
子の駆動制御手段(駆動装置)の具体的一例を、図3を
用いて説明する。マトリックス駆動においては、行電極
を一行ずつ順次選択しながら、その都度列電極に選択信
号を印加して画素に表示を書込み画像を再生する、すな
わち、走査を行う。駆動装置9は、行電極を走査する走
査側回路部91と、列電極に選択信号を印加する信号側
回路部92と、外部からの画像情報を受け取り電圧デー
タに変換し走査側・信号側両回路部を制御する電子制御
部93と、該電子制御部93から出力される信号データ
を一時貯えておく記憶部94と、電源回路95とからな
る。
Next, a specific example of the drive control means (drive device) of the matrix type liquid crystal display element of the present invention will be described with reference to FIG. In the matrix drive, a row electrode is sequentially selected one by one, and a selection signal is applied to a column electrode each time, display is written to a pixel, and an image is reproduced, that is, scanning is performed. The driving device 9 includes a scanning-side circuit section 91 for scanning the row electrodes, a signal-side circuit section 92 for applying a selection signal to the column electrodes, and receiving image information from the outside and converting the received image information into voltage data to convert both the scanning side and the signal side. An electronic control unit 93 controls the circuit unit, a storage unit 94 for temporarily storing signal data output from the electronic control unit 93, and a power supply circuit 95.

【0034】電子制御部93は、ナビゲーションやテレ
ビ受像機から送られてくる画像情報のシリアル情報を受
け取り、アナログ信号の場合デジタル信号に変換し、入
力画素数とパネル画素数が異なる場合にはそれぞれを対
応させるためデータ圧縮などを行う。また、電子制御部
93は、基準クロック発生回路(図示せず)を有してお
り、各種のクロック信号CL1,CL2,CL3,CL
4を発生し、各回路のタイミングを取る。
The electronic control unit 93 receives the serial information of the image information transmitted from the navigation or the television receiver, converts the serial information into a digital signal in the case of an analog signal, and converts the analog signal into a digital signal when the number of input pixels is different from the number of panel pixels. For example, data compression or the like is performed. Further, the electronic control unit 93 has a reference clock generation circuit (not shown), and various kinds of clock signals CL1, CL2, CL3, CL
4 is generated to take the timing of each circuit.

【0035】該電子制御部93は、走査側回路部91に
対して走査データS1を出力する。該走査データは、画
像を書き込む行電極を選択するため電子制御部93から
走査側回路部91に出力される。電子制御部93より出
力された走査側データS1はシリアルデータであり、一
旦シフトレジスター911に転送したのち、パラレルデ
ータに変換してデータラッチ912に出力される。デー
タラッチ912は、電子制御部93よりラッチクロック
CL2が入力されると、電圧選択回路913へ走査側デ
ータを送出する。電圧選択回路913は、5個ないし6
個のトランスミッションゲートより構成されており、予
め決められた5ないし6種の電圧レベルが走査側データ
に応じてパネルの走査側電極(行電極)に印加される。
The electronic control unit 93 outputs scan data S1 to the scan circuit unit 91. The scan data is output from the electronic control unit 93 to the scan-side circuit unit 91 to select a row electrode on which an image is to be written. The scanning-side data S1 output from the electronic control unit 93 is serial data, which is once transferred to the shift register 911, converted into parallel data, and output to the data latch 912. When the latch clock CL2 is input from the electronic control unit 93, the data latch 912 sends the scan-side data to the voltage selection circuit 913. 5 to 6 voltage selection circuits 913
And five or six types of predetermined voltage levels are applied to the scanning electrodes (row electrodes) of the panel according to the scanning data.

【0036】また、電子制御部93は、信号側回路部9
2に対して記憶部94を介して信号データS2を出力す
る。該信号データS2は、走査選択された行電極に対し
て、各列のONまたはOFFの選択を行うため出力され
る。各画素毎のONまたはOFFの情報がデータバスD
Bで、その画素の位置がアドレスバスABで電子制御部
93から記憶部94に出力される。記憶部94は、何枚
か分の画像に対応する情報を貯えることができ、必要に
応じて高速に出力できる。記憶部94に貯えられた画像
情報は、信号データS2としてシリアルにシフトレジス
ター921に出力され、パラレルデータに変換され、デ
ータラッチ922に出力され、さらに、ラッチクロック
CL4により電圧選択回路923へ出力され、パネルの
信号電極(列電極)へ信号電圧が印加される。ここで、
信号側電圧選択回路923は2個のトランスミッション
ゲートにより構成されており、予め決められた2種の電
圧が選択される。
The electronic control unit 93 is connected to the signal side circuit unit 9.
2 to output signal data S2 via the storage unit 94. The signal data S2 is output to select ON or OFF of each column for the row electrode selected for scanning. The ON or OFF information for each pixel is stored on the data bus D
At B, the position of the pixel is output from the electronic control unit 93 to the storage unit 94 via the address bus AB. The storage unit 94 can store information corresponding to several images, and can output the information at high speed as needed. The image information stored in the storage unit 94 is serially output as signal data S2 to the shift register 921, converted into parallel data, output to the data latch 922, and further output to the voltage selection circuit 923 by the latch clock CL4. The signal voltage is applied to the signal electrodes (column electrodes) of the panel. here,
The signal-side voltage selection circuit 923 includes two transmission gates, and two predetermined voltages are selected.

【0037】次に、反強誘電性液晶のセル内における分
子の状態を、基板面に垂直な方向から見た場合について
モデル的に図4に示す。電界が印加されていない時、液
晶は反強誘電状態となり、隣合う層間で分子の傾き方向
が交互に配列する(図中:II)。その結果、双極子の方
向は一層ごとに反平行になっており、自発分極が外部に
現れないと考えられている。また、光学的にも光軸が右
または左に向いた分子の平均の方向、すなわちラビング
方向にある。このような状態のセルを直行ニコル下に置
き、偏光子または検光子の向きをラビング方向に合わせ
ると、液晶分子の光軸と偏光子または検光子の光軸が一
致するため、光が透過せず暗状態が得られる。電界を印
加すると、自発分極と電界によるトルクのため、液晶分
子は右向き(図中:III )、あるいは左向き(図中:
I)に傾いた配列に統一される。この時、液晶分子の光
軸は、偏光子または検光子の光軸から外れるため、複屈
折により光が透過され、明状態が得られる。
Next, FIG. 4 shows a model of the state of the molecules of the antiferroelectric liquid crystal in the cell when viewed from a direction perpendicular to the substrate surface. When no electric field is applied, the liquid crystal is in an antiferroelectric state, and the orientation of molecules is alternately arranged between adjacent layers (II in the figure). As a result, the dipole directions are antiparallel to each other, and it is considered that spontaneous polarization does not appear outside. Optically, it is in the average direction of molecules whose optical axis is directed right or left, that is, in the rubbing direction. When the cell in such a state is placed under the perpendicular Nicols and the direction of the polarizer or analyzer is aligned with the rubbing direction, the light passes through because the optical axis of the liquid crystal molecules and the optical axis of the polarizer or analyzer match. A dark state is obtained. When an electric field is applied, the liquid crystal molecules turn right (in the figure: III) or left (in the figure: because of the spontaneous polarization and the torque caused by the electric field).
It is unified to the array inclined to I). At this time, the optical axis of the liquid crystal molecule is deviated from the optical axis of the polarizer or analyzer, so that light is transmitted by birefringence, and a bright state is obtained.

【0038】従来法による閾値電圧の求め方を、図5を
用いて説明する。従来の閾値電圧は、三角波電圧の印加
による光学応答から求める方法が行われてきた。すなわ
ち、図5において、三角波電圧をセルに印加し、0ボル
トから電圧を増加していくと電界と反対の向きに配向し
ていた自発分極が反転することにより強誘電状態へ移転
し、透過光量も急激に増加する(図中:C1)。そし
て、透過光量が初期値から10%変化する電圧を閾値電
圧V1 、90%変化する電圧を飽和電圧V2 と便宜的に
決めていた。
A method of obtaining the threshold voltage according to the conventional method will be described with reference to FIG. Conventionally, a method of obtaining a threshold voltage from an optical response by applying a triangular wave voltage has been performed. That is, in FIG. 5, when a triangular wave voltage is applied to the cell and the voltage is increased from 0 volt, the spontaneous polarization, which has been oriented in the opposite direction to the electric field, is reversed to transfer to the ferroelectric state, and the amount of transmitted light Also sharply increases (in the figure: C1). The voltage at which the transmitted light amount changes by 10% from the initial value is conveniently determined as the threshold voltage V 1 , and the voltage at which the transmitted light amount changes by 90% is determined as the saturation voltage V 2 for convenience.

【0039】また、V2 以上の電圧から電圧を減少させ
た時、電圧増加時と同じ変化を示さず履歴曲線(図中:
C2)を示し、閾値電圧V3 を以て分子が反転し始め徐
々に暗くなり、飽和電圧V4 を以て暗状態へ完全にスイ
ッチングするとしている。ここで、周波数を変化させて
測定した、三角波電圧印加による光学応答の測定結果を
図6〜図8に示す。閾値電圧や、飽和電圧には周波数依
存性があり、特に、電圧減少時の閾値電圧V3 および飽
和電圧V4 は顕著である。従って、三角波電圧印加によ
る方法では、閾値電圧の目安が得られるに過ぎず、駆動
電圧を決定するため閾値電圧を正確に測定することがで
きない。
When the voltage is decreased from a voltage of V 2 or more, the change does not show the same change as when the voltage is increased, and a hysteresis curve (FIG.
C2) indicates that the molecules start to be inverted with the threshold voltage V 3 and gradually darken, and are completely switched to the dark state with the saturation voltage V 4 . Here, FIGS. 6 to 8 show the measurement results of the optical response due to the application of the triangular wave voltage measured by changing the frequency. The threshold voltage and the saturation voltage have frequency dependence, and particularly, the threshold voltage V 3 and the saturation voltage V 4 when the voltage decreases are remarkable. Therefore, in the method based on the application of the triangular wave voltage, only the threshold voltage can be estimated, and the threshold voltage cannot be accurately measured because the drive voltage is determined.

【0040】そこで、本発明においては、閾値電圧は、
矩形波電圧印加法を適用して決定する。以下に、閾値決
定の具体的な一例を説明する。
Therefore, in the present invention, the threshold voltage is
Determined by applying the square wave voltage application method. Hereinafter, a specific example of the threshold value determination will be described.

【0041】先ず、第1閾値電圧の決定の具体的一例を
説明する。ON(点灯)させる時の閾値特性は、図9〜
図11に示すように、低電圧側の第1矩形波を0Vに固
定し、種々の波高値の第2矩形波を印加する。この時、
矩形波の電圧の大きさにより、応答時間も変化する。矩
形波電圧が閾値電圧以下の時、透過光強度はわずかしか
変化しない(図9)。矩形波電圧が閾値電圧を越えると
始めて透過光強度が大きく変化し(図10)、矩形波電
圧が大きいほど応答時間は小さくなる(図11)。これ
は、反強誘電状態から強誘電状態に変化する時間に相当
する。
First, a specific example of the determination of the first threshold voltage will be described. The threshold characteristics at the time of ON (lighting) are shown in FIGS.
As shown in FIG. 11, the first rectangular wave on the low voltage side is fixed at 0 V, and the second rectangular waves having various peak values are applied. At this time,
The response time also changes depending on the magnitude of the rectangular wave voltage. When the rectangular wave voltage is lower than the threshold voltage, the transmitted light intensity changes only slightly (FIG. 9). Only when the rectangular wave voltage exceeds the threshold voltage does the transmitted light intensity greatly change (FIG. 10), and the response time decreases as the rectangular wave voltage increases (FIG. 11). This corresponds to the time required to change from the antiferroelectric state to the ferroelectric state.

【0042】印加電圧に対する応答速度の関係を図12
に示す。ここで、応答時間は電圧を印加してから透過率
が90%変化するのに必要な時間とし、τONで表す。τ
ONを矩形波電圧Vに対して、式(1) を当てはめることが
できる。なお、αは応答時間の大小を、βは電圧を変え
た時の応答時間の変化の大小を表していると考えられ
る。
FIG. 12 shows the relationship between the response speed and the applied voltage.
Shown in Here, the response time is the time required for the transmittance to change by 90% after the application of the voltage, and is represented by τ ON . τ
Equation (1) can be applied to ON for the rectangular wave voltage V. It is considered that α represents the magnitude of the response time, and β represents the magnitude of the change in the response time when the voltage is changed.

【0043】[0043]

【数1】 (Equation 1)

【0044】これより、ONの閾値電圧Vc ON(第1閾
値電圧)を決定する。なお、印加する矩形波の幅および
矩形波と矩形波の間隔は、それぞれONの応答時間およ
びOFF(消灯)の応答時間より十分長く(3倍以上)
した。
Thus, the ON threshold voltage V c ON (first threshold voltage) is determined. The width of the rectangular wave to be applied and the interval between the rectangular waves are sufficiently longer than the ON response time and the OFF (extinguishing) response time, respectively (three times or more).
did.

【0045】なお、表示を一旦消去するために印加され
る第1電圧は、第1閾値電圧以下でかつ第2閾値電圧の
負の値以上の範囲内であることが好ましい。この第2閾
値電圧は正の値であり、「第2閾値電圧の負の値」と
は、該第2閾値電圧値と絶対値が等しく、符号が負であ
るという意味である。
It is preferable that the first voltage applied for once erasing the display is within the range of not more than the first threshold voltage and not less than the negative value of the second threshold voltage. The second threshold voltage is a positive value, and “negative value of the second threshold voltage” means that the absolute value of the second threshold voltage is equal to the absolute value and the sign is negative.

【0046】ここで、該第2閾値電圧の決定の具体的一
例を説明する。
Here, a specific example of the determination of the second threshold voltage will be described.

【0047】OFFさせる時の閾値特性は、図13〜図
15に示すようにVc ON以上の高電圧の第1矩形波を印
加して十分なON応答をさせた後、続けて低電圧の第2
矩形波を印加する。第2矩形波電圧が閾値電圧以上のと
き、透過光強度は殆ど変化しない(図13)。第2波矩
形波電圧が閾値電圧より、小さくなると初めて透過光強
度が大きく変化し(図14)、また、第2矩形波電圧が
小さいほど応答時間は小さくなる(図15)。これは、
強誘電状態から反強誘電状態に変化する時間に相当す
る。反強誘電性液晶の印加電圧に対する応答速度の関係
を、閾値特性を、図16に示す。ここで、応答時間は透
過率が90%変化するのに必要な時間とし、τOFF で表
す。τOFF を矩形波電圧Vに対して、式 (2)を当てはめ
ることができる。
The threshold characteristics when is OFF, after applying a first square wave of V c ON or more high voltage is sufficient ON response as shown in FIGS. 13 to 15, followed by a low voltage Second
Apply a square wave. When the second rectangular wave voltage is equal to or higher than the threshold voltage, the transmitted light intensity hardly changes (FIG. 13). Only when the second rectangular wave voltage becomes smaller than the threshold voltage does the transmitted light intensity greatly change (FIG. 14), and the response time decreases as the second rectangular wave voltage decreases (FIG. 15). this is,
This corresponds to the time required to change from the ferroelectric state to the antiferroelectric state. FIG. 16 shows the relationship between the response speed of the antiferroelectric liquid crystal and the applied voltage and the threshold characteristics. Here, the response time is a time required for the transmittance to change by 90%, and is represented by τ OFF . Equation (2) can be applied to τ OFF with respect to the rectangular wave voltage V.

【0048】[0048]

【数2】 (Equation 2)

【0049】これより、OFFの閾値電圧Vc OFF (第
2閾値電圧)を決定する。なお、測定のため印加する高
電圧および低電圧の矩形波の幅は、それぞれの応答時間
より十分長く(3倍以上)した。
Thus, the OFF threshold voltage V c OFF (second threshold voltage) is determined. The widths of the high-voltage and low-voltage rectangular waves applied for the measurement were sufficiently longer (three times or more) than the respective response times.

【0050】パネルの画素構成がm行×n列である時、
1フレームのパルス列はm個のパルス群からなり、1個
の選択パルス群とそれに引き続くm−1個の非選択パル
ス群からなる。図17において、1画面を書き換えるの
に必要な時間をフレーム時間Tf秒とすると、1行書き
換えるのに必要な時間はTf/m秒であり、時間t0
らt2 までの期間T1 に1行目を、t2 からt4 までの
期間に2行目を書き換えるものとすると、t2 −t0
4 −t2 はそれぞれTf/m秒である。1個のパルス
群は2個のパルスよりなる(このことより、本発明の駆
動方法を「2パルス法」ということができる)。なお、
2パルス法においては、1フレーム毎に極性を反転する
のを基本とする。
When the pixel configuration of the panel is m rows × n columns,
A pulse train of one frame is composed of m pulse groups, one selected pulse group, and subsequent m-1 non-selected pulse groups. 17, when the frame time Tf seconds time necessary for rewriting one screen, the time required to rewrite one line is Tf / m seconds, the time period T 1 of the from the time t 0 to t 2 1 the row, assuming that rewrites the second row during the period from t 2 to t 4, t 2 -t 0,
t 4 -t 2 is Tf / m second. One pulse group consists of two pulses (the driving method of the present invention can be called a “two-pulse method”). In addition,
The two-pulse method is based on inverting the polarity every frame.

【0051】まず、フレームの極性が+の期間につい
て、図18〜図20を用いて2パルス法による画面書き
換えの原理を説明する。
First, the principle of screen rewriting by the two-pulse method in the period in which the polarity of the frame is + will be described with reference to FIGS.

【0052】選択パルス群は、画素を一旦OFFさせる
消去パルスと消去の継続または画素のONを選択する書
込みパルスよりなる。そのフレームの極性が+の場合、
図18に示すように、消去パルスの波高値Vr (r:r
eset)は−Vc OFF 乃至+Vc ONであるVr L また
はVr H (L、H:電圧の高低を示す)に設定されるこ
とにより、−極性側であるフレームにおいてONしてい
た場合またはONしていなかった場合、何れの場合も非
ONとすることができ、一旦消去状態となる。書込みパ
ルスが印加された時、書込みパルスの波高値Vw (w:
write)が+Vc ON以上に設定されたVw H であれ
ばON状態となり、書込みパルスの波高値VW が+Vc
ON以下に設定されたVw L であれば消去状態に継続され
る。
The selection pulse group includes an erasing pulse for temporarily turning off the pixel and a writing pulse for selecting continuation of erasing or ON of the pixel. If the polarity of that frame is +,
As shown in FIG. 18, the peak value V r (r: r
ESET) is -V c OFF to + V c ON V r L or V r H (L, H: by being set to indicate the high and low voltage), - If you were ON in a polarity-side frame Alternatively, if it has not been turned on, it can be turned off in any case, and once in the erased state. When a write pulse is applied, the peak value V w (w:
If the write) is set to be equal to or greater than + V c ON V w H becomes the ON state, the peak value V W of the write pulse is + V c
If V w L is set below ON, the erase state is continued.

【0053】書込みパルスとしてVw H が選択されたと
き(図18)、消去パルスは波高値としてVr L を選択
し、書込みパルスとしてVW L が選択されたとき(図1
9)、消去パルスは波高値としてVr H を選択する。
[0053] When V w H as the write pulse is selected (Fig. 18), the erase pulse selects V r L as peak value, when V W L is selected as the write pulse (FIG. 1
9), V r H is selected as the peak value of the erase pulse.

【0054】ここで、Vw H とVW L の差Vw H −VW
L 、およびVr H とVr L との差Vr H −Vr L が同一
となるように設定する。ONの書込み時には消去パルス
r L に引き続いて書込みパルスVw Hが印加され、O
FFの書込の時にはVr H に引き続いてVW L が印加さ
れるが、書き換えの期間、すなわちt0からt2 の期間
における、書き換えのパルス実効電圧はONまたはOF
Fにかかわりなく一定に保たれる。
[0054] In this case, V w H and V W difference V w H -V W of L
L, and V r H and V r L and the difference V r H -V r L of is set to be the same. When writing ON, a write pulse V w H is applied following the erase pulse V r L , and O
Although V W L subsequent to V r H at the time of writing of FF is applied, the period of rewriting, namely in the period t 2 from t 0, the pulse effective voltage rewriting ON or OF
It is kept constant regardless of F.

【0055】非選択パルス群は、図20に示すように、
その行の書き換えが行われていない時、すなわち他の行
が選択されている時、その行に印加される。一対の非選
択パルス群は高い電圧レベルVns H (ns:non−s
elect)のパルスと低い電圧レベルVns L のパルス
から構成されており、選択されている他の行がONまた
はOFFの違いによりその順序が決められる。一端ON
された画素は+VcOFF 以下に設定しなければ消去でき
ず、一旦消去された画素は+VcON以上に設定しなけれ
ばONできない。従って、二つの電圧レベルVns H およ
びVns L を何れも+VcOFF 以上+VcON以下に設定す
れば、一旦選択パルスによって書き換えられた表示状態
は保持される。
As shown in FIG. 20, the unselected pulse group is
When the row is not rewritten, that is, when another row is selected, it is applied to the row. A pair of non-selected group of pulses a voltage level V ns H (ns: non- s
select) pulse and a low voltage level V ns L pulse, and the order of the other selected rows is determined by the difference between ON and OFF. One end ON
The erased pixel cannot be erased unless it is set at + Vc OFF or less, and the once erased pixel cannot be turned on unless it is set at + Vc ON or more. Therefore, by setting two voltage levels V ns H and V ns L below both + Vc OFF or + Vc ON, once rewritten display state by the selection pulse is maintained.

【0056】他のi行が選択されている期間+VcOFF
<Vns H ,Vns L <+VcONにおける非選択パルスの実
効電圧は、Vns H およびVns L の一対のパルスからなり
たっているため、他の行のONまたはOFFにかかわり
なく常に一定に保たれる。
+ Vc OFF while other i rows are selected
<V ns H, the effective voltage of the non-selection pulse is at V ns L <+ Vc ON, since the consist of a pair of pulses of V ns H and V ns L, constant at all times irrespective of the ON or OFF of the other row Will be kept.

【0057】フレームの極性が−の期間においては、図
21に示すように、前記のフレームの極性が+の時の符
号を総て反対にすることにより、同様に駆動できる。
In the period where the polarity of the frame is-, as shown in FIG. 21, the same drive can be performed by reversing the signs when the polarity of the frame is +.

【0058】すなわち、本第1発明の駆動制御手段にお
いて表示の書込みのために印加される駆動信号が、表示
を一旦消去するために印加され、第1閾値電圧以下に設
定された第1パルスと、ONを行うために印加される前
記第1閾値電圧以上の電圧、またはOFFを行うために
印加される前記第1閾値電圧以下の電圧であり、かつ、
該第1パルスと加算した実効電圧がある一定の電圧であ
り、他の期間において電圧が反転された時直流成分が完
全に相殺されるように設定された第2パルスと、からな
る二パルスである。
That is, in the drive control means of the first invention, the drive signal applied for writing the display is applied for once erasing the display, and the first pulse set to be equal to or lower than the first threshold voltage. , A voltage higher than the first threshold voltage applied to perform ON, or a voltage lower than the first threshold voltage applied to perform OFF, and
And a second pulse set such that the effective voltage added to the first pulse is a certain voltage and the DC component is completely canceled when the voltage is inverted in another period. is there.

【0059】以上のように、本発明の表示装置および本
発明の駆動方法によれば、三安定状態を有する反強誘電
静液晶を用いた表示素子において、ヒステリシス状の閾
値電圧特性を巧みに利用することにより、パルス数の最
小限度である2パルスにより書き換えを行えるため高速
の駆動が可能となる。また、直流電圧成分が重畳される
ことを排除する目的で1フレーム毎に極性を反転し、か
つONまたはOFFに係わらず選択期間および非選択期
間毎の実効電圧が一定であることによりフレーム毎の実
効電圧も一定であり、隣り合うフレーム間で直流成分が
完全に相殺され表示素子の劣化を防ぎ長寿命化を図るこ
とができる。
As described above, according to the display device of the present invention and the driving method of the present invention, in a display element using an antiferroelectric liquid crystal having a tristable state, a threshold voltage characteristic in a hysteresis state is skillfully used. By doing so, rewriting can be performed with two pulses, which is the minimum number of pulses, so that high-speed driving is possible. In addition, the polarity is inverted every frame for the purpose of eliminating the superposition of the DC voltage component, and the effective voltage for each of the selection period and the non-selection period is constant irrespective of ON or OFF. The effective voltage is also constant, and the DC components are completely cancelled between adjacent frames, so that deterioration of the display element can be prevented and the life can be extended.

【0060】上記の液晶に印加される電圧波形を実現す
るために、実際に走査電極および信号電極に加える電圧
波形の一例を極性が+のフレームについて、図22に示
す。走査電極に対しては選択波形および非選択波形、信
号電極に対してはON波形およびOFF波形をそれぞれ
印加する。
FIG. 22 shows an example of a voltage waveform actually applied to the scanning electrode and the signal electrode for a frame having a positive polarity in order to realize the voltage waveform applied to the liquid crystal. A selected waveform and a non-selected waveform are applied to the scanning electrodes, and an ON waveform and an OFF waveform are applied to the signal electrodes.

【0061】選択信号が印加された走査電極およびON
信号が印加された信号電極の交点における画素では、O
Nに書き換えられる。走査電極に対して、選択時におい
ては、電圧レベルVe (e:erasing)およびそ
れに続くVp (p:pulse)のパルス群が印加され
る。同時に、ONする電極に対しては電圧レベル+Vd
(d:data)およびそれに続く−Vd のパルスが印
加される。ここで、液晶に印加される正味の電圧は選択
電極信号の電圧に対する走査電極信号の電圧の差であ
る。従って、液晶に対しては、先ず、Ve −Vd の電圧
パルスが、続いてVp +Vd のパルスが印加される。こ
こで、Ve −Vd はVr L であり、−Vcoff ないし+
Vconに設定されなくてはならない。また、Vp +Vd
は、Vw H であり、+Vcon以上に設定されなくてはな
らない。
The scanning electrode to which the selection signal is applied and the ON state
At the pixel at the intersection of the signal electrodes to which the signal is applied, O
Rewritten to N. At the time of selection, a pulse group of a voltage level V e (e: erasing) and a subsequent pulse group of V p (p: pulse) are applied to the scan electrode. At the same time, the voltage level + V d
(D: data) and a subsequent pulse of −V d are applied. Here, the net voltage applied to the liquid crystal is the difference between the voltage of the scanning electrode signal and the voltage of the selection electrode signal. Thus, for liquid crystal, firstly, the voltage pulse V e -V d is, pulse followed by V p + V d is applied. Here, V e −V d is V r L , and −Vc off to + Vc off
It must be set to Vc on. Also, V p + V d
Is a V w H, it must be set to be equal to or greater than + Vc on.

【0062】選択信号が印加された走査電極およびOF
F信号が印加された信号電極の交点における画素では、
OFFに書き換えられる。走査電極に対しては、ONの
書込みの画素と同様電圧レベルVe (e:erasin
g)およびそれに続くVp (p:pulse)およびそ
れに続く+Vdのパルスが印加される。ここで、液晶に
印加される正味の電圧は、選択電極信号の電圧に対する
走査電極信号の電圧の差である。従って、液晶に対して
は、先ず、Ve +Vd の電圧パルスが、続いてVp −V
d の電圧パルスが印加される。ここで、Ve +Vd はV
r H であり、−VcOFF ないし+VcONに設定されなく
てはならない。Vp −VdはVw L であり、+Vcon
下に設定されなくてはならない。
Scan electrode to which selection signal is applied and OF
At the pixel at the intersection of the signal electrodes to which the F signal is applied,
Rewritten to OFF. For the scan electrode, the voltage level V e (e: erasin
g) followed by a pulse of V p (p: pulse) followed by a + V d pulse. Here, the net voltage applied to the liquid crystal is a difference between the voltage of the scanning electrode signal and the voltage of the selection electrode signal. Therefore, for the liquid crystal, a voltage pulse of V e + V d is first applied, followed by V p -V
A voltage pulse of d is applied. Here, V e + V d is V
r H and must be set to -Vc OFF or + Vc ON . V p -V d is a V w L, it must be set to be equal to or less than + Vc on.

【0063】走査電極に非選択信号が印加された画素で
は、信号電極に対してON信号またはOFF信号の何れ
かが印加された場合でも、その期間以前に書き換えられ
たONまたはOFFの表示が保持される。走査電極に対
して、非選択時においては、電圧レベルVb (b:ba
se)が印加され続ける。同じ列で、他の行の画素がO
N書き換えされている場合、その列の電極に対しては電
圧レベル+Vd (d:data)およびそれに続く−V
d のパルスが印加される。液晶に対しては、先ず、Vb
−Vd の電圧パルスが、続いてVb +Vd の電圧パルス
が印加される。ここで、Vb −Vd はVns L 、Vb +V
d はVns H であり、ともに+VcOFF ないし+Vcon
設定されなくてはならない。
In the pixel where the non-selection signal is applied to the scanning electrode, even if either the ON signal or the OFF signal is applied to the signal electrode, the display of ON or OFF rewritten before that period is maintained. Is done. When the scanning electrode is not selected, the voltage level V b (b: ba
se) continues to be applied. In the same column, pixels in other rows are O
If N has been rewritten, the voltage level + V d (d: data) and the following −V
A pulse of d is applied. For liquid crystal, first, V b
Voltage pulse -V d is, the voltage pulse followed by V b + V d is applied. Here, V b -V d is V ns L, V b + V
d is a V ns H, it must be both set to + Vc OFF to + Vc on.

【0064】同じ列で、他の行の画素が点OFF書き換
えされている場合、その列の電極に対しては、先ず、V
b +Vd の電圧パルスが、続いてVb −Vd の電圧パル
スが印加される。ここでも、Vb +Vd はVns H 、Vb
−Vd はVns L であり、共に+Vcoffないし+Vcon
に設定されなくてはならない。
In the same column, when pixels in other rows are rewritten to the point OFF, first, V
voltage pulse b + V d is the voltage pulse followed by V b -V d is applied. Again, V b + V d is V ns H , V b
-V d is a V ns L, both + Vc off to + Vc on
Must be set to

【0065】なお、パルス幅PwはVp +Vd (=Vw
H )における応答時間より十分長いことが望ましい。
[0065] The pulse width Pw is V p + V d (= V w
It is desirable that the response time is sufficiently longer than that in H ).

【0066】本具体例のマトリックス型液晶表示装置
は、上述のようにすることにより、補償パルスの役割を
果たす第1電圧パルスの電圧レベルを任意に設定するこ
とが可能となる。すなわち、液晶セルの特性によって、
ONの応答速度に比してOFFの応答速度が遅い場合
は、第1電圧パルスの電圧レベルを高めに設定して高速
化を図ることができる。また、OFFからONした時、
強誘電性状態から反強誘電性状態(OFF状態)を通ら
ず直接強誘電性状態(ON状態)へ遷移し易い場合は、
第1電圧パルスの電圧レベルを低めに設定して、短いパ
ルス幅でもOFF状態を得ることができる。
In the matrix type liquid crystal display device of this example, the voltage level of the first voltage pulse which plays the role of the compensation pulse can be set arbitrarily as described above. That is, depending on the characteristics of the liquid crystal cell,
When the OFF response speed is slower than the ON response speed, the voltage level of the first voltage pulse can be set higher to achieve higher speed. Also, when turning on from OFF,
When the ferroelectric state easily transitions directly to the ferroelectric state (ON state) without passing through the antiferroelectric state (OFF state),
By setting the voltage level of the first voltage pulse to be lower, an OFF state can be obtained even with a short pulse width.

【0067】このように、本具体例では、書込みのパル
ス数を最小限度の二パルスとしたこと加えて、第2パル
スを単なる電圧補償の役割に止めず、書き換えに対して
有効に動くようにしたことにより、従来の反強誘電性液
晶素子に比べて高速化が可能となった。すなわち、反強
誘電性液晶を用い、書き換えが必要最小限の二パルスで
行われること、第1パルスが任意に設定できることを特
徴とする駆動を行うことにより、従来の表示装置にない
高速の駆動が行える。さらに、直流成分が印加されない
ため、電気化学反応などによる劣化が起こらず、長い寿
命が得られる。
As described above, in this specific example, the number of write pulses is set to the minimum of two pulses. In addition, the second pulse is not limited to the role of merely compensating the voltage, but is effectively moved for rewriting. As a result, the speed can be increased as compared with the conventional antiferroelectric liquid crystal element. That is, by using an antiferroelectric liquid crystal and performing a drive characterized in that rewriting is performed with a minimum of two pulses and that the first pulse can be set arbitrarily, a high-speed drive that is not available in a conventional display device is performed. Can be performed. Further, since no DC component is applied, deterioration due to electrochemical reaction or the like does not occur, and a long life can be obtained.

【0068】以下に、本発明の実施例を説明する。Hereinafter, embodiments of the present invention will be described.

【0069】第1実施例 First Embodiment

【0070】液晶セルは、厚み1.1mmのソーダ・ガ
ラスからなる基板を用い、該基板の表面には、ガラスか
らのアルカリ・イオンを遮断するためにSiOのコーテ
ィングによる不動態化処理を施す。さらに、該基板上
に、ITO(インジューム錫酸化物)の透明導電膜を、
幅120μm、ギャップ20μm(ピッチ140μm)
のストライプ状に形成した。
The liquid crystal cell uses a substrate made of soda glass having a thickness of 1.1 mm, and the surface of the substrate is subjected to a passivation treatment with a coating of SiO in order to block alkali ions from the glass. Further, a transparent conductive film of ITO (indium tin oxide) is formed on the substrate.
120μm width, 20μm gap (140μm pitch)
In the form of stripes.

【0071】電極の本数は、上基板においては行電極と
して横手方向に192本、下基板においては列電極とし
て縦方向に768本である。対向電極間のショートを防
ぐためSiO2 などの絶縁膜を形成することもできる。
The number of electrodes is 192 in the horizontal direction as row electrodes on the upper substrate, and 768 in the vertical direction as column electrodes on the lower substrate. In order to prevent a short circuit between the opposing electrodes, an insulating film such as SiO 2 may be formed.

【0072】さらに、基板の透明電極が形成された側に
は、市販のポリイミドを印刷法により塗布し、焼成し
て、配向膜を成膜した。
Further, on the side of the substrate on which the transparent electrode was formed, a commercially available polyimide was applied by a printing method and baked to form an alignment film.

【0073】配向膜は、ナイロン繊維を植毛したブラシ
を用いて基板の縦方向にラビング処理を施し、液晶に対
する配向性を付与した。一対の基板を透明電極が向かい
合い、かつストライプ状電極が直交するように重ねマト
リックスを形成した。セル厚を2.2μmとするため、
直径2.2μmのジビニルベンゼン樹脂製の球状スペー
サを基板間に散布し、熱硬化性の接着剤により固定し
た。
The alignment film was subjected to a rubbing treatment in the longitudinal direction of the substrate by using a brush in which nylon fibers were planted, thereby giving an alignment property to the liquid crystal. A matrix was formed by overlapping a pair of substrates such that the transparent electrodes faced each other and the striped electrodes were orthogonal. In order to make the cell thickness 2.2 μm,
Spherical spacers made of divinylbenzene resin having a diameter of 2.2 μm were sprayed between the substrates and fixed with a thermosetting adhesive.

【0074】コントラスト比を高めるため、配向性が良
好であり、複屈折による透過光強度が最大となるように
設定される。配向性を高めるため、通常、基板上にポリ
イミドなどの配向膜を成膜し、ブラシなどにより擦り、
ラビング操作を行う。このとき、ラビングの圧、回数な
どを最適化することが好ましい。透過光強度Trは、次
のように表される。 Tr ∝ sin2 (πΔn・d/λ) ここで、Δnは、液晶の複屈折、dはセル厚、λは光の
波長を示す。λを視感度の最も高い550nmで考える
と、πΔn・d=550nmの時、Trは最も大きくな
る。従って、液晶材料のΔnに応じてセル厚dを調整す
る。
In order to increase the contrast ratio, the orientation is set to be good and the transmitted light intensity due to birefringence is set to be maximum. In order to enhance the orientation, usually, an alignment film such as polyimide is formed on the substrate, and rubbed with a brush or the like,
Perform a rubbing operation. At this time, it is preferable to optimize the rubbing pressure, the number of times, and the like. The transmitted light intensity Tr is expressed as follows. Tr∝sin 2 (πΔn · d / λ) where Δn is the birefringence of the liquid crystal, d is the cell thickness, and λ is the wavelength of light. When λ is considered at 550 nm, which has the highest visibility, Tr becomes the largest when πΔnd · 550 nm. Therefore, the cell thickness d is adjusted according to Δn of the liquid crystal material.

【0075】反強誘電性液晶としては、以下の4成分よ
りなる組成物を用いた。
As the antiferroelectric liquid crystal, a composition comprising the following four components was used.

【0076】[0076]

【数3】 (Equation 3)

【0077】前記のごとく作製したセルに、反強誘電性
液晶をその透明転移上の温度において封入し、室温まで
冷却すると、等方性液晶状態から液晶状態のスメクチッ
クA相に戻る際、ラビング方向に液晶分子が配列し配向
性が得られた。
In the cell prepared as described above, the antiferroelectric liquid crystal is sealed at a temperature above its transparent transition, and when cooled to room temperature, when the liquid crystal state returns to the smectic A phase from the isotropic liquid crystal state, the rubbing direction Then, the liquid crystal molecules were aligned and the orientation was obtained.

【0078】液晶セルは、インタコネクタを用いて駆動
回路と接続した。
The liquid crystal cell was connected to a drive circuit using an interconnector.

【0079】走査データは、走査する行電極を選択する
ために出力される。電子制御部から出力された走査デー
タはシリアルデータであり、一旦シフトレジスターに転
送したのち、パラレルデータに変換してデータラッチに
出力される。データラッチは、電子制御部よりラッチク
ロックが入力されると、電圧選択回路へ走査データを送
出する。
The scan data is output to select a row electrode to be scanned. The scan data output from the electronic control unit is serial data, which is once transferred to a shift register, converted to parallel data, and output to a data latch. The data latch sends scan data to the voltage selection circuit when a latch clock is input from the electronic control unit.

【0080】電圧選択回路は、6個(または5個)のト
ランスミッションゲートより構成されており、予め決め
られた6種の電圧レベル、即ち、+Ve 、+Vp 、+V
b 、−Ve 、−Vp 、−Vb (但し、+Ve =−Ve
0もあり得る:その時は5種の電圧レベルとなる)が走
査側データに応じてパネルの走査側電極(行電極)に印
加される。
The voltage selection circuit is composed of six (or five) transmission gates, and has six predetermined voltage levels, ie, + V e , + V p , + V
b, -V e, -V p, -V b ( however, + V e = -V e =
0 is possible: at that time, five types of voltage levels) are applied to the scanning electrodes (row electrodes) of the panel according to the scanning data.

【0081】信号データは、走査選択された行電極に対
して、各列のONまたは非ONの選択を行う目的で出力
される。各画素ごとのONまたは非ONの情報がデータ
バスで、その画素の位置がアドレスバスで電子制御部か
ら記憶部に送出される。記憶部は、何枚か分の画像に対
応する情報を貯えることができ、必要に応じて高速に出
力できる。記憶部に貯えられた画像情報は、信号データ
としてシリアルにシフトレジスターに出力されパラレル
データに変換され、データラッチに出力され、さらにラ
ッチクロックにより電圧選択回路へ出力され、パネルの
信号電極が印加される。ここで、信号側電圧選択回路
は、2個のトランスミッションゲートにより構成されて
おり、予め決められた2種の電圧+Vd 、−Vd が選択
される。
The signal data is output for the purpose of selecting ON or non-ON of each column for the row electrode selected for scanning. The ON or non-ON information for each pixel is sent out from the electronic control unit to the storage unit via the data bus, and the position of the pixel is sent out via the address bus. The storage unit can store information corresponding to several images, and can output the information at high speed as needed. The image information stored in the storage unit is serially output as signal data to a shift register, converted into parallel data, output to a data latch, further output to a voltage selection circuit by a latch clock, and applied to a panel signal electrode. You. Here, the signal-side voltage selection circuit is constituted by two transmission gates, and two predetermined voltages + V d and −V d are selected.

【0082】これら+Ve 、+Vp 、+Vb 、−Ve
−Vp 、−Vb の値は、次の式によって目安をつけるこ
とができる。
These + V e , + V p , + V b , -V e ,
-V p, the value of -V b may be given a measure by the following equation.

【0083】 選択パルス群 ・消去(ON) −Vc OFF < +Ve −Vd <+Vc ON ・・・ (3) ・消去(OFF) −Vc OFF < +Ve +Vd <+Vc ON ・・・ (4) ・書込み(ON) +Vc ON < +Vp +Vd ・・・ (5) ・書込み(OFF) +Vc ON > +Vp −Vd ・・・ (6) 非選択パルス群 +Vc OFF < +Vb −Vd <+Vc ON ・・・ (7) +Vc OFF < +Vb +Vd <+Vc ON ・・・ (8) 式 (7)の左辺より、 Vc OFF +Vd < +Vb ・・・ (9) 式 (8)の左辺より、 Vb < Vc ON − Vd ・・・(10) Vc OFF +Vd < Vc ON − Vd ・・・(11) Vd <(Vc ON−Vc OFF )/2 ・・・(12)[0083] selected group of pulses and erase (ON) -V c OFF <+ V e -V d <+ V c ON ··· (3) · erasing (OFF) -V c OFF <+ V e + V d <+ V c ON · ·· (4) · Write (ON) + V c ON <+ V p + V d ··· (5) · Write (OFF) + V c ON > + V p −V d ··· (6) Unselected pulse group + V c OFF <+ V b -V d < + V c ON ··· (7) + V c OFF <+ V b + V d <+ V c ON ··· (8) from equation left side of (7), V c OFF + V d <+ V b ··· (9) from equation left side of (8), V b <V c ON - V d ··· (10) V c OFF + V d <V c ON - V d ··· (11) V d <(V c ON −V c OFF ) / 2 (12)

【0084】Vd は大きく取った方が温度変化による閾
値電圧の変化やムラなどによる閾値電圧のバラツキに対
して安定であると考えられるので、式(12)に於けるVd
の極限値を式(13)で表し、以後の計算を行う。 Vd = (Vc ON−Vc OFF )/2 ・・・(13)
[0084] V Since d is considered better to largely take is stable with respect to variations in the threshold voltage due to the change or unevenness in the threshold voltage due to temperature change, in formula (12) V d
Is expressed by Expression (13), and the subsequent calculation is performed. V d = (V c ON -V c OFF) / 2 ··· (13)

【0085】この時、Vb は、 Vb = (Vc ON+Vc OFF )/2 ・・・(14)[0085] At this time, V b is, V b = (V c ON + V c OFF) / 2 ··· (14)

【0086】式 (3)の左辺より (Vc ON −3Vc OFF )/2 < Ve ・・・(15)From the left side of equation (3), (V c ON −3 V c OFF ) / 2 <V e (15)

【0087】式 (4)の右辺より、この時、Ve は Ve < (Vc ON+Vc OFF )/2 ・・・(16)From the right side of equation (4), at this time, V e is V e <(V c ON + V c OFF ) / 2 (16)

【0088】式(10)および式(11)より (Vc ON−3Vc OFF )/2<Ve <(Vc ON+Vc OFF )/2・・・(17)From equations (10) and (11), (V c ON −3 V c OFF ) / 2 <V e <(V c ON + V c OFF ) / 2 (17)

【0089】式 (5)および式 (9)よりVp に関して (Vc ON+Vc OFF )/2 < Vp ・・・(18)From equations (5) and (9), regarding V p , (V c ON + V c OFF ) / 2 <V p (18)

【0090】式 (6)および式 (9)より Vp <(3Vc ON−Vc OFF )/2 ・・・(19)From equations (6) and (9), V p <(3V c ON −V c OFF ) / 2 (19)

【0091】式(13)および式(14)より (Vc ON+Vc OFF )/2<Vp <(3Vc ON−Vc OFF )/2・・・(20)From equations (13) and (14), (V c ON + V c OFF ) / 2 <V p <(3 V c ON −V c OFF ) / 2 (20)

【0092】もう一度Vd 、Vb 、Ve 、Vp に関する
条件をまとめると、下式の4式である。但し、式 (9)に
おける等号は、極限を示すものであり、また、式(14)の
b も式 (9)の極限から求めるものであるから、Vd
b の式によって求められる値は目安である。
The conditions relating to V d , V b , V e , and V p are summarized once again as follows. However, the equal sign in equation (9), and indicate a limit, also, since also V b of formula (14) and requests from the extreme of the formula (9), V d,
The value obtained by the expression of Vb is a guide.

【0093】 Vd = (Vc ON−Vc OFF )/2 ・・・ (9) Vb = (Vc ON+Vc OFF )/2 ・・・(14) (Vc ON−3Vc OFF )/2<Ve <(Vc ON+Vc OFF )/2・・・(17) (Vc ON+Vc OFF )/2<Vp <(3Vc ON−Vc OFF )/2・・・(20)[0093] V d = (V c ON -V c OFF) / 2 ··· (9) V b = (V c ON + V c OFF) / 2 ··· (14) (V c ON -3V c OFF ) / 2 <V e <( V c ON + V c OFF) / 2 ··· (17) (V c ON + V c OFF) / 2 <V p <(3V c ON -V c OFF) / 2 ··・ (20)

【0094】走査波形、信号波形およびその合成である
駆動形に対する具体例として、ある画素に、ON、O
N、OFF、OFFの順で書換えを行う例を、図23を
用いて説明する。
As a specific example of a scanning waveform, a signal waveform, and a driving form which is a combination thereof, ON, O,
An example in which rewriting is performed in the order of N, OFF, and OFF will be described with reference to FIG.

【0095】(1フレーム目)1フレームでは、走査電
極に先ず期間T1 において時刻t0 から時刻t1 まで電
圧レベルVe のパルスが印加され、続いて時刻t1 から
時刻t2 まで電圧レベルVp のパルスが印加され、さら
に期間T2 から期間Tm までの間電圧レベルVb のパル
スが印加される。
[0095] In (1 frame) 1 frame, the pulse of the time t 0 from time t 1 to a voltage level V e in first period T 1 to the scan electrode is applied, followed by the voltage level from the time t 1 to time t 2 pulse V p is applied, further pulses during a voltage level V b from time T 2 to time T m is applied.

【0096】信号電極には、先ず、期間T1 において時
刻t0 から時刻t1 まで電圧レベル+Vd のパルスが印
加され、続いて時刻t1 から時刻t2 まで電圧レベル−
d のパルスが印加される。期間T2 から期間Tm まで
の間、すなわち他の走査線が選択されている画素のON
またはOFFによって+Vd と−Vd または−Vd と+
d のパルス群が次々に印加される。
[0096] the signal electrodes, first, the pulse voltage level + V d from time t 0 to time t 1 is applied in the period T 1, followed by the voltage level from the time t 1 to time t 2 -
Pulse of V d is applied. Between the period T 2 to time T m, i.e. ON pixels other scanning line is selected
Or by OFF + V d and -V d or and -V d +
Vd pulses are applied one after another.

【0097】この結果、液晶に印加される電圧は、図2
3に示す如く、期間T1 において時刻t0 から時刻t1
まで電圧レベルVe −Vd のパルスが印加され、Ve
d が式 (3)のように設定されているため、前フレーム
で書き込まれていた表示は消去される。続いて、時刻t
1 から時刻t2 まで電圧レベルVp +Vd のパルスが印
加され、Vp +Vd が式 (5)のように設定されているた
め、ON状態となる。期間T2 から期間Tn までの間、
b −Vd またはVb +Vd のパルスが印加され、Vb
−Vd またはVb +Vd が式 (7)および式 (8)のように
設定されているため、ON状態が保持される。
As a result, the voltage applied to the liquid crystal is
As shown in FIG. 3, during the period T 1 , the time t 0 to the time t 1
Up to the voltage level V e −V d , and V e
Since Vd is set as in equation (3), the display written in the previous frame is deleted. Subsequently, at time t
1 pulse of the voltage level V p + V d to the time t 2 is applied from, for V p + V d is set as in equation (5), the ON state. Between the period T 2 to the period T n,
Pulse V b -V d or V b + V d is applied, V b
Since −V d or V b + V d is set as in Expressions (7) and (8), the ON state is maintained.

【0098】(2フレーム目)2フレームでは、極性が
−へ反転される。走査電極には第2フレームにおける期
間T1 において先ず電圧レベル−Ve のパルスが印加さ
れ、続いて、電圧レベル−Vp のパルスが印加され、さ
らに期間T2 から期間Tm までの間電圧レベル−Vb
パルスが印加される。信号電極には、先ず期間T1にお
いて時刻t0 から時刻t1 まで電圧レベル−Vd のパル
スが印加され、続いて時刻t1 から時刻t2 まで電圧レ
ベル−Vd のパルスが印加される。期間T2 から期間T
m までの間、1フレームと同様、選択されている他の走
査線の画素のONまたはOFFによって−Vd と+Vd
または+Vd または−Vd のパルス群が次々に印加され
る。
(Second Frame) In the second frame, the polarity is inverted to-. The scan electrodes are first pulse voltage level -V e is applied in the period T 1 in the second frame, subsequently, applied pulse voltage level -V p, further between the voltage from time T 2 to time T m pulse level -V b is applied. The signal electrode is first pulsed voltage level -V d from the time t 0 to time t 1 in the period T 1 is applied, pulse followed by a voltage level from time t 1 to time t 2 -V d is applied . The period T from the period T 2
Until m , as in one frame, −V d and + V d by ON or OFF of the pixel of the other selected scanning line.
Or + pulse groups of V d or -V d is applied one after another.

【0099】この結果、合成波形は、期間T1 において
時刻t0から時刻t1 まで電圧レベル−Ve +Vd のパ
ルスが印加され前フレームで書き込まれていた表示は消
去され、続いて時刻t1 から時刻t2 まで電圧レベル−
p −Vd のパルスが印加されON状態となり、期間T
2 から期間Tn までの間−Vb +Vd または−Vb −V
d のパルスが印加されON状態が保持される。
As a result, in the composite waveform, in the period T 1 , the pulse of the voltage level −V e + V d is applied from the time t 0 to the time t 1, the display written in the previous frame is erased, and subsequently the time t 1 voltage level from 1 to time t 2 -
V p -V pulse d becomes applied ON state, the period T
Between 2 to period T n -V b + V d or -V b -V
The pulse of d is applied and the ON state is maintained.

【0100】(3フレーム目)3フレームでは、極性が
+へ反転される。走査電極には1フレームと同様のパル
ス群が印加される。信号電極には、先ず期間T1 におい
て時刻t0 から時刻t1 まで電圧レベル−Vd のパルス
が印加され、続いて、時刻t1 から時刻t2 まで電圧レ
ベル+Vd のパルスが印加される。さらに期間T2 から
期間Tm までの間、1フレームあるいは2フレームと同
様、選択されている他の走査線の画素のONまたはOF
Fによって+Vd と−Vd または−Vd と+Vd のパル
ス群が次々に印加される。
(Third Frame) In the third frame, the polarity is inverted to +. The same pulse group as in one frame is applied to the scanning electrodes. The signal electrode, first pulse voltage level -V d from the time t 0 to time t 1 in the period T 1 is applied, followed by a pulse of voltage level + V d from time t 1 to time t 2 is applied . Furthermore during the period T 2 to time T m, as with one frame or two frames, ON pixels other scanning line is selected or OF
Pulse group of + V d and -V d or -V d and + V d by F is applied one after another.

【0101】この結果、合成波形は、期間T1 において
時刻t0から時刻t1 まで電圧レベルVe +Vd のパル
スが印加され前フレームで書き込まれていた表示は消去
され、続いて時刻t1 から時刻t2 まで電圧レベルVp
−Vdのパルスが印加されOFF状態が持続され、期間
3 から期間Tm までの間Vb −Vd またはVb +Vd
のパルスが印加されOFF状態が保持される。
[0102] As a result, the composite waveform is displayed that has been written in the previous frame pulse voltage level V e + V d from time t 0 to time t 1 is applied in the period T 1 is erased, followed by a time t 1 voltage level from up to time t 2 V p
OFF-state pulse is applied -V d is sustained, during the period T 3 to time T m V b -V d or V b + V d
And the OFF state is maintained.

【0102】(4フレーム目)4フレームでは、極性が
再び−へ反転される。走査電極には2フレームと同様の
パルス群が印加される。信号電極には、先ず期間T1
おいて時刻t0 から時刻t1 まで電圧レベル+Vd のパ
ルスが印加され、続いて、時刻t1 から時刻t2 まで電
圧レベル−Vd のパルスが印加される。期間T2 から期
間Tm までの間、1フレームあるいは2フレームと同
様、選択されている他の走査線の画素のONまたはOF
Fによって−Vd と+Vd または+Vd と−Vd のパル
ス群が次々に印加される。
(Fourth Frame) In the fourth frame, the polarity is again inverted to-. Pulse groups similar to those in the two frames are applied to the scanning electrodes. The signal electrode, first pulse voltage level + V d from time t 0 to time t 1 in the period T 1 is applied, followed by a pulse of voltage level -V d from time t 1 to time t 2 is applied . Between the period T 2 to time T m, as with one frame or two frames, ON pixels other scanning line is selected or OF
Pulse group of -V d and + V d or + V d and -V d is applied one after another by F.

【0103】この結果、合成波形は、期間T1 において
時刻t0から時刻t1 まで電圧レベル−Ve −Vd のパ
ルスが印加され前フレームで書き込まれていた表示は消
去され、続いて時刻t1 から時刻t2 まで電圧レベル−
p +Vd のパルスが印加されON状態となり、期間T
2 から期間Tm までの間−Vb +Vd または−Vb −V
d のパルスが印加されON状態が保持される。
[0103] As a result, the composite waveform display that has been written in the previous frame pulse voltage level -V e -V d from time t 0 to time t 1 is applied in the period T 1 is erased, followed by time voltage level from t 1 to time t 2 -
Pulse V p + V d becomes applied ON state, the period T
Between 2 to period T m -V b + V d or -V b -V
The pulse of d is applied and the ON state is maintained.

【0104】以上のように、本実施例の表示装置および
駆動方法(2パルス法)によれば、1行当り僅か2パル
スで画面の書換えを行うことができる。応答速度は、式
(1)および式 (2)に示すように、印加電圧と閾値電圧の
差に関係し、液晶材料、配向性およびセル厚などによっ
てほぼ決定されセル固有の特性であると考えられる。
As described above, according to the display device and the driving method (two-pulse method) of this embodiment, the screen can be rewritten with only two pulses per line. The response speed is calculated by the formula
As shown in equation (1) and equation (2), it relates to the difference between the applied voltage and the threshold voltage, and is almost determined by the liquid crystal material, the orientation, the cell thickness, and the like, and is considered to be a characteristic inherent to the cell.

【0105】他方、セルに印加できる最大の電圧は、駆
動回路中のトランスミッションゲートの耐圧などに制約
があり、限定されることが多い。例えば、OFF状態か
らON状態へ書き換えるとき、同じ特性のセルを同じ波
形によって最大電圧で駆動するなら、液晶の応答時間は
同じであるから、必要なパルス幅もほぼ同じと考えられ
る。従って、1行を書き換えるのに必要な時間は、書換
えに必要なパルス数で決まると考えられる。従来の駆動
法では、1行当り3パルス以上を必要としていたのに対
して、本駆動法では2パルスで済む。さらに、第1パル
スの電圧をセルの特性に対して最適化できるため、パル
ス幅自体を最短にする条件を決定でき、書換えのための
時間を3分の2以下に短縮することができた。見方を変
えれば、同じ時間で1.5倍以上の行数を書き換えるこ
とが可能となった。
On the other hand, the maximum voltage that can be applied to the cell is often limited due to restrictions such as the withstand voltage of the transmission gate in the drive circuit. For example, when rewriting from the OFF state to the ON state, if cells having the same characteristics are driven by the same waveform at the maximum voltage, the response time of the liquid crystal is the same, and the required pulse width is considered to be substantially the same. Therefore, it is considered that the time required for rewriting one row is determined by the number of pulses required for rewriting. Whereas the conventional driving method requires three or more pulses per row, the present driving method requires only two pulses. Further, since the voltage of the first pulse can be optimized with respect to the characteristics of the cell, the condition for minimizing the pulse width itself can be determined, and the rewriting time can be reduced to two thirds or less. From another point of view, it became possible to rewrite the number of lines 1.5 times or more in the same time.

【0106】さらに、本発明の駆動方式では、1フレー
ム内において、消去および書込みパルスの実効値電圧が
表示のONまたはOFFに関わりなく一定であり、保持
パルスの実効値電圧も一定にしたため、1フレーム毎に
極性を反転することにより、液晶に印加される直流成分
を完全に相殺することができた。これにより、液晶の電
気化学的な劣化を防止することが図られ、液晶セルの長
寿命化ができた。なお、極性の反転は、1フレーム毎に
限らず、2フレーム毎、あるいは、それ以上のフレーム
毎に行っても、+極性のフレーム数と−極性のフレーム
数が同数であればよい。
Further, according to the driving method of the present invention, the effective value voltage of the erase and write pulses is constant irrespective of ON or OFF of the display in one frame, and the effective value voltage of the holding pulse is also fixed. By inverting the polarity for each frame, the DC component applied to the liquid crystal could be completely canceled. Thereby, the electrochemical deterioration of the liquid crystal was prevented, and the life of the liquid crystal cell was extended. The polarity inversion is not limited to one frame, but may be performed every two frames or more frames as long as the number of positive polarity frames and the number of negative polarity frames are the same.

【0107】第2実施例 Second Embodiment

【0108】本発明の駆動方式においては、Vd
b 、Ve 、Vp は、式 (9)、式(14)、式(17)、式(20)
に示した範囲内において、ある程度任意に設定すること
が可能である。本実施例は、電圧Ve を−7Vにした点
で第1実施例と異なる。
In the driving method of the present invention, V d ,
V b , V e , and V p are calculated according to equations (9), (14), (17), and (20).
Can be set arbitrarily to some extent within the range shown in FIG. This embodiment differs from the first embodiment in that the voltage V e to -7V.

【0109】光学応答は、実施例と同様良好なスウィッ
チングとコントラストを得ることができた。
As for the optical response, good switching and contrast could be obtained as in the example.

【0110】なお、Ve は、通常0V付近に設定するの
を標準とする。しかし、Vp +Vd に対する応答速度に
対して、前フレームで書き込まれたON状態をOFFす
るために要する応答時間がVe ≒0Vでは遅い場合があ
る。そのような場合、パルス幅を広げてVe ≒0Vでも
十分消去が行われるようにする必要が生じる。しかし、
e を式(17)の範囲内で大きい電圧に設定するとOFF
するために必要な応答時間を短くすることができ、Vp
+Vd に対する応答速度に近づけることができ、パルス
幅を小さく保ったままで駆動できる。
It is to be noted that V e is normally set at around 0 V as a standard. However, the response time required to turn off the ON state written in the previous frame may be slower than V p + V d when V e ≒ 0 V. In such a case, it is necessary to widen the pulse width so that erasing can be sufficiently performed even when V e ≒ 0 V. But,
OFF when the V e is set to a large voltage in the range of formula (17)
It is possible to shorten the response time required to, V p
+ V d can be brought close to the speed of response to be driven while the pulse width was kept small.

【0111】また、逆に、Ve ≒0Vでは強誘電状態か
ら反強誘電状態を通らず反対の極性の強誘電状態へ直接
スウィッチングするため、OFF状態が得られない可能
性もある。そのような時には、Ve を−側の極性にする
ことにより、応答を遅らせ、反強誘電状態を発現し易く
し、OFF状態へスウィッチングすることが可能とな
る。
Conversely, when V e ≒ 0 V, the switching is not performed from the ferroelectric state to the ferroelectric state of the opposite polarity directly without passing through the antiferroelectric state, so that the OFF state may not be obtained. In such a case, by setting V e to the negative polarity, the response is delayed, the antiferroelectric state is easily developed, and the switching to the OFF state can be performed.

【0112】以上、述べたように、本実施例の駆動法を
用いることにより、2パルスのみにより、表示の書換え
ができるため、駆動回路等に制限がある場合でも、液晶
パネルの特性に柔軟に対応することができ、高速の駆動
性を保持することができる。
As described above, by using the driving method of this embodiment, the display can be rewritten with only two pulses, so that the characteristics of the liquid crystal panel can be flexibly adjusted even when the driving circuit is limited. Accordingly, high-speed driving can be maintained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のマトリックス型液晶表示装置の一具体
例の断面を模式的に示す断面図である。
FIG. 1 is a cross-sectional view schematically showing a cross section of a specific example of a matrix type liquid crystal display device of the present invention.

【図2】本発明のマトリックス型液晶表示装置の走査電
極と信号電極の具体的な配設構造を示す説明図である。
FIG. 2 is an explanatory diagram showing a specific arrangement structure of scanning electrodes and signal electrodes of the matrix type liquid crystal display device of the present invention.

【図3】本発明のマトリックス型液晶表示装置の駆動手
段の具体的一例を示すブロック図である。
FIG. 3 is a block diagram showing a specific example of a driving unit of the matrix type liquid crystal display device of the present invention.

【図4】本発明のマトリックス型液晶表示装置の反強誘
電性液晶のセル内における分子の状態を基板面に垂直な
方向から見た場合のモデル図である。
FIG. 4 is a model diagram of a state of molecules in a cell of an antiferroelectric liquid crystal of a matrix type liquid crystal display device of the present invention when viewed from a direction perpendicular to a substrate surface.

【図5】従来法による閾値電圧の求め方を説明するため
の印加電圧と相対透過光強度との関係を示す線図であ
る。
FIG. 5 is a diagram illustrating a relationship between an applied voltage and a relative transmitted light intensity for explaining how to obtain a threshold voltage according to a conventional method.

【図6】従来の液晶装置の三角波電圧印加による光学応
答特性の測定結果を示す線図(周波数:0.01Hz)
である。
FIG. 6 is a diagram showing a measurement result of optical response characteristics of a conventional liquid crystal device by applying a triangular wave voltage (frequency: 0.01 Hz).
It is.

【図7】従来の液晶装置の三角波電圧印加による光学応
答特性の測定結果を示す線図(周波数:0.1Hz)で
ある。
FIG. 7 is a diagram (frequency: 0.1 Hz) showing measurement results of optical response characteristics of a conventional liquid crystal device by applying a triangular wave voltage.

【図8】従来の液晶装置の三角波電圧印加による光学応
答特性の測定結果を示す線図(周波数:1Hz)であ
る。
FIG. 8 is a diagram (frequency: 1 Hz) showing measurement results of optical response characteristics of a conventional liquid crystal device when a triangular wave voltage is applied.

【図9】本発明の具体例における第1閾値特性を決定す
る方法を説明する図で、第2矩形波電圧<VcONのとき
の光透過率との関係を示す線図である。
FIG. 9 is a diagram illustrating a method for determining a first threshold characteristic in a specific example of the present invention, and is a diagram illustrating a relationship with a light transmittance when a second rectangular wave voltage <Vc ON .

【図10】本発明の具体例における第1閾値特性を決定
する方法を説明する図で、第2矩形波電圧>VcONのと
きの光透過率との関係を示す線図である。
FIG. 10 is a diagram illustrating a method for determining a first threshold characteristic in a specific example of the present invention, and is a diagram illustrating a relationship with a light transmittance when a second rectangular wave voltage> Vc ON .

【図11】本発明の具体例における第1閾値特性を決定
する方法を説明する図で、第2矩形波電圧>>VcON
ときの光透過率との関係を示す線図である。
FIG. 11 is a diagram illustrating a method of determining a first threshold characteristic in a specific example of the present invention, and is a diagram illustrating a relationship with a light transmittance when a second rectangular wave voltage >> Vc ON .

【図12】本発明の具体例における第1閾値特性を決定
する方法を説明する図で、印加電圧と応答速度の関係を
示す線図である。
FIG. 12 is a diagram illustrating a method for determining a first threshold characteristic in a specific example of the present invention, and is a diagram illustrating a relationship between an applied voltage and a response speed.

【図13】本発明の具体例における第2閾値特性を決定
する方法を説明する図で、第2矩形波電圧>VcOFF
ときの光透過率との関係を示す線図である。
FIG. 13 is a diagram for explaining a method of determining a second threshold characteristic in a specific example of the present invention, and is a diagram illustrating a relationship with a light transmittance when a second rectangular wave voltage> Vc OFF .

【図14】本発明の具体例における第2閾値特性を決定
する方法を説明する図で、第2矩形波電圧<VcOFF
ときの光透過率との関係を示す線図である。
FIG. 14 is a diagram illustrating a method for determining a second threshold characteristic in a specific example of the present invention, and is a diagram illustrating a relationship with a light transmittance when a second rectangular wave voltage <Vc OFF .

【図15】本発明の具体例における第2閾値特性を決定
する方法を説明する図で、第2矩形波電圧<<VcOFF
のときの光透過率との関係を示す線図である。
FIG. 15 is a diagram for explaining a method of determining a second threshold characteristic in a specific example of the present invention, where a second rectangular wave voltage << Vc OFF
FIG. 9 is a diagram showing a relationship with light transmittance at the time of FIG.

【図16】本発明の具体例における第2閾値特性を決定
する方法を説明する図で、印加電圧と応答速度の関係を
示す線図である。
FIG. 16 is a diagram illustrating a method of determining a second threshold characteristic in a specific example of the present invention, and is a diagram illustrating a relationship between an applied voltage and a response speed.

【図17】本発明のマトリックス型液晶表示装置の駆動
方法について説明するための電圧波形図である。
FIG. 17 is a voltage waveform chart for explaining a method of driving the matrix type liquid crystal display device of the present invention.

【図18】本発明のマトリックス型液晶表示装置の駆動
方法について説明するための図で、ON時の印加電圧と
光透過率の関係を示す線図である。
FIG. 18 is a diagram for explaining a driving method of the matrix type liquid crystal display device of the present invention, and is a diagram showing a relationship between an applied voltage at ON and a light transmittance.

【図19】本発明のマトリックス型液晶表示装置の駆動
方法について説明するための図で、OFF時の印加電圧
と光透過率の関係を示す線図である。
FIG. 19 is a diagram for explaining a driving method of the matrix type liquid crystal display device of the present invention, and is a diagram showing a relationship between an applied voltage and a light transmittance at an OFF time.

【図20】本発明のマトリックス型液晶表示装置の駆動
方法について説明するための図で、ON時とOFF時の
電圧波形図である。
FIG. 20 is a diagram for explaining a driving method of the matrix type liquid crystal display device of the present invention, and is a voltage waveform diagram at the time of ON and at the time of OFF.

【図21】本発明のマトリックス型液晶表示装置の駆動
方法について説明するための図で、フレームが−の期間
について説明する印加電圧波形図である。
FIG. 21 is a diagram for explaining a method of driving the matrix type liquid crystal display device of the present invention, and is an applied voltage waveform diagram for explaining a period in which a frame is negative.

【図22】本発明のマトリックス型液晶表示装置の駆動
方法について説明するための図で、走査電極および信号
電極に加える電圧波形の一例(Ve =0の場合)を示す
線図である。
FIG. 22 is a diagram for explaining a method of driving the matrix type liquid crystal display device of the present invention, and is a diagram illustrating an example (when Ve = 0) of a voltage waveform applied to a scanning electrode and a signal electrode.

【図23】本発明の第1実施例の液晶表示装置の駆動に
ついて説明する図で、液晶への印加電圧波形図(Ve =
0の場合)である。
FIG. 23 is a diagram for explaining the driving of the liquid crystal display device according to the first embodiment of the present invention, and shows a waveform of a voltage applied to the liquid crystal (Ve =
0).

【符号の説明】[Explanation of symbols]

1 ・・・ 液晶セル 2 ・・・ 基板 3 ・・・ 基板 4 ・・・ 走査電極 5 ・・・ 信号電極 6 ・・・ 配向膜 7 ・・・ 反強誘電性液晶 9 ・・・ 駆動装置 91・・・ 走査側回路部 911・・ シフトレジスタ 912・・ データラッチ 913・・ 電圧選択回路 92・・・ 信号側回路部 921・・ シフトレジスタ 922・・ データラッチ 923・・ 電圧選択回路 93・・・ 電子制御部 94・・・ 記憶部 95・・・ 電源回路 S1・・・ 走査データ S2・・・ 信号データ DESCRIPTION OF SYMBOLS 1 ... Liquid crystal cell 2 ... Substrate 3 ... Substrate 4 ... Scanning electrode 5 ... Signal electrode 6 ... Alignment film 7 ... Antiferroelectric liquid crystal 9 ... Driving device 91 ··· Scanning circuit section 911 ··· Shift register 912 ··· Data latch 913 ··· Voltage selection circuit 92 ··· Signal side circuit section 921 ··· Shift register 922 ··· Data latch 923 ··· Voltage selection circuit 93 ··· Electronic control unit 94 Storage unit 95 Power supply circuit S1 Scan data S2 Signal data

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 560 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) G02F 1/133 560 G09G 3/36

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一定の間隔で対向して挟持された一対の
基板と,該基板の一方の内側にストライプ状に配設され
た走査電極と,前記一対の基板の他方の基板の内側に形
成され,前記走査電極に対向して前記走査電極と並びの
方向がほぼ直角に配設された信号電極と,前記基板の電
極が形成された側の少なくとも一方に配設された配向膜
と,前記一対の基板間に封入された反強誘電性液晶から
なる液晶セルと、液晶セルに駆動信号を印加する駆動制
御手段とからなるマトリックス型液晶表示装置におい
て、 前記駆動制御手段において表示の書込みのために印加さ
れる駆動信号が、 表示を一旦消去するために印加され、第1閾値電圧以下
に設定された第1パルスと、 ONを行うために印加される前記第1閾値電圧以上の電
圧、またはOFFを行うために印加される前記第1閾値
電圧以下の電圧であり、かつ、該第1パルスと加算した
実効電圧がある一定の電圧であり、他の期間において電
圧が反転された時直流成分が完全に相殺されるように設
定された第2パルスと、からなる二パルスであり、 印加パルス単位を小さくして書込み速度および表示能力
を向上させたことを特徴とするマトリックス型液晶表示
装置。
1. A pair of substrates sandwiched opposite to each other at a predetermined interval, scanning electrodes arranged in a stripe shape inside one of the substrates, and a pair of substrates formed inside the other substrate of the pair of substrates. A signal electrode disposed so as to face the scanning electrode at a right angle to the scanning electrode, and an alignment film disposed on at least one of the sides of the substrate on which the electrode is formed; In a matrix type liquid crystal display device comprising a liquid crystal cell made of an antiferroelectric liquid crystal sealed between a pair of substrates, and a drive control means for applying a drive signal to the liquid crystal cell, the drive control means for writing a display. A driving signal applied to the display for temporarily erasing the display, a first pulse set to a first threshold voltage or less, and a voltage equal to or higher than the first threshold voltage applied to turn on the display, or Turn off And the effective voltage added to the first pulse is a certain voltage, and when the voltage is inverted in another period, the DC component is completely A matrix type liquid crystal display device characterized by two pulses comprising a second pulse set so as to cancel each other, wherein the writing pulse unit and the display capability are improved by reducing the unit of applied pulse.
【請求項2】 一方の基板に走査電極、他方の基板に信
号電極を互いに交差する方向に配列させてなる一対の基
板の少なくとも一方に配向層を設け、該一対の基板間に
反強誘電性液晶を封入した液晶セルと、該液晶セルに駆
動信号を印加する駆動制御手段とからなるマトリックス
型液晶表示装置を駆動する方法において、 表示を一旦消去するために第1閾値電圧以下に設定され
た第1パルスと、前記第1パルスと加算した実効電圧が
ある一定の電圧となり、他の期間において電圧が反転さ
れた時直流成分が完全に相殺されるように設定された第
2パルスとからなる二パルスからなる駆動信号を印加す
ることを特徴とするマトリックス型液晶表示装置の駆動
方法。
2. An alignment layer is provided on at least one of a pair of substrates in which scanning electrodes are arranged on one substrate and signal electrodes are arranged on the other substrate in a direction crossing each other, and an antiferroelectric substance is provided between the pair of substrates. In a method for driving a matrix type liquid crystal display device comprising a liquid crystal cell in which liquid crystal is sealed and a drive control means for applying a drive signal to the liquid crystal cell, the liquid crystal cell is set at a first threshold voltage or less to temporarily erase the display. It comprises a first pulse and a second pulse set so that the effective voltage added to the first pulse becomes a certain voltage and the DC component is completely canceled when the voltage is inverted in another period. A method for driving a matrix-type liquid crystal display device, comprising applying a drive signal composed of two pulses.
JP3244726A 1991-08-28 1991-08-28 Matrix type liquid crystal display device and method of driving the liquid crystal display device Expired - Lifetime JP3029892B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3244726A JP3029892B2 (en) 1991-08-28 1991-08-28 Matrix type liquid crystal display device and method of driving the liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3244726A JP3029892B2 (en) 1991-08-28 1991-08-28 Matrix type liquid crystal display device and method of driving the liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH0553091A JPH0553091A (en) 1993-03-05
JP3029892B2 true JP3029892B2 (en) 2000-04-10

Family

ID=17122990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3244726A Expired - Lifetime JP3029892B2 (en) 1991-08-28 1991-08-28 Matrix type liquid crystal display device and method of driving the liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3029892B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171170A (en) * 1995-12-20 1997-06-30 Denso Corp Matrix type liquid crystal display
JPH1164823A (en) 1997-08-21 1999-03-05 Denso Corp Matrix type liquid crystal display

Also Published As

Publication number Publication date
JPH0553091A (en) 1993-03-05

Similar Documents

Publication Publication Date Title
US7652648B2 (en) Liquid crystal display apparatus and method of driving the same
JPH0544009B2 (en)
JP2004533647A (en) Liquid crystal device
JPS6261931B2 (en)
JPH0422496B2 (en)
CN101441375A (en) Liquid crystal display apparatus
JPH0434130B2 (en)
JPH0535848B2 (en)
JP3029896B2 (en) Matrix type liquid crystal display device and method of driving the liquid crystal display device
US6232943B1 (en) Liquid crystal display
JP3494140B2 (en) Driving method of liquid crystal display device and liquid crystal display device using the same
JP3029892B2 (en) Matrix type liquid crystal display device and method of driving the liquid crystal display device
JPH0764056A (en) Antiferroelectric liquid crystal display device and method for driving antiferroelectric liquid crystal display device
JP2542851B2 (en) Optical modulator
JPS61149933A (en) Driving method of optical modulating element
JP2505778B2 (en) Liquid crystal device
JP2000019485A (en) Driving method of liquid crystal element
JP2717014B2 (en) Driving method of display device
JP2566149B2 (en) Optical modulator
JP2900919B2 (en) Driving method of liquid crystal element
JPS6361233A (en) Driving method of optical modulation element
JPH0422493B2 (en)
JPH0799415B2 (en) Liquid crystal device
JPH08101371A (en) Liquid crystal display device driving method and liquid crystal display device
JPS6360428A (en) Driving method for optical modulating element