JP3031056B2 - Matrix display device - Google Patents
Matrix display deviceInfo
- Publication number
- JP3031056B2 JP3031056B2 JP11472192A JP11472192A JP3031056B2 JP 3031056 B2 JP3031056 B2 JP 3031056B2 JP 11472192 A JP11472192 A JP 11472192A JP 11472192 A JP11472192 A JP 11472192A JP 3031056 B2 JP3031056 B2 JP 3031056B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- storage capacitor
- gate
- charge storage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、マトリックス型表示装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type display device.
【0002】[0002]
【従来の技術】マトリックス型表示装置は、通常2枚の
対向する基板のあいだに液晶などの表示材料が挟持さ
れ、この表示材料に選択的に電圧が印加されるように構
成されている。前記基板の少なくとも一方には、マトリ
ックス状に配列された透明性導電膜からなる画素電極が
設けられ、これらの画素電極毎に選択的に電圧を印加す
るためのトランジスタなどのスイッチング素子および電
荷を保持するための電荷保持容量が設けられている。前
記トランジスタのゲート絶縁膜および電荷保持容量用絶
縁膜の短絡欠陥を低減するために、これらの絶縁膜は2
層に形成されている。従来のこの種の装置としては、図
3および図4に示すものがあった。図4は、従来のマト
リックス型表示装置の画素の平面図、図3はその断面図
である。2. Description of the Related Art A matrix type display device is generally constructed such that a display material such as a liquid crystal is sandwiched between two opposing substrates, and a voltage is selectively applied to the display material. At least one of the substrates is provided with a pixel electrode made of a transparent conductive film arranged in a matrix, and holds a switching element such as a transistor for selectively applying a voltage to each of the pixel electrodes and a charge. Charge holding capacity is provided. In order to reduce short-circuit defects in the gate insulating film of the transistor and the insulating film for charge storage capacitor, these insulating films
Formed in layers. As this type of conventional device,
There is one shown in 3 and 4. FIG. 4 is a plan view of a pixel of a conventional matrix type display device, and FIG. 3 is a sectional view thereof.
【0003】図3および図4において、透明絶縁性基板
1上にゲート電極線3と接続される電荷保持容量用下部
電極2ならびにゲート電極3aおよびそれらを連結する
ゲート電極線3が形成され、その上に1層目の第1のゲ
ート絶縁膜16、および2層目の第2のゲート絶縁膜17が
形成され、第2のゲート絶縁膜17上で、前記ゲート電極
3a部分の上に、ノンドープアモルファスシリコン層
7、リンドープアモルファスシリコン層9、ソース電極
10aおよびそれらを連結するソース電極線10とドレイン
電極11が順次形成されている。さらに、電荷保持容量部
分では、前述の電荷保持容量用下部電極2上に、前述の
第1および第2ゲート絶縁膜16、17が延長してそれぞれ
第1および第2の電荷保持容量用絶縁膜16a、17aが形
成され、さらにその上にドレイン電極11に接続された透
明導電膜からなる画素電極12が形成され、両者の表面に
保護膜13が形成されている。Referring to FIGS. 3 and 4 , a lower electrode 2 for a charge storage capacitor connected to a gate electrode line 3 and a gate electrode 3a and a gate electrode line 3 connecting them are formed on a transparent insulating substrate 1. A first gate insulating film 16 of a first layer and a second gate insulating film 17 of a second layer are formed thereon. On the second gate insulating film 17, a non-doped layer is formed on the gate electrode 3a. Amorphous silicon layer 7, phosphorus-doped amorphous silicon layer 9, source electrode
10a and a source electrode line 10 and a drain electrode 11 connecting them are sequentially formed. Further, in the charge storage capacitor portion, the first and second gate insulating films 16 and 17 are extended on the charge storage capacitor lower electrode 2 to form first and second charge storage capacitor insulating films, respectively. 16a and 17a are formed, a pixel electrode 12 made of a transparent conductive film connected to the drain electrode 11 is formed thereon, and a protective film 13 is formed on both surfaces.
【0004】従来のマトリックス型表示装置において
は、前述のように、電荷保持容量および薄膜トランジス
タの絶縁膜は異物やピンホールによる短絡不良を低減す
るために、2層に形成されている。しかも、工程の増加
を抑えるため、前述のように、ゲート絶縁膜と電荷保持
容量用絶縁膜はそれぞれ同一材料で同一厚さに形成され
ている。In the conventional matrix type display device, as described above, the charge storage capacitor and the insulating film of the thin film transistor are formed in two layers in order to reduce a short circuit failure due to a foreign substance or a pinhole. Moreover, in order to suppress an increase in the number of steps, as described above, the gate insulating film and the charge storage capacitor insulating film are formed of the same material and the same thickness.
【0005】つぎに、その製造工程を述べる。まず、透
明絶縁性基板1上にゲート電極3a、ゲート電極線3お
よび電荷保持容量用下部電極2を形成したのち、1層目
の第1のゲート絶縁膜16と1層目の第1の電荷保持容量
用絶縁膜16aとなる第1の絶縁膜を形成し、さらに2層
目の第2のゲート絶縁膜17および2層目の第2の電荷保
持容量用絶縁膜17aとなる第2の絶縁膜を形成する。さ
らに、ノンドープアモルファスシリコン層7、リンドー
プアモルファスシリコン層9を成膜し、アイランド18に
パターニングする。そののち、画素電極12を形成し、ソ
ース電極10aとソース電極線10およびドレイン電極11を
形成し、チャネル上の不要なリンドープアモルファスシ
リコン層9を除去し、保護膜13を形成してマトリックス
型表示装置が作製される。Next, the manufacturing process will be described. First, after the gate electrode 3a, the gate electrode line 3, and the lower electrode 2 for charge storage capacitor are formed on the transparent insulating substrate 1, the first gate insulating film 16 of the first layer and the first charge of the first layer are formed. A first insulating film serving as a storage capacitor insulating film 16a is formed, and a second insulating film 17a serving as a second-layer second gate insulating film 17 and a second-layer second charge holding capacitor insulating film 17a is formed. Form a film. Further, a non-doped amorphous silicon layer 7 and a phosphorus-doped amorphous silicon layer 9 are formed and patterned into islands 18. After that, a pixel electrode 12 is formed, a source electrode 10a, a source electrode line 10, and a drain electrode 11 are formed, an unnecessary phosphorus-doped amorphous silicon layer 9 on a channel is removed, and a protective film 13 is formed to form a matrix type. A display device is manufactured.
【0006】[0006]
【発明が解決しようとする課題】従来のマトリックス型
表示装置は、電荷保持容量および薄膜トランジスタの絶
縁膜の不良による短絡欠陥を低減すると共に、製造工程
の低減のために、ゲート絶縁膜と電荷保持容量用絶縁膜
を同一の絶縁膜で形成して兼用し、その絶縁膜は2層で
形成されている。しかし、このように絶縁膜をすべて兼
用にすると材料および膜厚をゲート絶縁膜および電荷保
持容量用絶縁膜の要求する仕様をすべて満足するように
最適化することは困難であり、短絡欠陥の低減対策には
不充分である。すなわち、ゲート絶縁膜としては、良好
な薄膜トランジスタの特性および短絡欠陥不良の低減が
えられること、電荷保持容量用絶縁膜としては、面積低
減のための高誘電率および短絡欠陥低減のための高耐圧
が要求されることの両方の要求をすべて満足する絶縁膜
を選択することは困難であるという問題がある。The conventional matrix type display device reduces a charge holding capacity and a short-circuit defect due to a defect of an insulating film of a thin film transistor, and reduces a gate insulating film and a charge holding capacity in order to reduce a manufacturing process. The same insulating film is used as the same insulating film, and the insulating film is formed of two layers. However, it is difficult to optimize the material and film thickness so as to satisfy all the specifications required for the gate insulating film and the insulating film for the charge storage capacitor if the insulating film is also used in this way, and it is possible to reduce short-circuit defects. The measures are not enough. That is, as the gate insulating film, good characteristics of the thin film transistor and reduction of short-circuit defect failure can be obtained. As the charge-holding capacitor insulating film, a high dielectric constant for reducing area and a high withstand voltage for reducing short-circuit defect can be obtained. There is a problem that it is difficult to select an insulating film that satisfies both of the requirements of the above.
【0007】本発明は、前記のような従来の問題を解決
するためになされたもので、工程の増加を抑えながら、
ゲート絶縁膜および電荷保持容量用絶縁膜を多層化し、
しかもそれぞれの絶縁膜に最適化が可能な、高歩留で表
示特性が高品質のマトリックス型表示装置を実現するこ
とを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems.
The gate insulating film and conductive load holding capacitor insulating film multilayered,
Moreover, it is an object of the present invention to realize a matrix type display device which can be optimized for each insulating film and has high yield and high display characteristics.
【0008】[0008]
【課題を解決するための手段】本発明に係るマトリック
ス型表示装置は、ゲート絶縁膜と電荷保持容量用絶縁膜
がそれぞれ2層で形成され、2層目の第2の電荷保持容
量用絶縁膜と1層目の第1のゲート絶縁膜とが兼用して
形成され、1層目の第1の電荷保持容量用絶縁膜と2層
目の第2のゲート絶縁膜は専用絶縁膜として形成されて
いる。According to the present invention, there is provided a matrix type display device, wherein a gate insulating film and a charge-holding capacitor insulating film are formed in two layers, respectively, and a second-layer second charge-holding capacitor insulating film is provided. And the first gate insulating film of the first layer are also used, and the first insulating film for the charge storage capacitor of the first layer and the second gate insulating film of the second layer are formed as dedicated insulating films. ing.
【0009】[0009]
【0010】[0010]
【0011】[0011]
【作用】前記のように構成されるマトリックス型表示装
置は、ゲート絶縁膜および電荷保持容量用絶縁膜がそれ
ぞれ同一膜で形成された兼用絶縁膜と各々の絶縁膜に適
した専用絶縁膜とで形成されているため、絶縁膜の組合
せが自由であり、ゲート絶縁膜として最適な多層の絶縁
膜および電荷保持容量用絶縁膜として最適な多層の絶縁
膜とすることができる。しかも、一部絶縁膜は両者で同
一材料、同一厚さに形成されて兼用しているため、工程
の増加は最小限に抑えることができる。したがって、電
荷保持容量用絶縁膜およびゲート絶縁膜の特性を満足
し、かつ短絡欠陥低減に必要な多層の絶縁膜を工程の増
加を抑えて形成でき、低コストで、高歩留かつ高品質の
マトリックス型表示装置がえられる。The matrix-type display device constructed as described above has a dual-purpose insulating film in which the gate insulating film and the insulating film for the charge storage capacitor are formed of the same film, respectively, and a dedicated insulating film suitable for each insulating film. Since it is formed, the combination of insulating films is free, and a multilayer insulating film optimal as a gate insulating film and a multilayer insulating film optimal as an insulating film for a charge storage capacitor can be obtained. In addition, since the part of the insulating film is formed of the same material and the same thickness and is also used, the increase in the number of steps can be minimized. Therefore, the characteristics of the charge storage capacitor insulating film and the gate insulating film can be satisfied, and a multilayer insulating film required for reducing short-circuit defects can be formed by suppressing an increase in the number of steps. A matrix display device is obtained.
【0012】[0012]
【実施例】つぎに、本発明の一実施例を図1および図2
を参照しながら説明する。1 and 2 show an embodiment of the present invention.
This will be described with reference to FIG.
【0013】本発明のマトリックス型表示装置の薄膜ト
ランジスタ部は、透明絶縁性基板1上にゲート電極3a
およびゲート電極線3が形成され、その上に第1のゲー
ト絶縁膜5aとしての兼用絶縁膜5、第2のゲート絶縁
膜としてのゲート絶縁用専用絶縁膜6、半導体層7、9
が順次形成され、ソース電極10a、ソース電極線10およ
びドレイン電極11が形成されている。また電荷保持容量
部は薄膜トランジスタ部とは別の場所で、透明絶縁性基
板1上に電荷保持容量用下部電極2が形成され、その上
に第1の電荷保持容量用絶縁膜として、電荷保持容量用
専用絶縁膜4、第2の電荷保持容量用絶縁膜5bとして
の兼用絶縁膜5、画素電極12が順次形成され、兼用絶
縁膜5は薄膜トランジスタ部のゲート絶縁膜と同時に形
成され、薄膜トランジスタ部では第1の絶縁膜として、
電荷保持容量部では第2の電荷保持容量用絶縁膜として
用いられる。The thin-film transistor portion of the matrix type display device of the present invention comprises a gate electrode 3a on a transparent insulating substrate 1.
And a gate electrode line 3 are formed thereon. The dual-purpose insulating film 5 as a first gate insulating film 5a, the gate-insulating exclusive insulating film 6 as a second gate insulating film, and the semiconductor layers 7, 9
Are sequentially formed, and a source electrode 10a, a source electrode line 10, and a drain electrode 11 are formed. In the charge storage capacitor portion, a lower electrode 2 for a charge storage capacitor is formed on a transparent insulating substrate 1 at a place different from the thin film transistor portion, and a first insulating film for the charge storage capacitor is formed thereon. Dedicated insulating film 4, a dual-purpose insulating film 5 as a second charge storage capacitor insulating film 5b, and a pixel electrode 12 are sequentially formed. The dual-purpose insulating film 5 is formed simultaneously with the gate insulating film of the thin film transistor portion. As the first insulating film,
In the charge storage capacitor portion, it is used as a second charge storage capacitor insulating film.
【0014】前記絶縁膜としては、Si、Al、Ta、
Ti、Zrなどの酸化物(たとえばSiO2、Ta2O5
など)やチッ化物(たとえばSi3N4など)、あるいは
それら金属の合金の酸化物(たとえばTaMo合金の酸
化物など)または3元系酸化物(たとえばBaTiO3
、LiTaO3 など)などからつくられたものがあげ
られる。As the insulating film, Si, Al, Ta,
Oxides such as Ti and Zr (eg, SiO 2 , Ta 2 O 5
), A nitride (eg, Si 3 N 4 ), an oxide of an alloy of these metals (eg, an oxide of a TaMo alloy), or a ternary oxide (eg, BaTiO 3)
, LiTaO 3, etc.).
【0015】本発明では、マトリックス型表示装置の薄
膜トランジスタ部と電荷保持容量部にそれぞれ複数層で
形成される絶縁膜の一部は共通に形成され、他の膜にそ
れぞれの特性を満たすように専用膜が使用されることに
より、高特性で製造工数の少ないマトリックス型表示装
置をうるもので、他の電極や透明絶縁性基板などは従来
用いられているものを同様に使用できる。また、絶縁膜
の形成法も従来から使用されているプラズマCVD法、
スパッタ法、EB蒸着法などにより形成できる。According to the present invention, a part of the insulating film formed of a plurality of layers in the thin film transistor portion and the charge holding capacitor portion of the matrix type display device is formed in common, and the other films are dedicated to satisfy the respective characteristics. By using the film, a matrix-type display device having high characteristics and a small number of manufacturing steps can be obtained, and other electrodes, transparent insulating substrates, and the like that are conventionally used can be similarly used. In addition, a plasma CVD method, which has been conventionally used for forming an insulating film,
It can be formed by a sputtering method, an EB evaporation method, or the like.
【0016】前述の説明では薄膜トランジスタ部と電荷
保持容量部の絶縁膜をそれぞれ2層の例で説明したが、
一方の特性を満たす絶縁膜を兼用絶縁膜として1層で使
用し、他方の絶縁膜を兼用絶縁膜と専用絶縁膜を用いた
複数層としてもよく、また3層以上に形成することもで
きる。このばあいも、兼用絶縁膜と専用絶縁膜を使用す
ることにより、本発明の特徴があらわれる。In the above description, the insulating film of the thin film transistor portion and the insulating film of the charge storage capacitor portion are each described as having two layers.
One insulating film satisfying one property may be used as a single-layer insulating film, and the other insulating film may be formed as a plurality of layers using a dual-purpose insulating film and a dedicated insulating film, or may be formed as three or more layers. Also in this case, the features of the present invention can be obtained by using the dual-purpose insulating film and the dedicated insulating film.
【0017】また、前記複数のゲート絶縁膜と前記複数
の電荷保持容量用絶縁膜の専用絶縁膜のすべてが異なる
材料で形成されれば、耐薬品、エッチングガスに対する
選択性の点から好ましい。Further, it is preferable that all of the plurality of gate insulating films and the plurality of dedicated insulating films of the charge storage capacitor insulating films are formed of different materials from the viewpoint of chemical resistance and selectivity to an etching gas.
【0018】[実施例1]つぎに、本実施例のマトリッ
クス型表示装置の具体的な製法について説明する。[Embodiment 1] Next, a specific manufacturing method of the matrix type display device of this embodiment will be described.
【0019】まず、透明絶縁性基板1上にCrなどをス
パッタ法などにより成膜する。つぎに、フォトリソグラ
フィによりゲート電極3aとそれらを連結するゲート電
極線3および電荷保持容量用の下部電極2のパターンを
成形する。つぎに電荷保持容量の専用絶縁膜4としてT
a2O5などを形成し、ゲート電極上をフォトリソグラフ
ィおよびエッチングにより除去する。さらに、ゲート絶
縁膜5aと電荷保持容量用絶縁膜5bの兼用絶縁膜5と
なるSi3N4などの絶縁膜をプラズマCVD法などを用
いて成膜する。つぎに、ITOなどの透明電極材料を成
膜し、電荷保持容量用下部電極2と一部を重畳させて画
素電極12を形成する。この時点で、電荷保持容量が専用
絶縁膜4と兼用絶縁膜5の2層のそれぞれ第1および第
2の絶縁膜で形成される。さらに、専用のゲート絶縁膜
となる第2のゲート絶縁膜6をSiO2などで形成し、
連続的にノンドープアモルファスシリコン層7およびチ
ャネル保護膜8を成膜する。この時点で、兼用絶縁膜5
とゲート絶縁専用絶縁膜6からなる第1および第2のゲ
ート絶縁膜が形成される。つぎに、チャネル保護膜をパ
ターニングし、リンドープアモルファスシリコン層9を
成膜する。さらに、画素電極12とドレイン電極11を接続
するための開口14部をパターニングで形成し、ソース電
極10aとそれらを連続するソース電極線10およびドレイ
ン電極11となるCrおよびAlを連続的に成膜し、パタ
ーニングする。つぎに、チャネル上および画素電極12上
のアモルファスシリコン層をエッチングして、保護膜13
をその上に形成して、薄膜トランジスタ(TFT)基板
が完成する。First, a film of Cr or the like is formed on the transparent insulating substrate 1 by a sputtering method or the like. Next, the patterns of the gate electrodes 3a, the gate electrode lines 3 connecting them, and the lower electrodes 2 for charge storage capacitors are formed by photolithography. Next, as a dedicated insulating film 4 for the charge storage capacitor, T
a 2 O 5 or the like is formed, and the gate electrode is removed by photolithography and etching. Further, an insulating film such as Si 3 N 4 serving as the insulating film 5 serving as the gate insulating film 5a and the charge storage capacitor insulating film 5b is formed by a plasma CVD method or the like. Next, a transparent electrode material such as ITO is formed into a film, and the pixel electrode 12 is formed by partially overlapping the lower electrode 2 for the charge storage capacitor. At this point, the charge storage capacitor is formed by the first and second insulating films of the two layers of the dedicated insulating film 4 and the dual-purpose insulating film 5, respectively. Further, a second gate insulating film 6 serving as a dedicated gate insulating film is formed of SiO 2 or the like,
A non-doped amorphous silicon layer 7 and a channel protection film 8 are successively formed. At this time, the dual-purpose insulating film 5
And the first and second gate insulating films formed of the gate insulating insulating film 6. Next, the channel protective film is patterned to form a phosphorus-doped amorphous silicon layer 9. Further, an opening 14 for connecting the pixel electrode 12 and the drain electrode 11 is formed by patterning, and a source electrode 10a and Cr and Al which become the source electrode line 10 and the drain electrode 11 continuous with them are continuously formed. And patterning. Next, the amorphous silicon layer on the channel and the pixel electrode 12 is etched to form the protective film 13.
Is formed thereon to complete a thin film transistor (TFT) substrate.
【0020】本実施例では、電荷保持容量用絶縁膜は2
層の絶縁膜で形成され、第1の絶縁膜は専用絶縁膜から
なり、第2の絶縁膜は第1のゲート絶縁膜と同一の材料
で形成される2層構造となる。また、ゲート絶縁膜は、
下層部の第1のゲート絶縁膜は電荷保持容量の絶縁膜と
の兼用絶縁膜であり、かつアモルファスシリコン7と界
面を形成する上層部の第2の絶縁膜との2層絶縁膜にな
る。したがって、成膜工程を一工程増加するのみで、ゲ
ート絶縁膜および電荷保持容量用の絶縁膜をそれぞれ異
なる膜構成で2層化することができ、それぞれの絶縁膜
に最適な構成の絶縁膜の2層化が可能になり、2層化に
よる歩留向上と絶縁膜の最適化による表示特性の向上を
達成できる。In the present embodiment, the insulating film for the charge storage capacitor
The first insulating film is formed of a dedicated insulating film, and the second insulating film has a two-layer structure formed of the same material as the first gate insulating film. In addition, Gate insulating film,
The first gate insulating film of the lower layer portion is a two-layer insulating film with the second insulating film of the upper layer portion forming the combined insulating a film, and the amorphous silicon 7 and the interface between the insulating film of the charge storage capacitor. Therefore, the gate insulating film and the insulating film for the charge storage capacitor can be formed into two layers with different film configurations only by increasing the film forming process by one step. A two-layer structure can be achieved, and the yield can be improved by the two-layer structure and the display characteristics can be improved by optimizing the insulating film.
【0021】また、この例では、第1のゲート絶縁膜と
第2の電荷保持容量用絶縁膜を同一材料で兼用絶縁膜と
して形成しているため、ゲート絶縁用の専用絶縁膜は電
荷保持容量部では画素電極の上に形成することができ、
とくにパターニングする必要なく形成できるので、製造
工程の増加が最小限に抑えられる。In this example, the first gate insulating film and the second charge holding capacitor insulating film are formed of the same material as a dual purpose insulating film. In the part, it can be formed on the pixel electrode,
Since it can be formed without the need for patterning ,
Process increase is minimized .
【0022】[0022]
【0023】[0023]
【0024】[0024]
【発明の効果】以上のように、本発明によれば、ゲート
絶縁膜と電荷保持容量用絶縁膜がそれぞれ2層で形成さ
れ、2層目の第2の電荷保持容量用絶縁膜と1層目の第
1のゲート絶縁膜とが兼用して形成され、1層目の第1
の電荷保持容量用絶縁膜と2層目の第2のゲート絶縁膜
は専用絶縁膜として形成されているので、少なくとも一
方の専用絶縁膜はパターニングする必要なく形成でき、
製造工程の増加を最小限に抑えながら、多層化により短
絡欠陥を低減でき、歩留が向上する。また、ゲート絶縁
膜と電荷保持容量用絶縁膜を異なる膜構成にすることが
可能となるので、それぞれに最適化が可能になり、表示
特性が向上する。As described above, according to the present invention, the gate insulating film and the charge-holding capacitor insulating film are each formed of two layers, and the second-layer second charge-holding capacitor insulating film and one layer are formed. The first gate insulating film of the first layer is also formed, and the first gate insulating film of the first layer is formed.
Since the second gate insulating film of the insulating film and the second layer for charge storage capacitor is formed as a dedicated insulating film, one dedicated insulating film even without least may be formed without patterning,
While minimizing the increase in the number of manufacturing steps, short circuit defects can be reduced by multilayering, and the yield is improved. In addition, since the gate insulating film and the charge storage capacitor insulating film can have different film configurations, each can be optimized and display characteristics can be improved.
【図1】 本発明の一実施例であるマトリックス型表示
装置の画素部分の構成断面図(図2のA−A断面図)を
示す。FIG. 1 is a cross-sectional view (a cross-sectional view taken along line AA in FIG. 2) of a pixel portion of a matrix display device according to an embodiment of the present invention.
【図2】 本発明の一実施例によるマトリックス型表示
装置の画素部分の平面図を示す。FIG. 2 is a plan view of a pixel portion of a matrix type display device according to an embodiment of the present invention.
【図3】 従来のマトリックス型表示装置の画素部分の
構成断面図(図4のC−C断面図)を示す。 FIG. 3 shows a pixel portion of a conventional matrix type display device.
FIG. 5 shows a configuration sectional view (a sectional view taken along line CC of FIG. 4).
【図4】 従来のマトリックス型表示装置の画素部分の
平面図を示す。 FIG. 4 shows a pixel portion of a conventional matrix type display device.
FIG.
1 透明絶縁性基板、 2 電荷保持容量用下部電極、
3 ゲート電極線、3a ゲート電極、 4 電荷保
持容量用専用絶縁膜、 5 兼用絶縁膜、6 ゲート絶
縁用専用絶縁膜、 10 ソース電極線、 10a ソース
電極、 11ドレイン電極、 12 画素電極。1 transparent insulating substrate, 2 lower electrode for charge storage capacitor,
3 gate electrode line, 3a gate electrode, 4 dedicated insulating film for charge storage capacitor, 5 dual purpose insulating film, 6 dedicated insulating film for gate insulation, 10 source electrode line, 10a source electrode, 11 drain electrode, 12 pixel electrode.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−97385(JP,A) 特開 平4−128823(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-60-97385 (JP, A) JP-A-4-128823 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368
Claims (1)
1および第2のゲート絶縁膜が順次堆積形成されたゲー
ト絶縁膜、半導体層およびソース電極とドレイン電極が
形成されてなる薄膜トランジスタと、前記透明絶縁性基
板上に電荷保持容量用電極、第1および第2の電荷保持
容量用絶縁膜が順次堆積形成された電荷保持容量用絶縁
膜および前記ドレイン電極に接続された透明電極からな
る画素電極が形成されてなる電荷保持部とがマトリック
ス状に並設され、第2の電荷保持容量用絶縁膜と第1の
ゲート絶縁膜とが兼用して形成され、第1の電荷保持容
量用絶縁膜と第2のゲート絶縁膜は専用絶縁膜として形
成されてなることを特徴とするマトリックス型表示装
置。 1. A thin film transistor comprising: a gate insulating film in which a gate electrode, a first and a second gate insulating film are sequentially formed on a transparent insulating substrate; a semiconductor layer; and a source electrode and a drain electrode. A charge storage capacitor electrode, a charge storage capacitor insulating film in which first and second charge storage capacitor insulating films are sequentially formed on the transparent insulating substrate, and a transparent electrode connected to the drain electrode. A charge holding portion having a pixel electrode formed thereon is arranged in a matrix, and a second charge holding capacitor insulating film and a first gate insulating film are also formed to serve as the first charge holding capacitor. A matrix display device, wherein the insulating film and the second gate insulating film are formed as dedicated insulating films .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11472192A JP3031056B2 (en) | 1992-05-07 | 1992-05-07 | Matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11472192A JP3031056B2 (en) | 1992-05-07 | 1992-05-07 | Matrix display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05313188A JPH05313188A (en) | 1993-11-26 |
| JP3031056B2 true JP3031056B2 (en) | 2000-04-10 |
Family
ID=14644961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11472192A Expired - Lifetime JP3031056B2 (en) | 1992-05-07 | 1992-05-07 | Matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031056B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433367C (en) * | 2005-09-23 | 2008-11-12 | 北京京东方光电科技有限公司 | A Thin Film Transistor Device with Reduced Transition Voltage |
-
1992
- 1992-05-07 JP JP11472192A patent/JP3031056B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05313188A (en) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098345B2 (en) | Thin film transistor matrix device and method of manufacturing the same | |
| JP3658849B2 (en) | Liquid crystal display element and manufacturing method thereof | |
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| JP3226836B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100264391B1 (en) | LCD Display Device and Manufacturing Method Thereof | |
| JPH10319431A (en) | Thin film transistor array substrate | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| JPH06281956A (en) | Active matrix wiring board | |
| JPH1048664A (en) | Liquid crystal display device and its production | |
| JPH04313729A (en) | Liquid crystal display device | |
| JP3286930B2 (en) | Thin film transistor matrix substrate | |
| JPH06160902A (en) | Liquid crystal display | |
| JP3031056B2 (en) | Matrix display device | |
| JPH0818058A (en) | Film transistor array and liquid crystal display | |
| JP3139764B2 (en) | Wiring material and liquid crystal display | |
| JPH0587029B2 (en) | ||
| JPH08179362A (en) | Thin film transistor array substrate | |
| JPH02170135A (en) | Thin-film field effect type transistor element array | |
| JPH01274116A (en) | Liquid crystal display panel | |
| JP3076483B2 (en) | Method for manufacturing metal wiring board and method for manufacturing thin film diode array | |
| JPH03114028A (en) | Thin film transistor matrix and its production | |
| JPH07270824A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2628072B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3169322B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP3083965B2 (en) | Active matrix substrate |