Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3041066B2 - 絶縁膜形成方法 - Google Patents
[go: Go Back, main page]

JP3041066B2 - 絶縁膜形成方法 - Google Patents

絶縁膜形成方法

Info

Publication number
JP3041066B2
JP3041066B2 JP3050940A JP5094091A JP3041066B2 JP 3041066 B2 JP3041066 B2 JP 3041066B2 JP 3050940 A JP3050940 A JP 3050940A JP 5094091 A JP5094091 A JP 5094091A JP 3041066 B2 JP3041066 B2 JP 3041066B2
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon
gas
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3050940A
Other languages
English (en)
Other versions
JPH05198574A (ja
Inventor
安田  真
永 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12872823&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3041066(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3050940A priority Critical patent/JP3041066B2/ja
Publication of JPH05198574A publication Critical patent/JPH05198574A/ja
Application granted granted Critical
Publication of JP3041066B2 publication Critical patent/JP3041066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は絶縁膜形成方法、特に
膜厚が薄くかつ特性の優れた絶縁膜の形成方法に関す
る。
【0002】
【従来の技術】最先端技術により形成される超LSI、
特にダイナミック・ランダム・アクセス・メモリ(DR
AM)では、微細化に伴い膜厚が極めて薄い酸化膜がメ
モリキャパシタ絶縁膜やゲート絶縁膜に用いられてい
る。また、不揮発性メモリ、例えば薄いSiO2膜のフ
ァウラ・ノールトハイム(Fowler Nordhe
im)トンネル電流を利用したE2PROMにおいて
も、薄いSiO2膜が用いられ、特性の向上を図ってい
る。
【0003】しかし、これらのSiO2膜は、MV/c
mオーダの高電界が印加される場合があり、高電界スト
レスやホットエレクトロン等によるデバイスの劣化が問
題となる。
【0004】そこで、SiO2膜の膜質向上の試みがな
されている(例えば、文献:「次世代超LSIプロセス
技術−応用編−,広瀬 全孝編著,リアライズ社,P.
75(1988)」参照)。この文献に開示されている
方法では、SiO2膜をNH3ガス中で高温加熱すること
により、その表面を窒化物に変換し、Si酸化膜に比べ
て緻密な構造の熱窒化酸化膜(SiOXY)(但し、
X,Yは0より大きい数)を形成する。
【0005】この熱窒化酸化膜の形成方法を、ゲート絶
縁膜形成に適用すると、ストレス耐性の向上が図れる。
また、膜中への不純物拡散が抑制されて膜質の改善が図
れるとともに、熱窒化酸化膜は誘電率がSi酸化膜に比
べて大きいのでこの熱窒化酸化膜の超LSI等のデバイ
スへの応用が期待されている。
【0006】
【発明が解決しようとする課題】しかしながら、Si基
板上に形成したSiO2 膜をNH3 ガス中で高温加熱す
ることにより窒化を行うと、窒素(N)とともに多量の
水素(H)がSiO2 膜中に侵入し、そのため、反応副
生成物として、−NHX 基、−OH基、−H基等の化学
種をSiO2 膜中に生成する。その結果、この熱窒化酸
化膜を用いてMOS型電界効果トランジスタ(MOSF
ET)を構成すると、反応副生成物として生成した−N
X 基、−OH基、−H基等が電子トラップの核となっ
て、トランジスタの閾値電圧の変動や耐圧の劣化の原因
となっている。
【0007】この発明は、上述した従来の問題点に鑑み
なされたもので、従来に比して膜質が優れ、破壊耐性の
高い絶縁膜形成方法を提供することにある。
【0008】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、シリコンの下地上に絶縁膜を形
成する方法において、シリコンの下地上に形成されたシ
リコン酸化膜を窒素含有の酸化性ガス雰囲気中で加熱処
理してシリコン酸窒化膜に置換し該シリコン酸窒化膜を
当該絶縁膜とし、前述の置換は、前記シリコン酸化膜の
膜厚が前記シリコン酸窒化膜の膜厚に対し0.9以下の
膜厚となるように行うことを特徴とする。
【0009】この発明の実施に当り、好ましくは、前述
の窒素を含む酸化性ガスを一酸化窒素(NO)ガス、一
酸化二窒素(N2O)ガス、二酸化窒素(NO2)ガスを
含む群のうちから選ばれた一種のガスまたは2種以上の
混合ガスとするのが良い。
【0010】また、この発明の実施に当り、好ましく
は、前述の加熱処理を1000〜1200℃の範囲内の
温度で行うのが良い。
【0011】なお、ここでシリコンの下地とは、シリコ
ン基板はもとより、その他に、このシリコン基板にエピ
タキシャル層を形成したもの、その他、これらに限らず
基板やエピタキシャル層に素子が作り込まれている中間
体等、絶縁膜が形成されるべき広く下地を意味してい
る。
【0012】また、シリコンの下地上に形成されるシリ
コン酸化膜の形成方法は、特に限定されない。例えば、
シリコンの下地を反応炉内において酸化性ガス雰囲気中
で酸化させシリコンの下地表面にシリコン酸化膜を形成
する方法、シリコンの下地上に公知の成膜方法例えばC
VD法、スパッタ法によりシリコン酸化膜を形成する方
法、シリコンの下地を多結晶シリコンとしこれを熱酸化
させる方法等種々の方法を用いることが出来る。しか
し、窒素を含む酸化性ガスによる酸窒化処理との連続性
を考えた場合、シリコンの下地を反応炉内において酸化
性ガス雰囲気中で酸化させシリコンの下地表面にシリコ
ン酸化膜を形成する方法が好適である。
【0013】
【作用】上述したこの発明の絶縁膜形成方法によれば、
Siの下地上に形成されているシリコン酸化膜を、窒素
含有の酸化性ガス雰囲気中で高温加熱することによりシ
リコン酸窒化膜に置換しこのシリコン酸窒化膜を絶縁膜
とする。このシリコン酸窒化膜は、シリコンの酸化膜に
比べて構造が緻密なため電子トラップの発生数が少な
く、かつ破壊耐性の高い良質の絶縁膜となる。その結
果、電子デバイスの電気特性が向上し、寿命が長く、信
頼性の向上の図れる高品質の絶縁膜となる。
【0014】
【実施例】以下、図面を参照し、この出願の発明の実施
例につき説明する。
【0015】なお、図面はこの発明が理解できる程度
に、各構成成分の寸法、形状および配設位置を概略的に
示しているにすぎない。また、以下の説明では、特定の
材料および特性の数値的条件を挙げて説明するが、これ
ら材料および条件は単なる好適例にすぎず、従ってこれ
らに何ら限定されるものではない。
【0016】図1の(A)および(B)は、この発明の
絶縁膜形成方法の一実施例の説明に供する工程図で、各
図は要部断面図で示してある。 1.絶縁膜の形成 1−1.シリコン酸化膜の形成 先ず、反応炉(図示せず)内にシリコンの下地としてP
型(100)Si基板10を設置する。所要に応じて基
板表面の清浄化、所要に応じ反応炉内の清浄化を行う。
次に、基板10の表面にシリコン酸化膜12を成膜す
る。この実施例では、シリコン酸化膜の形成は、窒素非
含有の酸化性ガス雰囲気中で基板10を加熱することに
より行う。窒素非含有の酸化性ガスとして、ここでは酸
素(O2)ガスを用いる。シリコン酸化膜形成の際は、
酸化膜形成時の反応副生成物を反応炉外に排気するた
め、反応炉内を例えば100〜10-2Torrの低真空
の減圧状態に維持しても良いが、この実施例では反応炉
内の圧力を大気圧とした。また、基板10に対する加熱
温度を1000℃以上の温度とするのが良い。この基板
の加熱は、好ましくは、赤外線ランプ、アークランプ、
レーザビーム或いはヒータ等の加熱手段を用いて行う。
この実施例では、赤外線ランプを用い、基板10の表面
温度を、例えば、オプティカルパイロメータで判定しな
がら、例えば、50℃/秒〜200℃/秒の間の適当な
割合で、好ましくは、昇温温度約100℃/秒で、約1
100℃まで上昇させ、この1100℃の温度に一定の
時間期間保持して、膜厚7nmのSiO2膜12を成膜
する(図1の(A))。なお、このSi酸化膜の膜厚制
御は、例えば、酸化温度、酸化時間、酸化ガスの流量お
よび酸化ガスの反応炉内での圧力を調整することによっ
て、行える。
【0017】1−2.シリコン酸窒化膜への置換 次に、反応炉内へ供給するガスを窒素含有の酸化性ガス
に切り換えて、シリコン酸化膜12をシリコン酸窒化膜
に変える。この実施例では窒素含有の酸化性ガスとし
て、N2 Oガスを用い、このN2 Oガスを反応炉内に導
入する。この場合、反応炉内の圧力を100〜10-2
orrの低真空の減圧状態としても良いが、この実施例
では約1気圧とする。そして、このN2 Oガス雰囲気中
で、基板温度を、例えば50℃/秒〜200℃/秒の間
の適当な割合で、1000℃〜1200℃の温度範囲内
の適当な温度にまで上昇させ、この温度に一定期間保持
して、SiO2 膜12の酸窒化を行って、シリコン酸窒
化膜14を得る(図1の(B))。この試料について
は、膜厚7nmのシリコン酸化膜12をシリコン酸窒化
膜に置換すると共にシリコン酸化膜12下のシリコン基
板10をも酸窒化し膜厚10nmの酸窒化膜14を得
る。この場合の加熱手段は、シリコン酸化膜の成膜の時
に用いたと同様な加熱手段を用いれば良い。なお、この
SiO2 膜を置換して得たシリコン酸窒化膜の膜厚は、
温度、時間およびN2 Oガスの流量を調整することによ
って適当に制御できる。なお、加熱温度を1000℃よ
り低くすると窒化反応、酸化反応共に抑制され特にシリ
コン下地との界面近傍の膜質が劣化してしまい、また、
1200℃より高くなると基板がダメージを受けるの
で、酸窒化のための加熱温度は1000℃〜1200℃
の範囲内とした。
【0018】また、シリコン基板10上に形成するシリ
コン酸化膜12の膜厚を8nmとしたこと以外は上述の
手順と同様な手順でシリコン酸窒化膜14(膜厚10n
m)を得た試料、さらにシリコン酸化膜12の膜厚を9
nmとしたこと以外は上述の手順と同様な手順でシリコ
ン酸窒化膜14(膜厚10nm)を得た試料をそれぞれ
作製する。
【0019】2.絶縁膜の特性試験 次に、リソグラフィおよびエッチング技術を用いて、上
述の各試料(酸窒化前のシリコン酸化膜の膜厚が7,
8,9nmの各試料)のシリコン酸窒化膜14上に、4
×1020cm-3(マイナス3乗)の濃度にリンドープし
た多結晶Siのゲート電極16を形成して、図2に要部
断面図で示す構造のMOSキャパシタを作製した。
【0020】このキャパシタのゲート電極から一定電流
密度で電子をシリコン酸窒化膜14に注入し、注入前後
での基板10とゲート電極16との間の電位差(Vgs
及びフラットバンド電圧(VFB)の変動量を室温でそれ
ぞれ測定した。
【0021】定電流電子注入は、基板10を接地し、ゲ
ート電極16と接地との間に定電流源を直列に接続して
行った。
【0022】図3は面積0.020mm2のキャパシタ
に総電荷量3C/cm2の電子を注入した前後での基板
10とゲート電極16との間の電位差Vgsの負の変動量
−ΔVgs(単位V)の測定結果を示した図である。縦軸
は電位差Vgsの負の変動量であり、横軸はシリコン酸化
膜12を酸窒化し形成したシリコン酸窒化膜14の膜厚
Y(図1(B)参照)から酸窒化前のシリコン酸化膜1
2の膜厚X(図1(A)参照)を引いて定義される値Z
(Z=Y−X)である。
【0023】図3中の○印は実施例の各試料すなわちZ
=3nm,2nm,1nmの各試料の測定データであ
る。また、●印は比較例の試料の測定データである。こ
の比較例の試料とは、膜厚が9nmのSiO2膜をNH3
ガス中で基板表面温度を1100℃まで加熱し、熱窒化
酸化膜の膜厚が10nmに成膜するまでの時間期間の間
1100℃で加熱処理して形成した試料のことである。
比較例の試料の熱酸化窒化膜の形成は、先ず実施例と同
様にシリコン基板を酸化しシリコン酸化膜を得、次いで
反応炉内から酸素ガスをパージした後反応炉内にNH3
ガスを導入し反応炉内を300〜400Torrに維持
した状態でシリコン基板表面が1100℃になるように
基板を加熱することで行っている。
【0024】電位差(Vgs)の負の変動量(−ΔVgs
は酸窒化膜中の電子トラップの発生量に関係する。この
−ΔVgsの値が大きい程電子トラップの発生量が多くな
り、膜の特性変動が大きく、膜質が良くないことが知ら
れている。
【0025】この点を考慮して図3を見てみると、シリ
コン酸化膜をN2Oガス雰囲気中で加熱処理して形成し
たシリコン酸窒化膜は、少なくともZ=1nm以上、す
なわちシリコン酸化膜12の膜厚Xがシリコン酸窒化膜
14の膜厚Yに対して0.9以下(X/Y≦0.9)の
範囲では、NH3ガス雰囲気中での従来の窒化より電位
差の負の変動量(−ΔVgs)の値が小さく膜質が優れて
いることが分る。
【0026】次に、フラットバンド電圧(VFB)の値を
MOSキャパシタ容量を高周波(1MHz)で測定する
ことによって決定した。
【0027】図4は、面積0.0264mm2のキャパ
シタに総電荷量2C/cm2の電子を注入した前後での
フラットバンド電圧(VFB)の負の変動量(−△VFB
(単位V)の測定結果を示す。図4の縦軸はMOSキャ
パシタのフラットバンド電圧の負の変動量(−△VFB
(単位はボルト(V))である。横軸は図3と同様Z
(Z=Y−X)である。また、○印及び●印は図3の場
合と同様であり○印が実施例データ、●印が比較例デー
タである。
【0028】フラットバンド電圧(VFB)の負の変動量
(−ΔVFB)は、シリコン酸窒化膜中の正電荷の発生量
に関係する。この−△VFBの値が大きいほど正電荷の発
生量が多くなり、絶縁破壊耐性が低下し、膜質が劣化す
ることが知られている。
【0029】この点を考慮し図4の測定結果を見てみる
と、シリコン酸化膜をN2 Oガス雰囲気中で加熱処理し
て形成したシリコン酸窒化膜は、少なくともZ=1nm
以上すなわち、シリコン酸化膜12の膜厚Xがシリコン
酸窒化膜14の膜厚Yに対して0.9以下(X/Y≦
0.9)の範囲では、NH3 ガス雰囲気中での従来の窒
化よりフラットバンド電圧の負の変動量(−ΔVFB)の
値が小さく絶縁耐性が優れていることが分る。
【0030】以上、−ΔVgs及び−ΔVFBの測定結果か
ら総合的に判断して、膜厚Xのシリコン酸化膜をN2
ガス雰囲気中で加熱処理して形成したシリコン酸窒化膜
は、シリコン酸化膜の膜厚Xがシリコン酸窒化膜の膜厚
Yに対して0.9以下(X/Y≦0.9)の範囲では、
NH3ガス雰囲気中での従来の窒化で得た熱窒化酸化膜
より膜質が優れることが分る。
【0031】3.変形例、変更例 この発明は上述した実施例にのみ限定されるものではな
いこと明らかである。
【0032】通常のSiO2膜は膜中にSi原子やO原
子の不対結合や弱い結合が多数存在するので電子注入の
ストレスによってこれらの結合が切断されること、或い
は電子注入により発生した正孔がトラップされることな
どにより絶縁膜破壊が発生する。しかし、このSiO2
膜を窒化することで、これら不安定な結合部分に窒素原
子が結合、または置換して不対結合や弱い結合の数が減
少する。これらは全てSiO2膜形成後に行われる化学
的な過程である。従って、図1の(A)のSi基板10
の導電型や面方位、図1の(A)のSiO2膜12形成
時の加熱温度や酸素分圧およびSiO2膜の膜厚にも関
係なく、この発明を適用できること明らかである。ま
た、SiO2膜12はCVD等の化学的堆積法によって
形成しても、多結晶Siを酸化して形成しても同様の改
善効果が得られる。
【0033】また、上述の実施例では、窒素含有の第2
酸化性ガスとしてN2Oガスの例を挙げて説明したが、
一酸化窒素(NO)ガスまたは二酸化窒素(NO2)ガ
スの単体ガス、もしくは、NOガス、N2Oガスおよび
NO2ガスの群から選ばれた二種類以上の混合ガスを用
いてもよい。また、上述した実施例では、シリコン酸窒
化膜の膜厚を10nm(100オングストローム)とし
たが、これと異なる膜厚、特にこれより薄い膜厚では実
施例と同程度の改善効果が得られる。 4.適用例 この発明は絶縁膜の破壊耐性を向上させているので絶縁
膜を有するあらゆる型の半導体素子に適用し、その破壊
寿命を延ばす効果がある。
【0034】図5および図6に、不揮発性MOSFET
メモリ素子にこの発明を適用した例をそれぞれ示す。図
5は、MNOS(Metal Nitride Oxi
deSemiconductor)型メモリ素子の要部
の断面構造を示す。このメモリ素子は、Si基板20に
ソース・ドレイン領域用の拡散層22を具え、この基板
20の上面に、この発明の絶縁膜形成方法に従って作成
したシリコン酸窒化膜24と、例えば、Si34または
Al23の絶縁膜26と、この絶縁膜26上にゲート電
極28を具えた構造となっている。シリコン酸窒化膜
(トンネル酸化膜)24と、絶縁膜26とで構成される
ゲート絶縁膜30の、両絶縁膜24と26との界面近傍
に存在する界面準位に、主として基板側から、ファウラ
・ノールドハイム・トンネル電流、または、直接トンネ
ル電流を流してキャリアを注入しトラップすることで記
憶動作を行う。
【0035】データ書き換えは絶縁膜(トンネル酸化
膜)24に高電界を印加して行うので、このメモリ素子
の信頼性はこの絶縁膜24の破壊耐性に大きく依存す
る。従来、この絶縁膜24にはSiO2膜を用いている
が、この絶縁膜24にこの発明により得られるシリコン
酸窒化膜を用いることで絶縁膜の破壊耐性が向上し、特
性変動、劣化を抑え、データ書き換え回数が多くデータ
保持特性に優れた長寿命のメモリ素子の実現が期待でき
る。
【0036】図6はFLOTOX(Floating
gate Tunnel Oxide)型メモリ素子を
示す。
【0037】このメモリ素子も、Si基板20にソース
・ドレイン領域用の拡散層22を具えている。そして、
この基板20の上面には、この発明の絶縁膜形成方法に
従って作成したシリコン酸窒化膜34と、浮遊ゲート3
6と、層間絶縁膜38と、ゲート電極40とを順次に具
えた構造となっている。
【0038】このメモリ素子は浮遊ゲート36の下の絶
縁膜であるシリコン酸窒化膜34(トンネル酸化膜)の
一部の膜厚が極めて薄くなっている。この薄膜部分を3
4aで示す。
【0039】このトンネル酸化膜の薄膜部分34aを通
してファウラ・ノールドハイム・トンネル電流を流し
て、キャリアを浮遊ゲート36へ注入して記憶動作を行
う。従来この絶縁膜34にはSiO2膜を用いている
が、この絶縁膜34にこの発明のシリコン酸窒化膜を用
いることで、絶縁膜の破壊耐性が向上し、特性変動、劣
化を抑え、データ書き換え回数が多く、データ保持特性
に優れた長寿命のメモリ素子の実現が期待できる。
【0040】
【発明の効果】上述した説明からも明らかなように、こ
の発明の絶縁膜形成方法によれば、シリコンの下地に形
成されたシリコン酸化膜を窒素含有の酸化性ガス雰囲気
中で加熱処理を行ってシリコン酸化膜の膜厚Xに対しX
/Y≦0.9を満足する膜厚Yのシリコン酸窒化膜に変
えこのシリコン酸窒化膜を当該絶縁膜とするので、従来
のNH3ガスを用いた窒化により形成した熱窒化酸化膜
に比べてフラットバンド電圧の負の変動−△VFBの値、
基板とゲート電極との間の電位差の負の変動−ΔVgs
値共に小さくなる。したがって、正電荷の発生量が少な
いので絶縁破壊耐性の高い高品質の絶縁膜が得られ、ま
た電子トラップの発生量が少いので特性変動の少い絶縁
膜が得られる。
【0041】したがって、この発明により形成した絶縁
膜を用いて電子デバイス例えば不揮発性MOSFETメ
モリ素子やMNOS型メモリ素子などを作成するとこれ
ら電子デバイスの寿命と信頼性を従来のものより向上さ
せることができる。
【図面の簡単な説明】
【図1】(A)および(B)は、この発明の絶縁膜形成
方法の一実施例の説明に供する工程図である。
【図2】この発明の絶縁膜形成方法の評価に用いたMO
Sキャパシタの説明に供する要部断面図である。
【図3】この発明の絶縁膜形成方法の一実施例の説明に
供する、シリコン酸窒化膜の膜厚と基板及びゲート電極
間電位差の負の変動量(−ΔVgs)との関係を示す特性
図である。
【図4】この発明の絶縁膜形成方法の一実施例の説明に
供する、シリコン酸窒化膜の膜厚とフラットバンド電圧
の負の変動量(−△VFB)との関係を示す特性図であ
る。
【図5】この発明の絶縁膜形成方法により形成したシリ
コン酸窒化膜を用いた、MNOS型メモリ素子の要部断
面図である。
【図6】この発明の絶縁膜形成方法により形成したシリ
コン酸窒化膜を用いた、FLOTOX型メモリ素子の要
部断面図である。
【符号の説明】
10、20:Si基板 12:シリコン酸化膜 14、24、34:シリコン酸窒化膜 16、28、40:ゲート電極 22:拡散層 26:絶縁膜 34a:シリコン酸窒化膜の薄膜部分 36:浮遊ゲート 38:層間絶縁膜
フロントページの続き (56)参考文献 特開 平2−18934(JP,A) 特開 平2−246334(JP,A) 特開 平4−196587(JP,A) 特開 昭61−128535(JP,A) 特開 昭60−229372(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/318

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコンの下地上に絶縁膜を形成する方
    法において、 シリコンの下地上に形成されたシリコン酸化膜を窒素含
    有の酸化性ガス雰囲気中で加熱処理してシリコン酸窒化
    膜に置換し該シリコン酸窒化膜を当該絶縁膜とし、 前記置換は、前記シリコン酸化膜の膜厚が前記シリコン
    酸窒化膜の膜厚に対し0.9以下の膜厚となるように行
    うことを特徴とする絶縁膜形成方法。
  2. 【請求項2】 請求項1に記載の絶縁膜形成方法におい
    て、 前記窒素含有の酸化性ガスを一酸化窒素(NO)ガス、
    一酸化二窒素(N2O)ガスおよび二酸化窒素(NO2
    ガス群のうちから選ばれた1種のガスまたは2種以上の
    混合ガスとすることを特徴とする絶縁膜形成方法。
JP3050940A 1991-03-15 1991-03-15 絶縁膜形成方法 Expired - Fee Related JP3041066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3050940A JP3041066B2 (ja) 1991-03-15 1991-03-15 絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3050940A JP3041066B2 (ja) 1991-03-15 1991-03-15 絶縁膜形成方法

Publications (2)

Publication Number Publication Date
JPH05198574A JPH05198574A (ja) 1993-08-06
JP3041066B2 true JP3041066B2 (ja) 2000-05-15

Family

ID=12872823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3050940A Expired - Fee Related JP3041066B2 (ja) 1991-03-15 1991-03-15 絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JP3041066B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970009863B1 (ko) * 1994-01-22 1997-06-18 금성일렉트론 주식회사 반도체 소자의 실리콘절연막형성방법
US6362114B1 (en) 1996-11-12 2002-03-26 Micron Technology, Inc. Semiconductor processing methods of forming an oxynitride film on a silicon substrate
KR100230429B1 (ko) * 1997-06-27 1999-11-15 윤종용 반도체장치의 실리콘 옥시나이트라이드막 형성방법
US6147011A (en) * 1998-02-28 2000-11-14 Micron Technology, Inc. Methods of forming dielectric layers and methods of forming capacitors

Also Published As

Publication number Publication date
JPH05198574A (ja) 1993-08-06

Similar Documents

Publication Publication Date Title
US6294819B1 (en) CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
US6559007B1 (en) Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6846753B2 (en) Flash memory device and a fabrication process thereof, method of forming a dielectric film
JP3976282B2 (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
EP0690487A1 (en) Methods for forming oxide films
Hori et al. Excellent charge-trapping properties of ultrathin reoxidized nitrided oxides prepared by rapid thermal processing
Bu et al. Effects of two-step high temperature deuterium anneals on SONOS nonvolatile memory devices
JP3805825B2 (ja) 絶縁膜の形成方法
JP3288796B2 (ja) 半導体装置
JP3041066B2 (ja) 絶縁膜形成方法
JP3041065B2 (ja) 絶縁膜形成方法
JPH06318588A (ja) 半導体装置の製造方法
JP4594554B2 (ja) 半導体装置およびその製造方法
US6355579B1 (en) Method for forming gate oxide film in semiconductor device
JP3548563B2 (ja) 半導体装置の製造方法
US6121095A (en) Method for fabricating gate oxide
JPH07193059A (ja) 半導体装置の製造方法
JPH03257828A (ja) 半導体装置の製造方法
JPS61172339A (ja) 半導体装置の製造方法
JP3310988B2 (ja) シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法
JPH05160114A (ja) 絶縁膜形成方法
JP3429567B2 (ja) Mos半導体装置の製造方法
JP3316210B2 (ja) 半導体装置の製造方法
Bu et al. Improvement in retention reliability of SONOS nonvolatile memory devices by two-step high temperature deuterium anneals
JP2000208645A (ja) シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees