JP3045204B2 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP3045204B2 JP3045204B2 JP4042280A JP4228092A JP3045204B2 JP 3045204 B2 JP3045204 B2 JP 3045204B2 JP 4042280 A JP4042280 A JP 4042280A JP 4228092 A JP4228092 A JP 4228092A JP 3045204 B2 JP3045204 B2 JP 3045204B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- gain
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000009499 grossing Methods 0.000 claims description 24
- 238000004804 winding Methods 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims 1
- 230000008859 change Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000004043 responsiveness Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は交流電源に接続して使用
するスイッチング電源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply used by connecting to an AC power supply.
【0002】[0002]
【従来の技術】商用交流電源に接続して使用する従来の
典型的なスイッチング電源装置は図1に示すように、例
えば、100V、50Hzの商用交流電源に接続される
入力端子1、2と、ここに接続されたコンデンサ3とイ
ンダクタンスコイル4、5とから成るラインフィルタ6
と、このラインフィルタ6を介して入力端子1、2に接
続されたブリッジ型全波整流回路7と、この全波整流回
路7の一対の出力端子間に接続された比較的容量の大き
い電解コンデンサ等から成る平滑用コンデンサ8と、1
次巻線9と2次巻線10とから成るトランスと、平滑用
コンデンサ8の両端子間に1次巻線9を介して接続され
た変換用スイッチング素子としての例えば電界効果トラ
ンジスタ即ちFET12と、2次巻線10に接続された
ダイオード13及び平滑用コンデンサ14から成る整流
平滑回路15と、出力端子16、17間の電圧を検出し
てFET12をPWM制御する帰還制御回路18とから
成る。2. Description of the Related Art As shown in FIG. 1, a conventional typical switching power supply unit connected to a commercial AC power supply has input terminals 1 and 2 connected to a commercial AC power supply of, for example, 100 V and 50 Hz. A line filter 6 comprising a capacitor 3 and inductance coils 4 and 5 connected thereto;
A bridge type full-wave rectifier circuit 7 connected to the input terminals 1 and 2 via the line filter 6, and a relatively large electrolytic capacitor connected between a pair of output terminals of the full-wave rectifier circuit 7 A smoothing capacitor 8 composed of
A transformer including a secondary winding 9 and a secondary winding 10, and a field effect transistor or FET 12 as a conversion switching element connected between both terminals of the smoothing capacitor 8 via the primary winding 9, The rectifying / smoothing circuit 15 includes a diode 13 and a smoothing capacitor 14 connected to the secondary winding 10, and a feedback control circuit 18 that detects the voltage between the output terminals 16 and 17 and performs PWM control on the FET 12.
【0003】この回路では、平滑用コンデンサ8がリプ
ルの少ない直流電源として機能し、直流電圧がFET1
2でオン・オフ制御され、2次巻線10の電圧が整流平
滑される。これにより出力端子16、17に安定化した
直流電圧が得られる。In this circuit, a smoothing capacitor 8 functions as a DC power source with little ripple, and a DC voltage
2, and the voltage of the secondary winding 10 is rectified and smoothed. As a result, a stabilized DC voltage is obtained at the output terminals 16 and 17.
【0004】[0004]
【発明が解決しようとする課題】ところで、図1の従来
回路では、平滑用コンデンサ8が交流電源電圧のピーク
近傍の値に充電されているため、交流電源電圧のピーク
及びこの近傍領域のみで入力電流が流れ、入力電流波形
が正弦波にならず、且つ力率が悪い。In the conventional circuit shown in FIG. 1, the smoothing capacitor 8 is charged to a value near the peak of the AC power supply voltage. Current flows, the input current waveform does not become a sine wave, and the power factor is poor.
【0005】そこで、本発明の目的は簡単な構成で力率
を改善すること及び高調波成分を低減することができる
スイッチング電源装置を提供することにある。It is an object of the present invention to provide a switching power supply capable of improving the power factor and reducing harmonic components with a simple configuration.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
の本発明は、交流電圧が供給される入力端子と、前記入
力端子に接続された整流回路と、前記整流回路に対して
平滑回路を介さずに接続されたコンバータと、前記コン
バータの出力電圧を一定値にするように前記コンバータ
を制御する帰還制御回路とから成り、前記コンバータ
は、1次巻線と2次巻線とを有するトランスと、前記整
流回路の一対の出力端子間に前記1次巻線を介して接続
されたスイッチング素子と、前記2次巻線に接続された
整流平滑回路とを含み、前記帰還制御回路は、前記整流
平滑回路の出力電圧検出手段と、基準電圧源と、前記出
力電圧検出手段で検出した検出電圧と前記基準電圧源の
基準電圧との誤差出力を発生する誤差増幅手段と、前記
誤差増幅手段の出力に基づいて前記スイッチング素子を
オン・オフ制御する制御信号を形成する制御信号形成回
路と、前記整流回路の出力電圧と前記整流平滑回路の出
力電圧のリプル成分との位相差を補正する位相補正用コ
ンデンサと、前記整流平滑回路の出力電圧に含まれてい
る前記整流回路の出力電圧の周波数と同一の周波数成分
に対するゲインを低下させるゲイン補正手段とを含み、
前記制御信号形成回路は、のこぎり波発生器と、前記の
こぎり波発生器の出力と前記誤差増幅手段の出力とを比
較して前記スイッチング素子の制御パルスを形成するた
めのコンパレータとから成り、前記ゲイン補正手段は、
前記誤差増幅手段と前記コンパレータとの間に接続され
た増幅回路と整流出力加算手段とを含み、前記増幅回路
の前記交流電圧の2倍の周波数におけるゲインが前記2
倍の周波数よりも低い周波数領域におけるゲインよりも
低く設定され、前記誤差増幅手段は、誤差増幅用トラン
ジスタを含み、このトランジスタのベースが前記電圧検
出手段に接続され、このトランジスタのエミッタが前記
基準電圧源に接続され、前記位相補正用コンデンサは、
前記トランジスタのベースとコレクタとの間に接続さ
れ、前記整流出力加算手段は、前記増幅回路の入力に前
記整流回路の出力電圧を減衰して加算するものであるこ
とを特徴とするスイッチング電源装置に係わるものであ
る。なお、請求項2に示すようにロ−パスフィルタを設
けることが望ましい。 According to the present invention, there is provided an input terminal to which an AC voltage is supplied, a rectifier circuit connected to the input terminal, and a rectifier circuit.
The converter comprises a converter connected without passing through a smoothing circuit, and a feedback control circuit for controlling the converter so that the output voltage of the converter is constant. The converter includes a primary winding and a secondary winding. And a switching element connected between the pair of output terminals of the rectifier circuit via the primary winding, and a rectification smoothing circuit connected to the secondary winding. An output voltage detecting means of the rectifying and smoothing circuit, a reference voltage source, an error amplifying means for generating an error output between a detection voltage detected by the output voltage detecting means and a reference voltage of the reference voltage source, A control signal forming circuit for forming a control signal for controlling on / off of the switching element based on an output of the amplifying means; and a ripple component of an output voltage of the rectifier circuit and an output voltage of the rectifier smoothing circuit. Phase correction for the child to correct the phase difference of
Capacitor and the same frequency components as the frequency of the output voltage of the rectifier circuit included in the output voltage of the rectifying and smoothing circuit
Gain correction means for lowering the gain with respect to
The control signal forming circuit includes: a sawtooth wave generator;
The output of the sawtooth wave generator is compared with the output of the error amplifier.
Forming a control pulse for the switching element.
And a gain correction means,
Connected between the error amplification means and the comparator
Amplifying circuit and rectified output adding means,
The gain at twice the frequency of the AC voltage is 2
Than the gain in the frequency range lower than twice the frequency
The error amplification means is set low and the error amplification transformer is
A transistor whose base is
Output means, the emitter of which is connected to the
Connected to a reference voltage source, and the phase correction capacitor,
Connected between the base and collector of the transistor
And the rectification output adding means is provided before the input of the amplification circuit.
The present invention relates to a switching power supply device characterized in that the output voltage of the rectifier circuit is attenuated and added . A low-pass filter is provided as claimed in claim 2.
Is desirable.
【0007】[0007]
【作用及び効果】各請求項の発明は次の作用効果を有す
る。 (イ) 本発明においては整流回路の出力段に平滑回路
が設けられていないので、1次巻線とスイッチング素子
の直列回路に非平滑電圧が印加され、これがスイッチン
グ素子でオン・オフされる。この結果、トランスの2次
巻線に接続された整流平滑回路の出力電圧は交流電源電
圧の整流波形に対応したリプル成分を含む。帰還制御回
路はスイッチング素子のオン時間幅を検出電圧値に反比
例的に変化させる。もし、本発明に従う位相補正用コン
デンサが設けられていないと仮定すれば、1次側の電圧
と2次側の整流平滑回路の出力電圧のリプル成分との位
相が不一致のために、正常動作が不可能になる。一方、
本発明に従う位相補正用コンデンサを設けると、1次側
の電圧と2次側のリプル成分との位相が見掛け上一致し
た状態となり、安定した動作が可能になる。(ロ) ゲイン補正手段及び整流出力加算手段 を設ける
ことによって出力電圧のリプルの影響の少ないパルス幅
制御が可能になり、入力電圧と入力電流との位相がほぼ
一致し、力率改善が達成される。(ハ) 誤差増幅用のトランジスタのベ−スとコレクタ
との間に位相補正用コンデンサを接続して位相補正して
いるので、位相補正による動作の安定化を容易に達成す
ることができる。(ニ) ゲイン補正用増幅回路の入力に整流回路の出力
を減衰して加算すると、交流入力電流の波形を交流入力
電圧に近づけることができる。即ち、整流回路の出力を
減衰して加算することにより、交流電圧の2倍の周波数
に対する増幅回路のゲインの低下をさほど大きくしない
で、負荷変動に対する応答性(高周波数領域の応答性)を
ある程度確保しつつ入力電流の波形の歪みを少なくする
ことができる。更に詳しく説明すると、誤差信号ライン
の増幅回路の高周波数領域のゲインを極端に低くする
と、負荷変動に対する電圧制御の応答も悪くなるので、
負荷応答を重要視すると増幅回路の高周波数領域のゲイ
ンをあまり低くしないほうがよい。しかし、高周波数領
域のゲインが高いと、入力電流の波形の歪みが大きくな
る。そこで、整流回路の出力を減衰して増幅回路の入力
に加えて波形歪みが補正されるように帰還制御を調整す
る。[Operation and Effect] The invention of each claim has the following operation and effect.
You. (A) In the present invention, since no smoothing circuit is provided at the output stage of the rectifier circuit, a non-smoothed voltage is applied to the series circuit of the primary winding and the switching element, which is turned on / off by the switching element. As a result, the output voltage of the rectifying / smoothing circuit connected to the secondary winding of the transformer includes a ripple component corresponding to the rectified waveform of the AC power supply voltage. The feedback control circuit changes the ON time width of the switching element in inverse proportion to the detected voltage value. If the phase correction component according to the invention is
Assuming that no capacitor is provided, normal operation becomes impossible because the phases of the primary-side voltage and the ripple component of the output voltage of the secondary-side rectifying / smoothing circuit do not match. on the other hand,
When the capacitor for phase correction according to the present invention is provided, the phase of the voltage on the primary side and the phase of the ripple component on the secondary side are apparently coincident with each other, and a stable operation becomes possible. (B) By providing the gain correction means and the rectification output addition means , it is possible to perform pulse width control with less influence of output voltage ripple, and the phases of the input voltage and the input current are almost coincident, and the power factor is improved. You. (C) connecting a phase correction capacitor between the base and the collector of the transistor for error amplification to correct the phase;
Therefore, the stabilization of the operation by the phase correction can be easily achieved. (D) When the output of the rectifier circuit is attenuated and added to the input of the gain correction amplifier circuit, the waveform of the AC input current can be made closer to the AC input voltage. That is, by attenuating and adding the output of the rectifier circuit, the responsiveness to the load fluctuation (the responsiveness in the high frequency region) is reduced to some extent without significantly reducing the gain of the amplifying circuit with respect to the frequency twice the AC voltage. The distortion of the waveform of the input current can be reduced while securing the same. More specifically, if the gain in the high frequency region of the amplifier circuit for the error signal line is extremely low , the response of the voltage control to a load change becomes poor.
When the load response is regarded as important, it is better not to lower the gain of the amplifier circuit in the high frequency region. However, high frequency
If the gain of the band is high, the distortion of the waveform of the input current increases. Therefore, the feedback control is adjusted so that the output of the rectifier circuit is attenuated and added to the input of the amplifier circuit to correct the waveform distortion.
【0008】[0008]
【実施例】次に、図2〜図3を参照して本発明の実施例
に係わるスイッチング電源装置を説明する。但し、図2
において図1と共通する部分には同一の符号を付してそ
の説明を省略する。Next, a switching power supply according to an embodiment of the present invention will be described with reference to FIGS. However, FIG.
In the figure, the same reference numerals are given to the parts common to FIG. 1 and the description thereof is omitted.
【0009】図2の回路は、図1の回路から平滑用コン
デンサ8を除去し、この代りに整流回路7の出力波形を
通過させることがてきるローパスフィルタ19を設け、
また図1の制御回路18の代りに変形された帰還制御回
路18aを設け、更に、出力端子16、17と負荷20
との間にシリーズレギュレータ15を追加することによ
って構成されている。図2においてこの他の回路構成は
図1と同一である。The circuit of FIG. 2 eliminates the smoothing capacitor 8 from the circuit of FIG. 1, and instead includes a low-pass filter 19 that allows the output waveform of the rectifier circuit 7 to pass therethrough.
Further, a modified feedback control circuit 18a is provided in place of the control circuit 18 of FIG.
And a series regulator 15 is added in between. The other circuit configuration in FIG. 2 is the same as that in FIG.
【0010】ローパスフィルタ19は全波整流回路7と
1次巻線9との間の一対の電源ライン7a、7b間に接
続されており、2つのコンデンサC1 、C2 と2つのイ
ンダクタンス素子L1 、L2 とから成る。2つのコンデ
ンサC1 、C2 は一対のライン7a、7bに対して並列
に接続され、例えば0.33μFと2μFの極めて小容
量のものである。2つのインダクタンス素子L1 、L2
はライン7a、7bに対して直列に接続され、例えば2
80μHを夫々有する。このローパスフィルタ19はス
イッチング素子としてのFET12のオン・オフ動作に
よる入力電流の断続を防止するためのものであり、図1
の平滑用コンデンサ8とは本質的に相違し、整流回路7
の出力波形は実質的にそのまま通過させるものである。
従って、このローパスフィルタ19を高周波数成分除去
フィルタと呼ぶことができる。The low-pass filter 19 is connected between a pair of power supply lines 7a and 7b between the full-wave rectifier circuit 7 and the primary winding 9, and has two capacitors C1 and C2 and two inductance elements L1 and L2. Consisting of The two capacitors C1 and C2 are connected in parallel to the pair of lines 7a and 7b and have a very small capacitance of, for example, 0.33 μF and 2 μF. Two inductance elements L1, L2
Are connected in series to the lines 7a and 7b, for example, 2
Each has 80 μH. This low-pass filter 19 is for preventing the input current from being interrupted due to the on / off operation of the FET 12 as a switching element.
Is essentially different from the smoothing capacitor 8 of FIG.
Is passed substantially as it is.
Therefore, this low-pass filter 19 can be called a high-frequency component removal filter.
【0011】帰還制御回路18aは、電圧検出手段22
と、誤差増幅手段23と、周波数特性設定手段としての
ゲイン補正用増幅回路24と、コンパレータ25と、の
こぎり波発生器26と、位相補正手段としてのコンデン
サ27と、波形補正用抵抗28とから成る。制御回路1
8aの内で増幅回路24と、位相補正用コンデンサ27
と、波形補正用抵抗28とを除く部分は周知の定電圧制
御回路と同一である。The feedback control circuit 18a includes a voltage detecting means 22
, An error amplifying means 23, a gain correcting amplifying circuit 24 as a frequency characteristic setting means, a comparator 25, a sawtooth wave generator 26, a capacitor 27 as a phase correcting means, and a waveform correcting resistor 28. . Control circuit 1
8a, the amplifier circuit 24 and the phase correction capacitor 27
The other parts except for the waveform correction resistor 28 are the same as those of the known constant voltage control circuit.
【0012】各部を詳しく説明すると、出力電圧検出手
段22は、一対の出力端子16、17間に接続された分
圧用抵抗29、30から成り、分圧点31から検出電圧
を得るように構成されている。誤差増幅手段23は、基
準電圧源としてのツエナーダイオード32及び抵抗33
と、誤差増幅器としてのトランジスタ34と、絶縁分離
用の発光ダイオード35と、この電流制限抵抗36と、
ホトトランジスタ37と、抵抗38とから成る。トラン
ジスタ34のベースは電圧検出用分圧点31に接続さ
れ、エミッタはツエナーダイオード32に接続され、コ
レクタは発光ダイオード35に接続されている。ツエナ
ーダイオード32のカソードは抵抗33を介して出力端
子16に接続され、アノードは下側の出力端子17即ち
グランドに接続されているので、トランジスタ34のエ
ミッタに基準電圧を与えることができる。トランジスタ
34はツエナーダイオード32の基準電圧とトランジス
タ34のベ−ス・エミッタ間電圧VBEとの和電圧と分圧
点31の検出電圧との誤差出力を発生する。発光ダイオ
ード35はトランジスタ34のコレクタと出力端子16
との間に抵抗36を介して接続されているので、誤差出
力に対応した発光状態になる。発光ダイオード35に光
結合されたホトトランジスタ37は、発光ダイオード3
5の光出力に対応した導通状態となり、検出電圧に対し
て反比例的に変化する出力電圧を発生する。ホトトラン
ジスタ37の抵抗変化を電圧変化に変換するために、ホ
トトランジスタ37は抵抗38を介して直流電源端子3
9に接続されている。なお、出力端子16、17間の電
圧は120V、抵抗29は約56KΩ、抵抗30は約6
KΩ、抵抗36は約22KΩ、コンデンサ27は約0.
33μF、抵抗38は1.5KΩである。The output voltage detecting means 22 is composed of voltage dividing resistors 29 and 30 connected between a pair of output terminals 16 and 17, and is configured to obtain a detected voltage from a voltage dividing point 31. ing. The error amplifier 23 includes a Zener diode 32 and a resistor 33 as a reference voltage source.
A transistor 34 as an error amplifier, a light emitting diode 35 for insulation separation, a current limiting resistor 36,
It comprises a phototransistor 37 and a resistor 38. The base of the transistor 34 is connected to the voltage detection voltage dividing point 31, the emitter is connected to the Zener diode 32, and the collector is connected to the light emitting diode 35. The cathode of the Zener diode 32 is connected to the output terminal 16 via the resistor 33 and the anode is connected to the lower output terminal 17, that is, the ground, so that a reference voltage can be applied to the emitter of the transistor 34. The transistor 34 generates an error output between the sum of the reference voltage of the Zener diode 32 and the base-emitter voltage V BE of the transistor 34 and the detection voltage at the voltage dividing point 31. The light emitting diode 35 is connected to the collector of the transistor 34 and the output terminal 16.
Are connected through the resistor 36, and the light emitting state corresponding to the error output is obtained. The phototransistor 37 optically coupled to the light emitting diode 35
5 and a conductive state corresponding to the light output of FIG. 5 is generated, and an output voltage that changes in inverse proportion to the detected voltage is generated. In order to convert the resistance change of the phototransistor 37 into a voltage change, the phototransistor 37 is connected to the DC power supply terminal 3 via a resistor 38.
9 is connected. The voltage between the output terminals 16 and 17 is 120 V, the resistor 29 is about 56 KΩ, and the resistor 30 is about 6 KΩ.
KΩ, the resistor 36 is about 22 KΩ, and the capacitor 27 is about 0.2 KΩ.
33 μF and the resistance 38 are 1.5 KΩ.
【0013】ホトトランジスタ37の出力は、コンパレ
−タ25に直接に入力せずに、増幅回路24を介して入
力する。増幅回路24は、2つのトランジスタ40、4
1と、抵抗42と、ゲイン補正用の抵抗43及びコンデ
ンサ44とから成る。増幅回路24の周波数‐ゲイン特
性線において100Hzの領域でゲインを下げるためのコ
ンデンサ44及び抵抗43は誤差出力を得るための抵抗
38に並列接続されたいる。トランジスタ40のベ−ス
はホトトランジスタ37のコレクタに接続され、エミッ
タは抵抗42を介して電源端子39に接続されている。
後段のトランジスタ41のベ−スは前段のトランジスタ
40のエミッタに接続され、エミッタは電源端子39に
接続され、コレクタは前段のトランジスタ40のコレク
タに接続されている。増幅回路24における抵抗42、
43の値は、560Ω及び100Ωであり、コンデンサ
44の値は4.7μFである。The output of the phototransistor 37 is not directly input to the comparator 25 but is input via the amplifier circuit 24. The amplifier circuit 24 includes two transistors 40, 4
1, a resistor 42, a gain correcting resistor 43 and a capacitor 44 . In the frequency-gain characteristic line of the amplifier circuit 24, the capacitor 44 and the resistor 43 for lowering the gain in the region of 100 Hz are connected in parallel to the resistor 38 for obtaining an error output. The base of transistor 40 is connected to the collector of phototransistor 37, and the emitter is connected to power supply terminal 39 via resistor 42.
The base of the succeeding transistor 41 is connected to the emitter of the preceding transistor 40, the emitter is connected to the power supply terminal 39, and the collector is connected to the collector of the preceding transistor 40. A resistor 42 in the amplifier circuit 24,
The value of 43 is 560Ω and 100Ω, and the value of capacitor 44 is 4.7 μF.
【0014】コンパレータ25の一方の入力端子はトラ
ンジスタ41のコレクタに接続され、他方の入力端子は
のこぎり波発生器26に接続され、出力端子はスイッチ
ング用FET12の制御端子(ゲート)に接続されてい
る。One input terminal of the comparator 25 is connected to the collector of the transistor 41, the other input terminal is connected to the sawtooth generator 26, and the output terminal is connected to the control terminal (gate) of the switching FET 12. .
【0015】電流波形補正用抵抗28は、1.5MΩの
値を有して整流回路7の出力ライン7aとホトトランジ
スタ37との間に接続されている。The current waveform correcting resistor 28 has a value of 1.5 MΩ and is connected between the output line 7 a of the rectifier circuit 7 and the phototransistor 37.
【0016】出力端子16、17と負荷20との間に接
続されたシリーズレギュレータ21はトランジスタを電
源ラインに直列に接続し、これを制御することによって
出力電圧を安定化するものであり、この実施例では整流
平滑回路15の出力のリプル成分を低減させるために設
けられている。A series regulator 21 connected between the output terminals 16 and 17 and the load 20 connects a transistor in series with a power supply line and controls the transistor to stabilize the output voltage. In the example, it is provided to reduce the ripple component of the output of the rectifying / smoothing circuit 15.
【0017】[0017]
【動作】図2の回路では例えば100V、50Hzの正
弦波交流電圧がブリッジ型全波整流回路で全波整流さ
れ、図3に示す入力電圧Vinになり、コンバータ部分に
送られる。この全波整流の入力電圧Vinの繰返し周波数
は交流電源の周波数50Hzの2倍の100Hzであ
る。ローパスフィルタ19は高周波数成分除去用である
ので、100Hzの入力電圧Vinは実質的にそのまま通
過させる。この結果、1次巻線9とスイッチング用FE
T12とから成る直列回路には非平滑の入力電圧Vinが
そのまま印加される。従って、FET12は非平滑の入
力電圧Vinをこれよりも十分に高い繰返し周波数でオン
・オフする。もし、一定周期で且つ均一のパルス幅でF
ET12をオン・オフしたと仮定すれば、オン期間にこ
こに流れる電流の振幅値は入力電圧Vinの振幅値の変化
に対応して変化する。そして、ローパスフィルタ19の
働きにより包絡線検波された状態の入力電流Iinが得ら
れる。この結果、正弦波の全波整流波形の入力電圧Vin
と同一の波形を有する入力電流Iinが得られ、入力端子
1、2においても電圧にほぼ同相の電流が得られる。[Operation] In the circuit of FIG. 2, for example, a sine-wave AC voltage of 100 V, 50 Hz is full-wave rectified by a bridge type full-wave rectification circuit, becomes an input voltage Vin shown in FIG. 3, and is sent to a converter portion. The repetition frequency of the input voltage Vin for this full-wave rectification is 100 Hz, which is twice the frequency of the AC power supply, 50 Hz. Since the low-pass filter 19 is for removing high-frequency components, the input voltage Vin of 100 Hz is passed substantially as it is. As a result, the primary winding 9 and the switching FE
The non-smoothed input voltage Vin is applied as it is to the series circuit composed of T12. Therefore, the FET 12 turns on and off the non-smooth input voltage Vin at a repetition frequency sufficiently higher than this. If F has a constant period and a uniform pulse width,
Assuming that the ET 12 is turned on and off, the amplitude value of the current flowing during the on period changes in accordance with the change in the amplitude value of the input voltage Vin. Then, the input current Iin in a state where the envelope detection is performed is obtained by the operation of the low-pass filter 19. As a result, the input voltage Vin of the sine wave full-wave rectified waveform
An input current Iin having the same waveform as the above is obtained, and a current having substantially the same phase as the voltage is obtained at the input terminals 1 and 2.
【0018】ところで、図2の帰還制御回路18aの部
分に図1の従来の帰還制御回路18を接続してスイッチ
ング用FET12をオン・オフ制御すると、トランス1
1の1次側の電圧と2次側の出力電圧のリプル成分との
間のほぼ90度の位相差のために発振が生じて正常動作
が不可能になる。一方、本発明に従う図2の回路におい
ては、誤差増幅用トランジスタ34のベース・コレクタ
間のコンデンサ27が、整流回路7の出力ライン7a、
7bの電圧即ちスイッチング部への入力電圧Vinと2次
側の整流平滑回路15の出力電圧のリプル波形との間に
生じる位相差を補正し、見掛け上両者をほぼ同相にす
る。即ち、コンデンサ27は出力電圧の位相を進めるよ
うに作用する。これにより、位相差のない帰還制御が可
能になり、正常帰還動作が可能になる。しかし、コンデ
ンサ27で位相補正するのみでは力率改善が達成されな
い。By connecting the conventional feedback control circuit 18 shown in FIG. 1 to the feedback control circuit 18a shown in FIG.
Oscillation occurs due to the phase difference of approximately 90 degrees between the primary side voltage of 1 and the ripple component of the secondary side output voltage, and normal operation becomes impossible. On the other hand, in the circuit of FIG. 2 according to the present invention, the capacitor 27 between the base and the collector of the error amplification transistor 34 is connected to the output line 7a of the
The phase difference between the voltage 7b, that is, the input voltage Vin to the switching unit and the ripple waveform of the output voltage of the rectifying / smoothing circuit 15 on the secondary side is corrected, so that both seem to be substantially in phase. That is, the capacitor 27 acts to advance the phase of the output voltage. As a result, feedback control without a phase difference becomes possible, and normal feedback operation becomes possible. However, simply correcting the phase with the capacitor 27 does not achieve the power factor improvement.
【0019】即ち、位相補正用コンデンサ27は設ける
が、ゲイン補正用コンデンサ44は設けない状態で1次
巻線9とFET12との直列回路によって図3の入力電
圧Vinをオン・オフすると、出力端子16、17間の
100Hzのリプル成分が位相補正されて誤差出力に入
り込み、この誤差出力のリプル成分がコンパレ−タ25
の入力電圧に影響し、入力電圧Vinの振幅が高い時に
パルス幅が狭くなり、逆に入力電圧のVinの振幅が低
い時にパルス幅が広くなり、結局、電圧と電流の位相不
一致が生じ、力率改善が不可能になる。That is, when the input voltage Vin of FIG. 3 is turned on / off by a series circuit of the primary winding 9 and the FET 12 in a state where the phase correction capacitor 27 is provided but the gain correction capacitor 44 is not provided, the output terminal is output. The 100 Hz ripple component between 16 and 17 is phase corrected and enters the error output, and the ripple component of this error output is output from the comparator 25.
And the pulse width becomes narrow when the amplitude of the input voltage Vin is high, and conversely, the pulse width becomes wide when the amplitude of the input voltage Vin is low, resulting in a phase mismatch between the voltage and the current. Rate improvement becomes impossible.
【0020】これに対して、周波数ゲイン特性調整用コ
ンデンサ44を付加すると、図3に示すように各部が変
化し、力率改善が可能になる。次に、この動作を説明す
る。コンデンサ44を設けない従来方式においては、増
幅回路24のゲイン又は帰還制御回路18のゲインが図
4の周波数−ゲイン特性線Aで示すように100Hz以
上まで平坦であり、100Hzの周波数成分に十分に応
答する。一方、本発明に従うコンデンサ44を設けた増
幅回路24のゲイン即ち誤差信号伝送路のゲインは図4
の特性線Bで示すように100Hzよりも低い周波数で
低下し、100Hzでは特性線Aよりも大幅に低い。1
00Hzでのゲインが低いということは、100Hzの
リプル成分に対応する応答性の悪いPWM制御が行われ
ていることを意味する。これにより、リプル成分による
PWMパルスのデューティ比の変化の少ない制御が可能
になる。この結果、図3に示すように入力電圧Vinの変
化に拘らずPWMパルスの幅の変化の少ない制御が達成
され、入力電流Iinの振幅が入力電圧Vinに対応して変
化し、ほぼ同相になり、力率改善が達成される。On the other hand, when the frequency gain characteristic adjusting capacitor 44 is added, each part changes as shown in FIG. 3 and the power factor can be improved. Next, this operation will be described. In the conventional method without the capacitor 44, the gain of the amplifier circuit 24 or the gain of the feedback control circuit 18 is flat up to 100 Hz or more as shown by the frequency-gain characteristic line A in FIG. respond. On the other hand, the gain of the amplifier circuit 24 provided with the capacitor 44 according to the present invention, that is, the gain of the error signal transmission path is shown in FIG.
As shown by the characteristic line B, the frequency decreases at a frequency lower than 100 Hz, and at 100 Hz, it is significantly lower than the characteristic line A. 1
A low gain at 00 Hz means that PWM control with poor response corresponding to a ripple component at 100 Hz is being performed. As a result, it is possible to perform control with a small change in the duty ratio of the PWM pulse due to the ripple component. As a result, as shown in FIG. 3, a control with a small change in the width of the PWM pulse is achieved irrespective of the change in the input voltage Vin, and the amplitude of the input current Iin changes corresponding to the input voltage Vin and becomes substantially in phase. , Power factor improvement is achieved.
【0021】次に、図2のコンデンサ44の作用を更に
詳しく説明する。ホトトランジスタ37の抵抗値が入力
電圧Vinに対応したリプルによって変化しても、コンデ
ンサ44がこの変化を吸収し、トランジスタ40はリプ
ル成分にほとんど応答しない。この結果、コンパレータ
25の非反転入力端子にリプルによる変動を除去した電
圧を与えることが可能になる。Next, the operation of the capacitor 44 of FIG. 2 will be described in more detail. Even if the resistance of the phototransistor 37 changes due to the ripple corresponding to the input voltage Vin, the capacitor 44 absorbs this change, and the transistor 40 hardly responds to the ripple component. As a result, it is possible to apply a voltage from which fluctuation due to ripple has been removed to the non-inverting input terminal of the comparator 25.
【0022】リプル成分に完全に応答しないPWMパル
スを形成するためには、図4の特性線Bよりも100H
zにおけるゲインを更に下げることが必要になる。しか
し、高周波数領域のゲインを余り下げ過ぎると、整流回
路7の出力電圧Vinに含まれるリプル成分の周期よりも
短い周期の負荷20の変化又は入力交流電圧の変化に対
する帰還制御回路18aの応答性が悪くなる。従って、
本実施例では、100Hzのゲインが零ではない。この
ため、リプル成分に応答して帰還制御回路18aが少し
応答し、入力電流Iinに波形歪みが生じ、図3の点線で
示すような波形になる。これを実線で示すように補正す
るために、本実施例では抵抗28を増幅回路24の入力
端子に接続している。これにより、入力電圧Vinが抵抗
28で減衰されて増幅回路24に入力し、誤差増幅手段
23の出力に加算される。補正電圧を加算するというこ
とは、出力端子16、17の電圧が上昇しているにも拘
らずコンパレータ25の入力は変化しないことを意味す
る。抵抗28を介して与える補正電圧は入力電圧Vinを
分圧したものであるから、入力電圧Vinと同一の振幅変
化を有してコンパレータ25の入力電圧を変化させるこ
とになり、入力電圧Vinの振幅が高いほどPWMパルス
のパルス幅(デューティ比)が大きくなるように補正す
る。これにより、入力電流Iinの波形のピーク領域が点
線から実線に高められ、正弦波に近似性の良い波形にな
る。In order to form a PWM pulse which does not completely respond to the ripple component, the pulse width is set to 100H from the characteristic line B in FIG.
It is necessary to further reduce the gain at z. However, if the gain in the high frequency region is excessively reduced, the responsiveness of the feedback control circuit 18a to a change in the load 20 or a change in the input AC voltage in a cycle shorter than the cycle of the ripple component included in the output voltage Vin of the rectifier circuit 7 will be described. Gets worse. Therefore,
In this embodiment, the gain at 100 Hz is not zero. Therefore, the feedback control circuit 18a slightly responds to the ripple component, causing a waveform distortion in the input current Iin, resulting in a waveform shown by a dotted line in FIG. In order to correct this as shown by the solid line, in this embodiment, the resistor 28 is connected to the input terminal of the amplifier circuit 24. As a result, the input voltage Vin is attenuated by the resistor 28, input to the amplifier circuit 24, and added to the output of the error amplifier 23. Adding the correction voltage means that the input of the comparator 25 does not change even though the voltages of the output terminals 16 and 17 are rising. Since the correction voltage applied through the resistor 28 is obtained by dividing the input voltage Vin, the input voltage of the comparator 25 is changed with the same amplitude change as the input voltage Vin, and the amplitude of the input voltage Vin is changed. Is corrected so that the pulse width (duty ratio) of the PWM pulse becomes larger as the value of. As a result, the peak region of the waveform of the input current Iin is increased from the dotted line to the solid line, and the waveform has a good approximation to a sine wave.
【0023】上述のように本実施例によれば、力率を大
幅に向上させることができる。また、交流入力電流の波
形を改善し、高調波電流を大幅に低減させることができ
る。また、整流回路7の出力段に平滑用コンデンサを接
続しないので、突入電流が流れず、この対策が不要にな
る。なお、シリーズレギュレータ21を設けると総合効
率は従来の降圧コンバータに比べて約2%低下するが、
シリーズレギュレータ21はリプル除去用であるので、
ここでの損失は比較的小さい。As described above, according to this embodiment, the power factor can be greatly improved. Further, the waveform of the AC input current can be improved, and the harmonic current can be greatly reduced. Further, since no smoothing capacitor is connected to the output stage of the rectifier circuit 7, no inrush current flows, and this countermeasure becomes unnecessary. When the series regulator 21 is provided, the overall efficiency is reduced by about 2% as compared with the conventional step-down converter.
Since the series regulator 21 is for removing ripples,
The loss here is relatively small.
【0024】[0024]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 図2のトランジスタ34の代りに、図5に示す
ように例えばオペアンプから成る誤差増幅器34aを使
用してもよい。この場合には増幅器34aの反転入力端
子と出力端子との間に位相補正用コンデンサ27を接続
する。 (2) 図2の増幅回路24における増幅器としてのト
ランジスタ38、39の代りに図6に示すように例えば
オペアンプ41aを使用することができる。この場合に
は周波数ゲイン特性補正用コンデンサ44と抵抗43を
オペアンプ41aの反転入力端子と出力端子との間に接
続する。 (3) スイッチング素子としてのFET12をバイポ
ーラトランジスタ等にすることができる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) Instead of the transistor 34 in FIG. 2, an error amplifier 34a composed of, for example, an operational amplifier may be used as shown in FIG. In this case, the phase correcting capacitor 27 is connected between the inverting input terminal and the output terminal of the amplifier 34a. (2) As shown in FIG. 6, for example, an operational amplifier 41a can be used instead of the transistors 38 and 39 as amplifiers in the amplifier circuit 24 of FIG. In this case, the frequency gain characteristic correcting capacitor 44 and the resistor 43 are connected between the inverting input terminal and the output terminal of the operational amplifier 41a. (3) The FET 12 as a switching element can be a bipolar transistor or the like.
【図1】従来のスイッチング電源装置を示す回路図であ
る。FIG. 1 is a circuit diagram showing a conventional switching power supply device.
【図2】本発明の実施例に従うスイッチング電源装置を
示す回路図である。FIG. 2 is a circuit diagram showing a switching power supply according to an embodiment of the present invention.
【図3】図2の回路のVin、PWMパルス及びIinを示
す波形図である。FIG. 3 is a waveform diagram showing Vin, a PWM pulse, and Iin of the circuit of FIG. 2;
【図4】図5の誤差増幅手段とコンパレータとの間の伝
送路における周波数−ゲイン特性図である。4 is a frequency-gain characteristic diagram in a transmission path between the error amplifying unit and the comparator in FIG.
【図5】変形例の誤差増幅回路を示す図である。FIG. 5 is a diagram illustrating an error amplifier circuit according to a modification.
【図6】変形例の周波数−ゲイン特性補正回路を示す図
である。FIG. 6 is a diagram illustrating a frequency-gain characteristic correction circuit according to a modified example.
7 整流回路 12 スイッチング用FET 27 周波数−ゲイン特性補正用コンデンサ 29 位相補正用コンデンサ 7 Rectifier circuit 12 Switching FET 27 Capacitor for frequency-gain characteristic correction 29 Capacitor for phase correction
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−230755(JP,A) 特開 昭63−190557(JP,A) 特開 平3−230760(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/335 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-230755 (JP, A) JP-A-63-190557 (JP, A) JP-A-3-230760 (JP, A) (58) Field (Int.Cl. 7 , DB name) H02M 3/28 H02M 3/335
Claims (2)
ンバータと、 前記コンバータの出力電圧を一定値にするように前記コ
ンバータを制御する帰還制御回路とから成り、 前記コンバータは、1次巻線と2次巻線とを有するトラ
ンスと、前記整流回路の一対の出力端子間に前記1次巻
線を介して接続されたスイッチング素子と、前記2次巻
線に接続された整流平滑回路とを含み、 前記帰還制御回路は、前記整流平滑回路の出力電圧検出
手段と、基準電圧源と、前記出力電圧検出手段で検出し
た検出電圧と前記基準電圧源の基準電圧との誤差出力を
発生する誤差増幅手段と、前記誤差増幅手段の出力に基
づいて前記スイッチング素子をオン・オフ制御する制御
信号を形成する制御信号形成回路と、前記整流回路の出
力電圧と前記整流平滑回路の出力電圧のリプル成分との
位相差を補正する位相補正用コンデンサと、前記整流平
滑回路の出力電圧に含まれている前記整流回路の出力電
圧の周波数と同一の周波数成分に対するゲインを低下さ
せるゲイン補正手段とを含み、 前記制御信号形成回路
は、のこぎり波発生器と、前記のこぎり波発生器の出力
と前記誤差増幅手段の出力とを比較して前記スイッチン
グ素子の制御パルスを形成するためのコンパレータとか
ら成り、 前記ゲイン補正手段は、前記誤差増幅手段と前記コンパ
レータとの間に接続された増幅回路と整流出力加算手段
とを含み、前記増幅回路の前記交流電圧の2倍の周波数
におけるゲインが前記2倍の周波数よりも低い周波数領
域におけるゲインよりも低く設定され、 前記誤差増幅手段は、誤差増幅用トランジスタを含み、
このトランジスタのベースが前記電圧検出手段に接続さ
れ、このトランジスタのエミッタが前記基準電圧源に接
続され、前記位相補正用コンデンサは、前記トランジス
タのベースとコレクタとの間に接続され、 前記整流出力加算手段は、前記増幅回路の入力に前記整
流回路の出力電圧を減衰して加算するものである ことを
特徴とするスイッチング電源装置。1. An input terminal to which an AC voltage is supplied, a rectifier circuit connected to the input terminal, a converter connected to the rectifier circuit without a smoothing circuit, and an output voltage of the converter. A feedback control circuit for controlling the converter so as to have a constant value. The converter includes a transformer having a primary winding and a secondary winding, and the primary control circuit disposed between a pair of output terminals of the rectifier circuit. A switching element connected via a winding, and a rectifying / smoothing circuit connected to the secondary winding, wherein the feedback control circuit includes an output voltage detecting unit of the rectifying / smoothing circuit, a reference voltage source, Error amplifying means for generating an error output between the detected voltage detected by the output voltage detecting means and a reference voltage of the reference voltage source; and controlling the on / off of the switching element based on an output of the error amplifying means. A control signal forming circuit for forming a that control signal, the phase correction capacitor for correcting the phase difference between the ripple component of the output voltage of the output voltage and the rectifying smoothing circuit of the rectifier circuit, the output voltage of the rectifying and smoothing circuit and a gain correcting means for reducing the gain for the same frequency component as the frequency of the output voltage of the rectifier circuit included, the control signal forming circuit
Is the sawtooth wave generator and the output of the sawtooth wave generator
And the output of the error amplifying means.
Comparator for forming control pulses for switching elements
Et made, said gain correcting means, wherein said error amplifying means compactors
Amplifying circuit and rectified output adding means connected between the rectifier and the rectifier
And a frequency twice as high as the AC voltage of the amplifier circuit.
In the frequency region where the gain is lower than the double frequency.
Is set lower than the gain in the range, the error amplification means includes an error amplification transistor,
The base of this transistor is connected to the voltage detecting means.
And the emitter of this transistor is connected to the reference voltage source.
The phase correction capacitor is connected to the transistor.
Rectifier output adding means connected between the base and the collector of the
A switching power supply device for attenuating and adding an output voltage of a flow circuit .
の間に接続され且つ前記整流回路の出力を通過させるよ
うに形成された高周波成分除去用のローパスフィルタを
備えていることを特徴とする請求項1記載のスイッチン
グ電源装置。2. The method according to claim 1, further comprising :
Between the rectifier circuit and the output of the rectifier circuit.
Low-pass filter for removing high-frequency components
The switching power supply device according to claim 1, wherein the switching power supply device is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042280A JP3045204B2 (en) | 1992-01-31 | 1992-01-31 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042280A JP3045204B2 (en) | 1992-01-31 | 1992-01-31 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05219736A JPH05219736A (en) | 1993-08-27 |
| JP3045204B2 true JP3045204B2 (en) | 2000-05-29 |
Family
ID=12631641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4042280A Expired - Fee Related JP3045204B2 (en) | 1992-01-31 | 1992-01-31 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045204B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5176924B2 (en) * | 2008-12-10 | 2013-04-03 | 株式会社リコー | Power supply circuit and operation control method thereof |
| CN117908627B (en) * | 2024-03-19 | 2024-05-24 | 成都市思叠科技有限公司 | Negative pressure benchmark thick film hybrid integrated circuit based on reverser principle |
-
1992
- 1992-01-31 JP JP4042280A patent/JP3045204B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05219736A (en) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43516E1 (en) | Fault detection for loss of feedback in forced switching power supplies | |
| JP3445396B2 (en) | Power factor improvement circuit | |
| KR100206143B1 (en) | High power factor compensation circuit | |
| US6437994B1 (en) | LLC converter includes a current variation detector for correcting a frequency adjusting control signal of an included difference detector | |
| JPH1169811A (en) | Pfc converter | |
| JPS5924442B2 (en) | Pulse width modulation voltage regulator converter and power converter | |
| JPH07143751A (en) | Power supply circuit | |
| US8289738B2 (en) | Switching power supply | |
| JP2002010632A (en) | AC / DC converter and DC-DC converter | |
| JP2001008452A (en) | Power supply device | |
| JPH1169787A (en) | Power factor improvement circuit | |
| JP2572038B2 (en) | Power supply for magnetron | |
| JP2609330B2 (en) | Power supply | |
| JP3045204B2 (en) | Switching power supply | |
| JP4250892B2 (en) | Switching power supply | |
| JP2515650B2 (en) | Power factor correction circuit and switching power supply circuit using the power factor correction circuit | |
| JP2735918B2 (en) | Positive and negative output power supply | |
| JP3472517B2 (en) | DC stabilized power supply | |
| JP3572601B2 (en) | Voltage resonance type switching power supply and control method of voltage resonance type switching power supply | |
| JPH0242075Y2 (en) | ||
| JPH08331849A (en) | Rectifier circuit | |
| JP3511989B2 (en) | Switching power supply | |
| JPH05292741A (en) | Forward converter for improving higher harmonic characteristics of power supply | |
| KR20010060202A (en) | 2 level switching power transform apparatus | |
| JPH0537664Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |