JP3052266B2 - Plasma processing method - Google Patents
Plasma processing methodInfo
- Publication number
- JP3052266B2 JP3052266B2 JP9327996A JP32799697A JP3052266B2 JP 3052266 B2 JP3052266 B2 JP 3052266B2 JP 9327996 A JP9327996 A JP 9327996A JP 32799697 A JP32799697 A JP 32799697A JP 3052266 B2 JP3052266 B2 JP 3052266B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- wafer
- sample
- microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造方法に
係り、特に、ウエハを一枚毎ドライプロセスにてエッチ
ングするのに好適なプラズマ処理方法に関するものであ
る。
【0002】
【従来の技術】ウエハをドライプロセスにてエッチング
する半導体製造装置としては、複数枚のウエハを同時に
エッチング処理するバッチ式半導体製造装置が従来主流
を占めていた。しかし、半導体集積回路素子の微細化、
高集積化及びウエハの径大化が進むにつれエッッチング
の均一性等の性能上の要求が一段と厳しくなり、バッチ
式半導体製造装置では、この要求に最早対応しきれなく
なった。そこで、この要求を満足しようとする半導体製
造装置として、ウエハを一枚毎ドライプロセスにてエッ
チング処理する枚葉式半導体製造装置が開発され、近年
広く用いられるようになってきた。
【0003】一方、ウエハを、ドライプロセスにてエッ
チング処理する技術(以下、ドライエッチング技術と
略)としては、反応性スパッタエッチング技術やマイク
ロ波プロズマエッチング技術等がある。これらドライエ
ッチング技術の諸特性については、最近ではかなりの程
度解明されており、その中のいくつかは実用化されてい
る。しかしながら、これらのドライエッチング技術に
は、それぞれ一長一短があり、その適用範囲は限られて
いる。
【0004】従来の枚葉式半導体製造は、上記したよう
に半導体集積回路素子の微細化、高集積化及びウエハの
径大化によるエッチングの均一性等の性能上の要求に一
応対応できるものの、用いられてるドライエッチング技
術の適用範囲が限定された単一の技術であるため、エッ
チング形状を段階的に制御したり、エッチング処理の前
後の処理を連続して同一装置内で行なう等、エッチング
要求仕様の多様化が更に進む現在においては、これらに
充分対応できなくなってきている。
【0005】
【発明が解決しようとする課題】本発明の目的は、異な
るドライエッチング技術を組み合わせることで、試料を
半導体素子加工上の最適な形状に仕上げることができる
プラズマ処理方法を提供することにある。
【0006】
【課題を解決するための手段】本発明は、試料をプラズ
マで一枚毎に処理するプラズマ処理方法において、一つ
の室内に設けられた第一の領域で、試料にプラズマ中の
イオンとラジカルを用いた反応性スパッタエッチング処
理を施す第一のステップと、前記一つの室内に設けられ
前記第一の領域のプラズマ発生源とは異なる第二の領域
で、エッチング角度の形状制御が可能なプラズマにより
前記試料をエッチング処理する第二のステップと、前記
第一の領域と前記第二の領域の間で前記試料を搬送する
搬送ステップとを有し、前記第一のステップと前記第二
のステップとにより前記試料のエッチング形状を段階的
に制御することを特徴とする。
【0007】本発明によれば、異なるドライエッチング
技術を組み合わせて、エッチング形状を段階的に制御し
試料を処理できるので、試料を半導体素子加工上の最適
な形状に仕上げることができるという効果がある。
【0008】
【発明の実施の形態】本発明の一実施例を図1により説
明する。図1で、反応室10には、反応性スパッタエッ
チングとマイクロ波プラズマエッチングとの複合エッチ
ング可能なように第1のエッチング装置としての反応性
スパッタエッチング装置の容器20と第2のエッチング
装置としてのマイクロ波放電装置の容器30とが内設さ
れている。反応室10とマイクロ波放電装置の容器30
とは、排気系11により、又、反応性スパッタエッチン
グ装置の容器20は、排気系12によりそれぞれ真空排
気させる。
【0009】反応性スパッタエッチング容器20には、
高周波電極21とウエハ載置用電極(以下、テーブルと
略)22とがこの場合、上下方向に対抗して内設されて
いる。高周波電極21には、エッチングガスをテーブル
22面に向かって放出するガス放出孔(図示省略)と、
ガス放出孔と連通しガス放出孔にエッチングガスを供給
するガス供給路(図示省略)とが形成され、ガス供給路
には、反応室10外に設置されたガス供給手段、例えば
ガスボンベ23に連結されたガス導管24が連結されて
いる。又、高周波電極21は、反応室10外に設置され
た高周波電源25が接続されている。
【0010】テーブル22には、試料台26を介しウエ
ハ40が一枚載置され、高周波電極21には、高周波電
源25より高周波が印加される。これにより、ガス放出
孔から反応性スパッタエッチング容器20内に放出され
たエッチングガスは、プラズマ化される。このプラズマ
中の活性化された中性分子及び原子(ラジカル)とイオ
ンとは、ウエハ40に入射し、この結果、ウエハ40
は、その表面を化学的及び物質的にエッチングされる。
【0011】一方、反応室10には、マイクロ波放電容
器30と対向してテ−ブル31が内設されると共に、テ
ーブル31の下方には、永久磁石32が設けられてい
る。反応室10の頂壁には、一端にマイクロ波発生器3
3が設けられた導波管34がマイクロ波放電容器30を
包囲した状態でその他端が連結されている。導波管34
に外周には、磁場発生用コイル35が設けられ、又、マ
イクロ波放電容器30には、マイクロ波放電容器30の
放電空間36に連通し、反応室10外に設置されたガス
供給手段、例えば、ガスボンベ37に連結されたガス導
管38が連結されている。
【0012】テーブル31には、試料台39を介しウエ
ハ40が一板載置され、放電空間36には、ガスボンベ
37からエッチングガスが導入される。放電空間36に
導入されたエッチングガスは、磁場発生用コイル35と
永久磁石32とによって放電空間36に形成されるミラ
ー磁場と、マイクロ波発生器33で発生され導波管34
で伝播されたマイクロ波により放電空間36に形成され
るマイクロ波電界との相乗作用によりプラズマ化され
る。このプラズマ中の活性イオンはミラー磁場に沿って
ウエア40に入射し、この結果ウエハ40は、その表面
をエッチングされる。 尚、図1では図示を省略した
が、この場合、反応性スパッタエッチング容器20とマ
イクロ波放電容器との間でウエハ40を搬送可能、反応
室10と外部との間でウエハ40を搬出入可能な構造と
なっている。
【0013】このような装置にて、例えば、半導体記憶
素子のゲート膜に用いられる単結晶シリコンをエッチン
グする場合について、以下説明する。
【0014】ドライエッチング技術は、そのエッチング
反応機構によりその性能は大きく左右される。反応性ス
パッタエッチング技術では、エッチング速度は早いが、
しかし、イオンよる電気的ダメージが大きい。一方、マ
イクロ波プラズマエッチング技術は、イオンによる電気
的ダメージは小さく、又、エッチング角度などの形状制
御が可能である等極めて微細加工性に優れているが、し
かし、エッチング速度が小さく量産性に極めて劣る。そ
こで、次のような順序によりエッチングすることにより
両エッチング技術の長所を最大限に生かすことができ
る。つまり、エッチングの第1段階においては、反応性
スパッタエッチング技術により単結晶シリコンの70〜
80%をエッチングし、その後、第2段階でマイクロ波
プラズマエッチング技術により残り20〜30%の単結
晶シリコンをエッチングする。これにより半導体素子に
電気的ダメージを与えることなしに大きいエッチング速
度でエッチングすることができる。また、エッチング形
状を段階的に制御することにより半導体素子加工上の最
適な形状に仕上げることができる。
【0015】図2は、本発明の他の第1実施例を示すも
ので、処理室10’には、反応性スパッタエッチング容
器20が2個、マイクロ波放電容器30が1個内設され
てる。尚、図2で、図1と同一装置等は同一符号で示し
説明を省略する。このような半導体製造装置では、ウエ
ハの複数段のエッチングにおいて各々に最適なドライエ
ッチング技術を採用することによりエッチング要求仕様
の多様化に更に対応することができる。
【0016】図3は、本発明の他の第2実施例を示すも
ので、処理室10”には、反応性スパッタエッチング容
器20が1個、マイクロ波放電容器30が2個内設され
ている。尚、図3で、図1と同一装置等は同一符号で示
し説明を省略する。このような半導体製造装置では、上
記第1実施例で得られた効果を得ることができる。
【0017】図4は、本発明の他の第3実施例を示すも
ので、図1で示したテーブル22、31が一体化された
テーブル50が処理室10に回動可能に内設されてい
る。又、試料台51は共用される。尚、図4で、図1と
同一装置等は同一符号で示し説明を省略する。
【0018】このような半導体製造装置では、反応性ス
パッタエッチング容器20とマイクロ波放電容器20と
の間でウエハを搬送するウエハ搬送機構を簡単化するこ
とができる。
【0019】
【発明の効果】本発明は以上説明したように、異なるド
ライエッチング技術を組み合わせて、エッチング形状を
段階的に制御し試料を処理できるので、試料を半導体素
子加工上の最適な形状に仕上げることができるという効
果がある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method , and more particularly to a plasma processing method suitable for etching a wafer one by one by a dry process. is there. 2. Description of the Related Art As a semiconductor manufacturing apparatus for etching a wafer by a dry process, a batch type semiconductor manufacturing apparatus for simultaneously etching a plurality of wafers has been dominant. However, miniaturization of semiconductor integrated circuit elements,
As the degree of integration and the diameter of a wafer increase, the requirements for performance such as uniformity of etching become more severe, and a batch type semiconductor manufacturing apparatus can no longer respond to this requirement. Therefore, as a semiconductor manufacturing apparatus that satisfies this requirement, a single-wafer type semiconductor manufacturing apparatus that performs an etching process on a wafer one by one in a dry process has been developed and has been widely used in recent years. On the other hand, techniques for etching a wafer by a dry process (hereinafter abbreviated as dry etching technique) include a reactive sputter etching technique and a microwave plasma etching technique. Various characteristics of these dry etching techniques have been elucidated to a large extent recently, and some of them have been put to practical use. However, each of these dry etching techniques has advantages and disadvantages, and its application range is limited. [0004] Conventional single-wafer semiconductor manufacturing can respond to performance demands such as etching uniformity due to miniaturization and high integration of semiconductor integrated circuit elements and enlargement of wafer diameter as described above. Since the applied range of the dry etching technology used is a single technology that is limited, the etching shape is controlled stepwise, and the etching process is performed in the same equipment, such as performing the processing before and after the etching process continuously in the same device. At present, the diversification of specifications is progressing, and it is no longer possible to cope with them. SUMMARY OF THE INVENTION An object of the present invention is to combine different dry etching techniques to obtain a sample.
An object of the present invention is to provide a plasma processing method capable of finishing an optimum shape for processing a semiconductor element . SUMMARY OF THE INVENTION The present invention provides a plasma processing method for processing a sample one by one with a plasma.
A first step of subjecting the sample to a reactive sputter etching process using ions and radicals in the plasma in a first region provided in the first chamber; and in the plasma generation source region different second region <br/>, a second step of etching said sample by plasma capable shape control of etch angle, wherein the first region second Transports the sample between areas
And a conveying step, by said second step and said first step, characterized in that stepwise control of the etching profile of the sample. According to the present invention, by combining different dry etching techniques , the etching shape is controlled stepwise.
Samples can be processed, making them ideal for processing semiconductor devices.
There is an effect that the shape can be finished. An embodiment of the present invention will be described with reference to FIG. In FIG. 1, the reaction chamber 10 is provided with a container 20 of a reactive sputter etching apparatus as a first etching apparatus and a second etching apparatus as a second etching apparatus so that a combined etching of reactive sputter etching and microwave plasma etching can be performed. A container 30 for the microwave discharge device is provided therein. Reaction chamber 10 and container 30 of microwave discharge device
Means that the exhaust system 11 evacuates the container 20 of the reactive sputter etching apparatus by the exhaust system 12. The reactive sputter etching container 20 includes:
In this case, a high-frequency electrode 21 and a wafer mounting electrode (hereinafter, abbreviated as a table) 22 are provided inside in such a manner as to oppose the vertical direction. The high-frequency electrode 21 has a gas discharge hole (not shown) for discharging an etching gas toward the surface of the table 22,
A gas supply passage (not shown) communicating with the gas discharge hole and supplying the etching gas to the gas discharge hole is formed, and the gas supply passage is connected to gas supply means installed outside the reaction chamber 10, for example, a gas cylinder 23. The connected gas conduit 24 is connected. The high-frequency electrode 21 is connected to a high-frequency power supply 25 installed outside the reaction chamber 10. A single wafer 40 is placed on the table 22 via a sample table 26, and a high frequency power is applied to the high frequency electrode 21 from a high frequency power supply 25. As a result, the etching gas released from the gas discharge holes into the reactive sputter etching container 20 is turned into plasma. The activated neutral molecules and atoms (radicals) and ions in the plasma enter the wafer 40, and as a result, the wafer 40
Has its surface chemically and materially etched. On the other hand, a table 31 is provided in the reaction chamber 10 so as to face the microwave discharge vessel 30, and a permanent magnet 32 is provided below the table 31. At the top wall of the reaction chamber 10, a microwave generator 3
The other end is connected in a state where the waveguide 34 provided with 3 surrounds the microwave discharge vessel 30. Waveguide 34
A magnetic field generating coil 35 is provided on the outer periphery of the microwave discharge vessel 30, and the microwave discharge vessel 30 communicates with a discharge space 36 of the microwave discharge vessel 30, and is provided with gas supply means provided outside the reaction chamber 10, for example, , A gas conduit 38 connected to a gas cylinder 37 is connected. A single wafer 40 is placed on the table 31 via a sample table 39, and an etching gas is introduced into the discharge space 36 from a gas cylinder 37. The etching gas introduced into the discharge space 36 has a mirror magnetic field formed in the discharge space 36 by the magnetic field generating coil 35 and the permanent magnet 32 and a waveguide 34 generated by the microwave generator 33.
Is converted into plasma by a synergistic action with a microwave electric field formed in the discharge space 36 by the microwave propagated in the step (a). The active ions in the plasma are incident on the wear 40 along the mirror magnetic field, so that the surface of the wafer 40 is etched. Although not shown in FIG. 1, in this case, the wafer 40 can be transported between the reactive sputter etching container 20 and the microwave discharge container, and the wafer 40 can be loaded and unloaded between the reaction chamber 10 and the outside. It has a simple structure. The case where single crystal silicon used for a gate film of a semiconductor memory element is etched by such an apparatus will be described below. The performance of the dry etching technique is greatly affected by its etching reaction mechanism. In reactive sputter etching technology, the etching rate is fast,
However, electrical damage due to ions is large. On the other hand, the microwave plasma etching technology is extremely excellent in fine workability, such as being small in electrical damage due to ions and capable of controlling the shape such as an etching angle. However, the etching speed is small and the mass productivity is extremely low. Inferior. Therefore, by performing etching in the following order, the advantages of both etching techniques can be maximized. In other words, in the first stage of the etching, 70 to 150
80% is etched, and then the remaining 20 to 30% of single crystal silicon is etched in a second stage by a microwave plasma etching technique. Thus, etching can be performed at a high etching rate without causing electrical damage to the semiconductor element. Further, by controlling the etching shape stepwise, it is possible to finish the semiconductor device in an optimum shape for processing. FIG. 2 shows another first embodiment of the present invention. In a processing chamber 10 ', two reactive sputter etching vessels 20 and one microwave discharge vessel 30 are provided. . In FIG. 2, the same devices and the like as those in FIG. In such a semiconductor manufacturing apparatus, it is possible to further respond to diversification of required etching specifications by adopting an optimal dry etching technique for each of a plurality of stages of etching of a wafer. FIG. 3 shows a second embodiment of the present invention. In the processing chamber 10 ", one reactive sputter etching container 20 and two microwave discharge containers 30 are provided. In Fig. 3, the same devices as those in Fig. 1 are denoted by the same reference numerals, and description thereof is omitted, and in such a semiconductor manufacturing device, the effects obtained in the first embodiment can be obtained. FIG. 4 shows a third embodiment of the present invention. A table 50 in which the tables 22 and 31 shown in FIG. 1 are integrated is rotatably provided in the processing chamber 10. In Fig. 4, the same devices as those shown in Fig. 1 are denoted by the same reference numerals, and description thereof is omitted. Wafer carrying wafers to and from microwave discharge vessel 20 It is possible to simplify the feeding mechanism. [0019] The present invention as has been described above, different de
Combine light etching technology to create an etched shape
Samples can be processed in a step-by-step manner.
There is an effect that it is possible to finish to an optimum shape for the child processing .
【図面の簡単な説明】
【図1】本発明の一実施例を示す枚葉式半導体製造装置
の構成図である。
【図2】本発明の他の実施例を示す枚葉式半導体製造装
置の構成図である。
【図3】本発明の他の実施例を示す枚葉式半導体製造装
置の構成図である。
【図4】本発明の他の実施例を示す枚葉式半導体製造装
置の構成図である。
【符号の説明】
10,10’,10”…反応室、 11,12…排気
系、 20…反応性スパッタエッチング容器、 23,
37…ガスボンベ、 25…高周波電源、 30…マイ
クロ波放電容器、 32…永久磁石、 33…マイクロ
波発生器、 34…導波管、 35…磁場発生用コイ
ル、 40…ウエハBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of a single-wafer semiconductor manufacturing apparatus showing one embodiment of the present invention. FIG. 2 is a configuration diagram of a single-wafer semiconductor manufacturing apparatus showing another embodiment of the present invention. FIG. 3 is a configuration diagram of a single-wafer semiconductor manufacturing apparatus showing another embodiment of the present invention. FIG. 4 is a configuration diagram of a single-wafer semiconductor manufacturing apparatus showing another embodiment of the present invention. [Description of Signs] 10, 10 ′, 10 ″: reaction chamber, 11, 12: exhaust system, 20: reactive sputter etching container, 23,
37: gas cylinder, 25: high-frequency power supply, 30: microwave discharge vessel, 32: permanent magnet, 33: microwave generator, 34: waveguide, 35: coil for generating magnetic field, 40: wafer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福原 秀倶 山口県下松市大字東豊井794番地 株式 会社 日立製作所 笠戸工場内 (72)発明者 丸本 愿 山口県下松市大字東豊井794番地 株式 会社 日立製作所 笠戸工場内 (72)発明者 奥平 定之 東京都国分寺市東恋ケ窪一丁目280番地 株式会社 日立製作所 中央研究所内 (56)参考文献 特開 昭56−137638(JP,A) 特開 昭56−278(JP,A) ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Hideku Fukuhara 794 Kudamatsu-shi, Yamaguchi Prefecture Hitachi Kasado Plant (72) Inventor Noriyuki Marumoto 794 Kudamatsu-shi, Yamaguchi Prefecture Hitachi Kasado Plant (72) Inventor Sadayuki Okuhira 1-280 Higashi Koikebo, Kokubunji-shi, Tokyo Central Research Laboratory, Hitachi, Ltd. (56) References JP-A-56-137638 (JP, A) JP-A-56-278 (JP, A)
Claims (1)
法において、一つの室内に設けられた 第一の領域で、試料にプラズマ
中のイオンとラジカルを用いた反応性スパッタエッチン
グ処理を施す第一のステップと、前記一つの室内に設けられ 前記第一の領域のプラズマ発
生源とは異なる第二の領域で、エッチング角度の形状制
御が可能なプラズマにより前記試料をエッチング処理す
る第二のステップと、 前記第一の領域と前記第二の領域の間で前記試料を搬送
する搬送ステップとを有し、 前記第一のステップと前記第二のステップとにより前記
試料のエッチング形状を段階的に制御することを特徴と
するプラズマ処理方法。(57) [Claims] In a plasma processing method of processing a sample one by one with a plasma, a first step of subjecting the sample to a reactive sputter etching process using ions and radicals in the plasma in a first region provided in one chamber If, in a second region different from the plasma generating source of said first region provided in the indoor of the one, a second step of etching said sample by plasma capable shape control of etch angle, the A transporting step of transporting the sample between a first area and the second area , wherein the etching shape of the sample is controlled stepwise by the first step and the second step. A plasma processing method characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327996A JP3052266B2 (en) | 1997-11-28 | 1997-11-28 | Plasma processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327996A JP3052266B2 (en) | 1997-11-28 | 1997-11-28 | Plasma processing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8221180A Division JP3052264B2 (en) | 1996-08-22 | 1996-08-22 | Plasma processing equipment |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000005960A Division JP3321584B2 (en) | 1993-08-10 | 2000-01-07 | Plasma processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10154700A JPH10154700A (en) | 1998-06-09 |
| JP3052266B2 true JP3052266B2 (en) | 2000-06-12 |
Family
ID=18205348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9327996A Expired - Lifetime JP3052266B2 (en) | 1997-11-28 | 1997-11-28 | Plasma processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052266B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6570045B2 (en) * | 2017-11-07 | 2019-09-04 | 株式会社ハイシック | Compound semiconductor wafer processing method |
-
1997
- 1997-11-28 JP JP9327996A patent/JP3052266B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10154700A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220159820A1 (en) | Plasma processing method and plasma processing apparatus | |
| JPS6037129A (en) | Equipment for manufacturing semiconductor | |
| US11742188B2 (en) | Substrate processing method, pressure control apparatus and substrate processing system | |
| US5246532A (en) | Plasma processing apparatus | |
| US8057603B2 (en) | Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber | |
| JP7433164B2 (en) | Substrate processing system | |
| US10867778B2 (en) | Cleaning method and processing apparatus | |
| JP3808902B2 (en) | Plasma etching method | |
| JP2009239062A (en) | Plasma processing apparatus and method | |
| CN102113097A (en) | Chamber plasma-cleaning process method | |
| US11282701B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP3052266B2 (en) | Plasma processing method | |
| JP2015109479A (en) | Etching method, etching apparatus and ring member | |
| JP3321584B2 (en) | Plasma processing method | |
| US20070275564A1 (en) | Etching method and storage medium | |
| JP2624158B2 (en) | Plasma etching method and apparatus | |
| TWI759348B (en) | Method for processing object to be processed | |
| JP3192351B2 (en) | Plasma processing equipment | |
| JP3052264B2 (en) | Plasma processing equipment | |
| KR20240111459A (en) | Substrate processing apparatus | |
| JP3192352B2 (en) | Plasma processing equipment | |
| JP2019024139A (en) | Method for etching a porous membrane | |
| JP3732287B2 (en) | Plasma processing equipment | |
| JP4865951B2 (en) | Plasma etching method | |
| JPH02312231A (en) | Dryetching device |