Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3059658B2 - High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board - Google Patents
[go: Go Back, main page]

JP3059658B2 - High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board - Google Patents

High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board

Info

Publication number
JP3059658B2
JP3059658B2 JP4550695A JP4550695A JP3059658B2 JP 3059658 B2 JP3059658 B2 JP 3059658B2 JP 4550695 A JP4550695 A JP 4550695A JP 4550695 A JP4550695 A JP 4550695A JP 3059658 B2 JP3059658 B2 JP 3059658B2
Authority
JP
Japan
Prior art keywords
wiring board
silicon
density circuit
circuit wiring
granular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4550695A
Other languages
Japanese (ja)
Other versions
JPH08242048A (en
Inventor
吉郎 相庭
好男 中村
Original Assignee
東芝セラミックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝セラミックス株式会社 filed Critical 東芝セラミックス株式会社
Priority to JP4550695A priority Critical patent/JP3059658B2/en
Publication of JPH08242048A publication Critical patent/JPH08242048A/en
Application granted granted Critical
Publication of JP3059658B2 publication Critical patent/JP3059658B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は高密度半導体集積回路チ
ップを搭載するのに適した高密度回路配線基板、その製
法及び高密度回路配線基板を用いたマルチチップモジュ
ールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-density circuit wiring board suitable for mounting a high-density semiconductor integrated circuit chip, a method for manufacturing the same, and a multichip module using the high-density circuit wiring board.

【0002】[0002]

【従来の技術】近年、半導体産業関連技術がめざましく
発展し、半導体回路の集積度もこれに伴って飛躍的に向
上してきている。半導体回路の集積度が向上すれば、組
み込み機器が小型化し、かつ駆動電力も低減化できるた
め取扱いに好都合である。さらに、高密度半導体集積回
路(LSI)チップを高集積化するとLSIチップ内の
ゲート間の配線距離も短縮され配線距離に応じて発生す
る信号伝達遅れが低減化するため、LSIチップを高速
駆動することができる。
2. Description of the Related Art In recent years, technologies related to the semiconductor industry have been remarkably developed, and the degree of integration of semiconductor circuits has been dramatically improved. If the degree of integration of the semiconductor circuit is improved, the size of the embedded device can be reduced and the driving power can be reduced, which is convenient for handling. Further, when a high-density semiconductor integrated circuit (LSI) chip is highly integrated, a wiring distance between gates in the LSI chip is shortened, and a signal transmission delay generated according to the wiring distance is reduced, so that the LSI chip is driven at high speed. be able to.

【0003】しかしながら、現状では、LSIチップが
高速化しても、LSIチップを搭載する高密度配線基板
の信号伝達遅れがネックとなってLSI素子を組み込ん
だシステムの速度は期待ほど高速化できないという問題
がある。
However, at present, even if the speed of the LSI chip is increased, the signal transmission delay of the high-density wiring board on which the LSI chip is mounted becomes a bottleneck, and the speed of the system incorporating the LSI element cannot be increased as expected. There is.

【0004】また、LSIチップの高密度化が進んでチ
ップサイズが大きくなると、これにともないチップ製造
工程での不良品発生率が激増して歩留が悪化し、安価な
LSIチップの提供が困難になるという問題もある。
Further, as the density of LSI chips has increased and the chip size has increased, the incidence of defective products in the chip manufacturing process has drastically increased and the yield has deteriorated, making it difficult to provide inexpensive LSI chips. There is also the problem of becoming.

【0005】LSIチップの集積度の向上は、LSIチ
ップを形成するSi基板の面積を大きくするか、あるい
はSi基板上の配線の線幅あるいは配線間隔を狭くする
いわゆる微細加工技術を採用することによって達成され
るが、いずれの方法によっても、LSIチップの高密度
化に伴う歩留の低下を回避することはきわめて困難であ
る。
The degree of integration of the LSI chip is improved by increasing the area of the Si substrate on which the LSI chip is formed, or by adopting a so-called fine processing technique for reducing the line width or interval of the wiring on the Si substrate. However, it is extremely difficult to avoid a reduction in yield due to the increase in the density of LSI chips by any of the methods.

【0006】そこで、最近、LSIチップを組み込んだ
システムの駆動速度向上を阻害する要因を排除してシス
テムの速度を改善するとともに、製造歩留を向上させる
ための手法として、比較的小規模のLSIチップを回路
配線基板に複数搭載し、大規模集積回路と同等の機能を
有する回路を作成する、いわゆるマルチチップモジュー
ル(MCM)が注目されている。
Accordingly, recently, as a method for improving the system speed by eliminating a factor that hinders the improvement of the driving speed of the system incorporating the LSI chip and improving the manufacturing yield, a relatively small-scale LSI is used. A so-called multi-chip module (MCM), in which a plurality of chips are mounted on a circuit wiring board to create a circuit having a function equivalent to that of a large-scale integrated circuit, has attracted attention.

【0007】MCMは、高密度配線回路基板上に複数の
LSIベアチップ(封止を施していないLSIチップ)
を直接搭載し、配線とLSIベアチップとを結線した
後、パッケージングを行う実装方式を採用したものであ
る。
The MCM is composed of a plurality of LSI bare chips (unsealed LSI chips) on a high-density wiring circuit board.
Are mounted directly, wiring is connected to the LSI bare chip, and then packaging is performed.

【0008】このようなMCMとしては、従来周知のガ
ラスエポキシなどの高密度プリント配線基板を用いたM
CM−L、アルミナや窒化アルミなどのセラミック基板
を用いたMCM−C、シリコン基板や、金属基板上に有
機薄膜を形成したMCM−D、シリコン基板上に二酸化
ケイ素誘電体層を形成したMCM−Si、セラミック基
板上に薄膜層を形成したMCM−D/Cなどが知られて
いる。
As such an MCM, an MCM using a high-density printed wiring board such as a conventionally known glass epoxy is used.
CM-L, MCM-C using a ceramic substrate such as alumina or aluminum nitride, MCM-D having an organic thin film formed on a silicon substrate or a metal substrate, or MCM-C having a silicon dioxide dielectric layer formed on a silicon substrate. Known are Si, MCM-D / C in which a thin film layer is formed on a ceramic substrate, and the like.

【0009】MCMは、LSIチップを組み込んだシス
テムの駆動速度向上と製造歩留を向上させるための手法
として注目されているが、その本来の特性を発揮させる
ためには、次のような要求特性を満足させる必要があ
る。
The MCM has been attracting attention as a method for improving the driving speed and the production yield of a system incorporating an LSI chip, but in order to exhibit its original characteristics, the following required characteristics are required. Needs to be satisfied.

【0010】すなわち、 (1) MCMにおいては、高密度配線回路基板にLSIの
ベアチップが直接接触しているが、LSIチップは高速
駆動により消費電力が増加し大量の熱を発生するから、
MCMを構成する高密度配線回路基板を構成する材料に
は良好な放熱性を得るために高い熱伝導性を有すること
が要求される。
[0010] (1) In the MCM, the bare chip of the LSI is in direct contact with the high-density wiring circuit board. However, the LSI chip generates a large amount of heat due to an increase in power consumption due to high-speed driving.
The material constituting the high-density wiring circuit board constituting the MCM is required to have high thermal conductivity in order to obtain good heat dissipation.

【0011】(2) 高密度配線回路基板とLSIチップの
熱膨脹率が大きく異なると、集積回路駆動時にチップの
発熱によって生じる熱応力によりチップが機械的に破壊
されるおそれがある。したがって、MCMを構成する高
密度配線回路基板を構成する材料の熱膨脹率はLSIチ
ップを構成するシリコンと同等の値であることが要求さ
れる。
(2) If the thermal expansion coefficients of the high-density wiring circuit board and the LSI chip are significantly different, the chip may be mechanically broken by thermal stress generated by heat generation of the chip when driving the integrated circuit. Therefore, it is required that the coefficient of thermal expansion of the material forming the high-density wiring circuit board forming the MCM is equivalent to that of the silicon forming the LSI chip.

【0012】(3) 高密度配線回路基板の誘電率が大きい
と、高密度配線回路基板上の配線の寄生容量が増加し、
配線上の回路の信号伝達特性が悪化し、高速駆動が困難
になるから、高密度配線回路基板を構成する材料は低い
誘電率を有することが要求される。
(3) If the dielectric constant of the high-density wiring circuit board is large, the parasitic capacitance of the wiring on the high-density wiring circuit board increases,
Since the signal transmission characteristics of the circuit on the wiring deteriorate and high-speed driving becomes difficult, the material forming the high-density wiring circuit board is required to have a low dielectric constant.

【0013】(4) さらに、高密度配線回路基板はLSI
チップを搭載するために各種の機械加工を施されるか
ら、これに耐えるとともに素子を構造的に保持するため
に、機械強度が大きいことが要求される。
(4) Further, the high-density wiring circuit board is an LSI
Since various types of machining are performed to mount the chip, high mechanical strength is required in order to withstand this and to hold the element structurally.

【0014】上記MCM−Lで用いられるガラスエポキ
シ材料は、取扱いが容易であり安価であるが、熱伝導率
が小さく、放熱性に乏しいため高速・高密度MCMには
不適である。また、MCM−CやMCM−D/Cの基板
材料を構成するアルミナや窒化アルミニウムなどのセラ
ミック基板は放熱性が良好で強度的にも好適であるもの
の、熱膨脹率がシリコンとは異なることから昇温時に基
板もしくはチップにクラックが入る恐れがあって高パワ
ーの素子に適用することは困難であり、また、誘電率が
比較的大きいため、配線容量が増加し、超高速駆動には
適さないという問題がある。さらに、半導体製造用単結
晶シリコン基板に絶縁層を形成した回路配線基板を用い
るMCM−Siでは、熱伝導性、熱膨脹率については、
MCMを構成する基板として最適な特性を有しているも
のの、単結晶シリコンは機械加工が困難で、切削等によ
るチッピングを生じるため歩留が低く、また、単結晶シ
リコン自体の曲げ強度が低いためこれを用いたMCMに
は信頼性に乏しいという問題がある。
The glass epoxy material used in the MCM-L is easy to handle and inexpensive, but is unsuitable for high-speed and high-density MCM because of its low thermal conductivity and poor heat dissipation. Although ceramic substrates such as alumina and aluminum nitride, which constitute the substrate material of MCM-C and MCM-D / C, have good heat dissipation properties and are suitable in terms of strength, they have a different coefficient of thermal expansion from that of silicon. It is difficult to apply to high power devices due to the possibility of cracks in the substrate or chip at the time of warming, and because the dielectric constant is relatively large, the wiring capacity increases and it is not suitable for ultra-high speed driving There's a problem. Furthermore, in MCM-Si using a circuit wiring substrate in which an insulating layer is formed on a single crystal silicon substrate for semiconductor production, thermal conductivity and thermal expansion coefficient are as follows.
Although it has the best characteristics as a substrate that constitutes the MCM, single crystal silicon is difficult to machine, and chipping due to cutting etc. occurs, so the yield is low, and the bending strength of the single crystal silicon itself is low. The MCM using this has a problem of poor reliability.

【0015】[0015]

【発明が解決しようとする課題】本発明は、上述したM
CMにおける要求特性を満足させる高密度回路配線基板
及びこれを用いたマルチチップモジュールならびにこれ
らの製造方法を提供することを他の目的としている。
SUMMARY OF THE INVENTION The present invention relates to the aforementioned M
Another object of the present invention is to provide a high-density circuit wiring board that satisfies the required characteristics of a CM, a multi-chip module using the same, and a method of manufacturing the same.

【0016】[0016]

【課題を解決するための手段】本発明の高密度回路配線
基板は、シリコン粒子同士が結合した粒状シリコンの板
焼結体からなることを特徴とするものである。
According to the present invention, there is provided a high-density circuit wiring board comprising a plate of granular silicon in which silicon particles are bonded to each other.
And it is characterized in that consisting of Jo sintered body.

【0017】本発明の高密度回路配線基板の製造原料で
ある粒状シリコンとしては、単結晶シリコン、アモルフ
ァスシリコン、ポリシリコンなどが使用可能であるが、
これらの内、ポリシリコンは、入手が容易であり、かつ
焼結体の抗折強度が大きいため、特に本発明の高密度配
線回路基板材料として好適である。原料としてポリシリ
コンを用いた場合には、焼結板状体には、粒状ポリシリ
コン原料のミクロ組織構造が一部残留しており、顕微鏡
的に確認することができる。
As the granular silicon which is a raw material for manufacturing the high-density circuit wiring board of the present invention, single crystal silicon, amorphous silicon, polysilicon and the like can be used.
Among them, polysilicon is easily available and has high bending strength of the sintered body, and therefore is particularly suitable as the material for the high-density wiring circuit board of the present invention. When polysilicon is used as the raw material, a part of the microstructure of the granular polysilicon raw material remains in the sintered plate-like body, which can be confirmed microscopically.

【0018】以下に、粒状ポリシリコンを使用した例に
して、本発明の高密度回路配線基板、これを用いたMC
M及びこれらの製造方法の詳細を説明するが、本発明の
高密度回路配線基板は粒状ポリシリコンを使用したもの
に限定されるものではなく、粒状単結晶シリコン、粒状
アモルファスシリコンについても同様に適用可能であ
る。 本発明に使用される粒状ポリシリコンは、半導体
用シリコン単結晶製造用の材料としても用いられている
ものであるから、慣用の半導体製造技術を転用すること
ができ、原料の入手が容易で、きわめて高純度の基板の
製造が可能である。粒状ポリシリコンとしては、粉度分
布が 100μm以下、好ましくは50μm以下の範囲内であ
って、平均粒径が50μmないし10μmのものである。こ
のような粒状ポリシリコンは、バルク状のポリシリコン
を粉砕する方法、あるいはシリコンを蒸発させた後急速
冷却して粒状の凝結体を得る方法などにより製造され
る。ポリシリコンバルクの粉砕は、振動ミル、ジェット
ミルなど金属粉体を製造する慣用の粉体製造装置を用い
て行うことができる。なお、酸化シリコン絶縁膜は誘電
体特性について重要な要素となるが、この酸化シリコン
絶縁膜は基板表面の酸化によって形成されるので、使用
する粒状ポリシリコンとしては、高純度のものが好まし
く、シリコン単結晶製造用ポリシリコンの純度に相当す
る不純物濃度 100ppm 以下のグレードのものが好まし
い。
The high-density circuit wiring board of the present invention and the MC using this
M and details of their manufacturing methods will be described. However, the high-density circuit wiring board of the present invention is not limited to the one using granular polysilicon, and is similarly applied to granular single crystal silicon and granular amorphous silicon. It is possible. Since the granular polysilicon used in the present invention is also used as a material for manufacturing a silicon single crystal for a semiconductor, a conventional semiconductor manufacturing technology can be diverted, and the raw material can be easily obtained. Very high purity substrates can be manufactured. The granular polysilicon has a particle size distribution of 100 μm or less, preferably 50 μm or less, and has an average particle diameter of 50 μm to 10 μm. Such granular polysilicon is manufactured by a method of pulverizing bulk polysilicon or a method of evaporating silicon followed by rapid cooling to obtain a granular aggregate. The pulverization of the polysilicon bulk can be performed using a conventional powder production apparatus for producing metal powder, such as a vibration mill or a jet mill. The silicon oxide insulating film is an important factor for the dielectric characteristics. However, since the silicon oxide insulating film is formed by oxidizing the surface of the substrate, high-purity granular polysilicon is preferably used. A grade having an impurity concentration of 100 ppm or less corresponding to the purity of polysilicon for single crystal production is preferable.

【0019】このようにして得られた粒状ポリシリコン
は、次のように加圧成形及び加熱・焼結を経て高密度配
線回路基板とされる。
The granular polysilicon thus obtained is subjected to pressure molding, heating and sintering as described below to obtain a high-density wiring circuit board.

【0020】まず、粒状シリコンをシリコンと非反応性
でかつ1400℃以上の高温に耐える材料でできたモールド
中に充填し、ホットプレスにより、窒素、アルゴンのよ
うな不活性雰囲気中で加圧焼成することにより、本発明
で用いる高密度配線回路基板を製造することができる。
First, granular silicon is filled into a mold made of a material which is non-reactive with silicon and which can withstand a high temperature of 1400 ° C. or more, and calcined by hot pressing in an inert atmosphere such as nitrogen or argon. By doing so, a high-density wiring circuit board used in the present invention can be manufactured.

【0021】加圧条件は 200kg/cm 2 から300 kg/cm 2
の範囲が望ましい。加圧力がこの範囲を下回ると粒状ポ
リシリコンの充填密度が低下して所要の強度が得られな
い。またこの範囲を上回っても板状の粒状シリコン焼結
体体の特性向上の効果は得られず経済的に不利である。
The pressing conditions are 200 kg / cm 2 to 300 kg / cm 2
Is desirable. If the pressure is below this range, the packing density of the granular polysilicon decreases, and the required strength cannot be obtained. Further, even if it exceeds this range, the effect of improving the properties of the plate-shaped granular silicon sintered body cannot be obtained, which is economically disadvantageous.

【0022】焼成温度は、粒状シリコンが軟化ないしは
部分溶融して塑性変形を起こす温度であることが必要で
あり、1000℃ないし1400℃の範囲、好ましくは1300℃な
いし1400℃の範囲が望ましい。
The firing temperature must be a temperature at which the granular silicon is softened or partially melted to cause plastic deformation, and is preferably in the range of 1000 ° C. to 1400 ° C., and more preferably in the range of 1300 ° C. to 1400 ° C.

【0023】モールド材料としては、カーボン、モリブ
デン、カーボン−モリブデンの組み合わせなどの材料を
使用することができる。
As the molding material, materials such as carbon, molybdenum, and a combination of carbon and molybdenum can be used.

【0024】本発明の高密度回路配線基板は、密度 2.0
g/cm3 ないし 2.3g/cm3 の板状体であり、その表面はL
SIチップ搭載のため各種機械加工を施すことができ
る。
The high-density circuit wiring board of the present invention has a density of 2.0
g / cm 3 to 2.3 g / cm 3 , and its surface is L
Various machining can be performed for mounting the SI chip.

【0025】また、この高密度回路配線基板の板厚は、
モジュールの機械的強度から決定されるが、一般的に
は、1 mmないし1 cmの範囲が好ましく、さらに2 mmない
し5 mmの範囲が好ましい。その理由は、1 mmを下回ると
必要な強度が得られず、曲げによって破壊され易いから
である。また1 cmを上回ると、放熱性が低下するのみな
らず、材料を多量に使用するためコスト高になり望まし
くない。
The thickness of this high-density circuit wiring board is
It is determined from the mechanical strength of the module, but is generally preferably in the range of 1 mm to 1 cm, more preferably in the range of 2 mm to 5 mm. The reason is that if it is less than 1 mm, the required strength cannot be obtained, and it is easily broken by bending. On the other hand, if it exceeds 1 cm, not only the heat radiation property is reduced, but also the cost is increased because a large amount of material is used, which is not desirable.

【0026】目的とする高密度回路配線基板の板厚が薄
く、必要な抵折強度が得られないような場合には、無機
材料製布状体で補強して抗折強度の高い高密度回路配線
基板を得ることもできる。このような補強粒状シリコン
焼結体は、例えばモールド内に粒状シリコンを層状に配
置し、その上に無機材料製布状体を配置し、さらに、そ
の上に粒状シリコンを層状に配置して、これらを加圧加
熱して一体に焼成することにより得ることができる。こ
のような無機材料製布状体としては、セラミックファイ
バー、ガラスファイバーあるいはメタルファイバーなど
の無機質ファイバー製の織布あるいは不織布が例示さ
れ、特に、セラミックファイバー製織布が取扱いや入手
の容易性などから好ましい。
If the desired high-density circuit wiring board has a small thickness and the required flexural strength cannot be obtained, the high-density circuit having high bending strength is reinforced with a cloth material made of an inorganic material. A wiring board can also be obtained. Such a reinforced granular silicon sintered body, for example, arranges granular silicon in a layer in a mold, arranges an inorganic material-made cloth thereon, and further arranges granular silicon thereon in a layer, They can be obtained by pressurizing and heating them and firing them integrally. Examples of such a cloth made of an inorganic material include ceramic fiber, woven fabric or nonwoven fabric made of inorganic fiber such as glass fiber or metal fiber, and in particular, woven fabric made of ceramic fiber is preferred because of its easy handling and availability. preferable.

【0027】本発明のマルチチップモジュールは、この
ようにして得た板状の粒状シリコン焼結体からなる基板
の表面に絶縁被覆層を形成し、その表面に所要回路の金
属配線層を形成し、複数のLSIベアチップを搭載し
て、金属配線層とLSIベアチップを電気的に接続して
素子をモジュール化したものである。
In the multichip module of the present invention, an insulating coating layer is formed on the surface of the plate-like granular silicon sintered body thus obtained, and a metal wiring layer of a required circuit is formed on the surface. A plurality of LSI bare chips are mounted, and a metal wiring layer and the LSI bare chips are electrically connected to form a module.

【0028】本発明のMCMとその製造方法を図面を用
いて詳細に説明する。
The MCM of the present invention and its manufacturing method will be described in detail with reference to the drawings.

【0029】図1は、本発明のMCMの一実施例を模式
的に示す図である。同図において、板状の粒状ポリシリ
コン焼結体からなる基板1上に、絶縁被覆層2が形成さ
れている。そして絶縁被覆層の上に、複数のLSIベア
チップ3がろうづけ材4を介して絶縁被覆層に接合され
ている。さらに、絶縁被覆層には金属薄膜からなる回路
配線5が形成されており、LSIベアチップ3と回路配
線5とはボンド線6により電気的に接続されている。
FIG. 1 is a diagram schematically showing an embodiment of the MCM of the present invention. In FIG. 1, an insulating coating layer 2 is formed on a substrate 1 made of a plate-like granular polysilicon sintered body. Then, a plurality of LSI bare chips 3 are joined to the insulating coating layer via a brazing material 4 on the insulating coating layer. Further, a circuit wiring 5 made of a metal thin film is formed on the insulating coating layer, and the LSI bare chip 3 and the circuit wiring 5 are electrically connected by bond wires 6.

【0030】本発明の配線パターンは、図1に示すよう
に単層の配線でもよいが、図2に示すように、複数の絶
縁被覆層2a,2bを介して複数層の回路配線5a,5
bを形成し、絶縁被覆層に形成した孔(ビア・ホール)
7内に電気伝導性材料を充填して配線層相互間を接続し
て多層配線基板とすることもできる。なお、図2におい
て、図1と共通する部分には共通の符号を付して重複す
る説明を省略してある。 本発明において、板状の粒状
ポリシリコン焼結体表面に形成する絶縁被覆層は、ポリ
シリコン焼結体表面を酸化して二酸化ケイ素層とするこ
とによって形成することができる。この工程は通常半導
体集積回路製造技術で採用している酸化技術を転用する
ことができる。絶縁被覆層は配線容量をできるだけ低減
する必要があるから、酸化皮膜の厚みは厚い方が望まし
く、通常 300nmないし、1000nmの範囲が望ましい。厚み
がこれよりも薄いと、配線の容量が増加し、信号伝達遅
れが大きくなり、高速化に不適当である。また、皮膜厚
みがこれよりも大きいと、皮膜形成に時間がかかり、製
造コストの上昇をもたらす。これらの理由によりこの範
囲の誘電体層厚みとすることが必要である。
The wiring pattern of the present invention may be a single-layer wiring as shown in FIG. 1, but as shown in FIG. 2, a plurality of circuit wirings 5a, 5a are provided via a plurality of insulating coating layers 2a, 2b.
holes (via holes) formed in b and formed in the insulating coating layer
7 may be filled with an electrically conductive material to connect the wiring layers to each other to form a multilayer wiring board. In FIG. 2, portions common to FIG. 1 are denoted by common reference numerals, and redundant description is omitted. In the present invention, the insulating coating layer formed on the surface of the plate-like granular polysilicon sintered body can be formed by oxidizing the surface of the polysilicon sintered body to form a silicon dioxide layer. In this step, an oxidation technique usually employed in a semiconductor integrated circuit manufacturing technique can be used. Since it is necessary to reduce the wiring capacity of the insulating coating layer as much as possible, it is desirable that the thickness of the oxide film is large, and it is usually desirable that the thickness be in the range of 300 nm to 1000 nm. If the thickness is smaller than this, the capacity of the wiring increases and the signal transmission delay increases, which is unsuitable for high speed operation. On the other hand, if the film thickness is larger than this, it takes a long time to form the film, resulting in an increase in manufacturing cost. For these reasons, it is necessary to set the dielectric layer thickness in this range.

【0031】多層配線基板においては、絶縁被覆層は有
機薄膜によって形成することも可能である。このような
有機薄膜としては、ポリイミドのような耐熱性、電気絶
縁性に優れた絶縁材料が適しており、有機薄膜の形成方
法としては、絶縁材料の有機溶剤溶液を塗布・乾燥して
薄膜とする方法、あるいは有機材料を蒸着させて被覆す
る方法など周知の方法を採用することができる。
In a multilayer wiring board, the insulating coating layer can be formed of an organic thin film. As such an organic thin film, an insulating material having excellent heat resistance and electrical insulation such as polyimide is suitable.As a method for forming the organic thin film, an organic solvent solution of the insulating material is applied and dried to form a thin film. A well-known method such as a method of coating or a method of depositing and coating an organic material can be employed.

【0032】絶縁被覆層上に設ける金属配線層を形成す
る材料としては、タングステン、モリブデンなどの高融
点金属材料あるいは金、銀、銅、パラジウム、アルミニ
ウムなどの低抵抗性金属材料あるいはこれらの合金を用
いることができる。
As a material for forming the metal wiring layer provided on the insulating coating layer, a high-melting metal material such as tungsten or molybdenum, a low-resistance metal material such as gold, silver, copper, palladium or aluminum or an alloy thereof is used. Can be used.

【0033】絶縁層上に設ける金属配線層は、蒸着、メ
ッキあるいは金属薄膜の張り付けなどにより形成した金
属薄膜層を選択的にエッチングして形成する方法、ある
いは、基板の絶縁層上に選択的にメッキする方法などに
より形成することができる。
The metal wiring layer provided on the insulating layer is formed by selectively etching a metal thin film layer formed by vapor deposition, plating, or attaching a metal thin film, or selectively on the insulating layer of the substrate. It can be formed by a plating method or the like.

【0034】金属配線層の厚みは、 0.5μm ないし、10
μm の範囲にあることが好ましい。この範囲を下回る
と、配線層形成時に断線が生じ易く製造歩留の低下をき
たすばかりでなく、使用中も断線の恐れが増加する。ま
た、金属配線層の厚みがこれよりも厚いと、金属配線層
の形成に時間がかかり製造コスト低減化が望めない。
The thickness of the metal wiring layer is 0.5 μm to 10 μm.
It is preferably in the range of μm. Below this range, disconnection is likely to occur during the formation of the wiring layer, which not only lowers the production yield, but also increases the risk of disconnection during use. On the other hand, if the thickness of the metal wiring layer is larger than this, it takes a long time to form the metal wiring layer, so that a reduction in manufacturing cost cannot be expected.

【0035】配線配線層の線幅は、 1μm ないし20μm
の範囲が望ましい。この範囲を下回ると、微細加工が困
難で製造工程中に断線が生じ易く、さらに抵抗が増加
し、発熱の原因となる。またこの範囲を上回ると、高集
積化が不可能になる。
The line width of the wiring layer is 1 μm to 20 μm.
Is desirable. Below this range, fine processing is difficult and disconnection is likely to occur during the manufacturing process, further increasing the resistance and causing heat generation. In addition, if it exceeds this range, high integration becomes impossible.

【0036】ついで、上記工程で得られた基板上にLS
Iベアチップを搭載する。LSIベアチップの搭載は、
基板の上にろう材を介してチップを接着した後、LSI
ベアチップと基板上の金属配線層間をワイヤーボンディ
ング技術で電気的に接続することによって行われる。
Next, LS is placed on the substrate obtained in the above step.
The I bear chip is mounted. The mounting of LSI bare chip
After bonding the chip on the board via brazing material, LSI
This is performed by electrically connecting the bare chip and the metal wiring layer on the substrate by a wire bonding technique.

【0037】こうして得られた素子はパッケージングさ
れる。パッケージとしては、セラミックパッケージ、有
機樹脂パッケージ、金属缶パッケージなど周知のものを
用いることができるが、放熱性を損なうことのないパッ
ケージ技術を使用することが必要である。このようなパ
ッケージとしては、セラミック材料パッケージ、あるい
は金属缶パッケージが望ましい。
The device thus obtained is packaged. As the package, a well-known package such as a ceramic package, an organic resin package, and a metal can package can be used, but it is necessary to use a package technology that does not impair heat dissipation. As such a package, a ceramic material package or a metal can package is desirable.

【0038】なお、以上の実施例では粒状シリコンとし
て、粒状ポリシリコンヲ用いた例について説明したが、
本発明はかかる実施例に限定されけるものではなく、粒
状シリコンとして単結晶シリコンやアモルファスシリコ
ンを用いることも可能である。
In the above embodiment, an example was described in which granular polysilicon was used as granular silicon.
The present invention is not limited to such an embodiment, and it is also possible to use single crystal silicon or amorphous silicon as granular silicon.

【0039】[0039]

【作用】本発明に用いる板状の粒状シリコン焼結体は、
窒化アルミニウムと同等の高い熱伝導率を有し放熱性に
優れているばかりでなく、熱膨脹率が基板上に搭載され
るLSIチップと同等であることから温度上昇時の熱破
壊もない。また、基板の誘電率も窒化アルミニウムのよ
うなセラミックス希基板よりも低く配線容量を低くでき
るので超高速駆動に適しており、さらに、抗折強度はシ
リコン単結晶の 3倍程度であって、MCMの信頼性を大
きく改善している。
The plate-shaped granular silicon sintered body used in the present invention is:
Not only does it have high thermal conductivity and excellent heat dissipation as well as aluminum nitride, but also has no thermal destruction when the temperature rises because its thermal expansion coefficient is equivalent to that of an LSI chip mounted on a substrate. In addition, the dielectric constant of the substrate is lower than that of a ceramic rare substrate such as aluminum nitride, and the wiring capacity can be reduced. Therefore, the substrate is suitable for ultra-high-speed driving. The reliability has been greatly improved.

【0040】[0040]

【実施例】【Example】

(実施例1)表1に示すように平均粒径の異なる3種の
粒状シリコンを準備した。これらの試料は、平均粒径 1
〜 2mmの塊状ポリシリコンを振動ミルに投入し、所要時
間ミルを運転して粉砕して得たものである。それぞれの
試料の平均粒径は、およそ 7μm であり、その粒径分布
は30〜 0.1μm であった。これらの試料を直径 300mm、
厚さ 100mmの鋼製モールド中に充填し、ホットプレスを
用いて圧力300kg/cm2、温度1300℃で 4時間保持し、焼
成した。焼成は、10〜 4torrの非酸化製雰囲気で行っ
た。
(Example 1) As shown in Table 1, three types of granular silicon having different average particle sizes were prepared. These samples have an average particle size of 1
This is obtained by putting lump of 2 mm bulk polysilicon into a vibrating mill and operating the mill for a required time to pulverize. The average particle size of each sample was approximately 7 μm, and the particle size distribution was 30-0.1 μm. These samples are 300mm in diameter,
The mixture was filled in a steel mold having a thickness of 100 mm, kept at a pressure of 300 kg / cm 2 and a temperature of 1300 ° C. for 4 hours by using a hot press and fired. The firing was performed in a non-oxidizing atmosphere of 10 to 4 torr.

【0041】得られた焼結体の特性を表1に併せ示す。
また、比較例として同一寸法のシリコン単結晶基板、窒
化アルミニウム基板について特性を測定した結果を併せ
て示す。
Table 1 also shows the characteristics of the obtained sintered body.
In addition, the results of measuring the characteristics of a silicon single crystal substrate and an aluminum nitride substrate having the same dimensions as a comparative example are also shown.

【0042】表から明らかなように、この実施例の粒状
ポリシリコン焼結体は、曲げ強さが、 166MPaと、シ
リコン単結晶より 150%程改善されている。また、窒化
アルミニウムと比較しても、同等の強度を有しているこ
とがわかる。
As is clear from the table, the granular polysilicon sintered body of this embodiment has a bending strength of 166 MPa, which is about 150% improved from the silicon single crystal. Also, it can be seen that the same strength is obtained as compared with aluminum nitride.

【0043】[0043]

【表1】 (実施例2)実施例1と同じ試料を用いて、焼成工程に
先だって加熱前処理を施したこと以外は実施例1と同じ
条件で焼結板状体の製造を行った。本実施例では、1200
℃10− 4tor 3時間加熱前処理した後、圧力300kg/cm
2 、温度1300℃、10〜 4torrで 4時間加熱焼成した。得
られた焼結板状体の特性は実施例1と同等であった。加
熱前処理を施した板状の粒状シリコン焼結体は、加熱前
処理を施さない板状の粒状シリコン焼結体より抗折強度
が向上するとともに、シリコン原料中に含まれる不純物
が加熱前処理により揮散するため、焼結性が向上し、高
密度化が達成されるとともに高純度化されることがわか
った。
[Table 1] Example 2 Using the same sample as in Example 1, a sintered plate was manufactured under the same conditions as in Example 1 except that a heating pretreatment was performed prior to the firing step. In this embodiment, 1200
℃ 10-4tor 3 hours after pre-heating, pressure 300kg / cm
2. Heating and firing at 1300 ° C and 10 to 4 torr for 4 hours. The properties of the obtained sintered plate were equal to those of Example 1. The plate-shaped granular silicon sintered body that has been subjected to the heating pretreatment has a higher bending strength than the plate-shaped granular silicon sintered body that has not been subjected to the heating pretreatment, and the impurities contained in the silicon raw material have been subjected to the heating pretreatment. It was found that sinterability was improved because of volatilization, and high density was achieved and high purity was achieved.

【0044】(実施例3)次に実施例2で得られた焼結
ポリシリコン基板を酸素含有水蒸気雰囲気中で 500℃、
3時間加熱することにより表面に厚み10μmの酸化ケイ
素皮膜を形成した。こうして形成した絶縁被覆層にメッ
キにより、 2μmの銅皮膜を形成した。そして銅皮膜上
にエッチングレジスト皮膜を被覆し所用のパターンを形
成した後、エッチング液中で50℃、 2時間浸漬して所要
パターンを有する高密度回路配線基板が得られた。
Example 3 Next, the sintered polysilicon substrate obtained in Example 2 was heated at 500 ° C. in an oxygen-containing steam atmosphere.
By heating for 3 hours, a silicon oxide film having a thickness of 10 μm was formed on the surface. A 2 μm copper film was formed on the thus formed insulating coating layer by plating. Then, after an etching resist film was coated on the copper film to form a desired pattern, it was immersed in an etching solution at 50 ° C. for 2 hours to obtain a high-density circuit wiring board having a required pattern.

【0045】得られた高密度回路配線基板の所要箇所に
10mm角のSi製LSIベアチップを、ろう付材を介して
接続した。しかる後、ワイヤーボンダーを用いてLSI
ベアチップと回路基板上の配線とをボンデイングワイヤ
により電気的に接続した後、得られた回路素子をセラミ
ックで形成したパッケージ筐体を用いて封止し、MCM
素子とした。
At a required portion of the obtained high-density circuit wiring board,
A 10 mm square Si bare chip was connected via a brazing material. After that, use a wire bonder to make the LSI
After the bare chip and the wiring on the circuit board are electrically connected by a bonding wire, the obtained circuit element is sealed using a package housing formed of ceramic, and the MCM is mounted.
It was an element.

【0046】この素子10個を 100℃、湿度60%の恒温室
中で 100時間通電加熱加速試験を行ったところ、 1個の
チップが作動不能となったほかは異常がみられなかっ
た。
When 10 elements were subjected to a heating acceleration test for 100 hours in a constant temperature chamber at 100 ° C. and 60% humidity, no abnormalities were observed except that one chip became inoperable.

【0047】一方、窒化アルミニウム基板を用いた以外
は本発明と同じMCMを10個作成し同時に通電加熱加速
試験を行った結果、 6個のチップが作動不能となった。
On the other hand, the same MCM as that of the present invention except that an aluminum nitride substrate was used was prepared for 10 pieces, and a heating and acceleration test was conducted at the same time. As a result, six chips became inoperable.

【0048】[0048]

【発明の効果】本発明の高密度回路配線基板に用いる板
状の粒状シリコン焼結体は、窒化アルミニウムと同等の
高い熱伝導率を有しており、放熱性に優れているばかり
でなく、熱膨脹率が基板上に搭載されるLSIチップと
同等であることから、温度上昇時の熱破壊もない。ま
た、基板の抗折強度はシリコン単結晶よりもはるかに高
く、しかも誘電率も窒化アルミニウムのような他のセラ
ミックス基板よりも小さいのでMCMの高速駆動を可能
とし、MCMの特性及び信頼性を大きく改善している。
The plate-like granular silicon sintered body used for the high-density circuit wiring board of the present invention has a high thermal conductivity equivalent to that of aluminum nitride, and is not only excellent in heat dissipation, but also Since the coefficient of thermal expansion is equal to that of an LSI chip mounted on a substrate, there is no thermal destruction when the temperature rises. Also, the flexural strength of the substrate is much higher than that of silicon single crystal, and the dielectric constant is smaller than that of other ceramic substrates such as aluminum nitride, so that the MCM can be driven at high speed and the characteristics and reliability of the MCM can be increased. Has improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を模式的に示す断面図FIG. 1 is a sectional view schematically showing one embodiment of the present invention.

【図2】他の実施例を模式的に示す断面図FIG. 2 is a sectional view schematically showing another embodiment.

【符号の説明】[Explanation of symbols]

1…板状の粒状ポリシリコン焼結体からなる基板 2、2a,2b…絶縁被覆層 3…LSIベアチップ 4…ろうづけ材 5,5a,5b…回路配線 6…ボンド線 7…孔(ビア・ホール) DESCRIPTION OF SYMBOLS 1 ... Substrate which consists of plate-shaped granular polysilicon sintered compact 2, 2a, 2b ... Insulation coating layer 3 ... LSI bare chip 4 ... Brazing material 5, 5a, 5b ... Circuit wiring 6 ... Bond wire 7 ... Hole (via hole)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/03 C04B 35/14 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 1/03 C04B 35/14

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン粒子同士が結合した粒状シリコ
の板状焼結体からなることを特徴とする高密度回路配
線基板。
1. A high-density circuit wiring board comprising a plate-like sintered body of granular silicon in which silicon particles are bonded to each other .
【請求項2】 無機材料製布状体とこの無機材料製布状
体と接して層状に配置された粒状シリコンとを焼成して
なる、シリコン粒子同士が結合した粒状シリコンの板状
焼結体とこの板状焼結体と一体化した無機材料製布状体
からなることを特徴とする高密度回路配線基板。
2. An inorganic material-made cloth and the inorganic material-made cloth
Baking granular silicon arranged in layers in contact with the body
Become a granular silicon plate with silicon particles bonded together
Sintered body and cloth body made of inorganic material integrated with this plate-shaped sintered body
High density circuit wiring board, characterized by comprising a.
【請求項3】 シリコン粒子同士が結合した粒状シリコ
の板状焼結体からなる基板表面に絶縁被覆層を形成
し、その表面に所要回路の金属配線層を形成し、複数の
LSΙベアチップを搭載して、前記金属配線層と各LS
Ιベアチップとを電気的に接続してなることを特徴とす
るマルチチップモジュール。
3. An insulating coating layer is formed on the surface of a substrate made of a plate-like sintered body of granular silicon in which silicon particles are bonded to each other , a metal wiring layer of a required circuit is formed on the surface, and a plurality of LS bare chips are mounted. Then, the metal wiring layer and each LS
マ ル チ A multi-chip module characterized by being electrically connected to a bare chip.
【請求項4】 粒状シリコンが、粒状ポリシリコンであ
ることを特徴とする請求項1若しくは2記載の高密度回
路配線基板又は請求項3記載のマルチチップモジュー
ル。
4. The high-density circuit wiring board according to claim 1, wherein the granular silicon is granular polysilicon. 4. The multichip module according to claim 3, wherein the granular silicon is granular polysilicon.
【請求項5】 粒状シリコンをモールドに充填し、減圧
雰囲気下で、温度1300〜1400℃、圧力200〜
300kgf/cm2 の条件で1〜5時間ホットプレスするこ
とを特徴とする高密度回路配線基板の製造方法。
5. Filling a mold with granular silicon and depressurizing
Under the atmosphere, the temperature is 1300-1400 ° C, the pressure 200-
A method for producing a high-density circuit wiring board, comprising hot-pressing at 300 kgf / cm 2 for 1 to 5 hours.
【請求項6】 10torr以下の減圧雰囲気下でホッ
トプレスすることを特徴とする請求項5記載の高密度回
路配線基板の製造方法。
6. A hot press under a reduced pressure atmosphere of 10 torr or less.
6. The method for manufacturing a high-density circuit wiring board according to claim 5, wherein top pressing is performed .
【請求項7】 非酸化性の減圧雰囲気下でホットプレス
することを特徴とする請求項5又は6記載の高密度回路
配線基板の製造方法。
7. Hot pressing in a non-oxidizing reduced pressure atmosphere
7. The method of manufacturing a high-density circuit wiring board according to claim 5, wherein:
【請求項8】 粒状シリコンが、粒度分布が50μm以8. The granular silicon having a particle size distribution of 50 μm or less.
下であり、平均粒径が10μm以下であることを特徴とAnd an average particle size of 10 μm or less.
する請求項5乃至7のいずれか1項記載の高密度回路配The high-density circuit arrangement according to any one of claims 5 to 7.
線基板の製造方法。Manufacturing method of wire substrate.
【請求項9】 粒状シリコンの加熱・焼成を・不活性ガ
ス雰囲気中で行うことを特徴とする請求項5乃至8のい
ずれか1項記載の高密度回路配線基板の製造方法。
9. The heating and baking of the granular silicon is performed by an inert gas.
9. The method according to claim 5, wherein the step is performed in an atmosphere.
2. The method for manufacturing a high-density circuit wiring board according to claim 1.
【請求項10】 粒状シリコンが粒状ポリシリコンであ
る請求項5乃至9のいずれか1記載の高密度回路配線基
板の製造方法。
10. The granular silicon is granular polysilicon.
A high-density circuit wiring board according to any one of claims 5 to 9.
Plate manufacturing method.
JP4550695A 1995-03-06 1995-03-06 High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board Expired - Fee Related JP3059658B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4550695A JP3059658B2 (en) 1995-03-06 1995-03-06 High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4550695A JP3059658B2 (en) 1995-03-06 1995-03-06 High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board

Publications (2)

Publication Number Publication Date
JPH08242048A JPH08242048A (en) 1996-09-17
JP3059658B2 true JP3059658B2 (en) 2000-07-04

Family

ID=12721308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4550695A Expired - Fee Related JP3059658B2 (en) 1995-03-06 1995-03-06 High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board

Country Status (1)

Country Link
JP (1) JP3059658B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705868B1 (en) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 Semiconductor device and manufacturing method thereof
DE102015216144A1 (en) * 2015-08-24 2017-03-02 Wacker Chemie Ag Sintered polycrystalline silicon filter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5927120B2 (en) 2010-09-01 2016-05-25 株式会社エス・ディー・エス バイオテック Tobacco bud inhibitor and method for suppressing tobacco bud

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5927120B2 (en) 2010-09-01 2016-05-25 株式会社エス・ディー・エス バイオテック Tobacco bud inhibitor and method for suppressing tobacco bud

Also Published As

Publication number Publication date
JPH08242048A (en) 1996-09-17

Similar Documents

Publication Publication Date Title
US4827082A (en) Ceramic package
US4724283A (en) Multi-layer circuit board having a large heat dissipation
US5277723A (en) Method for producing multilayer ceramic body with convex side faces
US6737168B1 (en) Composite material and semiconductor device using the same
EP0788153B1 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP3426926B2 (en) Wiring board and its mounting structure
JPH0543316B2 (en)
CN1768420A (en) Semiconductor substrate with copper/diamond composite material and method of manufacturing the same
CN101291769A (en) Composite material and its manufacturing method, molding method of composite material, heat dissipation substrate using composite material
US6291804B1 (en) Joined structure of ceramic heater and electrode terminal, and joining method therefor
JP3059658B2 (en) High-density circuit wiring board, manufacturing method thereof, and multi-chip module using high-density circuit wiring board
JPS5927120B2 (en) substrate
JP2004047863A (en) Heat dissipation circuit board and its manufacturing method
JP4404602B2 (en) Ceramics-metal composite and high heat conduction heat dissipation substrate using the same
JPH0410591A (en) Ceramic multilayer circuit boards and semiconductor modules
JP2516981B2 (en) Ceramic package and method of manufacturing the same
JPS60253295A (en) Method of producing multilayer ceramic board
JP3383892B2 (en) Method for manufacturing semiconductor mounting structure
JP2517024B2 (en) Ceramic package and its manufacturing method
JP3620908B2 (en) Circuit board and semiconductor device including the circuit board
JPH0529509A (en) Substrate for semiconductor
JP3339999B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP3450167B2 (en) Package for storing semiconductor elements
JP3850312B2 (en) Semiconductor element storage package and semiconductor device
JPS6286833A (en) Ceramic package for placing semiconductor substrate and manufacturing thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000411

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371