JP3065726B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3065726B2 JP3065726B2 JP20829891A JP20829891A JP3065726B2 JP 3065726 B2 JP3065726 B2 JP 3065726B2 JP 20829891 A JP20829891 A JP 20829891A JP 20829891 A JP20829891 A JP 20829891A JP 3065726 B2 JP3065726 B2 JP 3065726B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- resist
- film pattern
- pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくは、液晶ディスプレイ、エレクトロルミ
ネッセンス等の駆動に用いる薄膜トランジスタ(TF
T)の製造方法に関する。近年、液晶ディスプレイはよ
り大画面のものが求められており、それらの製造技術の
開発が急務となっている。また、製品としての信頼性及
び歩留まりを向上させることも重要となっており、それ
らの一つとして各工程における基板表面の清浄化の問題
点が挙げられる。特に、金属膜をドライエッチングし、
剥離液によるレジスト剥離後、金属膜パターンエッジ等
に変質したレジストが残り易く、この状態で成膜を行う
と、変質したレジストが残っている部分で異常成長等を
生じて製品としての信頼性及び歩留まりが低下するとい
う問題があった。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a thin film transistor (TF) used for driving a liquid crystal display, electroluminescence and the like.
T). In recent years, liquid crystal displays with larger screens have been demanded, and development of their manufacturing technology has become urgent. It is also important to improve the reliability and yield as products, and one of them is the problem of cleaning the substrate surface in each process. In particular, dry etching of the metal film,
After the resist is stripped by the stripping solution, the deteriorated resist is likely to remain on the metal film pattern edges and the like.If film formation is performed in this state, abnormal growth and the like will occur in the portion where the deteriorated resist remains, and the reliability and There was a problem that the yield was reduced.
【0002】このため、レジスト剥離後に金属膜パター
ンエッジ等に残った変質したレジストを除去することに
より、製品としての信頼性及び歩留まりを向上させるこ
とができる半導体装置の製造方法が要求されている。Therefore, there is a demand for a method of manufacturing a semiconductor device capable of improving the reliability and yield as a product by removing a deteriorated resist remaining on a metal film pattern edge or the like after removing the resist.
【0003】[0003]
【従来の技術】TFTの製造工程では、各層のパターン
形成を行なう都度、有機系剥離液によるレジスト剥離工
程が含まれている。従来、この種の半導体装置の製造方
法においては図5(a)に示すように、基板31上にレジ
ストパターン32を用いてRIE等により金属膜をドライ
エッチングしてゲート金属膜パターン33を形成し、図5
(b)に示すように、有機系レジスト剥離液でレジスト
パターン32を剥離し、イソプロピルアルコール(IP
A)置換、水洗及び乾燥を行なった後、図5(c)に示
すように、P−CVD法によりゲート金属膜パターン33
を覆うようにSiO2 /SiN等の絶縁膜34を成膜して
いる。2. Description of the Related Art A TFT manufacturing process includes a resist stripping step using an organic stripping liquid each time a pattern is formed on each layer. Conventionally, in a method of manufacturing a semiconductor device of this type, as shown in FIG. 5A, a gate metal film pattern 33 is formed on a substrate 31 by dry etching a metal film using a resist pattern 32 by RIE or the like. , FIG.
As shown in (b), the resist pattern 32 is stripped with an organic resist stripper, and isopropyl alcohol (IP) is removed.
A) After replacement, washing and drying, as shown in FIG. 5C, the gate metal film pattern 33 is formed by the P-CVD method.
An insulating film 34 such as SiO 2 / SiN is formed so as to cover.
【0004】[0004]
【発明が解決しようとする課題】上記した従来の半導体
装置の製造方法では、レジストパターン32を用いてRI
E等のドライエッチングでゲート金属膜パターン33を形
成すると、ゲート金属膜パターン33エッジ等に極めて薄
くではあるがレジストが変質して残ってしまうため、こ
の状態で有機系剥離液でレジストパターン32を剥離して
も、特にゲート金属膜パターン33エッジ等に残った変質
したレジストを完全に除去するのが困難であった。In the above-described conventional method for manufacturing a semiconductor device, the resist pattern 32 is used
When the gate metal film pattern 33 is formed by dry etching of E or the like, the resist is deteriorated and remains on the edges of the gate metal film pattern 33, though it is extremely thin. Even if the resist is peeled off, it is difficult to completely remove the deteriorated resist remaining particularly on the edge of the gate metal film pattern 33 and the like.
【0005】このため、ゲート金属膜パターン33エッジ
等に変質したレジストが残った状態で成膜すると、変質
したレジストが残っている部分で異常成長したり、以後
のプロセスでエッチング液等の染み込みによって下層の
ゲート金属膜パターン33を腐食したりする等、製品とし
ての信頼性及び歩留まりが低下するという問題があっ
た。For this reason, if a film is formed in a state where the deteriorated resist remains on the edge of the gate metal film pattern 33 or the like, abnormal growth may occur in the portion where the deteriorated resist remains, or infiltration of an etching solution or the like in a subsequent process. There has been a problem that the reliability and yield as a product are reduced, for example, the lower gate metal film pattern 33 is corroded.
【0006】そこで本発明は、ドライエッチング後の金
属膜パターンエッジに残った変質したレジストを略完全
に除去することができ、異常成長及びエッチング液等の
染み込みによる金属膜パターンの腐食等を生じ難くする
ことができ、製品としての信頼性及び歩留まりを向上さ
せることができる半導体装置の製造方法を提供すること
を目的としている。Accordingly, the present invention can substantially completely remove the deteriorated resist remaining on the metal film pattern edge after the dry etching, and hardly causes abnormal growth and corrosion of the metal film pattern due to penetration of an etching solution or the like. It is an object of the present invention to provide a method of manufacturing a semiconductor device which can improve the reliability and yield as a product.
【0007】[0007]
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、レジストパターンを
マスクとして金属膜をドライエッチングして金属膜パタ
ーンを形成する工程と、次いで、該レジストパターンを
レジスト剥離液で除去する工程と、次いで、該金属膜パ
ターンを高真空中で不活性ガスのイオンビームによるス
パッタエッチングで表面処理する工程と、次いで、該金
属膜パターンを覆うように絶縁膜を成膜する工程とを含
むものである。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises the steps of: forming a metal film pattern by dry etching a metal film using a resist pattern as a mask; Removing the metal film pattern with a resist stripper, then subjecting the metal film pattern to a surface treatment by sputter etching with an ion beam of an inert gas in a high vacuum, and then forming an insulating film so as to cover the metal film pattern. And forming a film.
【0008】本発明においては、スパッタエッチングの
終点を、XPSにより表面元素の濃度をモニターし、こ
のモニターされた所定元素の濃度値に基づいて制御する
ようにしてもよく、また、スパッタエッチングの終点
を、不活性ガスのイオンの衝突時に発生する二次イオ
ン、あるいは後方散乱イオンの量をモニターし、このモ
ニターされた所定のイオン量に基づいて制御するように
してもよい。In the present invention, the end point of the sputter etching may be controlled by monitoring the concentration of the surface element by XPS and based on the monitored concentration value of the predetermined element. May be controlled by monitoring the amount of secondary ions or backscattered ions generated at the time of collision of inert gas ions, and based on the monitored predetermined amount of ions.
【0009】[0009]
【作用】本発明では、図1に示すように、レジスト剥離
後成膜前に、更に高真空中でArガスのイオンビームに
よるスパッタエッチングで金属膜パターン2を表面処理
したため、ドライエッチング後の金属膜パターン2エッ
ジに残った変質したレジストを略完全に除去することが
できる。According to the present invention, as shown in FIG. 1, the metal film pattern 2 is subjected to a surface treatment by sputter etching using an Ar gas ion beam in a high vacuum before the film formation after the resist is stripped. The deteriorated resist remaining on the edge of the film pattern 2 can be almost completely removed.
【0010】[0010]
【実施例】以下、本発明を図面に基づいて説明する。図
1、2は本発明の一実施例に則した半導体装置の製造方
法を説明する図である。図示例は逆スタガー型TFTの
製造方法に適用する場合である。図1、2において、1
はガラス等の透明絶縁性基板であり、この透明絶縁性基
板1上にはAl膜/Ti膜等のゲートとなる金属膜パタ
ーン2が形成されている。3は金属膜パターン2を形成
する際のエッチングマスクとなるレジストパターンであ
り、4、5、6はSiO2 膜/SiN膜等のゲート絶縁
膜、α−Si等の動作半導体膜、SiN等の保護層であ
る。7はn+ α−Si等のコンタクト層であり、このコ
ンタクト層7上にはTi等のソース・ドレイン電極8が
形成されている。9はドレインを接続するためのAl等
のドレインバスであり、10はソース電極に接続するよう
に形成されたITO等の画素電極である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. 1 and 2 are views for explaining a method of manufacturing a semiconductor device according to one embodiment of the present invention. The illustrated example is a case where the method is applied to a method of manufacturing an inverted staggered TFT. 1 and 2, 1
Is a transparent insulating substrate such as glass, and a metal film pattern 2 serving as a gate such as an Al film / Ti film is formed on the transparent insulating substrate 1. Reference numeral 3 denotes a resist pattern serving as an etching mask when forming the metal film pattern 2. Reference numerals 4, 5, and 6 denote gate insulating films such as a SiO 2 film / SiN film, operating semiconductor films such as α-Si, and SiN and the like. It is a protective layer. Reference numeral 7 denotes a contact layer made of n + α-Si or the like, on which a source / drain electrode 8 made of Ti or the like is formed. Reference numeral 9 denotes a drain bus such as Al for connecting a drain, and reference numeral 10 denotes a pixel electrode such as ITO formed to be connected to the source electrode.
【0011】次に、その半導体装置の製造方法を説明す
る。まず、図1(a)に示すように、レジストパターン
3をマスクとしてAl膜/Ti膜からなる金属膜をRI
E等でドライエッチングして、透明絶縁性基板1上にゲ
ート電極、ゲートバスライン、ゲート端子となる金属膜
パターン2を形成する。Next, a method of manufacturing the semiconductor device will be described. First, as shown in FIG. 1A, a metal film composed of an Al film / Ti film is
A metal film pattern 2 serving as a gate electrode, a gate bus line, and a gate terminal is formed on the transparent insulating substrate 1 by dry etching with E or the like.
【0012】次に、図1(b)に示すように、エッチン
グマスクとして用いたレジストパターン3をN−メチル
・2−ピロリドン等の有機系レジスト剥離液で除去す
る。次いで、金属膜パターン2を10-6Torr程度の高真空
中でAr等の不活性ガスのイオンビームによるスパッタ
エッチングで表面処理する。ここでのスパッタエッチン
グはP−CVD装置内でXPSにより図3に示す如く金
属膜パターン2を構成する表面元素のTi濃度をモニタ
ーし、このモニターされた所定元素のTi濃度が一定レ
ベルを越えたら終了させる。Next, as shown in FIG. 1B, the resist pattern 3 used as an etching mask is removed with an organic resist stripper such as N-methyl-2-pyrrolidone. Next, the surface of the metal film pattern 2 is subjected to sputter etching using an ion beam of an inert gas such as Ar in a high vacuum of about 10 −6 Torr. Sputter etching here monitors the Ti concentration of the surface element constituting the metal film pattern 2 by XPS in a P-CVD apparatus as shown in FIG. 3, and when the monitored Ti concentration of the predetermined element exceeds a certain level. Terminate.
【0013】次に、図1(c)に示すように、金属膜パ
ターン2を覆うようにSiO2 膜/SiN膜からなるゲ
ート絶縁膜4、α−Siからなる動作半導体膜5及びS
iNからなる保護層6を連続成膜する。次に、図1
(d)に示すようにSiN保護層6を金属膜パターン2
上の領域が残るようにウェットエッチングする。Next, as shown in FIG. 1C, a gate insulating film 4 composed of a SiO 2 film / SiN film, an active semiconductor film 5 composed of α-Si, and S
A protective layer 6 made of iN is continuously formed. Next, FIG.
As shown in (d), the SiN protective layer 6 is
Wet etching is performed so that the upper region remains.
【0014】次に、図2(e)に示すように、SiN保
護層を覆うようにn+ α−Siからなるコンタクト層7
及びTiからなるソース・ドレイン電極8を成膜する。
そして、素子分離を行ない、ドレインを接続するために
Alドレインバス9を形成し、ソース電極に接続するよ
うにITO画素電極10を形成した後、ゲート絶縁膜4を
エッチングしてゲート端子を出すことにより、図2
(f)に示すような半導体装置を得ることができる。Next, as shown in FIG. 2E, a contact layer 7 made of n + α-Si is formed so as to cover the SiN protective layer.
And a source / drain electrode 8 made of Ti.
After performing element isolation, forming an Al drain bus 9 for connecting a drain, forming an ITO pixel electrode 10 so as to connect to a source electrode, etching the gate insulating film 4 to obtain a gate terminal. FIG. 2
A semiconductor device as shown in (f) can be obtained.
【0015】このように、本実施例では、レジスト剥離
後成膜前に、更に高真空中でArガスのイオンビームに
よるスパッタエッチングで金属膜パターン2を表面処理
したため、ドライエッチング後の金属膜パターン2エッ
ジに残った変質したレジストを略完全に除去することが
できる。このため、従来生じていた異常成長及びエッチ
ング液等の染み込みによる金属膜パターン2の腐食等を
生じ難くすることができる。従って、製品としての信頼
性及び歩留まりを向上させることができる。なお、金属
膜パターン2エッジに残った変質したレジストが除去さ
れることについてはTEM等で観察して確認することが
できた。As described above, in the present embodiment, the metal film pattern 2 is subjected to the surface treatment by sputter etching using an Ar gas ion beam in a high vacuum before the film formation after the resist is stripped. The deteriorated resist remaining on the two edges can be almost completely removed. For this reason, corrosion or the like of the metal film pattern 2 due to abnormal growth and permeation of an etchant or the like, which have conventionally occurred, can be made difficult to occur. Therefore, the reliability and yield as a product can be improved. The removal of the deteriorated resist remaining on the edge of the metal film pattern 2 could be confirmed by observation with a TEM or the like.
【0016】なお、上記実施例では、スパッタエッチン
グをXPSにより金属膜パターン2を構成する表面元素
のTi濃度をモニターし、このモニターされた所定元素
のTi濃度が一定レベルを越えたら終了させてインライ
ンで行なって、工程を増やさずに行なうことができる好
ましい態様の場合について説明したが、本発明はこれに
限定されるものではなく、図4に示すように、スパッタ
エッチングを不活性ガスのArイオンの衝突時に発生す
る二次イオン(あるいは後方散乱イオン)のC量をモニ
ターし、このモニターされた所定のC量が一定レベルよ
り減少したら終了させてインラインで行なう場合であっ
てもよい。In the above embodiment, the sputter etching is monitored by XPS to monitor the Ti concentration of the surface element constituting the metal film pattern 2, and when the monitored Ti concentration of the predetermined element exceeds a certain level, the etching is terminated. In the preferred embodiment which can be performed without increasing the number of steps, the present invention is not limited to this, and as shown in FIG. It is also possible to monitor the C amount of secondary ions (or backscattered ions) generated at the time of collision and terminate the process when the monitored predetermined C amount falls below a certain level to perform in-line.
【0017】[0017]
【発明の効果】本発明によれば、ドライエッチング後の
金属膜パターンエッジに残った変質したレジストを略完
全に除去することができ、異常成長及びエッチング液等
の染み込みによる金属膜パターンの腐食等を生じ難くす
ることができ、製品としての信頼性及び歩留まりを向上
させることができるという効果がある。According to the present invention, the deteriorated resist remaining on the edge of the metal film pattern after dry etching can be almost completely removed, and abnormal growth and corrosion of the metal film pattern due to penetration of an etching solution or the like can be achieved. Is less likely to occur, and there is an effect that the reliability and yield as a product can be improved.
【図1】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
【図2】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device according to one embodiment of the present invention.
【図3】本発明の一実施例に則したスパッタエッチング
の際のXPSによるモニター結果を示す図である。FIG. 3 is a diagram showing a monitoring result by XPS during sputter etching according to one embodiment of the present invention.
【図4】本発明に適用できるスパッタエッチングの際の
2次イオンのモニター結果を示す図である。FIG. 4 is a diagram showing a result of monitoring secondary ions during sputter etching applicable to the present invention.
【図5】従来例の半導体装置の製造方法を説明する図で
ある。FIG. 5 is a diagram illustrating a method of manufacturing a conventional semiconductor device.
2 金属膜パターン 3 レジストパターン 4 ゲート絶縁膜 2 Metal film pattern 3 Resist pattern 4 Gate insulating film
フロントページの続き (56)参考文献 特開 昭58−56336(JP,A) 特開 平4−261018(JP,A) 特開 平5−13394(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 G02F 1/1343 (56) References JP-A-58-56336 (JP, A) JP-A-4-261018 (JP, A) JP-A-5-13394 (JP, A) (58) Fields studied (Int) .Cl. 7 , DB name) H01L 21/3065 G02F 1/1343
Claims (3)
属膜をドライエッチングして金属膜パターン(2)を形
成する工程と、 次いで、該レジストパターン(3)をレジスト剥離液で
除去する工程と、 次いで、該金属膜パターン(2)を高真空中で不活性ガ
スのイオンビームによるスパッタエッチングで表面処理
する工程と、 次いで、該金属膜パターン(2)を覆うように絶縁膜
(4)を成膜する工程とを含むことを特徴とする半導体
装置の製造方法。A step of dry-etching the metal film using the resist pattern as a mask to form a metal film pattern; and a step of removing the resist pattern with a resist stripper. Next, a step of subjecting the metal film pattern (2) to surface treatment by sputter etching using an ion beam of an inert gas in a high vacuum, and then forming an insulating film (4) so as to cover the metal film pattern (2). Forming a film.
(X線光電子分光法)により表面元素の濃度をモニター
し、モニターされた所定元素の濃度値に基づいて制御す
ることを特徴とする請求項1記載の半導体装置の製造方
法。2. The method according to claim 1, wherein the end point of said sputter etching is XPS
2. The method according to claim 1, wherein the surface element concentration is monitored by (X-ray photoelectron spectroscopy), and the surface element concentration is controlled based on the monitored concentration value of the predetermined element.
ガスのイオンの衝突時に発生する二次イオン、あるいは
後方散乱イオンの量をモニターし、モニターされた所定
元素のイオン量に基づいて制御することを特徴とする請
求項1記載の半導体装置の製造方法。3. The end point of the sputter etching is monitored based on the amount of secondary ions or backscattered ions generated at the time of collision of inert gas ions and based on the monitored amount of ions of a predetermined element. The method for manufacturing a semiconductor device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20829891A JP3065726B2 (en) | 1991-08-20 | 1991-08-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20829891A JP3065726B2 (en) | 1991-08-20 | 1991-08-20 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547722A JPH0547722A (en) | 1993-02-26 |
| JP3065726B2 true JP3065726B2 (en) | 2000-07-17 |
Family
ID=16553936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20829891A Expired - Lifetime JP3065726B2 (en) | 1991-08-20 | 1991-08-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3065726B2 (en) |
-
1991
- 1991-08-20 JP JP20829891A patent/JP3065726B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547722A (en) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
| JP4074018B2 (en) | Thin film patterning method | |
| JPH09298199A (en) | Semiconductor device and manufacturing method thereof | |
| JP3065726B2 (en) | Method for manufacturing semiconductor device | |
| WO2001061760A1 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
| JP3413098B2 (en) | Dry etching substrate surface treatment method and apparatus | |
| US20030109075A1 (en) | System and method for cleaning ozone oxidation | |
| JP4248987B2 (en) | Method for manufacturing array substrate | |
| JPH11274143A (en) | Dry etching method and manufacture of thin film transistor | |
| JP3677956B2 (en) | Manufacturing method of semiconductor device | |
| KR100336890B1 (en) | Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device | |
| JP3304263B2 (en) | ITO patterning method | |
| KR100755563B1 (en) | Pixel electrode formation method of fringe field driving liquid crystal display | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP3740792B2 (en) | Manufacturing method of semiconductor device | |
| JP3219501B2 (en) | Method for manufacturing thin film transistor | |
| JPH11233782A (en) | Manufacture of tft array | |
| KR100317624B1 (en) | A method of etching metal layer and a method of fabricating Thin Film Transistor using the same | |
| JP3344051B2 (en) | Method for manufacturing thin film transistor | |
| KR20080069892A (en) | Thin Film Transistor Array Manufacturing Method | |
| JP2001168190A (en) | Semiconductor device, liquid crystal display device, method of manufacturing semiconductor device, and method of manufacturing liquid crystal display device | |
| KR970005952B1 (en) | Thin film transistor & method of manufacturing the same | |
| JP2814986B2 (en) | Wiring pattern forming method | |
| JPH08274079A (en) | Plasma ashing method for resist film | |
| KR102092687B1 (en) | Manufacturing method of an array substrate for liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080512 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |