JP3067702B2

JP3067702B2 - 半導体光集積素子およびその製造方法

Info

Publication number: JP3067702B2
Application number: JP18519897A
Authority: JP
Inventors: 達也佐々木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-10
Filing date: 1997-07-10
Publication date: 2000-07-24
Anticipated expiration: 2017-07-10
Also published as: JPH1130720A

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、幹線系光ファイバ通信
システムやアクセス系光通信システムなどに用いられ
る、半導体光集積素子およびその製造方法に関する。

【０００２】

【従来の技術】光ファイバ通信技術の進展とその適用分
野の拡大により、最近では光半導体素子にも多様な機能
が要求されている。こうした要請に応えるために、従来
の単体素子ではなく、様々な機能を有する要素をモノリ
シックに集積した半導体光集積素子の研究開発が活発に
行われている。

【０００３】その一例として、光波ネットワークに用い
られるマトリクス光スイッチやアクセス系向けの双方向
光集積素子、多波長半導体レーザアレイに合波器を集積
した素子、波長選択機能を有するアレイ導波路格子型の
合分波器などが挙げられる。またアクセス系向け光通信
システム用の光源として重要な、スポットサイズ変換光
導波路集積半導体レーザも光集積素子の一種と言える。

【０００４】このような半導体光集積素子はいずれも半
導体レーザや光アンプの利得領域である活性領域と、受
動光導波路領域からなっており、高い量子効率を有する
活性領域と低い導波損失を有する受動領域をいかに簡便
な方法で集積できるかがポイントとなる。

【０００５】上記の要求を満足する素子の製造方法とし
て、選択成長によるバンドギャップエネルギー制御技術
を用いた方法がある（特開平４−３０３９８２号）。こ
の方法を図を用いて説明する。図６は従来の方法で半導
体集積素子の構造を示す断面図であり、（ａ）、（ｂ）
はそれぞれ活性領域、受動光導波路領域における断面図
である。また図７にはその製造方法を示す。

【０００６】ｎ型半導体基板１上にシリコン酸化膜など
の２本の誘電体薄膜２１をストライプ状に形成する（図
７（ａ）および（ｂ））。この２本の誘電体薄膜２１に
挟まれた領域が導波領域２２となる。この際に、活性領
域２３と受動導波路領域２４において、誘電体薄膜２１
のマスク幅を変化させておく。すなわち活性領域２３に
おけるマスク幅の方を広くしておく。

【０００７】このようなマスクパターンを形成した半導
体基板１上に有機金属気相成長法（ＭＯＶＰＥ、もしく
はＭＯＣＶＤ）により、ｎ型半導体下部クラツド層２、
半導体活性層３、およびｐ型半導体上部クラッド層４か
らなるダブルヘテロ構造を導波領域２２に選択的に形成
する（図７（ｃ））。この際、マスク幅が広い領域ほど
選択成長層のバンドギャップエネルギーが減少する方向
に組成が変化するとともに層厚が増力口するという選択
ＭＯＶＰＥ特有の効果により、バンドギャップエネルギ
ーの小さな活性層と活性層よりバンドギャップエネルギ
ーの大きな受動導波層を一括して形成することができ
る。

【０００８】続いて導波領域近傍の誘電体薄膜２１を部
分的に除去する（図７（ｄ））。マスクパターンは図７
（ｅ）のように図７（ｂ）で形成した誘電体薄膜２１を
そのまま使用してもよいし、図７（ｆ）のようにマスク
幅が一定になるように誘電体薄膜２１を再び形成した後
に加工してもよい。その後、ｐ型半導体クラッド層８お
よび、ｐ型半導体コンタクト層７を活性層３の上部およ
び側部を埋め込むように形成する（図７（ｇ））。そし
て半導体コンタクト層７の表面および基板裏面に電極を
形成して、素子化する。

【０００９】なお、通常はｎ型の半導体基板を用いてお
り、その場合クラツド層８はｐ型となる。従つて受動導
波路において、光閉じ込めの弱い活性層から浸み出した
導波光がクラツド層８で価電子帯間遷移により吸収さ
れ、導波損失が高くなると言う問題があった。

【００１０】これを回避する方法として、選択成長した
活性層を埋め込む際に、まず受動導波路領域のみアンド
ープ半導体クラツド層で埋め込んだ後、半導体クラッド
層８およびｐ型半導体コンタクト層７を形成する方法も
提案されている（特願平１４４２８３）。

【００１１】

【発明が解決すべき課題】上記のように選択ＭＯＶＰＥ
を用いた作製方法は製作が容易であること、光導波路間
の結合特性に優れることなど、種々の利点を有してい
る。しかし、選択ＭＯＶＰＥではマスク幅の狭い受動導
波路領域（図６（ｂ））において、成長層の層厚が活性
領域に比べて必然的に薄くなり、従ってコア層の役割を
果たず活性層３での光の閉じ込め効率が低下し、曲線導
波路において放射損失が増大するという問題が生じやす
い。そのため一般的に５ｍｍ程度の曲率半径が必要とな
る。そのため曲線導波路を有する光集積素子においては
素子寸法の増大を招き、ウエハからの素子収量の低下、
コストの増大といった実用上大きな問題を生じる原因と
なっていた。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
めの光集積素子およびその製造方法は以下の通りであ
る。

【００１３】活性領域および受動導波路領域からなる半
導体光集積素子であって、第１導電型半導体基板上の前
記活性領域および前記受動導波路領域に一括して形成さ
れた半導体活性層の層厚が前記受動導波路領域において
前記活性領域よりも薄く、かつ前記受動導波路領域にお
ける前記半導体活性層のバンドギャップエネルギーが前
記活性領域における前記半導体活性層のバンドギャップ
エネルギーよりも大きく、前記活性領域および前記受動
導波路領域における前記半導体活性層の側部および上部
が第２導電型半導体クラツド層により一括して埋め込ま
れている半導体光集積素子において、前記第２導電型半
導体クラッド層が少なくとも第２導電型第１クラツド層
および第２導電型第２クラツド層からなり、前記第２導
電型第１クラッド層の屈折率が前記第１導電型半導体基
板および前記第２導電型第２クラツド層の屈折率より高
いことを特徴とする半導体光集積素子。

【００１４】バンドエネルギ−（ｅＶ）＝１．２４／組
成波長（μｍ）とすると、例えば、活性層発光波長が
１．３μｍの場合に、各領域でのバンドギャップエネル
ギー（波長）と屈折率は、好ましくは活性領域でそれぞ
れ１．３μｍ、約３．５：受動導波領域で約１．０５〜
約１．１５μｍ、約３．２５〜約３．４：第１クラッド
層で約１．０５〜約１．１５μｍ、約３．２５〜約３．
４：第２クラッド層で約０．９２μｍ、約３．２１であ
る。この数値はレーザ発振波長が１．３μｍの場合であ
り、これが１．５５μｍの場合には数値は異なるが、上
記例を参照して適宜選択することができる。一般的には
活性領域と受動導路領域との間でバンドギャップエネル
ギー差が１２０ｍｅＶ、屈折率差０．１程度あれば好ま
しい。

【００１５】前記の半導体光集積素子において、前記活
性領域における前記第２導電型第１クラッド層のバンド
ギャップエネルギーが、前記受動導波路領域における前
記第２導電型第１クラツド層のバンドギャップェネルギ
ーよりも大きいことを特徴とする半導体光集積素子。

【００１６】例えば、活性層発光波長が１．３μｍの場
合に、前記活性領域における前記第２導電型第１クラッ
ド層のバンドギャップエネルギーが好ましくは０．９２
〜１．１０μｍ、前記受動導波路領域における前記第２
導電型第１クラツド層のバンドギャップェネルギーが好
ましくは１．０５〜１．１５程度である。

【００１７】前記の半導体光集積素子において、前記受
動導波路領域における前記第２導電型第１クラッド層の
バンドギャップエネルギーが、前記受動導波路領域にお
ける前記半導体活性層のバンドギャップエネルギーと同
一であることを特徴とする、半導体光集積素子。

【００１８】前記の半導体光集積素子において、前記第
２導電型第１クラツド層のキャリア濃度が前記第２導電
型第２クラッド層のキャリア濃度より低いことを特徴と
する、半導体光集積素子。

【００１９】例えば前記第２導電型第１クラツド層のキ
ャリア濃度は５ｘ１０¹⁷ｃｍ^-3以下、前記第２導電型第
２クラッド層のキャリア濃度が５ｘ１０¹⁷ｃｍ^-3を超え
る濃度が好ましい。

【００２０】前記の半導体光集積素子において、前記受
動導波路領域における前記第２導電型第１クラッド層の
両側に前記半導体基板に達する溝が形成されていること
を特徴とする、半導体光集積素子。

【００２１】活性領域および受動導波路領域からなる半
導体光集積素子であって、第１導電型半導体基板上の前
記活性領域および前記受動導波路領域に一括して形成さ
れた半導体活性層の層厚が前記受動導波路領域において
前記活性領域よりも薄くかつ前記受動導波路領域におけ
る前記半導体活性層のバンドギャップエネルギーが前記
活性領域における前記半導体活性層のバンドギャップエ
ネルギーよりも大きく前記活性領域における前記半導体
活性層の側部および上部が第２導電型半導体クラツド層
により、前記受動導波路領域の少なくとも上部がアンド
ープ半導体クラツド層により独立して埋め込まれている
半導体光集積素子において、前記アンドープ半導体クラ
ッド層が少なくともアンドープ第１クラッド層およびア
ンドープ第２クラッド層からなり、前記アンドープ第１
クラッド層の屈折率が前記第１導電型半導体基板および
前記アンドープ第２クラツド層の屈折率より高いことを
特徴とする、半導体光集積素子。

【００２２】第１導電型半導体基板上の活性領域および
受動導波路領域にストライプ状に形成された２本の誘電
体薄膜を、前記活性領域におけるストライプ幅が前記受
動導波路領域におけるストライプ幅よりも広くなるよう
に設定して、前記誘電体薄膜に挟まれた領域に少なくと
も半導体活性層を形成する工程と、再び２本の誘電体薄
膜をストライプ状に形成して、前記活性領域および前記
受動導波路領域における前記半導体活性層の側部および
上部を、前記半導体基板より屈折率の高い第２導電型第
１クラツド層および前記第２導電型第１クラツド層より
屈折率の低い第２導電型第２クラツド層により一括して
埋め込む工程を含むことを特徴とする、半導体光集積素
子の製造方法。

【００２３】前記の半導体光集積素子の製造方法におい
て、前記第２導電型半導体クラッド層を形成する際の誘
電体薄膜のストライプ幅が活性領域において受動導波路
領域よりも狭くなるように設定することを特徴とする、
半導体光集積素子の製造方法。

【００２４】前記の半導体光集積素子の製造方法におい
て、前記第２導電型半導体クラッド層を形成する際の誘
電体薄膜の空隙幅が活性領域において受動導波路領域よ
りも広くなるように設定することを特徴とする、半導体
光集積素子の製造方法。

【００２５】前記の半導体光集積素子の製造方法におい
て、前記第２導電型半導体クラッド層の上部に形成した
第２導電型半導体コンタクト層、および前記第２導電型
半導体第１クラッド層をマスクとした選択エッチングに
より、前記第２導電型半導体第１クラッド層の側部の前
記半導体基板に溝を形成することを特徴とする、半導体
光集積素子の製造方法。

【００２６】第１導電型半導体基板上の少なくとも活性
領域にストライプ状に形成された２本の誘電体薄膜を、
前記活性領域におけるストライプ幅が前記受動導波路領
域におけるストライプ幅よりも広くなるように設定し
て、前記誘電体薄膜に挟まれた領域に少なくとも半導体
活性層を形成する工程と、前記誘電体薄膜を除去し、前
記半導体活性層の側部および上部を覆うように、前記半
導体基板より屈折率の高い第２導電型第１クラッド層お
よび前記第２導電型第１クラッド層より屈折率の低い第
２導電型第２クラッド層を、前記活性領域および前記受
動導波路領域に一括して形成する工程と、前記活性層お
よびその側部の前記第２導電型第１クラッド層を残すよ
うに、前記活性領域および前記受動導波路領域に一括し
て、前記半導体基板までストライプ状にメサエッチング
する工程を含むことを特徴とする、半導体光集積素子の
製造方法。

【００２７】第１導電型半導体基板上の活性領域および
受動導波路領域にストライプ状に形成された２本の誘電
体薄膜を、前記活性領域におけるストライプ幅が前記受
動導波路領域におけるストライプ幅よりも広くなるよう
に設定して、前記誘電体薄膜に挟まれた領域に少なくと
も半導体活性層を形成する工程と、前記活性領域のみ２
本の誘電体薄膜をストラィプ状に形成するとともに前記
受動導波路領域の前記半導体活性層上部は誘電体薄膜で
覆い、前記活性領域における前記半導体活性層の側部お
よび上部のみを第２導電型半導体クラッド層で覆う工程
と、前記受動導波路領域のみ２本の誘電体薄膜をストラ
イプ状に形成するとともに前記活性領域の前記半導体活
性層上部は誘電体薄膜で覆い、前記受動導波路領域にお
ける前記半導体活性層の側部および上部を前記半導体基
板より屈折率の高いアンドープ第１クラッド層および前
記アンドープ第１クラッド層より屈折率の低いアンドー
プ第２クラツド層により埋め込む工程を含むことを特徴
とする、半導体光集積素子の製造方法。

【００２８】第１導電型半導体基板上の活性領域および
受動導波路領域にストライプ状に形成された２本の誘電
体薄膜を、前記活性領域におけるストライプ幅が前記受
動導波路領域におけるストライプ幅よりも広くなるよう
に設定して、前記誘電体薄膜に挟まれた領域に少なくと
も半導体活性層を形成する手程と、前記活性領域におけ
る誘電体薄膜のマスク幅が、前記受動導波路領域におけ
る誘電体薄膜のマスク幅より狭くなるように誘電体薄膜
のパターンを再形成して、前記半導体基板より屈折率の
高い第２導電型第１クラッド層および前記第２導電型第
１クラツド層より屈折率の低い第２導電型第２クラッド
層を形成する工程と、前記活性領域のみに前記活性層の
両側をストライプ状に除去して２本の誘電体薄膜をスト
ライプ状に形成するとともに前記受動導波路領域の前記
第２導電型第２クラッド層上部は誘電体薄膜で覆い、前
記活性領域における前記半導体活性層の側部および上部
のみを第２導電型半導体クラッド層で埋め込む工程を含
むことを特徴とする、半導体光集積素子の製造方法。

【００２９】

【作用】曲線導波路の放射損失を低減する方法の一つと
して、クラッドとの屈折率差の小さいコア層を比較的厚
く成長し、両側を埋め込まずに空気との間で大きな屈折
率差をとり、横方向の光閉じ込めを強くする、いわゆる
ハイメサ構造が知られている。図８にその断面構造を示
す。

【００３０】ＩｎＰ半導体基板１を使用し、波長組成
１．１μｍ程度のＩｎＧａＰコア層５（層厚約０．５μ
ｍ）、ＩｎＰクラツド層６（層厚約１μｍ）を積層した
後、約２μｍの深さに基板１までエッチングして幅約２
μｍの導波路を形成する。この導波路構造によれば、曲
率半径を１ｍｍ程度まで小さくしても、放射損失を無視
できるレベルに抑えることができる。

【００３１】本発明の主旨は、選択ＭＯＶＰＥを用いた
方法を用いながら、受動導波路においてこのハイメサ構
造に相当する光導波路を形成しようというものである。

【００３２】本発明の一例である光集積素子の活性領域
および受動導波路領域の断面構造を図１（ａ）（ｂ）に
示す。まず従来例と同様の選択成長で半導体基板１上に
下部クラッド層２、活性層３、上部クラッド層４を一括
成長した後のＩｎＰ埋め込み層の成長時に、屈折率がＩ
ｎＰに比べて大きな第１クラツド層５（ＩｎＧａＰな
ど）および基板と同じ第２クラツド層６（ＩｎＰ）の２
層に分けて埋め込むことを特徴としている。従って受動
導波路領域においては、はじめに選択成長した光導波層
である活性層３と２回目に成長した第１クラッド層５の
屈折率はほとんど同一とすることができ、導波光は主に
第２クラツド層５に閉じ込められる。すなわち図７のハ
イメサ構造と同様の構造となり、曲線導波路においても
曲率半径を小さくでき、半導体光集積素子の小型化を実
現できる。なおＩｎＰ基板にまで溝を形成する方法とし
て、図２および図３に示した構造が考えられる。詳細は
実施例にて述べる。

【００３３】クラッド層にｐ型半導体を用いた場合、従
来の技術で触れた価電子帯間吸収による損失を抑制する
ため、第１クラツド層のキャリア濃度は第２クラツド層
のキャリア濃度より低く設定することが望ましい。キャ
リアとしては一般にＺｎ（亜鉛が使用される）。

【００３４】通常の光デバイスのキャリア濃度は５ｘ１
０¹⁷ｃｍ^-3以上が必要で、通常は１ｘ１０¹⁸ｃｍ^-3程度
であるが、光導波路では５ｘ１０¹⁷ｃｍ^-3以下にする必
要がある。

【００３５】なお活性領域においては、第１クラツド層
の屈折率が従来より若千大きくなるが、特に導波モード
に影響が出るほどの差は生じない。また活性層の両側の
ｐｎ接合がＩｎＰのホモ接合からＩｎＰ／ＩｎＧａＡｓ
Ｐ接合となり、ビルトインポテンシャルが小さくなり漏
れ電流が増加する傾向にあるが、これも影響が生じるほ
ど第１クラッド層の屈折率を大きくしなければ特に問題
はない。２回目の埋め込み成長においても選択成長を用
いれば、マスクパターンによって活性領域と受動導波路
領域における第１クラッド層の幅、層厚、屈折率を変化
させることも可能である。

【００３６】図２（ｅ）、（ｆ）にマスクパターンを示
すように、活性領域では通常の埋め込み構造とするため
埋め込み層幅を広めに、また受動導波路領域では水平方
向の光閉じ込めにおいて横高次モードの発生を防ぐため
に埋め込み層幅、すなわちコア層幅を狭くすることが一
般的である。その際に成長領域幅が狭い受動導波路領域
においては、活性領域に比べて第１埋め込み層の層厚が
厚くなり、屈折率が高くなる。従って活性領域における
第１埋め込み層の影響を少なくできる。

【００３７】また２回目の埋め込み成長の際に第１クラ
ツド層の幅が広くなることを避けるためには、１回目の
活性層他の選択成長と同じ開口幅のマスクパターンを用
いて、活性層の上部のみに第１クラッド層、第２クラツ
ド層を形成してもよい。この際に誘電体薄膜を加工し
て、活性領域でのマスク幅が受動導波路領域のマスク幅
より狭くなるようにすれば、活性領域での第１クラツド
層の層厚を薄くすることができ、屈折率を第２クラツド
層および基板に近づけることができる。この場合、３回
目の成長として活性領域のみにｐ型半導体クラッド層を
活性層を覆うように埋め込み成長する必要がある。

【００３８】さらに、従来の技術で述べたように、受動
導波路領域における導波損失を低減するために、活性層
を一括形成した後に、活性領域と受動導波路領域を別々
に埋め込む方法も考えられる。この際は図４に断面図を
示すように、活性領域では従来通りにｐ型ＩｎＰクラッ
ド層８で埋め込み、一方受動導波路領域では第１クラツ
ド層であるアンドープＩｎＧａＡｓＰ層５、第２クラツ
ド層であるアンドープＩｎＰ層６で２段階に埋め込めば
よい。

【００３９】

【実施例】以下図面を用いて実際の素子構造および製造
方法について説明する。図１（ａ）、（ｂ）は本発明の
第１の実施例である半導体光集積素子の構造を示す断面
図であり、図１（ａ）は活性領域、図１（ｂ）は受動導
波路領域における断面構造を示す。

【００４０】ｎ型ＩｎＰ基板１上にｎ型ＩｎＰ下部クラ
ツド層２（キャリア濃度１ｘｌＯ^l8ｃｍ^-3）、ＩｎＧａ
ＡｓＰ井戸７層およびＩｎＧａＡｓＰバリアからなる多
重量子井戸活性層３、およびｐ型ＩｎＰ上部クラッド層
４（キャリア濃度１×１０¹⁸ｃｍ^-3）が選択的に形成さ
れている。

【００４１】活性層３の幅はいずれも１．５μｍであ
る。量子井戸活性層のゲインピーク波長は、活性領域で
は１．３μｍ、受動導波路領域では１．１μｍとなって
おり、活性領域で電流流入により生じる波長１．３μｍ
の光は受動導波路領域では吸収されない。この活性層３
を埋め込むように、ｐ型ＩｎＧａＡｓＰ第１クラッド層
５（層厚０．８μｍ、バンドギャップ波長１．０５μ
ｍ、キャリア濃度５×１０ ¹⁷ｃｍ^-3）、およびｐ型Ｉｎ
Ｐ第２クラッド層６（層厚１μｍ、キャリア濃度１ｘｌ
Ｏ¹⁸ｃｍ^-3）が一括して形成されている。ｐ型ＩｎＧａ
ＡｓＰ第１クラツド層５の幅は活性領域では８μｍであ
るのに対して、受動導波路領域では４μｍとした。また
活性領域ではさらにｐ型ＩｎＧａＡｓコンタクト層（層
厚０．３μｍ、キャリア濃度１ｘｌＯ^l9ｃｍ^-3）が積層
され、表面にｐ側電極３１が形成されている。一方基板
側にはｎ側電極３２が全面に形成されている。

【００４２】次に本構造の製造方法を図２を用いて説明
する。図２（ａ）、（ｃ）、（ｄ）、（ｇ）、（ｈ）は
活性領域あるいは受動導波路領域における断面図、図２
（ｂ）、（ｅ）、（ｆ）はマスクパターンを示す表面図
である。まず図２（ａ）および（ｂ）に示すように、ｎ
型ＩｎＰ基板１の表面にシリコン酸化膜などの一対の誘
電体薄膜２１をストライプ状に形成する。誘電体薄膜２
１に挟まれた導波領域２２の幅は１．５μｍ−定とし、
一方誘電体薄膜２１のマスク幅は活性領域２３では２０
μｍ、受動導波路領域２４では６μｍとした。そして図
２（ｃ）に示すように、ｎ型ＩｎＰ下部クラッド層２、
多重量子井戸活性層３、ｐ型ＩｎＰ上部クラッド層４を
選択ＭＯＶＰＥにより形成した。次に図２（ｅ）あるい
は（ｆ）に示すように導波領域２２に接した誘電体薄膜
２１を部分的に除去し、活性領域２３で幅８μｍ、受動
導波路領域２４で幅４μｍのマスク開口部を設け（図２
（ｄ））、再び選択ＭＯＶＰＥにより、ｐ型ＩｎＧａＡ
ｓＰ第１クラッド層５、ｐ型ＩｎＰ第２クラッド層６、
およびｐ型ＩｎＧａＡｓコンタクト層７を形成して活性
層３の上部および側部を埋め込んだ（図２（ｇ））。

【００４３】これで図１の構造が形成されたが、さらに
受動導波路領域２４で横方向の比屈折率差を大きくとる
ために、図２（ｈ）に示すようにｐ型ＩｎＧａＡｓＰ第
１クラツド層５の両側にＩｎＰ基板１に達する溝２５を
形成してもよい。この場合、塩酸系のエッチング液を用
いれば、ｐ型ＩｎＧａＡｓコンタクト層７およびｐ型Ｉ
ｎＧａＡｓＰ第１クラッド層５はエッチングされないの
で、選択的にＩｎＰ基板１をエッチングすることがで
き、マスクなどを用いない簡単な方法によって溝２５を
形成できる。

【００４４】次に第２の実施例として、図３に半導体光
集積素子の製造方法を示す。はじめに第１の例と同様に
誘電体薄膜２１を形成したｎ型ＩｎＰ基板１上にｎ型Ｉ
ｎＰ下部クラッド層２、多重量子井戸活性層３、ｐ型Ｉ
ｎＰ上部クラツド層４を選択ＭＯＶＰＥにより形成した
（図３（ａ））。次に誘電体薄膜２１を除去し、全面に
ｐ型ＩｎＧａＡｓＰ第１クラッド層５、ｐ型ＩｎＰ第２
クラッド層６およびｐ型ＩｎＧＡｓコンタクト層７を形
成した（図３（ｂ））。次に表面にレジストパターンを
形成し、エッチングにより基板１に達する溝２５を形成
した（図３（ｃ））。

【００４５】溝の深さは約２．５μｍ、幅は５μｍ、間
隔は活性領域２３で６μｍ、受動導波路領域２４で３μ
ｍとした。この製造方法によっても、図２の製造方法に
より得られる構造と同等の構造を有する光集積素子を作
製することができる。なお本方法においては、はじめに
選択的に形成する活性層の幅は１．５μｍより広くても
よく、受動導波路領域２４では誘電体薄膜２１を形成せ
ず全面に成長してもよい。この場合でも選択ＭＯＶＰＥ
によってバンドギャップエネルギーの異なる活性層が一
括形成されており、溝の形成時に活性層もエッチングさ
れて幅３μｍの導波層となる。

【００４６】次に第３の実施例を図４を用いて説明す
る。ｎ型半導体基板１上にｎ型ＩｎＰ下部クラツド層２
（キャリア濃度１ｘｌＯ^l8ｃｍ^-3）、ＩｎＧａＡｓＰ井
戸７層およびＩｎＧａＡｓＰバリアからなる多重量子井
戸活性層３、およびｐ型ＩｎＰ上部クラッド層４（キャ
リア濃度１ｘｌＯ^l8ｃｍ^-3）が選択的に形成されてい
る。活性層３の幅はいずれも１．５μｍである。この活
性層３を埋め込むように、活性領域（図４（ａ））では
ｐ型ＩｎＰクラッド層８（層厚１．５μｍ、キャリア濃
度１ｘｌＯ^l8ｃｍ^-3）およびｐ型ＩｎＧａＡｓコンタク
ト層（層厚０．３μｍ、キャリア濃度１ＸｌＯ^l9ｃ
ｍ^-3）が、受動導波路領域（図４（ｂ））ではアンドー
プＩｎＧａＡｓＰ第１クラッド層５（層厚０．８μｍ、
バンドギャップ波長１．０５μｍ）、およびアンドープ
ＩｎＰ第２クラッド層６（層厚１μｍ）が形成されてい
る。

【００４７】活性領域におけるｐ型ＩｎＰクラッド層８
の幅は８μｍであるのに対して、受動導波路領域におけ
るアンドープＩｎＧａＡｓＰ第１クラッド層５の幅は４
μｍとした。また活性領域ではさらに表面にｐ側電極３
１が形成されている。一方基板側にはｎ側電極３２が全
面に形成されている。このような構造とすれば、受動導
波路領域において導波光が閉じ込められるＩｎＧａＡｓ
Ｐ第１クラッド層５がアンドープであるため、価電子帯
間吸収による損失の少ない、低損失光導波路を得ること
ができる。なおその製造方法は従来例である特願平。１
４４２８３とほぼ同一であり、受動導波路領域にぉいて
第１、第２クラッド層に分けて形成する点が異なる。

【００４８】次に第４の実施例について、図５を用いて
説明する。まず図５（ａ）および（ｂ）に示すように、
ｎ型ＩｎＰ基板１の表面にシリコン酸化膜などの一対の
誘電体薄膜２１をストライプ状に形成する。誘電体薄膜
２１に挟まれた導波領域２２の幅は１．５μｍ−定と
し、一方誘電体薄膜２１のマスク幅は活性領域２３では
５０μｍ、受動導波路領域２４では３０μｍとした。そ
して図５（ｃ）に示すように、ｎ型ＩｎＰ下部クラツド
層２、多重量子井戸活性層３、ｐ型ＩｎＰ上部クラッド
層４を選択ＭＯＶＰＥにより形成した。次に図５（ｄ）
に示すように誘電体薄膜２１を部分的にエッチングして
活性領域２３におけるマスク幅を１０μｍとし、一方受
動導波路領域２４では幅３０μｍのままとした。再び選
択ＭＯＶＰＥにより、ｐ型ＩｎＧａＡｓＰ第１クラッド
層５、ｐ型ＩｎＰ第２クラツド層６を活性層３の上部に
形成した（図５（ｅ））。

【００４９】この成長では活性層３の形成時と逆に受動
導波路領域２４でのマスク幅が大きいため、受動導波路
領域２４においてｐ型ＩｎＧａＡｓＰ第１クラツド層５
の層厚が０．５μｍ、バンドギャップ波長が１．０５μ
ｍであったのに対し、活性領域２３ではそれぞれ０．２
μｍ、０．９７μｍであり、活性領域ではｐ型ＩｎＧａ
ＡｓＰ第１クラツド層５をほぼｐ型ＩｎＰ層と見なせ
る。さらに図５（ｆ）に示すように、誘電体薄膜２１を
再び形成して活性領域の導波領域のみに幅１２μｍの開
口部を設け、一方受動導波路領域２４の導波領域は誘電
体薄膜２１で覆う。そして図５（ｇ）に示すように、活
性領域のみにｐ型ＩｎＰクラッド層８およびｐ型ＩｎＧ
ａＡｓコンタクト層７を形成し、電極を形成した。受動
導波路領域では図５（ｈ）に示すようにｐ型ＩｎＰ第２
クラツド層６の上部にはｐ型ＩｎＰクラツド層８は形成
されない。

【００５０】本方法によれば、はじめの活性層形成時と
同じマスクパターン上を用いて第１クラツド層５を活性
層３の上部に形成できるため、その幅を１．５μｍ程度
と狭くすることが可能であり、横高次モードの抑制に効
果がある。

【００５１】

【発明の効果】以上述べたように、本発明の半導体光集
積素子およびその製造方法を用いれば、選択ＭＯＶＰＥ
による活性層の一括形成技術を用いて、活性領域と曲率
半径の小さな受動導波路領域の集積化が可能となり、簡
単な製造方法により、半導体マトリクススイッチや多波
長レーザアレイ、双方向光集積素子などの各種半導体光
集積素子の小型化を実現することができる。

【００５２】なお本発明の主旨を活かしたものであれ
ば、実施例に記載した半導体材料以外のものを用いた場
合にも本発明は適用可能であり、また導電型、半導体層
の層厚、幅なども変更可能であることは当然である。

【図面の簡単な説明】

【図１】本発明の第１の実施例である半導体光集積素
子の構造を示す断面図であり、図１（ａ）は活性領域、
図１（ｂ）は受動導波路領域における断面構造を示す。

【図２】本発明の第１の実施例である半導体光集積素
子の製造方法を示す断面図および表面図である。

【図３】本発明の第２の実施例である半導体光集積素
子の製造方法を示す断面図である。

【図４】発明の第３の実施例である半導体光集積素子
の構造を示す断面図であり、図４（ａ）は活性領域、図
４（ｂ）は受動導波路領域における断面構造を示す。

【図５】本発明の第４の実施例である半導体光集積素
子の製造方法を示す断面図および表面図である。

【図６】従来例である半導体光集積素子の構造を示す
断面図であり、図６（ａ）は活性領域、図６（ｂ）は受
動導波路領域における断面構造を示す。

【図７】従来例である半導体光集積素子の製造方法を
示す断面図および表面図である。

【図８】従来例である半導体光導波路の構造を示す断
面図である。

【符号の説明】

１ｎ型半導体基板２ｎ型下部クラツド層３活性層４ｐ型上部クラツド層５ｐ型あるいはアンドープ第１クラッド層６ｐ型あるいはアンドープ第２クラッド層７ｐ型コンタクト層８ｐ型クラツド層２１誘電体薄膜２２導波領域２３活性領域２４受動導波路領域２５溝３１ｐ側電極３２ｎ側電極

Claims

(57)【特許請求の範囲】

【請求項１】活性領域および受動導波路領域からなる
半導体光集積素子であって、第１導電型半導体基板上の
前記活性領域および前記受動導波路領域に一括して形成
された半導体活性層の層厚が前記受動導波路領域におい
て前記活性領域よりも薄く、かつ前記受動導波路領域に
おける前記半導体活性層のバンドギャップエネルギーが
前記活性領域における前記半導体活性層のバンドギャッ
プエネルギーよりも大きく、前記活性領域および前記受
動導波路領域における前記半導体活性層の側部および上
部が第２導電型半導体クラッド層により一括して埋め込
まれている半導体光集積素子において、前記第２導電型
半導体クラツド層が少なくとも第２導電型第１クラッド
層および第２導電型第２クラツド層からなり、前記第２
導電型第１クラッド層の屈折率が前記第１導電型半導体
基板および前記第２導電型第２クラツド層の屈折率より
高いことを特徴とする半導体光集積素子。
【請求項２】前記活性領域における前記第２導電型第
１クラツド層のバンドギャップエネルギーが、前記受動
導波路領域における前記第２導電型第１クラッド層のバ
ンドギャップエネルギーよりも大きいことを特徴とする
請求項１記載の半導体光集積素子。
【請求項３】前記受動導波路領域における前記第２導
電型第１クラツド層のバンドギャップエネルギーが、前
記受動導波路領域における前記半導体活性層のバンドギ
ャップエネルギーと同一であることを特徴とする請求項
１または２のいずれか記載の半導体光集積素子。
【請求項４】前記第２導電型第１クラッド層のキャリ
ア濃度が前記第２導電型第２クラツド層のキャリア濃度
より低いことを特徴とする請求項１から３のいずれか記
載の半導体光集積素子。
【請求項５】前記受動導波路領域における前記第２導
電型第１クラツド層の両側に前記半導体基板に達する溝
が形成されていることを特徴とする請求項１から４のい
ずれか記載の半導体光集積素子。
【請求項６】活性領域および受動導波路領域からなる
半導体光集積素子であって、第１導電型半導体基板上の
前記活性領域および前記受動導波路領域に一括して形成
された半導体活性層の層厚が前記受動導波路領域におい
て前記活性領域よりも薄く、かつ前記受動導波路領域に
おける前記半導体活性層のバンドギャップエネルギーが
前記活性領域における前記半導体活性層のバンドギャッ
プエネルギーよりも大きく、前記活性領域における前記
半導体活性層の側部および上部が第２導電型半導体クラ
ッド層により、前記受動導波路領域の少なくとも上部が
アンドープ半導体クラツド層により独立して埋め込まれ
ている半導体光集積素子において、前記アンドープ半導
体クラッド層が少なくともアンドープ第１クラツド層お
よびアンドープ第２クラツド層からなり、前記アンドー
プ第１クラツド層の屈折率が前記第１導電型半導体基板
および前記アンドープ第２クラッド層の屈折率より高い
ことを特徴とする半導体光集積素子。
【請求項７】第１導電型半導体基板上の活性領域およ
び受動導波路領域にストライプ状に形成された２本の誘
電体薄膜を、前記活性領域におけるストライプ幅が前記
受動導波路領域におけるストライプ幅よりも広くなるよ
うに設定して、前記誘電体薄膜に挟まれた領域に少なく
とも半導体活性層を形成する工程と、再び２本の誘電体
薄膜をストライプ状に形成して、前記活性領域および前
記受動導波路領域における前記半導体活性層の側部およ
び上部を、前記半導体基板より屈折率の高い第２導電型
第１クラツド層および前記第２導電型第１クラツド層よ
り屈折率の低い第２導電型第２クラツド層により一括し
て埋め込む工程を含むことを特徴とする半導体光集積素
子の製造方法。
【請求項８】前記第２導電型半導体クラツド層を形成
する際の誘電体薄膜のストライプ幅が活性領域において
受動導波路領域よりも狭くなるように設定することを特
徴とする請求項７記載の半導体光集積素子の製造方法。
【請求項９】前記第２導電型半導体クラッド層を形成
する際の誘電体薄膜の空隙幅が活性領域において受動導
波路領域よりも広くなるように設定することを特徴とす
る請求項７記載の半導体光集積素子の製造方法。
【請求項１０】前記第２導電型半導体クラッド層の上
部に形成した第２導電型半導体コンタクト層、および前
記第２導電型半導体第１クラツド層をマスクとした選択
エッチングにより、前記第２導電型半導体第１クラツド
層の側部の前記半導体基板に溝を形成することを特徴と
する請求項７から９のいずれか記載の半導体光集積素子
の製造方法。
【請求項１１】第１導電型半導体基板上の少なくとも
活性領域にストラィプ状に形成された２本の誘電体薄膜
を、前記活性領域におけるストライプ幅が前記受動導波
路領域におけるストライプ幅よりも広くなるように設定
して、前記誘電体薄膜に挟まれた領域に少なくとも半導
体活性層を形成する工程と、前記誘電体薄膜を除去し、
前記半導体活性層の側部および上部を覆うように、前記
半導体基板より屈折率の高い第２導電型第１クラッド層
および前記第２導電型第１クラツド層より屈折率の低い
第２導電型第２クラッド層を、前記活性領域および前記
受動導波路領域に一括して形成する工程と、前記活性層
およびその側部の前記第２導電型第１クラッド層を残す
ように、前記活性領域および前記受動導波路領域に一括
して、前記半導体基板までストライプ状にメサエッチン
グする工程を含むことを特徴とする半導体光集積素子の
製造方法。
【請求項１２】第１導電型半導体基板上の活性領域お
よび受動導波路領域にストライプ状に形成された２本の
誘電体薄膜を、前記活性領域におけるストライプ幅が前
記受動導波路領域におけるストライプ幅よりも広くなる
ように設定して、前記誘電体薄膜に挟まれた領域に少な
くとも半導体活性層を形成する工程と、前記活性領域の
み２本の誘電体薄膜をストライプ状に形成するとともに
前記受動導波路領域の前記半導体活性層上部は誘電体薄
膜で覆い、前記活性領域における前記半導体活性層の側
部および上部のみを第２導電型半導体クラツド層で覆う
工程と、前記受動導波路領域のみ２本の誘電体薄膜をス
トライプ状に形成するとともに前記活性領域の前記半導
体活性層上部は誘電体薄膜で覆い、前記受動導波路領域
における前記半導体活性層の側部および上部を前記半導
体基板より屈折率の高いアンドープ第１クラツド層およ
び前記アンドープ第１クラツド層より屈折率の低いアン
ドープ第２クラツド層により埋め込む工程を含むことを
特徴とする半導体光集積素子の製造方法。
【請求項１３】第１導電型半導体基板上の活性領域お
よび受動導波路領域にストライプ状に形成された２本の
誘電体薄膜を、前記活性領域におけるストライプ幅が前
記受動導波路領域におけるストライプ幅よりも広くなる
ように設定して、前記誘電体薄膜に挟まれた領域に少な
くとも半導体活性層を形成する工程と、前記活性領域に
おける誘電体薄膜のマスク幅が、前記受動導波路領域に
おける誘電体薄膜のマスク幅より狭くなるように誘電体
薄膜のパターンを再形成して、前記半導体基板より屈折
率の高い第２導電型第１クラツド層および前記第２導電
型第１クラツド層より屈折率の低い第２導電型第２クラ
ッド層を形成する工程と、前記活性領域のみに前記活性
層の両側をストライプ状に除去して２本の誘電体薄膜を
ストライプ状に形成するとともに前記受動導波路領域の
前記第２導電型第２クラツド層上部は誘電体薄膜で覆
い、前記活性領域における前記半導体活性層の側部およ
び上部のみを第２導電型半導体クラツド層で埋め込む工
程を含むことを特徴とする、半導体光集積素子の製造方
法。