JP3070375B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3070375B2 JP3070375B2 JP392694A JP392694A JP3070375B2 JP 3070375 B2 JP3070375 B2 JP 3070375B2 JP 392694 A JP392694 A JP 392694A JP 392694 A JP392694 A JP 392694A JP 3070375 B2 JP3070375 B2 JP 3070375B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- electronic component
- adhesive layer
- manufacturing
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【産業上の利用分野】本発明は各種電子機器に利用され
る電子部品の製造方法に関するものである。
る電子部品の製造方法に関するものである。
【０００２】
【従来の技術】特開平３−２２５９０４号公報に示すも
のは、積層体から分離される個々の積層チップに導電ペ
ーストを塗布する方法において、前記積層体を個々の積
層チップに分離するための切断溝を形成し、次いでこの
切断溝に導電ペーストを充填し、この導電ペーストの中
央部を切断することにより、積層チップへ導電ペースト
を塗布するものであった。
のは、積層体から分離される個々の積層チップに導電ペ
ーストを塗布する方法において、前記積層体を個々の積
層チップに分離するための切断溝を形成し、次いでこの
切断溝に導電ペーストを充填し、この導電ペーストの中
央部を切断することにより、積層チップへ導電ペースト
を塗布するものであった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のものにおいては、個々の積層チップに分離するため
に乾燥した後導電ペーストの中央部を切断しなければな
らず、その分手間がかかり生産性が悪く、また個々の積
層チップの角が鋭利なため割れや欠けの原因となってい
た。
来のものにおいては、個々の積層チップに分離するため
に乾燥した後導電ペーストの中央部を切断しなければな
らず、その分手間がかかり生産性が悪く、また個々の積
層チップの角が鋭利なため割れや欠けの原因となってい
た。
【０００４】そこで本発明は、生産性を高め割れや欠け
のない信頼性の高い電子部品を製造することを目的とす
るものである。
のない信頼性の高い電子部品を製造することを目的とす
るものである。
【０００５】
【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、基板上に接着層を形成する工程と、
前記接着層の上面に複数個の部品が整列配置されてなる
積層体を形成する工程と、前記積層体の前記部品間を分
離するとともにその下方の前記接着層に達する溝を形成
する工程と、前記溝内に電極用ペーストを流し込み乾燥
する工程とを有し、前記乾燥による前記電極用ペースト
の収縮によって前記溝内に空間部が形成されるとともに
前記溝の両側に電極層が形成されることを特徴とするも
のである。
るために本発明は、基板上に接着層を形成する工程と、
前記接着層の上面に複数個の部品が整列配置されてなる
積層体を形成する工程と、前記積層体の前記部品間を分
離するとともにその下方の前記接着層に達する溝を形成
する工程と、前記溝内に電極用ペーストを流し込み乾燥
する工程とを有し、前記乾燥による前記電極用ペースト
の収縮によって前記溝内に空間部が形成されるとともに
前記溝の両側に電極層が形成されることを特徴とするも
のである。
【０００６】
【作用】これにより、電極用ペーストは溝の両側壁に隙
間をもって形成されることとなる。従って、この溝内の
ペーストを切断して左右の電子部品を分離する必要がな
く、生産性が極めて高くなり、信頼性の高い電子部品を
製造することができるのである。
間をもって形成されることとなる。従って、この溝内の
ペーストを切断して左右の電子部品を分離する必要がな
く、生産性が極めて高くなり、信頼性の高い電子部品を
製造することができるのである。
【０００７】
（実施例１）図１において１はアルミナで形成された基
板で、その上面は、鏡面仕上げされている。この基板１
の上面には、図２に示すように接着層２が形成される。
この接着層は、ボロンナイトライド、ＰＶＢ（ポリビニ
ルブチラール）、キシレンからなっており、基板１の上
面に厚さ１００μｍとなるように設けられている。この
接着層２の表面も水平面となっており、この上面に図３
のように厚さ５００μｍのフェライト層３がメタルマス
クを用いた印刷により設けられている。次に、このフェ
ライト層３の上面には、図４のように銀とパラジウムよ
りなるコイル導体４が所定間隔離して、縦方向・横方向
に複数個印刷により配置される。次に、この図４のよう
にその上面に厚さ５０μｍのフェライト層５が印刷さ
れ、その上にコイル導体４が印刷され、このようにして
フェライト層５を介してコイル導体４を積層する。
板で、その上面は、鏡面仕上げされている。この基板１
の上面には、図２に示すように接着層２が形成される。
この接着層は、ボロンナイトライド、ＰＶＢ（ポリビニ
ルブチラール）、キシレンからなっており、基板１の上
面に厚さ１００μｍとなるように設けられている。この
接着層２の表面も水平面となっており、この上面に図３
のように厚さ５００μｍのフェライト層３がメタルマス
クを用いた印刷により設けられている。次に、このフェ
ライト層３の上面には、図４のように銀とパラジウムよ
りなるコイル導体４が所定間隔離して、縦方向・横方向
に複数個印刷により配置される。次に、この図４のよう
にその上面に厚さ５０μｍのフェライト層５が印刷さ
れ、その上にコイル導体４が印刷され、このようにして
フェライト層５を介してコイル導体４を積層する。
【０００８】これらの積層されたコイル導体４は、下層
のコイル導体４の他端とその上のコイル導体４の一端と
をスルーホールにより電気的に接続することにより、螺
旋状となり、コイルが形成される。次に、図５に示すよ
うにその上面に厚さ５００μｍのフェライト層６が、メ
タルマスクによる印刷により形成される。
のコイル導体４の他端とその上のコイル導体４の一端と
をスルーホールにより電気的に接続することにより、螺
旋状となり、コイルが形成される。次に、図５に示すよ
うにその上面に厚さ５００μｍのフェライト層６が、メ
タルマスクによる印刷により形成される。
【０００９】次に、図６に示すように縦方向のコイル導
体４を分離するように、接着層２にまで達する溝７が、
ダイシングにより形成される。この溝７の幅は１５０μ
ｍとなっており、次に、図１１に示すようにディスペン
サ８を固定した状態で、その針９を溝７内に挿入した状
態で、基板を針９の挿入側から斜め上方に傾斜させた状
態で移動させる。これにより、溝７内には電極ペースト
が充填されるのであるが、溝７が斜め上方に傾斜された
状態で充填されるので、余分な電極ペーストは、順次排
出される。そして、その後図７に示すように基板１を平
面状態に保った状態で自然乾燥で３０分間乾燥させ、１
５０℃で１０分間乾燥させると、図１２に示すように溝
７の両側壁に外部電極用の電極層１０が形成される。こ
の電極層１０は、図１２に示すように溝７の接着層２に
達するまで、左右に分離された状態になっている。
体４を分離するように、接着層２にまで達する溝７が、
ダイシングにより形成される。この溝７の幅は１５０μ
ｍとなっており、次に、図１１に示すようにディスペン
サ８を固定した状態で、その針９を溝７内に挿入した状
態で、基板を針９の挿入側から斜め上方に傾斜させた状
態で移動させる。これにより、溝７内には電極ペースト
が充填されるのであるが、溝７が斜め上方に傾斜された
状態で充填されるので、余分な電極ペーストは、順次排
出される。そして、その後図７に示すように基板１を平
面状態に保った状態で自然乾燥で３０分間乾燥させ、１
５０℃で１０分間乾燥させると、図１２に示すように溝
７の両側壁に外部電極用の電極層１０が形成される。こ
の電極層１０は、図１２に示すように溝７の接着層２に
達するまで、左右に分離された状態になっている。
【００１０】次に、図８に示すように横方向のコイル導
体間を分離する接着層２にまで達する溝１１を設け、こ
の状態で図９に示すように基板１を水平状態に保って、
１５０℃で１０分間乾燥させたのちに焼成すると、接着
層２の主成分が蒸発することにより、基板１上には、図
９のように個々に分離された複数個のコイル部品１２が
縦方向と横方向に複数個整列した状態で配置されること
になる。
体間を分離する接着層２にまで達する溝１１を設け、こ
の状態で図９に示すように基板１を水平状態に保って、
１５０℃で１０分間乾燥させたのちに焼成すると、接着
層２の主成分が蒸発することにより、基板１上には、図
９のように個々に分離された複数個のコイル部品１２が
縦方向と横方向に複数個整列した状態で配置されること
になる。
【００１１】この個々のコイル部品は、図１０に示すよ
うにその内部に螺旋状態のコイル導体４があり、その両
端に電極層１０が設けられたものとなっている。つま
り、螺旋状コイル導体の最下層の一端が電極層１０に接
続され、最上層の他端が電極層１０に接続されたものと
なっているのである。
うにその内部に螺旋状態のコイル導体４があり、その両
端に電極層１０が設けられたものとなっている。つま
り、螺旋状コイル導体の最下層の一端が電極層１０に接
続され、最上層の他端が電極層１０に接続されたものと
なっているのである。
【００１２】（実施例２）図１３において１はアルミナ
で形成された基板で、その上面は鏡面仕上げされてい
る。この基板１の上面には、図１４に示すように接着層
２が形成される。この接着層２はボロンナイトライド、
ＰＶＢ（ポリビニルブチラール）、キシレンからなって
おり、基板１の上面に厚さ１００μｍとなるように設け
られている。この接着層２の表面も水平面となってい
る。この上面に図１４に示すように個々の部品の外形に
沿った面取用の突起１６を印刷またはコーティングによ
り設ける。
で形成された基板で、その上面は鏡面仕上げされてい
る。この基板１の上面には、図１４に示すように接着層
２が形成される。この接着層２はボロンナイトライド、
ＰＶＢ（ポリビニルブチラール）、キシレンからなって
おり、基板１の上面に厚さ１００μｍとなるように設け
られている。この接着層２の表面も水平面となってい
る。この上面に図１４に示すように個々の部品の外形に
沿った面取用の突起１６を印刷またはコーティングによ
り設ける。
【００１３】この上面に図１５のように厚さ５００μｍ
のフェライト層３がメタルマスクを用いた印刷により設
けられている。次に、このフェライト層３の上面には図
１６のように銀とパラジウムよりなるコイル導体４が所
定間隔離して、縦方向・横方向に複数個印刷により配置
される。次に、この図１６のようにその上面に厚さ５０
μｍのフェライト層５が印刷され、その上にコイル導体
４が印刷され、このようにしてフェライト層５を介して
コイル導体４を積層する。
のフェライト層３がメタルマスクを用いた印刷により設
けられている。次に、このフェライト層３の上面には図
１６のように銀とパラジウムよりなるコイル導体４が所
定間隔離して、縦方向・横方向に複数個印刷により配置
される。次に、この図１６のようにその上面に厚さ５０
μｍのフェライト層５が印刷され、その上にコイル導体
４が印刷され、このようにしてフェライト層５を介して
コイル導体４を積層する。
【００１４】これらの積層されたコイル導体４は、下層
のコイル導体４の他端とその上のコイル導体４の一端と
をスルーホールにより電気的に接続することにより、螺
旋状となりコイルが形成される。次に、図１７に示すよ
うにその上面に厚さ５００μｍのフェライト層６がメタ
ルマスクによる印刷により形成される。
のコイル導体４の他端とその上のコイル導体４の一端と
をスルーホールにより電気的に接続することにより、螺
旋状となりコイルが形成される。次に、図１７に示すよ
うにその上面に厚さ５００μｍのフェライト層６がメタ
ルマスクによる印刷により形成される。
【００１５】次に、図１８に示すように縦方向のコイル
導体４を分離するように、接着層２にまで達する溝７が
ダイシングにより形成される。この溝７の幅は１５０μ
ｍとなっている。次に図２５に示すように金型１３にて
フェライト層６の上面角部に面取１５を形成する。次
に、図２３に示すようにディスペンサ８を固定した状態
で、その針９を溝７内に挿入した状態で、基板１を針９
の挿入側から斜め上方に傾斜させた状態で移動させる。
これにより、溝７内には電極ペーストが充填されるので
あるが、溝７が斜め上方に傾斜された状態で充填される
ので、余分な電極ペーストは、順次排出される。
導体４を分離するように、接着層２にまで達する溝７が
ダイシングにより形成される。この溝７の幅は１５０μ
ｍとなっている。次に図２５に示すように金型１３にて
フェライト層６の上面角部に面取１５を形成する。次
に、図２３に示すようにディスペンサ８を固定した状態
で、その針９を溝７内に挿入した状態で、基板１を針９
の挿入側から斜め上方に傾斜させた状態で移動させる。
これにより、溝７内には電極ペーストが充填されるので
あるが、溝７が斜め上方に傾斜された状態で充填される
ので、余分な電極ペーストは、順次排出される。
【００１６】そして、その後図１９に示すように基板１
を平面状態に保った状態で自然乾燥で３０分間乾燥さ
せ、１５０℃で１０分間乾燥させると、図２４に示すよ
うに溝７の両側壁に外部電極用の電極層１０が形成され
る。これは、電極ペーストの内部から溶媒が蒸発するこ
とにより、電極層１０は体積収縮を起し、左右に分離さ
れるためである。したがって、電極ペーストの中央部を
切断することなく、この電極層１０は、図２４に示すよ
うに溝７の接着層２に達するまで、左右に分離された状
態になっている。
を平面状態に保った状態で自然乾燥で３０分間乾燥さ
せ、１５０℃で１０分間乾燥させると、図２４に示すよ
うに溝７の両側壁に外部電極用の電極層１０が形成され
る。これは、電極ペーストの内部から溶媒が蒸発するこ
とにより、電極層１０は体積収縮を起し、左右に分離さ
れるためである。したがって、電極ペーストの中央部を
切断することなく、この電極層１０は、図２４に示すよ
うに溝７の接着層２に達するまで、左右に分離された状
態になっている。
【００１７】次に、図２０に示すように横方向のコイル
導体間を分離する接着層２にまで達する溝１１を設け、
さらに図２６に示すように金型１４にてコイル部品１２
の上面、側面の角部に面取２１を形成する。この状態で
図２０に示すように基板１を水平状態に保って１５０℃
で１０分間乾燥させたのちに焼成すると、接着層２の主
成分が蒸発することにより、基板１上には図２１のよう
に個々に分離された複数個のコイル部品１２が縦方向と
横方向に複数個整列した状態で配置されることになる。
導体間を分離する接着層２にまで達する溝１１を設け、
さらに図２６に示すように金型１４にてコイル部品１２
の上面、側面の角部に面取２１を形成する。この状態で
図２０に示すように基板１を水平状態に保って１５０℃
で１０分間乾燥させたのちに焼成すると、接着層２の主
成分が蒸発することにより、基板１上には図２１のよう
に個々に分離された複数個のコイル部品１２が縦方向と
横方向に複数個整列した状態で配置されることになる。
【００１８】この個々のコイル部品は、図２２に示すよ
うにその内部に螺旋状態のコイル導体４があり、その両
端に電極層１０が設けられたものとなっている。つま
り、螺旋状コイル導体の最下層の一端が電極層１０に接
続され、最上層の他端が電極層１０に接続されたものと
なっているのである。
うにその内部に螺旋状態のコイル導体４があり、その両
端に電極層１０が設けられたものとなっている。つま
り、螺旋状コイル導体の最下層の一端が電極層１０に接
続され、最上層の他端が電極層１０に接続されたものと
なっているのである。
【００１９】（実施例３）以下本発明の第３の実施例に
ついて図面を参照しながら説明する。図２７において１
７はアルミナで形成された基板で、その上面には、部品
の外形に沿った溝１８が溝幅３００μｍ、溝深さ５００
μｍで形成されている。この基板１７の溝１８には、図
２８に示すように接着層１９が面取用突起と同時に形成
される。この上面に実施例２と同様に図２９に示すよう
にコイルが形成される。次に、図３０に示すように縦方
向のコイル導体４を分離するように、基板１７の溝１８
内の接着層１９にまで達するダイシング溝２０がダイシ
ングにより形成される。このダイシング溝２０の幅は１
５０μｍ、基板１７からの深さは３００μｍとなってい
る。
ついて図面を参照しながら説明する。図２７において１
７はアルミナで形成された基板で、その上面には、部品
の外形に沿った溝１８が溝幅３００μｍ、溝深さ５００
μｍで形成されている。この基板１７の溝１８には、図
２８に示すように接着層１９が面取用突起と同時に形成
される。この上面に実施例２と同様に図２９に示すよう
にコイルが形成される。次に、図３０に示すように縦方
向のコイル導体４を分離するように、基板１７の溝１８
内の接着層１９にまで達するダイシング溝２０がダイシ
ングにより形成される。このダイシング溝２０の幅は１
５０μｍ、基板１７からの深さは３００μｍとなってい
る。
【００２０】次に実施例２と同様に、図３１に示すよう
に金型にてフェライト層６の上面角部に面取１５を形成
する。次に、実施例２と同様に、ダイシング溝２０内に
電極ペーストが充填される。そして、その後図３１に示
すように基板１７を平面状態に保った状態で自然乾燥で
３０分間乾燥させ、１５０℃で１０分間乾燥させると、
図３２に示すようにダイシング溝２０の両側壁に外部電
極用の電極層２３が実施例２と同様に形成される。これ
も実施例２と同様に、電極ペーストの内部から溶媒が蒸
発することにより、電極層２３が体積収縮を起し、左右
に分離されるためである。したがって、電極ペーストの
中央部を切断することなく、この電極層２３は、図３２
に示すようにダイシング溝２０の接着層１９に達するま
で左右に分離された状態になっている。
に金型にてフェライト層６の上面角部に面取１５を形成
する。次に、実施例２と同様に、ダイシング溝２０内に
電極ペーストが充填される。そして、その後図３１に示
すように基板１７を平面状態に保った状態で自然乾燥で
３０分間乾燥させ、１５０℃で１０分間乾燥させると、
図３２に示すようにダイシング溝２０の両側壁に外部電
極用の電極層２３が実施例２と同様に形成される。これ
も実施例２と同様に、電極ペーストの内部から溶媒が蒸
発することにより、電極層２３が体積収縮を起し、左右
に分離されるためである。したがって、電極ペーストの
中央部を切断することなく、この電極層２３は、図３２
に示すようにダイシング溝２０の接着層１９に達するま
で左右に分離された状態になっている。
【００２１】次に、図３３に示すように横方向のコイル
導体間を分離する接着層１９にまで達するダイシング溝
２２を設け、さらに実施例２と同様に上面、側面角部に
面取２１を形成する。この状態で図３３に示すように基
板１７を水平状態に保って１５０℃で１０分間乾燥させ
たのちに焼成すると、接着層１９の主成分が蒸発するこ
とにより、基板１７上には図３４のように個々に分離さ
れた複数個のコイル部品１２が縦方向と横方向に複数個
整列した状態で配置されることになる。外部電極用電極
層２３を厚く形成したい場合、電極ペーストを多くダイ
シング溝２０に充填しなければならない。このため、電
極ペーストの沈殿は多くなる。したがって電極層２３を
左右に分離された状態で保つためには、接着層の深さを
大きく取ることが必要である。しかしながら、実施例２
においては、コスト、作業性において接着層を厚くする
ことはきわめて困難である。実施例２は、基板１７の溝
１８を深く取ることによりこの課題を解決し、より厚い
電極層を形成するものである。
導体間を分離する接着層１９にまで達するダイシング溝
２２を設け、さらに実施例２と同様に上面、側面角部に
面取２１を形成する。この状態で図３３に示すように基
板１７を水平状態に保って１５０℃で１０分間乾燥させ
たのちに焼成すると、接着層１９の主成分が蒸発するこ
とにより、基板１７上には図３４のように個々に分離さ
れた複数個のコイル部品１２が縦方向と横方向に複数個
整列した状態で配置されることになる。外部電極用電極
層２３を厚く形成したい場合、電極ペーストを多くダイ
シング溝２０に充填しなければならない。このため、電
極ペーストの沈殿は多くなる。したがって電極層２３を
左右に分離された状態で保つためには、接着層の深さを
大きく取ることが必要である。しかしながら、実施例２
においては、コスト、作業性において接着層を厚くする
ことはきわめて困難である。実施例２は、基板１７の溝
１８を深く取ることによりこの課題を解決し、より厚い
電極層を形成するものである。
【００２２】
【発明の効果】以上のように本発明によれば、乾燥によ
る電極用ペーストの収縮によって溝内に空間部が形成さ
れるとともに溝の両側に電極層が形成されるため、電極
用ペーストは溝の両側壁に隙間をもって形成されること
となる。従って、従来のようにこの溝内のペーストを切
断して左右の電子部品を分離する必要がなく、生産性が
極めて高くなり、さらに割れや欠けのない信頼性の高い
電子部品を製造することができるのである。
る電極用ペーストの収縮によって溝内に空間部が形成さ
れるとともに溝の両側に電極層が形成されるため、電極
用ペーストは溝の両側壁に隙間をもって形成されること
となる。従って、従来のようにこの溝内のペーストを切
断して左右の電子部品を分離する必要がなく、生産性が
極めて高くなり、さらに割れや欠けのない信頼性の高い
電子部品を製造することができるのである。
【図１】本発明の電子部品の製造方法の第１の実施例の
製造工程を示す斜視図
製造工程を示す斜視図
【図２】同実施例の製造工程を示す斜視図
【図３】同実施例の製造工程を示す斜視図
【図４】同実施例の製造工程を示す斜視図
【図５】同実施例の製造工程を示す斜視図
【図６】同実施例の製造工程を示す斜視図
【図７】同実施例の製造工程を示す斜視図
【図８】同実施例の製造工程を示す斜視図
【図９】同実施例の製造工程を示す斜視図
【図１０】同実施例の製造工程により形成された電子部
品の斜視図
品の斜視図
【図１１】同実施例の製造工程を示す斜視図
【図１２】同実施例品の拡大断面図
【図１３】本発明の電子部品の製造方法の第２の実施例
の製造工程を示す斜視図
の製造工程を示す斜視図
【図１４】同第２の実施例の製造工程を示す斜視図
【図１５】同第２の実施例の製造工程を示す斜視図
【図１６】同第２の実施例の製造工程を示す斜視図
【図１７】同第２の実施例の製造工程を示す斜視図
【図１８】同第２の実施例の製造工程を示す斜視図
【図１９】同第２の実施例の製造工程を示す斜視図
【図２０】同第２の実施例の製造工程を示す斜視図
【図２１】同第２の実施例の製造工程を示す斜視図
【図２２】同第２の実施例の製造工程により形成された
電子部品の斜視図
電子部品の斜視図
【図２３】同第２の実施例の製造工程を示す斜視図
【図２４】同第２の実施例品の拡大断面図
【図２５】同第２の実施例の製造工程を示す拡大断面図
【図２６】同第２の実施例の製造工程を示す拡大断面図
【図２７】本発明の電子部品の製造方法の第３の実施例
の製造工程を示す斜視図
の製造工程を示す斜視図
【図２８】同第３の実施例の製造工程を示す斜視図
【図２９】同第３の実施例の製造工程を示す斜視図
【図３０】同第３の実施例の製造工程を示す斜視図
【図３１】同第３の実施例の製造工程を示す斜視図
【図３２】同第３の実施例品の拡大断面図
【図３３】同第３の実施例の製造工程を示す斜視図
【図３４】同第３の実施例の製造工程を示す斜視図
１ 基板 ２ 接着層 ３ フェライト層 ４ コイル導体 ５ フェライト層 ６ フェライト層 ７ 溝 ８ ディスペンサ ９ 針 １０ 電極層 １１ 溝 １２ コイル部品 １３ 金型 １４ 金型 １５ 面取 １６ 面取用突起 １７ 基板 １８ 溝 １９ 接着層 ２０ ダイシング溝 ２１ 面取 ２２ ダイシング溝 ２３ 電極層
フロントページの続き (72)発明者 中尾 恵一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平５−101996（ＪＰ，Ａ) 特開 昭58−168214（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 13/00 H01C 17/28 H01F 17/00,41/04 H05K 3/46
Claims (9)
- 【請求項１】 基板上に接着層を形成する工程と、前記
接着層の上面に複数個の部品が整列配置されてなる積層
体を形成する工程と、前記積層体の前記部品間を分離す
るとともにその下方の前記接着層に達する溝を形成する
工程と、前記溝内に電極用ペーストを流し込み乾燥する
工程とを有し、前記乾燥による前記電極用ペーストの収
縮によって前記溝内に空間部が形成されるとともに前記
溝の両側に電極層が形成されることを特徴とする電子部
品の製造方法。 - 【請求項２】 接着層上に積層体を設けた状態でこの積
層体を傾斜させ、この傾斜状態において、溝内に電極用
ペーストを流し込む請求項１に記載の電子部品の製造方
法。 - 【請求項３】 溝として、個々の部品を縦方向に分離す
る第１の溝と、個々の部品を横方向に分離する第２の溝
を設けた請求項１に記載の電子部品の製造方法。 - 【請求項４】 接着層の上面に面取用突起を設け、その
上面に複数個の部品が整列配置されてなる積層体を設け
た請求項１に記載の電子部品の製造方法。 - 【請求項５】 基板に溝を設けてその溝内に接着層を埋
め込み、その上面に複数個の部品が整列配置されてなる
積層体を設けた請求項１に記載の電子部品の製造方法。 - 【請求項６】 接着層の上面に面取用突起を設けた請求
項５に記載の電子部品の製造方法。 - 【請求項７】 面取として、金型、ブレード、サンドブ
ラスト、エッチングのいずれかの方法を用いた請求項４
〜６のいずれかに記載の電子部品の製造方法。 - 【請求項８】 面取用突起として、印刷、コーティン
グ、描画のいずれかの方法にて形成、または接着層形成
と同時に形成する請求項４または６に記載の電子部品の
製造方法。 - 【請求項９】 電極用ペーストの充填方法として、ディ
スペンサー、描画、ブレード、印刷のいずれかの方法を
用いた請求項１に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP392694A JP3070375B2 (ja) | 1993-03-26 | 1994-01-19 | 電子部品の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-67829 | 1993-03-26 | ||
| JP6782993 | 1993-03-26 | ||
| JP392694A JP3070375B2 (ja) | 1993-03-26 | 1994-01-19 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333766A JPH06333766A (ja) | 1994-12-02 |
| JP3070375B2 true JP3070375B2 (ja) | 2000-07-31 |
Family
ID=26337599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP392694A Expired - Fee Related JP3070375B2 (ja) | 1993-03-26 | 1994-01-19 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070375B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2370153B (en) * | 1999-04-20 | 2003-10-22 | Seagate Technology Llc | Electrode patterning for a differential pzt activator |
| JP2006352020A (ja) * | 2005-06-20 | 2006-12-28 | Tateyama Kagaku Kogyo Kk | 小型電子部品の製造方法 |
| CN110114843B (zh) * | 2017-12-01 | 2021-07-23 | 松下知识产权经营株式会社 | 金属板电阻器及其制造方法 |
-
1994
- 1994-01-19 JP JP392694A patent/JP3070375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06333766A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4382156A (en) | Multilayer bus bar fabrication technique | |
| TW422998B (en) | Inductor element and the manufacturing method of the same | |
| JP6769055B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2976262B2 (ja) | 電子部品の製造方法 | |
| JP3307270B2 (ja) | 積層型電子部品の製造方法 | |
| JP3070375B2 (ja) | 電子部品の製造方法 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| JPS5924534B2 (ja) | 積層複合部品 | |
| JPH1131632A (ja) | 固体複合部品の製造方法 | |
| US4420653A (en) | High capacitance bus bar and method of manufacture thereof | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JPS62237714A (ja) | 積層セラミツクコンデンサ | |
| JP2004095641A (ja) | 薄膜積層電子部品の製造方法及び薄膜積層電子部品 | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JP2003077726A (ja) | チップ型インダクタ及びその製造方法 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JPH03263310A (ja) | 積層インダクタの製造方法 | |
| JPH0750462A (ja) | 電子回路基板 | |
| JPH11219837A (ja) | 積層電子部品の製造方法 | |
| JPH1065341A (ja) | 多層セラミック基板の製造方法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JPH0878266A (ja) | 積層インダクタの製造方法 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPH0737719A (ja) | チップインダクタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |