JP3072282B2 - 帯域通過フィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘電体共振器およ
び帯域通過フィルタに係わり、特に、電気的損失の小さ
い誘電体共振器、通過帯域内において群遅延時間偏差特
性が良好で、減衰特性の急峻な群遅延時間補償形帯域通
過フィルタ、および、従来より減衰量の大きい帯域通過
フィルタに関する。

【０００２】

【従来の技術】図２６は、従来の誘電体共振器を用いた
帯域通過フィルタ（以下、ＢＰＦと称する。）の概略構
成を示す斜視図であり、図２７は、図２６に示すＡ−
Ａ’切断線で切断した断面を示す断面図である。図２
６、図２７において、１はＴＥ₁₁カットオフ導波管より
成る外部導体、２ａ〜２ｃは隔壁、３は入力（または出
力）端子、４は出力（または入力）端子、５ａ〜５ｄは
Ｖモード周波数調整ネジ、６ａ〜６ｄはＨモード周波数
調整ネジ、７ａ〜７ｄは結合調整ネジ、８は入力（また
は出力）結合ループ、９は出力（または入力）結合ルー
プ、１０ａ〜１０ｄはデュアルモード誘電体共振器、１
１ａ〜１１ｄは各誘電体共振器（１０ａ〜１０ｄ）の支
持体、１２ａ〜１２ｅは隔壁（２ａ〜２ｃ）に形成され
た容量性結合窓である。

【０００３】図２８は、図２６に示すＶモード周波数調
整ネジ（５ａ〜５ｄ）、Ｈモード周波数調整ネジ（６ａ
〜６ｄ）、および結合調整ネジ（７ａ〜７ｄ）の関係を
示す図であり、図２８（ａ）は図２７に示すＢ−Ｂ’切
断線、図２８（ｂ）は図２７に示すＣ−Ｃ’切断線、図
２８（ｃ）は図２７に示すＤ−Ｄ’切断線、図２８
（ｅ）は図２７に示すＥ−Ｅ’切断線で切断した断面を
示す断面図である。図２８に示すように、Ｖモード周波
数調整ネジ（５ａ〜５ｄ）、およびＨモード周波数調整
ネジ（６ａ〜６ｄ）は、それぞれの軸方向が９０°の角
度差を有するように設けられ、また、結合調整ネジ（７
ａ〜７ｄ）は、Ｖモード周波数調整ネジ（５ａ〜５ｄ）
の軸方向に対して、±４５°の角度差を有するように設
けられる。

【０００４】図２９は、図２６、図２７に示す従来のＢ
ＰＦの等価回路を示す回路図である。同図において、Ｒ
Ｓ１は、誘電体共振器１０ａのＶモード共振回路、ＲＳ
２は、誘電体共振器１０ａのＨモード共振回路であり、
同様に、ＲＳ３は、誘電体共振器１０ｂのＨモード共振
回路、ＲＳ４は、誘電体共振器１０ｂのＶモード共振回
路、ＲＳ５は、誘電体共振器１０ｃのＶモード共振回
路、ＲＳ６は、誘電体共振器１０ｃのＨモード共振回
路、ＲＳ７は、誘電体共振器１０ｄのＨモード共振回
路、ＲＳ８は、誘電体共振器１０ｄのＶモード共振回路
である。また、Ｌ_1V〜Ｌ_4V、およびＬ_1H〜Ｌ_4Hは、各共
振回路（ＲＳ１〜ＲＳ８）を構成するインダクス成分、
Ｃ_1V〜Ｃ_4V、およびＣ_1H〜Ｃ_4Hは、各共振回路（ＲＳ１
〜ＲＳ８）を構成する容量成分である。Ｍ₀₁は、入力
（または出力）結合ループ８と、誘電体共振器１０ａの
Ｖモード共振回路（ＲＳ１）とを磁気結合する磁気結合
回路、Ｍ₀₂は、出力（または入力）結合ループ９と、誘
電体共振器１０ｄのＶモード共振回路（ＲＳ８）とを磁
気結合する磁気結合回路である。また、Ｃ₁₂は、誘電体
共振器１０ａのＶモード共振回路（ＲＳ１）とＨモード
共振回路（ＲＳ２）とを容量結合する容量結合回路、Ｃ
₃₄は、誘電体共振器１０ｂのＨモード共振回路（ＲＳ
３）とＶモード共振回路（ＲＳ４）とを容量結合する容
量結合回路、Ｃ₅₆は、誘電体共振器１０ｃのＶモード共
振回路（ＲＳ５）とＨモード共振回路（ＲＳ６）とを容
量結合する容量結合回路、Ｃ₇₈は、誘電体共振器１０ｄ
のＨモード共振回路（ＲＳ７）とＶモード共振回路（Ｒ
Ｓ８）とを容量結合する容量結合回路である。この容量
結合回路（Ｃ₁₂，Ｃ₃₄，Ｃ₅₆，Ｃ₇₈）による結合量は、
結合調整ネジ（７ａ〜７ｄ）で調整することができる。

【０００５】図２６、図２７に示す従来のＢＰＦにおい
て、第１の隔壁２ａに設けられた第１の容量性結合窓１
２ａは、第１の誘電体共振器１０ａのＨモード共振回路
（ＲＳ２）と第２の誘電体共振器１０ｂのＨモード共振
回路（ＲＳ３）とを容量結合し、同様に、第１の隔壁２
ａに設けられた第２の容量性結合窓１２ｂは、第１の誘
電体共振器１０ａのＶモード共振回路（ＲＳ１）と第２
の誘電体共振器１０ｂのＶモード共振回路（ＲＳ４）と
を容量結合する。第２の隔壁２ｂに設けられた第３の容
量性結合窓１２ｃは、第２の誘電体共振器１０ｂのＶモ
ード共振回路（ＲＳ４）と第３の誘電体共振器１０ｃの
Ｖモード共振回路（ＲＳ５）とを容量結合する。第３の
隔壁２ｃに設けられた第４の容量性結合窓１２ｄは、第
３の誘電体共振器１０ｃのＨモード共振回路（ＲＳ６）
と第４の誘電体共振器１０ｄのＨモード共振回路（ＲＳ
７）とを容量結合し、同様に、第３の隔壁２ｃに設けら
れた第５の容量性結合窓１２ｅは、第３の誘電体共振器
１０ｃのＶモード共振回路（ＲＳ５）と第４の誘電体共
振器１０ｄのＶモード共振回路（ＲＳ８）とを容量結合
する。

【０００６】図２９において、Ｃ₂₃は、第１の隔壁２ａ
に設けられた第１の容量性結合窓１２ａによる容量結合
回路、Ｃ₁₄は、第１の隔壁２ａに設けられた第２の容量
性結合窓１２ｂによる容量結合回路である。同様に、Ｃ
₆₇は、第３の隔壁２ｃに設けられた第４の容量性結合窓
１２ｄによる容量結合回路、Ｃ₅₈は、第３の隔壁２ｃに
設けられた第５の容量性結合窓１２ｅによる容量結合回
路であり、Ｃ₄₅は、第２の隔壁２ｂに設けられた第３の
容量性結合窓１２ｃによる容量結合回路である。この容
量結合回路（Ｃ₁₄，Ｃ₂₃，Ｃ₄₅，Ｃ₅₈，Ｃ₆₇）による結
合量は、隔壁（２ａ〜２ｃ）に設けられた容量性結合窓
（１２ａ〜１２ｅ）の大きさで調整することができる。

【０００７】今、各共振器（ＲＳ１〜ＲＳ８）が、所定
の周波数に同調するように、各Ｖモード周波数調整ネジ
（５ａ〜５ｄ）およびＨモード周波数調整ネジ（６ａ〜
６ｄ）が調整されているものとして、この従来のＢＰＦ
の動作を簡単に説明する。この従来のＢＰＦでは、入力
（または出力）端子４から入力された高周波電力が、磁
気結合回路Ｍ₀₁により、誘電体共振器１０ａのＶモード
共振回路（ＲＳ１）と磁気結合され、これにより、共振
回路（ＲＳ１）が励振される。また、共振回路（ＲＳ
１）の共振電界の一部は、結合調整ネジ７ａにより、誘
電体共振器１０ａのＨモード共振回路（ＲＳ２）と容量
結合され、共振回路（ＲＳ２）が励振される。共振回路
（ＲＳ２）の共振電界の一部は、隔壁２ａに設けられた
容量性結合窓１２ａにより、誘電体共振器１０ｂのＨモ
ード共振回路（ＲＳ３）と容量結合され、共振回路（Ｒ
Ｓ３）が励振される。

【０００８】共振回路（ＲＳ３）の共振電界の一部は、
結合調整ネジ７ｂにより、誘電体共振器１０ｂのＶモー
ド共振回路（ＲＳ４）と容量結合され、共振回路（ＲＳ
４）が励振される。この時、結合調整ネジ（７ａ，７
ｂ）の設置位置を、共振回路（ＲＳ１）に生じる共振電
界ベクトルと、共振回路（ＲＳ４）に生じる共振電界ベ
クトルとの向きが１８０°異なるように選択し、共振回
路（ＲＳ１）と共振回路（ＲＳ４）とを、隔壁２ａに設
けられた容量性結合窓１２ｂにより容量結合する。

【０００９】これにより、共振回路（ＲＳ１）→容量結
合回路（Ｃ₁₂）→共振回路（ＲＳ２）→容量結合回路
（Ｃ₂₃）→共振回路（ＲＳ３）→容量結合回路（Ｃ₃₄）
→共振回路（ＲＳ４）からなる経路で共振回路（ＲＳ
４）に生じる電磁界と、共振回路（ＲＳ１）→容量結合
回路（Ｃ₁₄）→共振回路（ＲＳ４）からなる経路で共振
回路（ＲＳ４）に生じる電磁界とを逆位相とすることが
できる。そのため、その通過帯域外（減衰域）で、両電
磁界の振幅が、互いに等しくなる一対の周波数におい
て、減衰極（減衰ポール）が発生する。同様に、共振回
路（ＲＳ５）→容量結合回路（Ｃ₅₆）→共振回路（ＲＳ
６）→容量結合回路（Ｃ₆₇）→共振回路（ＲＳ７）→容
量結合回路（Ｃ₇₈）→共振回路（ＲＳ８）からなる経路
で共振回路（ＲＳ８）に生じる電磁界と、共振回路（Ｒ
Ｓ５）→容量結合回路（Ｃ₅₈）→共振回路（ＲＳ８）か
らなる経路で共振回路（ＲＳ８）に生じる電磁界とを逆
位相とすることができるため、その通過帯域外（減衰
域）で、両電磁界の振幅が、互いに等しくなる一対の周
波数において、減衰極（減衰ポール）が発生する。この
ように、従来のＢＰＦは、容量性結合回路（Ｃ₁₂，
Ｃ₂₃，Ｃ₃₄，Ｃ₁₄，Ｃ₅₆，Ｃ₆₇，Ｃ₇₈，Ｃ₅₈）の値を調
整することにより、２対有極チェビシュフ形の帯域通過
フィルタとなる。

【００１０】

【発明が解決しようとする課題】前記図２６〜図２９に
示す従来の誘電体共振器を用いたＢＰＦは、誘電体共振
器（１０ａ〜１０ｄ）が直列に４個縦続接続されてお
り、その長軸方向の長さが大きいため、このＢＰＦを垂
直に、または水平に設置して収納する容器が大きくなる
という問題点があった。また、前記図２６〜図２９に示
す従来の誘電体共振器を用いたＢＰＦにおいて、減衰極
を３対設けることにより減衰量を大きくすることができ
るが、前記図２６〜図２９に示す従来の誘電体共振器を
用いたＢＰＦにおいては、その構造上、３対有極チェビ
シュフ形の帯域通過フィルタを構成することができない
という問題点があった。一方、これから開始されるデジ
タルテレビの信号は、セグメント数（１３セグメント）
が多く、また、セグメント間隔が狭い（４３２ＫＨｚ）
ために目的信号波の近傍にＩＭ波が多数発生する。ま
た、変調方式により、使用するＢＰＦには、通過帯域内
の振幅偏差、群遅延時間偏差が少なくて、減衰特性の急
峻な周波数特性のＢＰＦが要求される。しかしながら、
前記図２６〜図２９に示す従来の誘電体共振器を用いた
ＢＰＦは２対有極チェビシュフ形の帯域通過フィルタで
あり、アナログテレビの信号等の減衰特性を重視したＢ
ＰＦに適しているが、通過帯域内の振幅偏差、群遅延時
間偏差が大きく、前記したような周波数特性が要求され
るデジタルテレビの信号用のＢＰＦに適していないとい
う問題点があった。

【００１１】また、図２７に示すように、各誘電体共振
器（１０ａ〜１０ｄ）は、誘電体共振器（１０ａ〜１０
ｄ）より誘電率の低い誘電体材料で構成される支持体
（１１ａ〜１１ｄ）により、外部導体１に固定される。
そのため、図３０に示すように、支持体１１を構成する
誘電体材料により容量（Ｃ₁₁）と、支持体１１を構成す
る誘電体材料の誘電体損失により抵抗（Ｒ₁₁）とが、誘
電体共振器１０の角部に生じることになる。この容量
（Ｃ₁₁）と抵抗（Ｒ₁₁）は、誘電体共振器１０の無負荷
Ｑを低下させる原因となり、結果的にＢＰＦの電気的特
性を劣化させることになる。このように、従来の誘電体
共振器を用いたＢＰＦにおいては、各誘電体共振器（１
０ａ〜１０ｄ）を支持する支持体（１１ａ〜１１ｄ）に
より、不要な容量（Ｃ₁₁）と抵抗（Ｒ₁₁）とが生じ、こ
れにより、ＢＰＦの電気的特性を劣化させるという問題
点があった。

【００１２】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、通過帯
域内の振幅偏差、および群遅延時間偏差を少なくするこ
とが可能な誘電体共振器を用いた帯域通過フィルタを提
供することにある。また、本発明の他の目的は、帯域通
過フィルタを設置するための設置スペースを小さくする
ことが可能な誘電体共振器を用いた帯域通過フィルタを
提供することにある。

【００１３】

【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。

【００１５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００１６】即ち、本願発明は、４個のデュアルモード
誘電体共振器を一直線状に配置して成る帯域通過フィル
タであって、第２のデュアルモード誘電体共振器と第３
のデュアルモード誘電体共振器との間に、第２のデュア
ルモード誘電体共振器の第１モード共振回路と第３のデ
ュアルモード誘電体共振器の第１モード共振回路とを容
量結合する第３の容量性結合窓が形成された第２の隔壁
を設けるとともに、前記各デュアルモード誘電体共振器
毎に設けられ、前記各デュアルモード誘電体共振器の第
１モード共振回路と第２モード共振回路との間の結合容
量を調整する第１ないし第４の結合調整ネジの設置位置
を調整し、さらに、第３のデュアルモード誘電体共振器
と前記第４のデュアルモード誘電体共振器との間に設け
られる第３の隔壁に形成された第４の容量性結合窓の大
きさを調整し、通過帯域内の振幅偏差および群遅延時間
偏差を少なくしたことを特徴とする。

【００１７】また、本発明は、４個のデュアルモード誘
電体共振器をコの字状に配置して成る帯域通過フィルタ
であって、第２のデュアルモード誘電体共振器と第３の
デュアルモード誘電体共振器とを容量素子により容量結
合するとともに、前記各デュアルモード誘電体共振器毎
に設けられ、前記各デュアルモード誘電体共振器の第１
モード共振回路と第２モード共振回路との間の結合容量
を調整する第１ないし第４の結合調整ネジの設置位置を
調整し、さらに、第１のデュアルモード誘電体共振器と
前記第２のデュアルモード誘電体共振器との間、および
第３のデュアルモード誘電体共振器と前記第４のデュア
ルモード誘電体共振器との間に設けられる隔壁に形成さ
れた第３の容量性結合窓の大きさを調整し、通過帯域内
の振幅偏差および群遅延時間偏差を少なくしたことを特
徴とする。

【００１８】また、本発明は、第１のデュアルモード誘
電体共振器と第４のデュアルモード誘電体共振器とをＵ
字状のループ素子により磁気結合したことを特徴とす
る。

【００１９】

【００２０】

【００２１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００２２】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００２３】［実施の形態１］図１、図２は、本発明の
実施の形態１の誘電体共振器を用いた群遅延時間補償型
帯域通過フィルタ（以下、ＢＰＦと称する。）の概略構
成を示す要部断面図である。なお、図１は、前記図２７
と同一箇所の断面図であり、図２（ａ）は図１に示すＢ
−Ｂ’切断線、図２（ｂ）は図１に示すＣ−Ｃ’切断
線、図２（ｃ）は図１に示すＤ−Ｄ’切断線、図２
（ｅ）は図１に示すＥ−Ｅ’切断線で切断した断面を示
す断面図である。

【００２４】図１、図２において、１４は入出力結合プ
ローブ、２０ａ〜２０ｄは誘電体共振器であり、その他
の符号は、前記図２６、図２７、図２８と同じである。
図３は、本実施の形態の誘電体共振器２０を説明するた
めの要部断面図であり、同図に示すように、本実施の形
態の誘電体共振器２０は、誘電体共振器素子２１と、誘
電体共振器素子２１と同一材料で一体に作成される支持
柱部２２および支持部２３とを備える。この支持柱部２
２の直径（Ｄ１）、および支持柱部２２の軸長（Ｌ１）
は、下記（１）式を満足するような値とされる。

【００２５】

【数１】 Ｄ１＜２×Ｄ／３ Ｌ１＜Ｌ／３ ・・・・・・・・・・・・・・・・・ （１） ここで、Ｄは誘電体共振器素子２１の直径、Ｌは誘電体
共振器素子２１の軸長である。支持柱部２２の寸法を、
前記（１）式を満足する値とすることにより、支持柱部
２２は、カットオフ周波数の波長（カットオフ波長；λ
_C ）以下の寸法となるので、誘電体共振器素子２１内の
電磁界は、この支持柱部２２に入り込むことがなくな
る。これにより、支持柱部２２を誘電体共振器素子２１
から分離できるので、支持柱部２２は単純な支持柱部と
なる。

【００２６】図４は、誘電体共振器素子２１内の電磁界
を説明するための図であり、同図（ａ）は、誘電体共振
器素子２１の要部断面図、同図（ｂ）は、同図（ａ）に
示すＦ−Ｆ’切断線で切断した断面を示す断面図であ
る。なお、図４において、実線は電界（Ｅ）を、破線は
磁界（Ｈ）を表している。この図４から理解できるよう
に、支持柱部２２は、電界（Ｅ）・磁界（Ｈ）に対し
て、直角方向になるように設けられるので、電気的損失
を小さくすることができる。また、誘電体共振器素子２
１、支持部２３および支持柱部２２は、同一材料で一体
に作成することができるので、ＢＰＦの信頼度を向上さ
せることが可能となる。さらに、従来のＢＰＦのよう
に、誘電体共振器（１０ａ〜１０ｄ）を支持する支持体
（１１ａ〜１１ｄ）を必要としないので、部品点数を削
減することができるばかりでなく、接着等の組立工程も
削減することができるので、ＢＰＦのコストも削減する
ことが可能となる。なお、本実施の形態の誘電体共振器
２０は、支持部２３をネジ等で隔壁２に固定することに
より、誘電体共振器素子２１および支持柱部２２が隔壁
２に取り付けられる。このように、本実施の形態の誘電
体共振器２０を使用することにより、電的的損失が小さ
く、信頼度が高いＢＰＦを構成することができる。

【００２７】本実施の形態の群遅延時間補償型ＢＰＦ
は、隔壁２ｃに設けられた容量性結合窓１２ｅの大き
さ、および、結合調整ネジ７ｄの設置位置が、図２７に
示す従来のＢＰＦと相違する。前記したように、図２６
〜図２９に示す従来の誘電体共振器を用いたＢＰＦは、
２対有極チェビシュフ形の帯域通過フィルタであり、こ
のような二対の減衰極を有する帯域通過フィルタは、図
３１に示すように、減衰量は大きいが、図３２に示すよ
うに、通過帯域内の振幅偏差が大きく、同時に、図３３
に示すように、通過帯域内の群遅延時間（τ）の群遅延
時間偏差が大きいという欠点があった。これに対して、
本実施の形態の群遅延時間補償型ＢＰＦでは、隔壁２ｃ
に設けられた容量性結合窓１２ｅの大きさが大きく、ま
た、結合調整ネジ７ｄが、Ｖモード周波数調整ネジ５ｄ
の軸方向に対して、−４５°の角度差を有するように設
けられる。図５は、本実施の形態の群遅延時間補償型Ｂ
ＰＦの等価回路を示す回路図であり、同図において、Ｃ
₀₁は、入出力結合プローブ１４と誘電体共振器１０ａの
Ｖモード共振回路（ＲＳ１）とを容量結合する容量結合
回路である。図５に示す等化回路と、図２９に示す等化
回路とは、その基本的回路構成は同じである。しかしな
がら、本実施の形態の群遅延時間補償型ＢＰＦでは、結
合調整ネジ７ｄと結合調整ネジ７ｃの軸方向が同一され
ているので、共振回路（ＲＳ５）に生じる共振電界ベク
トルと、共振回路（ＲＳ８）に生じる共振電界ベクトル
との向きが同相となる。

【００２８】したがって、共振回路（ＲＳ５）→容量結
合回路（Ｃ₅₆）→共振回路（ＲＳ６）→容量結合回路
（Ｃ₆₇）→共振回路（ＲＳ７）→容量結合回路（Ｃ₇₈）
→共振回路（ＲＳ８）からなる経路で共振回路（ＲＳ
８）に生じる電磁界と、共振回路（ＲＳ５）→容量結合
回路（Ｃ₅₈）→共振回路（ＲＳ８）からなる経路で共振
回路（ＲＳ８）に生じる電磁界とを、同相とすることが
できる。一方、通過域においては、共振回路（ＲＳ５）
→容量結合回路（Ｃ₅₆）→共振回路（ＲＳ６）→容量結
合回路（Ｃ₆₇）→共振回路（ＲＳ７）→容量結合回路
（Ｃ₇₈）→共振回路（ＲＳ８）からなる経路で共振回路
（ＲＳ８）に生じる電磁界と、共振回路（ＲＳ５）→容
量結合回路（Ｃ₅₈）→共振回路（ＲＳ８）からなる経路
で共振回路（ＲＳ８）に生じる電磁界とは、中心周波数
の近辺においては、互いに打ち消し合い、通過域のバン
ドエッジ付近では互いに加わり合う傾向を示し、通過域
内の振幅特性の偏差が小さくなる。また、同様に、通過
帯域内の群遅延時間（τ）の群遅延時間の偏差も小さく
なる。即ち、本実施の形態の群遅延時間補償型ＢＰＦ
は、図６に示すように、その振幅特性において、減衰極
は一対に限定され、また、減衰量は小さくなるが、図７
に示すように、通過帯域内の振幅偏差を小さく、同時
に、図８に示すように、通過帯域内の群遅延時間偏差を
小さくすることが可能となる。

【００２９】この場合に、群遅延時間の補償量は容量結
合回路Ｃ₅₈の値により調整可能であり、容量結合回路Ｃ
₅₈による群遅延時間の補償量が最適の大きさより小さい
と、補償量が少なくなべ底形に近い群遅延時間特性とな
る。この状態の群遅延時間特性を図９に示す。容量結合
回路Ｃ₅₈による群遅延時間の補償量が最適の大きさのと
きには、群遅延時間特性の平坦部が一番広くなる。この
状態の群遅延時間特性を図１０に示す。容量結合回路Ｃ
₅₈による群遅延時間の補償量が最適の大きさより大きい
と、補償量が過補償となる。図８に示すグラフが、この
状態の群遅延時間特性を示している。ＢＰＦの通過帯域
内において、ある程度の許容リップル的な群遅延時間特
性を許容することが可能であれば、過補償形の群遅延時
間補償型ＢＰＦが最も群遅延時間特性は広くなる。

【００３０】このように、本実施の形態の群遅延時間補
償型ＢＰＦによれば、通過帯域内の振幅偏差を小さく、
通過帯域内の群遅延時間偏差を小さくすることが可能と
なる。なお、本実施の形態の群遅延時間補償型ＢＰＦに
おいて、支持体１１による電気的特性の劣化が許容範囲
内であれば、従来の誘電体共振器１０を使用することも
可能である。また、本実施の形態の群遅延時間補償型Ｂ
ＰＦにおいて、共振回路（ＲＳ１）に生じる共振電界ベ
クトルと、共振回路（ＲＳ４）に生じる共振電界ベクト
ルとの向きが同相となるように、結合調整ネジ（７ａ，
７ｂ）を取り付け、さらに、隔壁２ａに設けられた容量
性結合窓１２ｂの大きさを調整するようにしてもよい。

【００３１】［実施の形態２］図１１は、本発明の実施
の形態２の誘電体共振器を用いた群遅延時間補償型ＢＰ
Ｆの正面を示す正面図、図１２は、図１１に示すＧ−
Ｇ’切断線で切断した断面を示す断面図である。図１
１、図１２において、３０は第１の容量素子、３１はＵ
字型の結合ループ素子、３２は隔壁であり、その他の符
号は、前記図１、図２７と同様である。

【００３２】本実施の形態の群遅延時間補償型ＢＰＦ
は、誘電体共振器（２０ｃ，２０ｄ）の上に誘電体共振
器（２０ａ，２０ｂ）を配置することにより、４個の誘
電体共振器（２０ａ〜２０ｄ）を垂直方向にコの字状に
配置し、また、誘電体共振器２０ｂと誘電体共振器２０
ｃとを容量結合板からなる第１の容量素子３０で容量結
合し、さらに、誘電体共振器２０ａと誘電体共振器２０
ｄとをＵ字型の結合ループ素子３１で磁気結合したもの
である。なお、図示は省略しているが、本実施の形態の
群遅延時間補償型ＢＰＦにおいても、結合調整ネジ７ｄ
が、Ｖモード周波数調整ネジ５ｄの軸方向に対して、−
４５°の角度差を有するように設けられる。

【００３３】図１３は、本実施の形態の群遅延時間補償
型ＢＰＦの等価回路を示す回路図である。本実施の形態
の群遅延時間補償型ＢＰＦにおいて、隔壁３２に設けら
れた容量性結合窓３３ａは、誘電体共振器２０ａのＨモ
ード共振回路（ＲＳ２）と誘電体共振器２０ｂのＨモー
ド共振回路（ＲＳ３）とを容量結合し、同様に、隔壁３
２に設けられた容量性結合窓３３ｂは、誘電体共振器２
０ａのＶモード共振回路（ＲＳ１）と誘電体共振器２０
ｂのＶモード共振回路（ＲＳ４）とを容量結合する。隔
壁３２に設けられた容量性結合窓３３ｃは、誘電体共振
器２０ｃのＨモード共振回路（ＲＳ６）と誘電体共振器
２０ｄのＨモード共振回路（ＲＳ７）とを容量結合し、
隔壁３２に設けられた容量性結合窓３３ｄは、誘電体共
振器２０ｃのＶモード共振回路（ＲＳ５）と誘電体共振
器２０ｄのＶモード共振回路（ＲＳ８）とを容量結合す
る。ここで、前記実施の形態の群遅延時間補償型ＢＰＦ
と同様、隔壁３２に設けられた容量性結合窓３３ｄの大
きさは大きくされている。

【００３４】また、第１の容量素子３０は、誘電体共振
器２０ｂのＶモード共振回路（ＲＳ４）と誘電体共振器
２０ｃのＶモード共振回路（ＲＳ５）とを容量結合す
る。さらに、Ｕ字型の結合ループ素子３１は、誘電体共
振器２０ａのＶモード共振回路（ＲＳ１）と誘電体共振
器２０ｄのＶモード共振回路（ＲＳ８）とを磁気結合す
る。

【００３５】図１３において、Ｃ’₂₃は、隔壁３２に設
けられた容量性結合窓３３ａによる容量結合回路、Ｃ’
₁₄は、隔壁３２に設けられた容量性結合窓３３ｂによる
容量結合回路、Ｃ’₆₇は、隔壁３２に設けられた容量性
結合窓３３ｃによる容量結合回路、Ｃ’₅₈は、隔壁３２
に設けられた容量性結合窓３３ｄによる容量結合回路で
ある。また、Ｃ’₄₅は、第１の容量素子３０による容量
結合回路である。さらに、Ｍ₁₈，Ｍ₈₁は、Ｕ字型の結合
ループ素子３１による磁気結合回路である。

【００３６】図１３に示す等化回路と、図５に示す等化
回路とは、その基本的回路構成は同じであり、本実施の
形態の群遅延時間補償型ＢＰＦにおいても、共振回路
（ＲＳ５）→容量結合回路（Ｃ₅₆）→共振回路（ＲＳ
６）→容量結合回路（Ｃ’₆₇）→共振回路（ＲＳ７）→
容量結合回路（Ｃ₇₈）→共振回路（ＲＳ８）からなる経
路で共振回路（ＲＳ８）に生じる電磁界と、共振回路
（ＲＳ５）→容量結合回路（Ｃ’₅₈）→共振回路（ＲＳ
８）からなる経路で共振回路（ＲＳ８）に生じる電磁界
とを、同相とすることができる。これにより、本実施の
形態の群遅延時間補償型ＢＰＦにおいても、前記実施の
形態１と同様、通過帯域内の振幅偏差、および群遅延時
間偏差を少なくすることができる。

【００３７】その上、本実施の形態の群遅延時間補償型
ＢＰＦでは、誘電体共振器１０ａのＶモード共振回路
（ＲＳ１）と、誘電体共振器１０ｄのＶモード共振回路
（ＲＳ８）とが、Ｕ字型の結合ループ素子３１による磁
気結合回路（Ｍ₁₈，Ｍ₈₁）により磁気結合されており、
共振回路（ＲＳ１）→容量結合回路（Ｃ₁₂）→共振回路
（ＲＳ２）→容量結合回路（Ｃ’₂₃）→共振回路（ＲＳ
３）→容量結合回路（Ｃ₃₄）→共振回路（ＲＳ４）→容
量結合回路（Ｃ’₄₅）→共振回路（ＲＳ５）→容量結合
回路（Ｃ₅₆）→共振回路（ＲＳ６）→容量結合回路
（Ｃ’₆₇）→共振回路（ＲＳ７）→容量結合回路
（Ｃ₇₈）→共振回路（ＲＳ８）からなる経路で共振回路
（ＲＳ８）に生じる電磁界と、共振回路（ＲＳ１）→磁
気結合回路（Ｍ₁₈，Ｍ₈₁）→共振回路（ＲＳ８）からな
る経路で共振回路（ＲＳ８）に生じる電磁界とを逆位相
にすることができる。それにより、その通過帯域外（減
衰域）で、両電磁界の振幅が、互いに等しくなる一対の
周波数において、減衰極（減衰ポール）が発生させるこ
とができる。そのため、図１４に示すように、本実施の
形態の群遅延時間補償型ＢＰＦでは、二対の減衰極を生
じせしめることができる。この図１４のグラフから理解
できるように、本実施の形態の群遅延時間補償型ＢＰＦ
は、前記実施の形態１の群遅延時間補償型ＢＰＦに比し
て、通過帯域外での減衰量を１０ｄＢ程大きくすること
ができる。

【００３８】図１５ないし図１８は、本実施の形態の群
遅延時間補償型ＢＰＦの一例の周波数特性を示すグラフ
である。図１５は、減衰特性を示すグラフであり、横軸
は周波数（ＭＨｚ）でメモリ間隔は２ＭＨｚ、縦軸は減
衰量（ｄＢ）でメモリ間隔は１０ｄＢである。また、群
遅延時間補償型ＢＰＦの中心周波数は４８２ＭＨｚであ
り、この図１５において、周波数が４７８．５４４ＭＨ
ｚ（図１５のＡ点）のときの減衰量は、−３１．０７ｄ
Ｂであり、周波数が４８５．４５６ＭＨｚ（図１５のＢ
点）のときの減衰量は、−３０．０７７ｄＢである。図
１６は、図１５に示すグラフを拡大して示すグラフであ
り、横軸のメモリ間隔が１ＭＨｚ、縦軸のメモリ間隔が
０．５ｄＢである。この図１６のグラフから分かるよう
に、周波数が４７９．２ＭＨｚ（図１６のＡ点）から４
８４．８ＭＨｚ（図１６のＢ点）の間でその減衰量は
０．１ｄＢ以内であり、図１５に示す群遅延時間補償型
ＢＰＦは、その通過帯域内の振幅偏差が少なくなってい
る。

【００３９】図１７は、位相特性を示すグラフであり、
横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、縦軸
は角度でメモリ間隔は９０°である。この図１７におい
て、周波数が４７９．２ＭＨｚ（図１７のＡ点）のとき
の位相は、４３．３２７°であり、周波数が４８４．８
ＭＨｚ（図１７のＢ点）のときの位相は、１１５．７８
°である。図１８は、群遅延時間特性を示すグラフであ
り、横軸は周波数（ＭＨｚ）でメモリ間隔は１ＭＨｚ、
縦軸は遅延量（ｎｓ）でメモリ間隔は１００ｎｓであ
る。なお、この遅延量（ｎｓ）は、周波数が４８０．５
６ＭＨｚ（図１８のＣ点）の遅延量を０とした時の相対
的な遅延量を表している。この図１８において、周波数
が４７９．２ＭＨｚ（図１８のＡ点）のときの遅延量
（周波数が４８０．５６ＭＨｚの時の遅延量との差）
は、２１３．１０１ｎｓであり、周波数が４８４．８Ｍ
Ｈｚ（図１８のＢ点）のときの遅延量（周波数が４８
０．５６ＭＨｚの時の遅延量との差）は、２０５．６８
１ｎｓである。

【００４０】なお、本実施の形態の群遅延時間補償型Ｂ
ＰＦにおいて、入出力結合ループ（８，９）に代えて、
図１９に示すように、入出力結合プローブ（１４，１
５）を設けるようにしてもよい。本実施の形態の群遅延
時間補償型ＢＰＦにおいて、入出力結合プローブ（１
４，１５）を設けた場合の等価回路を図２０に示す。な
お、図２０において、Ｃ₀₁は、入出力結合プローブ１４
と誘電体共振器１０ａのＶモード共振回路（ＲＳ１）と
を容量結合する容量結合回路、Ｃ₀₂は、誘電体共振器１
０ｄのＶモード共振回路（ＲＳ８）と入出力結合プロー
ブ１５とを容量結合する容量結合回路である。このよう
に、本実施の形態の群遅延時間補償型ＢＰＦにおいて
は、４個の誘電体共振器（２０ａ〜２０ｄ）をコの字状
に配置するようにしたので、ＢＰＦを配置するための設
置スペースを小さくすることができ、これにより、ＢＰ
Ｆを収納するための収納容器を小型化することが可能と
なる。また、本実施の形態の群遅延時間補償型ＢＰＦで
は、誘電体共振器２０ａと誘電体共振器２０ｄとの間を
Ｕ字型の結合ループ素子３１で磁気結合するようにした
ので、前記実施の形態１と同様、通過帯域内の振幅偏
差、および群遅延時間偏差を少なくすることができると
ともに、前記実施の形態１の群遅延時間補償型ＢＰＦに
比して、通過帯域外での減衰量を大きくすることができ
る。なお、本実施の形態の群遅延時間補償型ＢＰＦにお
いて、誘電体共振器２０ａと誘電体共振器２０ｄとの間
を結合するＵ字型の結合ループ素子３１を省略すること
も可能であり、この場合は、前記実施の形態１と同様
に、通過帯域内の振幅偏差、および群遅延時間偏差を少
なくすることができるとともに、ＢＰＦを収納するため
の収納容器を小型化することが可能となる。

【００４１】［実施の形態３］図２１は、本発明の実施
の形態３の誘電体共振器を用いたＢＰＦの概略構成を示
す要部断面図であり、図１２と同一箇所の断面図であ
る。図２１において、３０は第１の容量素子、３５は第
２の容量素子、３１はＵ字型の結合ループ素子、３２は
隔壁であり、その他の符号は、前記図１、図１２、図２
７と同様である。本実施の形態のＢＰＦは、誘電体共振
器（２０ｃ，２０ｄ）の上に誘電体共振器（２０ａ，２
０ｂ）を配置することにより、４個の誘電体共振器（２
０ａ〜２０ｄ）を垂直方向にコの字状に配置し、また、
誘電体共振器２０ｂと誘電体共振器２０ｃとの間を第１
の容量素子３０で結合し、さらに、誘電体共振器２０ａ
と誘電体共振器２０ｄとの間を第２の容量素子３５で結
合したものである。なお、図示は省略しているが、本実
施の形態のＢＰＦにおいては、図２６〜図２８に示す従
来のＢＰＦと同じく、結合調整ネジ７ｄが、Ｖモード周
波数調整ネジ５ｄの軸方向に対して、４５°の角度差を
有するように設けられ、また、隔壁３２に設けられた容
量性結合窓３３ｄ大きさも、従来のＢＰＦと同じくされ
ている。図２２は、本実施の形態のＢＰＦの等価回路を
示す回路図である。本実施の形態のＢＰＦにおいて、第
２の容量素子３５は、誘電体共振器１０ａのＶモード共
振回路（ＲＳ１）と誘電体共振器１０ｄのＶモード共振
回路（ＲＳ８）とを容量結合する。図２３において、
Ｃ’₁₈は、第２の容量素子３５による容量結合回路であ
る。り、その他の符号は、前記図２０と同じである。図
２２に示す等化回路と、図２９に示す等化回路とは、そ
の基本的回路構成は同じである。本実施の形態のＢＰＦ
においても、結合調整ネジ７ｄが、Ｖモード周波数調整
ネジ５ｄの軸方向に対して、４５°の角度差を有してい
るので、共振回路（ＲＳ５）に生じる共振電界ベクトル
と、共振回路（ＲＳ８）に生じる共振電界ベクトルとの
向きが逆相となる。したがって、その通過帯域外（減衰
域）で、両電磁界の振幅が、互いに等しくなる一対の周
波数において、減衰極（減衰ポール）を発生させること
ができる。

【００４２】さらに、誘電体共振器１０ａのＶモード共
振回路（ＲＳ１）と、誘電体共振器１０ｄのＶモード共
振回路（ＲＳ８）とが、容量素子３１による容量結合回
路Ｃ’₁₈により容量結合されており、共振回路（ＲＳ
１）→容量結合回路（Ｃ₁₂）→共振回路（ＲＳ２）→容
量結合回路（Ｃ’₂₃）→共振回路（ＲＳ３）→容量結合
回路（Ｃ₃₄）→共振回路（ＲＳ４）→容量結合回路
（Ｃ’₄₅）→共振回路（ＲＳ５）→容量結合回路
（Ｃ₅₆）→共振回路（ＲＳ６）→容量結合回路
（Ｃ’₆₇）→共振回路（ＲＳ７）→容量結合回路
（Ｃ₇₈）→共振回路（ＲＳ８）からなる経路で共振回路
（ＲＳ８）に生じる電磁界と、共振回路（ＲＳ１）→容
量結合回路（Ｃ’₁₈）→共振回路（ＲＳ８）からなる経
路で共振回路（ＲＳ８）に生じる電磁界とを逆位相とす
ることができる。それにより、その通過帯域外（減衰
域）で、両電磁界の振幅が、互いに等しくなる一対の周
波数において、減衰極（減衰ポール）を発生させること
ができる。そのため、図２３に示すように、本実施の形
態のＢＰＦでは、三対の減衰極を生じせしめることがで
き、これにより、本実施の形態のＢＰＦにおいては、図
２６〜図２９に示す従来のＢＰＦに比して、約１０ｄＢ
程減衰量を大きくすることができる。但し、本実施の形
態のＢＰＦは、図２６〜図２９に示す従来のＢＰＦと同
様、通過帯域内の振幅偏差が大きく、同時に、通過帯域
内の群遅延時間偏差が大きくなる。

【００４３】なお、本実施の形態のＢＰＦにおいても、
入出力結合ループ（８，９）に代えて、図２４に示すよ
うに、入出力結合プローブ（１４，１５）を設けるよう
にしてもよい。本実施の形態のＢＰＦにおいて、入出力
結合プローブ（１４，１５）を設けた場合の等価回路を
図２５に示す。なお、図２５において、Ｃ₀₁は、入出力
結合プローブ１４と誘電体共振器１０ａのＶモード共振
回路（ＲＳ１）とを容量結合する容量結合回路、Ｃ
₀₂は、誘電体共振器１０ｄのＶモード共振回路（ＲＳ
８）と入出力結合プローブ１５とを容量結合する容量結
合回路である。このように、本実施の形態のＢＰＦにお
いては、従来のＢＰＦに比して、その減衰量を大きくす
ることができる。

【００４４】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００４５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００４６】（１）本発明によれば、誘電体共振器を用
いた帯域通過フィルタにおいて、通過帯域内の振幅偏
差、および群遅延時間偏差を少なくすることが可能とな
る。 （２）本発明によれば、誘電体共振器を用いた帯域通過
フィルタにおいて、通過帯域内の振幅偏差、および群遅
延時間偏差を少なくするとともに、その減衰量を大きく
することが可能となる。 （３）本発明によれば、誘電体共振器を用いた帯域通過
フィルタにおいて、帯域通過フィルタを配置するための
設置スペースを小さすることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の誘電体共振器を用いた
群遅延時間補償型帯域通過フィルタの概略構成を示す要
部断面図である。

【図２】本発明の実施の形態１の誘電体共振器を用いた
群遅延時間補償型帯域通過フィルタの概略構成を示す要
部断面図である。

【図３】本発明の実施の形態１の誘電体共振器を説明す
るための要部断面図である。

【図４】本発明の実施の形態１の誘電体共振器素子内の
電磁界を説明するための図である。

【図５】本発明の実施の形態１の群遅延時間補償型帯域
通過フィルタの等価回路を示す回路図である。

【図６】本発明の実施の形態１の群遅延時間補償型帯域
通過フィルタの減衰特性を示すグラフである。

【図７】図６に示すグラフを拡大して示すグラフであ
る。

【図８】本発明の実施の形態１の群遅延時間補償型帯域
通過フィルタの群遅延時間特性を示すグラフである。

【図９】本発明の実施の形態１の群遅延時間補償型帯域
通過フィルタにおいて、群遅延時間の補償量が最適の大
きさより小さいときの群遅延時間特性を示すグラフであ
る。

【図１０】本発明の実施の形態１の群遅延時間補償型帯
域通過フィルタにおいて、群遅延時間の補償量が最適の
大きさのときの群遅延時間特性を示すグラフである。

【図１１】本発明の実施の形態２の誘電体共振器を用い
た群遅延時間補償型帯域通過フィルタの正面を示す正面
図である。

【図１２】本発明の実施の形態２の誘電体共振器を用い
た群遅延時間補償型帯域通過フィルタの概略構成を示す
要部断面図である。

【図１３】本発明の実施の形態２の群遅延時間補償型帯
域通過フィルタの等価回路を示す回路図である。

【図１４】本発明の実施の形態２の群遅延時間補償型帯
域通過フィルタの減衰特性を示すグラフである。

【図１５】本発明の実施の形態２の群遅延時間補償型帯
域通過フィルタの一例の減衰特性を示すグラフである。

【図１６】図１５に示すグラフを拡大して示すグラフで
ある。

【図１７】本発明の実施の形態２の群遅延時間補償型帯
域通過フィルタの一例の位相特性を示すグラフである。

【図１８】本発明の実施の形態２の群遅延時間補償型帯
域通過フィルタの一例の群遅延時間特性を示すグラフで
ある。

【図１９】本発明の実施の形態２の誘電体共振器を用い
た群遅延時間補償型帯域通過フィルタの変形例の概略構
成を示す要部断面図である。

【図２０】図１９に示す群遅延時間補償型帯域通過フィ
ルタの等価回路を示す回路図である。

【図２１】本発明の実施の形態３の誘電体共振器を用い
た帯域通過フィルタの概略構成を示す要部断面図であ
る。

【図２２】本発明の実施の形態３の帯域通過フィルタの
等価回路を示す回路図である。

【図２３】本発明の実施の形態３の帯域通過フィルタの
減衰特性を示すグラフである。

【図２４】本発明の実施の形態３の誘電体共振器を用い
た帯域通過フィルタの変形例の概略構成を示す要部断面
図である。

【図２５】図２４に示す帯域通過フィルタの等価回路を
示す回路図である。

【図２６】従来の誘電体共振器を用いた帯域通過フィル
タの概略構成を示す斜視図である。

【図２７】従来の誘電体共振器を用いた帯域通過フィル
タの概略構成を示す要部断面図である。

【図２８】図２６に示すＶモード周波数調整ネジ、Ｈモ
ード周波数調整ネジ、および結合調整ネジの関係を示す
図である。

【図２９】図２６、図２７に示す従来の帯域通過フィル
タの等価回路を示す回路図である。

【図３０】従来の誘電体共振器の支持方法における問題
点を説明するための図である。

【図３１】図２６、図２７に示す従来の誘電体共振器を
用いた帯域通過フィルタの減衰特性を示すグラフであ
る。

【図３２】図３１に示すグラフを拡大して示すグラフで
ある。

【図３３】図２６、図２７に示す従来の誘電体共振器を
用いた帯域通過フィルタの群遅延時間特性を示すグラフ
である。

【符号の説明】

１…ＴＥ₁₁カットオフ導波管より成る外部導体、２ａ〜
２ｃ，３２…隔壁、３…入力（または出力）端子、４…
出力（または入力）端子、５ａ〜５ｄ…Ｖモード周波数
調整ネジ、６ａ〜６ｄ…Ｈモード周波数調整ネジ、７ａ
〜７ｄ…結合調整ネジ、８…入力（または出力）結合ル
ープ、９…出力（または入力）結合ループ、１０，１０
ａ〜１０ｄ，２０，２０ａ〜２０ｄ…デュアルモード誘
電体共振器、１１，１１ａ〜１１ｄ…支持体、１２ａ〜
１２ｅ，３３ａ〜３３ｄ…容量性結合窓、１４，１５…
入出力結合プローブ、２１…誘電体共振器素子、２２…
支持柱部、２３…支持部、３０，３５…容量素子、３１
…Ｕ字型の結合ループ素子。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 7/10 H01P 1/20 H01P 1/208 H01P 1/205

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 一直線状に配置される４個のデュアルモ
   ード誘電体共振器と、 前記４個のデュアルモード誘電体共振器が内部に設けら
   れる円筒状の外部導体と、 前記外部導体に前記各デュアルモード誘電体共振器毎に
   設けられ、前記各デュアルモード誘電体共振器の第１モ
   ード共振回路と第２モード共振回路との間の結合容量を
   調整する第１ないし第４の結合調整ネジと、 前記第１のデュアルモード誘電体共振器と前記第２のデ
   ュアルモード誘電体共振器との間に設けられる第１の隔
   壁であって、前記第１のデュアルモード誘電体共振器の
   第１モード共振回路と前記第２のデュアルモード誘電体
   共振器の第１モード共振回路とを容量結合する第１の容
   量性結合窓と、前記第１のデュアルモード誘電体共振器
   の第２モード共振回路と前記第２のデュアルモード誘電
   体共振器の第２モード共振回路とを容量結合する第２の
   容量性結合窓とが形成された第１の隔壁と、 前記第２のデュアルモード誘電体共振器と前記第３のデ
   ュアルモード誘電体共振器との間に設けられる第２の隔
   壁であって、前記第２のデュアルモード誘電体共振器の
   第１モード共振回路と前記第３のデュアルモード誘電体
   共振器の第１モード共振回路とを容量結合する第３の容
   量性結合窓が形成された第２の隔壁と、 前記第３のデュアルモード誘電体共振器と前記第４のデ
   ュアルモード誘電体共振器との間に設けられる第３の隔
   壁であって、前記第３のデュアルモード誘電体共振器の
   第１モード共振回路と前記第４のデュアルモード誘電体
   共振器の第１モード共振回路とを容量結合する第４の容
   量性結合窓と、前記第３のデュアルモード誘電体共振器
   の第２モード共振回路と前記第４のデュアルモード誘電
   体共振器の第２モード共振回路とを容量結合する第５の
   容量性結合窓とが形成された第３の隔壁とを有する帯域
   通過フィルタであって、前 記第３の結合調整ネジと第４の結合調整ネジの軸方向
   を同一とし、かつ、前記第３の隔壁に形成された第４の
   容量性結合窓の大きさを調整し、通過帯域内の振幅偏差
   および群遅延時間偏差を少なくしたことを特徴とする帯
   域通過フィルタ。
2. 【請求項２】 コの字状に配置される４個のデュアルモ
   ード誘電体共振器と、 前記４個のデュアルモード誘電体共振器が内部に設けら
   れる円筒状の外部導体と、 前記外部導体に前記各デュアルモード誘電体共振器毎に
   設けられ、前記各デュアルモード誘電体共振器の第１モ
   ード共振回路と第２モード共振回路との間の結合容量を
   調整する第１ないし第４の結合調整ネジと、 前記第１のデュアルモード誘電体共振器と前記第２のデ
   ュアルモード誘電体共振器との間、および前記第３のデ
   ュアルモード誘電体共振器と前記第４のデュアルモード
   誘電体共振器との間に設けられる隔壁であって、前記第
   １のデュアルモード誘電体共振器の第１モード共振回路
   と前記第２のデュアルモード誘電体共振器の第１モード
   共振回路とを容量結合する第１の容量性結合窓、前記第
   １のデュアルモード誘電体共振器の第２モード共振回路
   と前記第２のデュアルモード誘電体共振器の第２モード
   共振回路とを結合する第２の容量性結合窓、前記第３の
   デュアルモード誘電体共振器の第１モード共振回路と前
   記第４のデュアルモード誘電体共振器の第１モード共振
   回路とを容量結合する第３の容量性結合窓、および、前
   記第３のデュアルモード誘電体共振器の第２モード共振
   回路と前記第４のデュアルモード誘電体共振器の第２モ
   ード共振回路とを容量結合する第４の容量性結合窓が形
   成された隔壁と、 前記第２のデュアルモード誘電体共振器の第１モード共
   振回路と前記第３のデュアルモード誘電体共振器の第１
   モード共振回路とを容量結合する容量素子とを有する帯
   域通過フィルタであって、前記 第３の結合調整ネジと第４の結合調整ネジの軸方向
   を同一とし、かつ、第３の容量性結合窓の大きさを調整
   し、通過帯域内の振幅偏差および群遅延時間偏差を少な
   くしたことを特徴とする帯域通過フィルタ。
3. 【請求項３】 前記第１のデュアルモード誘電体共振
   器の第１モード共振回路と前記第４のデュアルモード誘
   電体共振器の第１モード共振回路とを磁気結合するＵ字
   状のループ素子を、さらに有することを特徴とする請求
   項２に記載の帯域通過フィルタ。
4. 【請求項４】 前記各デュアルモード誘電体共振器は、
   円柱状の誘電体共振素子と、円柱状の支持柱部と、円柱
   状の支持部とが、前記誘電体共振素子、支持柱部および
   支持部の順に、同一軸上に一体的に形成されている誘電
   体共振器であって、 前記誘電体共振素子の直径を（Ｄ）、前記誘電体共振素
   子の軸長を（Ｌ）とする時、前記支持柱部の直径（Ｄ
   １）がＤ１＜２×Ｄ／３、また、前記支持柱部の軸長
   （Ｌ１）がＬ１＜Ｌ／３を満足することを特徴とする請
   求項１ないし請求項３のいずれか１項に記載の帯域通過
   フィルタ。