JP3074728B2 - Manufacturing method of ceramic wiring board - Google Patents
Manufacturing method of ceramic wiring boardInfo
- Publication number
- JP3074728B2 JP3074728B2 JP32362590A JP32362590A JP3074728B2 JP 3074728 B2 JP3074728 B2 JP 3074728B2 JP 32362590 A JP32362590 A JP 32362590A JP 32362590 A JP32362590 A JP 32362590A JP 3074728 B2 JP3074728 B2 JP 3074728B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- green sheet
- manufacturing
- wiring board
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 14
- 238000001035 drying Methods 0.000 claims description 10
- 239000004695 Polyether sulfone Substances 0.000 claims description 6
- 239000004697 Polyetherimide Substances 0.000 claims description 6
- 229920006393 polyether sulfone Polymers 0.000 claims description 6
- 229920001601 polyetherimide Polymers 0.000 claims description 6
- 229920002799 BoPET Polymers 0.000 claims description 5
- 239000004734 Polyphenylene sulfide Substances 0.000 claims description 5
- 229920000069 polyphenylene sulfide Polymers 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229920001643 poly(ether ketone) Polymers 0.000 claims description 3
- 239000002985 plastic film Substances 0.000 description 13
- 229920006255 plastic film Polymers 0.000 description 13
- 239000002184 metal Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000010030 laminating Methods 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920002873 Polyethylenimine Polymers 0.000 description 1
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920003208 poly(ethylene sulfide) Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器等に使用されるセラミック配線基
板の製造方法に関するもので、特にセラミック多層配線
基板の製造方法に適用して効果のあるものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic wiring board used for electronic equipment and the like, and more particularly to a method which is effective when applied to a method for manufacturing a ceramic multilayer wiring board. is there.
従来の技術 近年、電子機器の小型化に伴い、多層配線基板の需要
が増してきた。特にセラミック多層基板は、多層プリン
ト基板よりもはるかに高密度な回路基板として注目され
てきている。2. Description of the Related Art In recent years, demand for multilayer wiring boards has increased with the miniaturization of electronic devices. In particular, a ceramic multilayer substrate has been attracting attention as a circuit board having a much higher density than a multilayer printed board.
以下、従来のセラミック多層配線基板の製造方法につ
いて説明する。グリーンシート積層法による多層基板の
場合、第４図に示すように、まず、グリーンシート１に
NCパンチもしくは金型でビア孔２をあけ、次に第５図に
示すように前記ビア孔２に対応する位置に、ビア孔２よ
り若干大なる透孔の形成されたメタルマスク10を載置
し、そのメタルマスク10側より導体ペースト５をビア孔
２に充填する。さらに配線導体７をグリーンシート１上
にスクリーン印刷にて形成する。その後、メタルマスク
10を剥離すると第６図に示すように、必然的にビア孔２
より若干大なるランド部３が出来てしまう。そのように
して作成された配線パターン７の形成された複数枚のグ
リーンシートを積層し、焼成を行っていた。Hereinafter, a method for manufacturing a conventional ceramic multilayer wiring board will be described. In the case of a multi-layer substrate by a green sheet laminating method, first, as shown in FIG.
A via hole 2 is made by an NC punch or a mold, and a metal mask 10 having a through hole slightly larger than the via hole 2 is placed at a position corresponding to the via hole 2 as shown in FIG. Then, the via paste 2 is filled with the conductive paste 5 from the metal mask 10 side. Further, the wiring conductor 7 is formed on the green sheet 1 by screen printing. Then metal mask
When peeling 10, as shown in FIG.
A slightly larger land 3 is formed. A plurality of green sheets on which the wiring patterns 7 thus formed are formed are stacked and fired.
最近、グリーンシートへの孔あけ工程に於いて、レー
ザーを利用する試みもあるが、第７図に示す如く、レー
ザー光８の照射される側のグリーンシート１の表面にチ
ッピング９が発生するという欠点を有していた。Recently, there has been an attempt to use a laser in the step of making a hole in the green sheet. However, as shown in FIG. 7, chipping 9 is generated on the surface of the green sheet 1 on the side irradiated with the laser beam 8. Had disadvantages.
本発明は、上記従来の問題点を解決するもので、グリ
ーンシートの孔あけにレーザー光を用いても、ランドレ
スでビア導体が充填されたグリーンシートを得ることが
でき、高密度な回路基板が作成可能な製造方法を提供す
ることを目的とする。The present invention solves the above-mentioned conventional problems. Even if a laser beam is used for drilling a green sheet, a green sheet filled with via conductors in a landless manner can be obtained, and a high-density circuit board can be obtained. It is an object of the present invention to provide a manufacturing method which can be manufactured.
課題を解決するための手段 この目的を達成するために、本発明のセラミック配線
基板の製造方法は、表面にフィルムが配置されたグリー
ンシートに、前記フィルム側よりレーザー光を用いてビ
ア孔を形成し、そのフィルム側よりビア導体を前記ビア
孔に充填し、充填後に前記ビア導体の乾燥を行った後
に、前記フィルムをグリーンシートより剥離し、焼成す
るようにしたセラミック配線基板の製造方法であって、
前記フィルムは、100℃以上の熱処理を施した低収縮PET
フィルム，ポリフェニレンサルファイドフィルム，ポリ
エーテルイミドフィルム，ポリエーテルサルホンフィル
ム，ポリエーテルケトンフィルムのいずれかよりなるこ
とを特徴とする。Means for Solving the Problems In order to achieve this object, a method of manufacturing a ceramic wiring board according to the present invention comprises forming a via hole in a green sheet having a film disposed on a surface thereof by using a laser beam from the film side. Then, a via conductor is filled into the via hole from the film side, and after filling, the via conductor is dried, and then the film is peeled off from the green sheet and fired. hand,
The film is a low-shrink PET that has been heat-treated at 100 ° C or higher.
A film, a polyphenylene sulfide film, a polyetherimide film, a polyethersulfone film, or a polyetherketone film.
作用 本発明のセラミック配線基板の製造方法では、表面に
フィルムが配置されたグリーンシートに、前記フィルム
側よりレーザー光で孔あけを行うために、フィルム表面
にチッピングができても、このフィルムは後工程で剥離
され捨てられるので、チッピングがあっても問題となら
ない。よってレーザー光が使用できるためにパンチの寿
命，孔あけスピード等の観点から、著しく孔あけ工程を
改善することができる。また、ビア孔の形成された前記
フィルムの配置されたグリーンシートの、そのフィルム
側よりビア導体をビア孔に充填し、然る後前記フィルム
をグリーンシートより剥離させるので、ランドレスでビ
ア孔に導体が充填されたグリーンシートが得られ、結果
として高密度な回路基板が作成可能となる。さらに本発
明によれば、フィルムを貼り付けたままビア導体の乾燥
工程を行うことができるため取り扱いが良く、また特に
熱収縮の小さいフィルムを用いるので、ビア導体の乾燥
時にグリーンシートの収縮を抑制することができ、フィ
ルムを剥離したグリーンシートを複数枚積層したとき
に、層間のビアの導通の信頼性を保つことができる。In the method for producing a ceramic wiring board of the present invention, a green sheet having a film disposed on its surface is perforated with laser light from the film side. Since it is peeled and discarded in the process, there is no problem even if chipping occurs. Therefore, since laser light can be used, the punching process can be remarkably improved from the viewpoint of punch life, punching speed, and the like. Further, the via sheet is filled with via conductors from the film side of the green sheet on which the film in which the via hole is formed, and then the film is peeled from the green sheet. A green sheet filled with a conductor is obtained, and as a result, a high-density circuit board can be manufactured. Further, according to the present invention, the via conductor can be dried while the film is attached, so that the handling is good. In addition, since a film having a small heat shrinkage is used, the shrinkage of the green sheet is suppressed when the via conductor is dried. When a plurality of green sheets from which the film has been peeled off are stacked, the reliability of the conduction of vias between the layers can be maintained.
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
先ず、本発明のセラミック配線基板の製造方法で使用
可能なプラスチックフィルムについて述べる。グリーン
シート成形に用いられるプラスチックフィルムは、コス
トや汎用性の面からポリエステルフィルムが一般的であ
る。しかし、本実施例のセラミック配線基板の製造方法
に於いては、グリーンシートとプラスチックフィルムに
２回の熱履歴が加わる。それは、ビア孔に充填した導体
の乾燥とグリーンシートに配線印刷した導体の乾燥であ
り、その乾燥条件は例えば80〜100℃で約10分である。
ポリエステルフィルムは熱による寸法変化が大きいた
め、上記乾燥温度でフィルムが縮むと同時に、グリーン
シートも縮み、ビア孔の位置がずれ、層間でのビア接続
不良が発生する可能性があるという問題点を有してい
る。First, a plastic film that can be used in the method for manufacturing a ceramic wiring board of the present invention will be described. As a plastic film used for green sheet molding, a polyester film is generally used in terms of cost and versatility. However, in the manufacturing method of the ceramic wiring board of the present embodiment, the heat history is applied twice to the green sheet and the plastic film. That is, drying of the conductor filled in the via hole and drying of the conductor printed on the green sheet. The drying condition is, for example, 80 to 100 ° C. for about 10 minutes.
Since the polyester film undergoes a large dimensional change due to heat, the film shrinks at the above drying temperature, and at the same time, the green sheet also shrinks, the position of the via hole shifts, and there is a possibility that a via connection failure between layers may occur. Have.
よって次に述べる６種類のプラスチックフィルムを用
いて実験を行った。Therefore, an experiment was conducted using the following six types of plastic films.
（１） ポリフェニレンサルファイドフィルム、以後PP
Sという。その化学式は、 （２） ポリエーテルイミドフィルム、以後PEIとい
う。その化学式は （３） ポリエーテルサルホンフィルム、以後PESとい
う。その化学式は、 （４） ポリエーテルエーテルケトンフィルム、以後PE
EKという。その化学式は、 （５） ポリエステルフィルム、以後PETという。その
化学式は、 （６） 上記PETフィルムを100℃以上の熱処理を施した
もの、以後低収縮PETという。(1) Polyphenylene sulfide film, hereinafter PP
Called S. Its chemical formula is (2) Polyetherimide film, hereinafter referred to as PEI. Its chemical formula is (3) Polyethersulfone film, hereinafter referred to as PES. Its chemical formula is (4) Polyetheretherketone film, hereinafter PE
EK. Its chemical formula is (5) Polyester film, hereinafter PET. Its chemical formula is (6) A film obtained by subjecting the above PET film to heat treatment at 100 ° C. or higher, hereinafter referred to as low shrinkage PET.
表１にそれぞれのフィルムの特性表を示す。この表中
の特性で、破断強度・伸び率についてはJISのC2318に従
い、熱収縮率は100mm間隔で0.2mmφの孔をあけ、フィル
ムを製造する際の成形方向（MD）とその直角方向（TD）
について、加熱処理後ｎ＝４で最も収縮率の大きな値を
示した。Table 1 shows a characteristic table of each film. In the properties in this table, the breaking strength and elongation are in accordance with JIS C2318, the heat shrinkage is 0.2mmφ holes at 100mm intervals, and the forming direction (MD) and the perpendicular direction (TD )
For n, the value with the largest shrinkage ratio was shown at n = 4 after the heat treatment.
これら６種類の厚みが75μｍのプラスチックフィルム
４上に、それぞれ第１図に示す如く、厚みが200μｍに
なるようグリーンシート１の成形を行い、そのグリーン
シート１にプラスチックフィルム４を介して、レーザー
光８（YAG,CO2）を用いて0.1〜0.2mmφのビア孔２の加
工を行った。 As shown in FIG. 1, a green sheet 1 is formed on each of these six types of plastic film 4 having a thickness of 75 μm so as to have a thickness of 200 μm. Using 8 (YAG, CO 2 ), a via hole 2 of 0.1 to 0.2 mmφ was machined.
やはり、プラスチックフィルム４上のレーザー照射側
には、チッピング９が発生してしまうが、それはプラス
チックフィルム４の表面部だけで、グリーンシート１に
は何ら損傷はなく、ストレートに0.1〜0.2mmφの孔があ
いていた。この時のレーザー条件は、平均出力２〜10W,
繰り返し周波数100kHz,パルス幅1000μｓで行った。Again, chipping 9 occurs on the laser irradiation side on the plastic film 4, but only on the surface of the plastic film 4, there is no damage to the green sheet 1, and a straight hole of 0.1 to 0.2 mmφ is formed. Was there. At this time, the laser conditions are average output 2-10W,
The test was performed at a repetition frequency of 100 kHz and a pulse width of 1000 μs.
この時、前記６種類のフィルムの間で、孔あけ加工性
の差は見られなかった。At this time, there was no difference in the perforability between the six types of films.
次に、第２図に示す如く、プラスチックフィルム４側
からメタルマスクにて導体ペースト５を充填し、90℃/1
0分乾燥を行った後、グリーンシート１側から配線導体
７を印刷し、90℃/10分乾燥を行った。その後、第３図
に示す如く、プラスチックフィルム４をグリーンシート
１から剥離した後、これらのグリーンシートを積層後、
焼成を行った。６種類のプラスチックフィルムを用いて
作成された多層基板のビア接続の信頼性を確認したとこ
ろ、PETフィルムを用いたもののみ不良であった。不良
解析した結果、ビア・配線導体の乾燥工程でのPETフィ
ルムの熱収縮が大きいために、積層時のビアの位置ずれ
不良が原因であった。比較し易いように、各プラスチッ
クフィルムの評価結果を表２にまとめた。表中の◎は優
れている、○は十分に実用可、△は実用可、×は実用不
可であることを示す。Next, as shown in FIG. 2, the conductive paste 5 is filled from the plastic film 4 side with a metal mask,
After drying for 0 minutes, the wiring conductor 7 was printed from the green sheet 1 side, and dried at 90 ° C. for 10 minutes. Then, as shown in FIG. 3, after the plastic film 4 was peeled off from the green sheet 1, after laminating these green sheets,
The firing was performed. When the reliability of via connection of a multilayer substrate formed using six types of plastic films was confirmed, only those using a PET film were defective. As a result of the failure analysis, the thermal shrinkage of the PET film in the via / wiring conductor drying process was large, and this was caused by the positional deviation of the via during lamination. Table 2 summarizes the evaluation results of each plastic film for easy comparison. In the table, ◎ indicates excellent, ○ indicates sufficient practical use, Δ indicates practical use, and × indicates practical use impossible.
すなわち、本発明のセラミック配線基板の製造方法に
於いて、採用可能なプラスチックフィルムは、低収縮PE
T,PEEK,PES,PEI,PPSであることがわかった。 That is, in the method for manufacturing a ceramic wiring board of the present invention, a plastic film that can be employed is a low-shrinkage PE.
It was found that T, PEEK, PES, PEI, PPS.
発明の効果 以上のように本発明は、表面にフィルムが配置された
グリーンシートを、前記フィルム側よりレーザー光を用
いてビア孔を形成し、そのフィルム側よりビア導体を前
記ビア孔に充填し、充填後に前記フィルムをグリーンシ
ートより剥離し、焼成することを特徴とするため、従来
のようにNCパンチや金型のピン寿命の問題がなくなり、
かつ高速でビア孔を形成でき、さらにランドレスビア構
造を有する高密度なセラミック配線基板を得ることがで
きる。さらに本発明によれば、フィルムを貼り付けたま
まビア導体の乾燥工程やグリーンシート面への配線パタ
ーンの印刷及び乾燥工程を行うことができるため取り扱
いが良く、また特に熱収縮の小さいフィルムを用いてい
るので、ビア導体や配線パターンの乾燥時にグリーンシ
ートの収縮を抑制することができ、フィルムを剥離した
グリーンシートを複数枚積層したときに、層間のビアの
導通の信頼性を保つことができるという優れた効果を有
するものである。As described above, the present invention provides a green sheet having a film disposed on the surface, forming a via hole using laser light from the film side, and filling the via hole with a via conductor from the film side. After the filling, the film is peeled off from the green sheet and fired, so that the problem of the NC punch and the pin life of the mold as in the related art is eliminated,
In addition, a via hole can be formed at a high speed, and a high-density ceramic wiring board having a landless via structure can be obtained. Furthermore, according to the present invention, the drying process of the via conductor and the printing and drying process of the wiring pattern on the green sheet surface can be performed while the film is attached, so that the handling is good, and particularly, a film having a small heat shrinkage is used. Therefore, it is possible to suppress the shrinkage of the green sheet when the via conductor and the wiring pattern are dried, and to maintain the reliability of the conduction of the via between the layers when laminating a plurality of green sheets from which the film has been peeled. It has an excellent effect.
第１図，第２図および第３図はそれぞれ本発明のセラミ
ック配線基板の製造方法の一実施例における各工程を示
す断面図、第４図，第５図，第６図はそれぞれ従来のセ
ラミック配線基板の製造方法の各工程を示す断面図、第
７図はグリーンシートに直接レーザー光を照射し、孔を
あけようとした時にチッピングが発生した状態を示す断
面図である。 １……グリーンシート、２……ビア孔、３……ランド、
４……プラスチックフィルム、５……導体ペースト、６
……ランドレスビア、７……配線導体、８……レーザー
光、９……チッピング、10……メタルマスク。1, 2, and 3 are cross-sectional views showing respective steps in one embodiment of a method for manufacturing a ceramic wiring board according to the present invention, and FIGS. 4, 5, and 6 are conventional ceramic ceramic boards, respectively. FIG. 7 is a cross-sectional view showing each step of the method of manufacturing a wiring board, and FIG. 7 is a cross-sectional view showing a state in which laser light is directly applied to a green sheet to cause a hole when a hole is to be formed. 1 ... green sheet, 2 ... via hole, 3 ... land,
4 ... Plastic film, 5 ... Conductor paste, 6
... Landless via, 7 ... wiring conductor, 8 ... laser beam, 9 ... chipping, 10 ... metal mask.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−81693（ＪＰ，Ａ) 特開 平３−244189（ＪＰ，Ａ) 特開 昭64−9691（ＪＰ，Ａ) 特公 昭63−37518（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H05K 3/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-61-81693 (JP, A) JP-A-3-244189 (JP, A) JP-A-64-9969 (JP, A) 37518 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3/46 H05K 3/00
Claims (2)
トを、前記フィルム側よりレーザー光を用いてビア孔を
形成し、そのフィルム側よりビア導体を前記ビア孔に充
填し、充填後に前記ビア導体の乾燥を行った後に、前記
フィルムをグリーンシートより剥離し、焼成するように
したセラミック配線基板の製造方法であって、前記フィ
ルムは、100℃以上の熱処理を施した低収縮PETフィル
ム，ポリフェニレンサルファイドフィルム，ポリエーテ
ルイミドフィルム，ポリエーテルサルホンフィルム，ポ
リエーテルケトンフィルムのいずれかよりなることを特
徴とするセラミック配線基板の製造方法。1. A green sheet having a film disposed on a surface thereof, a via hole is formed from the film side by using a laser beam, a via conductor is filled into the via hole from the film side, and the via conductor is filled after filling. A method for manufacturing a ceramic wiring board, wherein the film is peeled off from the green sheet after drying, and the film is subjected to a heat treatment at 100 ° C. or higher, a low shrinkage PET film, polyphenylene sulfide. A method for manufacturing a ceramic wiring board, comprising a film, a polyetherimide film, a polyethersulfone film, or a polyetherketone film.
トを、前記フィルム側よりレーザー光を用いてビア孔を
形成し、そのフィルム側よりビア導体を前記ビア孔に充
填し、充填後に前記ビア導体の乾燥を行った後、グリー
ンシート面上に所定の配線パターンを形成し、その形成
した配線パターンを乾燥し、然る後に前記フィルムを剥
離したグリーンシートを積層し、焼成するようにしたセ
ラミック配線基板の製造方法であって、前記フィルム
は、100℃以上の熱処理を施した低収縮PETフィルム，ポ
リフェニレンサルファイドフィルム，ポリエーテルイミ
ドフィルム，ポリエーテルサルホンフィルム，ポリエテ
ールケトンフィルムのいずれかよりなることを特徴とす
るセラミック配線基板の製造方法。2. A green sheet having a film disposed on its surface, a via hole is formed from the film side by using a laser beam, a via conductor is filled in the via hole from the film side, and after filling, the via conductor is filled. After drying, a predetermined wiring pattern is formed on the green sheet surface, the formed wiring pattern is dried, and then the green sheet from which the film has been peeled is laminated and fired. A method for manufacturing a substrate, wherein the film is made of any one of a low-shrinkage PET film, a polyphenylene sulfide film, a polyetherimide film, a polyether sulfone film, and a polyether ketone film that have been subjected to a heat treatment of 100 ° C. or more. A method for manufacturing a ceramic wiring board, comprising:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32362590A JP3074728B2 (en) | 1990-11-26 | 1990-11-26 | Manufacturing method of ceramic wiring board |
| DE69112119T DE69112119T2 (en) | 1990-05-09 | 1991-05-08 | Composite board and method of manufacturing a ceramic circuit board using the former. |
| EP91107548A EP0456243B1 (en) | 1990-05-09 | 1991-05-08 | Composite sheet and a process for producing ceramic circuit board using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32362590A JP3074728B2 (en) | 1990-11-26 | 1990-11-26 | Manufacturing method of ceramic wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196194A JPH04196194A (en) | 1992-07-15 |
| JP3074728B2 true JP3074728B2 (en) | 2000-08-07 |
Family
ID=18156825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32362590A Expired - Lifetime JP3074728B2 (en) | 1990-05-09 | 1990-11-26 | Manufacturing method of ceramic wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074728B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032442A (en) * | 2004-07-13 | 2006-02-02 | Murata Mfg Co Ltd | Multilayer substrate and manufacturing method thereof |
| JP2012216583A (en) * | 2011-03-31 | 2012-11-08 | Ngk Insulators Ltd | Wiring board and manufacturing method of the same |
| WO2022003819A1 (en) * | 2020-06-30 | 2022-01-06 | ギガフォトン株式会社 | Laser machining method and circuit board manufacturing method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6337518B2 (en) | 2014-02-28 | 2018-06-06 | サミー株式会社 | Pachinko machine |
-
1990
- 1990-11-26 JP JP32362590A patent/JP3074728B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6337518B2 (en) | 2014-02-28 | 2018-06-06 | サミー株式会社 | Pachinko machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196194A (en) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688743B1 (en) | Manufacturing method of printed circuit board with built-in multilayer capacitor | |
| JP2874329B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP2001053447A (en) | Component built-in multilayer wiring board and method of manufacturing the same | |
| JPH0590756A (en) | Production of rigid/flexible board | |
| KR100222752B1 (en) | Manufacturing method of multilayer printed circuit board using laser | |
| US20070070613A1 (en) | Method of manufacturing high density printed circuit boad | |
| KR100713731B1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
| JP3074728B2 (en) | Manufacturing method of ceramic wiring board | |
| US6523257B1 (en) | Method for forming fine through hole conduction portion of circuit board | |
| US20070017698A1 (en) | Multilayer printed wiring board fabrication method and multilayer printed wiring board | |
| JP2789782B2 (en) | Manufacturing method of ceramic wiring board | |
| KR20030037738A (en) | Method for creating blind via holes in printed circuit board | |
| JP2000269647A (en) | Single-sided circuit board, multilayer printed wiring board and method of manufacturing the same | |
| JPH11261236A (en) | Multi-layer printed wiring board and manufacture thereof | |
| JP3179572B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2754914B2 (en) | Manufacturing method of ceramic wiring board | |
| JPH06302959A (en) | Method for manufacturing multilayer printed wiring board | |
| JP2874330B2 (en) | Method for manufacturing multilayer printed wiring board | |
| JP3649109B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JPH057082A (en) | Composite printed circuit board and manufacturing method thereof | |
| JPH1041623A (en) | Metal core printed wiring board and method of manufacturing the same | |
| JP2003008222A (en) | High-density multilayer build-up wiring board and method of manufacturing the same | |
| JPH08186372A (en) | Method for manufacturing multilayer printed wiring board | |
| JPH0818228A (en) | Manufacture of multi-layer printed board | |
| JP3348729B2 (en) | Method for manufacturing multilayer substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090609 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100609 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |