JP3079003B2 - INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT - Google Patents
INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUITInfo
- Publication number
- JP3079003B2 JP3079003B2 JP4762595A JP4762595A JP3079003B2 JP 3079003 B2 JP3079003 B2 JP 3079003B2 JP 4762595 A JP4762595 A JP 4762595A JP 4762595 A JP4762595 A JP 4762595A JP 3079003 B2 JP3079003 B2 JP 3079003B2
- Authority
- JP
- Japan
- Prior art keywords
- ink
- ink jet
- base
- recording head
- jet recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はインクジェット記録ヘッ
ドとその製造方法および駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ink jet recording head, a method of manufacturing the same, and a driving circuit.
【0002】[0002]
【従来の技術】従来、ヒーターを加熱することによっ
て、インク内に発泡を誘起し、そのエネルギーによっ
て、インクを吐出するタイプのインクジェット記録ヘッ
ドの駆動方式に対し、種々のものが提案されてきた。特
に、シリコン基板に駆動回路の一部を取り込み、ヒータ
ーアレイをオン・チップに構成した形式のものはヒータ
ー数に対してボンディングワイヤーの数を大幅に減らす
ことが可能で、種々の方式が提案されている。中でも特
開平2−283454号公報に示された、ダイオードを
各ヒーターごとに直列に結線し、ブロックごとに駆動す
ることによって、行列に配置されたヒーター中の特定の
ヒーターのみを駆動する方式は特に優れている。図6
(a)にその回路概念図を示す。それぞれn個のヒータ
ーをブロックとし、ヒーターRH1…RHnに一端がダイオ
ードD1 …Dn を介して電圧印加のためにパッドV1 …
Vm に結ばれ、各ヒーターRH1…RH2の他端は接地のた
めのパッドH1 …Hn に接続されている。上記方式によ
ればヒーター数をN個とすると、外部端子、つまりボン
ディングパッド数は理論上、2 N個まで減らすことが
できる。一例を上げれば、64ビットのヒーターアレイ
の場合、ボンディングパッド数は16個で駆動できるこ
とになる。但し、基板アース用のパッドが1つ必要にな
るので、実際には17個となる。2. Description of the Related Art Hitherto, various types of driving methods of an ink jet recording head of a type in which bubbling is induced in ink by heating a heater and the ink is ejected by the energy have been proposed. In particular, the type in which a part of the drive circuit is incorporated into a silicon substrate and the heater array is configured on-chip can greatly reduce the number of bonding wires compared to the number of heaters, and various methods have been proposed. ing. Above all, a method disclosed in JP-A-2-283454, in which a diode is connected in series for each heater and driven for each block, so that only a specific heater among heaters arranged in a matrix is driven, is particularly preferable. Are better. FIG.
(A) shows a conceptual diagram of the circuit. N number of heaters and the block respectively, heater R H1 ... pads V 1 end to R Hn via the diode D 1 ... D n for voltage application ...
Tied to V m, the other end of each heater R H1 ... R H2 is connected to the pad H 1 ... H n for grounding. According to the above method, if the number of heaters is N, the number of external terminals, that is, the number of bonding pads, can be reduced to 2N theoretically. As an example, in the case of a heater array of 64 bits, the number of bonding pads can be driven by 16. However, since one pad for grounding the substrate is required, the number is actually seventeen.
【0003】このボンディング・ワイヤ結線数の削減
は、配線の信頼性確保の上で、非常に重要な意味を持
ち、上記ダイオード方式は実際のインクジェット記録ヘ
ッドに長期にわたって採用されてきた。[0003] The reduction in the number of bonding wires is very important in securing the reliability of wiring, and the diode system has been used for a long time in an actual ink jet recording head.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来例では、同一基板内にダイオードアレイを形成するの
で、ダイオードはブロックごとに電気的に絶縁されてい
る必要がある。そのため絶縁領域の設置が不可欠にな
り、二端子素子の割には、異様に複雑な構造を持つこと
になる。まず、p領域とn領域をプレーナ技術で形成す
る、最も単純な構造を考えてみる。ヒーターへの供給電
圧VH を正電位とすると、基板はアース状態にしなけれ
ばならない制約から、基板の導電型はp型になる。する
と、基板とダイオード間でPNPのバイポーラトランジ
スタが構成されてしまい、ほとんどの電流はヒーターに
流れず、基板電流として逃げてしまう。そのため、現
在、製品となっているインクジェット記録ヘッドのダイ
オードは、図6(b)に示すような、コレクタ・ベース
間がショートされたタイプのNPNバイポーラを使用し
てきた。具体的な構造断面図を図6(c)に示す。10
1はp型シリコン基板、106はn型埋込み層、107
はp型シリコンエピタキシャル層、108は深いn型拡
散層、109は濃く、浅いp型拡散層、110はn型の
濃く、浅い拡散層である。111は絶縁膜、112はコ
レクタ・ベース電極、113はエミッタ電極、114は
アイソレーション用電極である。However, in the above conventional example, since the diode array is formed on the same substrate, the diodes need to be electrically insulated for each block. Therefore, installation of an insulating region becomes indispensable, and it has an unusually complicated structure for a two-terminal element. First, consider the simplest structure in which the p region and the n region are formed by planar technology. If the supply voltage V H to the heater is set to a positive potential, the substrate must be grounded, and the conductivity type of the substrate is p-type. Then, a PNP bipolar transistor is formed between the substrate and the diode, and most of the current does not flow to the heater and escapes as the substrate current. For this reason, as a diode of an ink jet recording head which is currently manufactured as a product, an NPN bipolar type in which a collector and a base are short-circuited as shown in FIG. 6B has been used. FIG. 6C shows a specific cross-sectional view of the structure. 10
1 is a p-type silicon substrate, 106 is an n-type buried layer, 107
Is a p-type silicon epitaxial layer, 108 is a deep n-type diffusion layer, 109 is a deep and shallow p-type diffusion layer, and 110 is an n-type deep and shallow diffusion layer. 111 is an insulating film, 112 is a collector / base electrode, 113 is an emitter electrode, and 114 is an isolation electrode.
【0005】NPNバイポーラを構成するだけなら、3
重拡散も考えられるが、ベース−コレクタ−基板間に形
成されるPNP寄生バイポーラトランジスタが作動して
しまい、前述の単純ダイオード同様ヒーターを流れない
基板電流となって、電流が逃げてしまう。以上のような
理由によって、図6(c)に示すような複雑な構造を回
避することができず、高価な製造工程を採用し続けてき
た。If only an NPN bipolar is constructed, 3
Although double diffusion is also conceivable, a PNP parasitic bipolar transistor formed between the base, the collector and the substrate operates, and the substrate current does not flow through the heater as in the case of the above-described simple diode, and the current escapes. For the above reasons, a complicated structure as shown in FIG. 6C cannot be avoided, and an expensive manufacturing process has been continuously employed.
【0006】この結果、実質的には二端子素子であるに
もかかわらず、埋込み層を含む拡散層で4層を必要と
し、更に、最も高価な工程であるエピタキシャル層の堆
積工程までをも必要とした製造工程になっている。As a result, despite the fact that the device is essentially a two-terminal device, four diffusion layers including a buried layer are required, and even the most expensive process of depositing an epitaxial layer is required. It is a manufacturing process.
【0007】以上説明したように、従来例では、その構
造上の問題から、不必要な程、高価な製造工程を必要と
している。As described above, the conventional example requires an unnecessarily expensive manufacturing process due to its structural problem.
【0008】本出願の第1の目的は、前述した従来例の
ような、複雑な構造を必要とせず、単純な構造を用いる
ことにより、エピタキシャル層の堆積工程を不要とし、
製作コストを従来例の60%以下に抑制することであ
る。A first object of the present application is to eliminate the need for a complicated structure as in the conventional example described above, and to eliminate the need for an epitaxial layer deposition step by using a simple structure.
The production cost is reduced to 60% or less of the conventional example.
【0009】また同時に、構造を単純化することによっ
て一素子当たりの配置ピッチを縮小し、多ビット化した
際のダイオード占有面積の縮少を目的とするものであ
る。At the same time, it is another object of the present invention to reduce the arrangement pitch per element by simplifying the structure and to reduce the area occupied by the diode when the number of bits is increased.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明によるインクジェット記録ヘッドは、第1の
導電型のシリコン基体内に該第1の導電型と異なる第2
の導電型の第1拡散層が複数形成され、該複数の第1拡
散層のそれぞれに第1の導電型の第2拡散層が複数形成
され、複数の第2拡散層のそれぞれにインクを加熱して
気泡を生ぜしめよってインクを吐出するための抵抗体が
1個ずつ接続され、該複数の抵抗体の第2拡散層側と異
なる側が第1拡散層毎に互いに接続されていることを特
徴とする。In order to achieve the above object, an ink jet recording head according to the present invention is provided in a silicon substrate of a first conductivity type having a second substrate different from the first conductivity type.
A plurality of first diffusion layers of the first conductivity type are formed, a plurality of second diffusion layers of the first conductivity type are formed on each of the plurality of first diffusion layers, and ink is heated on each of the plurality of second diffusion layers. The resistors for discharging ink by generating bubbles are connected one by one, and the different sides of the plurality of resistors from the second diffusion layer side are connected to each other for each first diffusion layer. And
【0011】本発明による製造方法は、上記インクジェ
ット記録ヘッドの製造方法において、p型シリコン基体
内に、イオン・インプランテーション法によってリンを
打ち込んで、第1拡散層を形成することを特徴とする。A manufacturing method according to the present invention is characterized in that, in the method for manufacturing an ink jet recording head, phosphorus is implanted into a p-type silicon substrate by an ion implantation method to form a first diffusion layer.
【0012】さらに本発明による製造方法は、上記イン
クジェット記録ヘッドの製造方法において、n型シリコ
ン基体内に、ホウ素を導入して第1拡散層を形成するこ
とを特徴とする。Further, in the manufacturing method according to the present invention, in the method for manufacturing an ink jet recording head, boron is introduced into the n-type silicon substrate to form the first diffusion layer.
【0013】また、本発明によるインクジェット記録ヘ
ッドは、インクを加熱して気泡を生ぜしめ、よってイン
クを吐出するための複数の抵抗体と、該複数の抵抗体の
それぞれへの通電を制御するための複数の機能素子が同
一の基体内に形成されているインクジェット記録ヘッド
において、前記複数の機能素子がバイポーラトランジス
タであり、複数のバイポーラトランジスタのコレクタは
前記基体と同一導電型でかつ互いに接地電位で接続され
ており、複数のバイポーラトランジスタのエミッタのそ
れぞれに前記複数の抵抗体の一つの一端が接続されてお
り、該複数の抵抗体のそれぞれの他端が該抵抗体へ電圧
を印加するための端子に接続されていることを特徴とす
る。Further, the ink jet recording head according to the present invention is for heating the ink to generate bubbles, thereby controlling the plurality of resistors for discharging the ink, and controlling the energization to each of the plurality of resistors. In the ink jet recording head in which a plurality of functional elements are formed in the same base, the plurality of functional elements are bipolar transistors, and the collectors of the plurality of bipolar transistors are of the same conductivity type as the base and are grounded to each other. One end of the plurality of resistors is connected to each of the emitters of the plurality of bipolar transistors, and the other end of each of the plurality of resistors is configured to apply a voltage to the resistor. It is characterized by being connected to a terminal.
【0014】本発明による駆動回路は、インクジェット
記録ヘッドの駆動回路において、同一基体内に、インク
を加熱して気泡を生ぜしめ、よってインクを吐出させる
ための複数の抵抗体と、複数のバイポーラトランジスタ
が形成されており、該複数のバイポーラトランジスタの
コレクタは前記基体と同一の導電型であり、かつ互いに
接地電位で接続されており、複数のバイポーラトランジ
スタのそれぞれに前記複数の抵抗体の一つの一端が接続
され、該複数の抵抗体のそれぞれの他端が該抵抗体へ電
圧を印加するための端子に接続されており、記録ヘッド
外部の駆動手段から前記抵抗体への供給電圧の印加と前
記複数のバイポーラトランジスタのそれぞれのベースの
電位を制御することによって、特定の抵抗体を加熱する
ことを特徴とする。A driving circuit according to the present invention is a driving circuit for an ink jet recording head, wherein a plurality of resistors for heating ink to generate air bubbles in the same substrate, thereby discharging ink, and a plurality of bipolar transistors are provided. Are formed, and the collectors of the plurality of bipolar transistors are of the same conductivity type as the base and are connected to each other at a ground potential, and one end of one of the plurality of resistors is connected to each of the plurality of bipolar transistors. Are connected, and the other end of each of the plurality of resistors is connected to a terminal for applying a voltage to the resistor. Heating a specific resistor by controlling the potential of the base of each of a plurality of bipolar transistors
【0015】[0015]
【作用】本発明においては、従来例と異なり、ヒーター
への電圧供給電源から接地方向に向かって、ダイオード
→ヒーター抵抗の順に結線するのではなく、ヒーター抵
抗→ダイオードの順で直列結線する。そのために、ヒー
ターとp型シリコン基板との間に故意にPNPトランジ
スタを構成し、このPNPトランジスタをp領域、n領
域の単純ダイオード構成とする。According to the present invention, unlike the conventional example, instead of connecting the diode to the heater resistor in order from the power supply to the heater toward the ground, the connection is made in series from the heater resistor to the diode. For this purpose, a PNP transistor is deliberately formed between the heater and the p-type silicon substrate, and this PNP transistor has a simple diode configuration of a p region and an n region.
【0016】上記構成において基板電流、すなわちPN
Pトランジスタのコレクタ電流は当然、大量に発生する
が、この電流は従来例の配置と異なり、ヒータ電流とし
て実効的に作用する。すなわち、ヒーター抵抗とダイオ
ードの位置関係を逆にすることで、基板電流を積極的に
利用することができる。In the above configuration, the substrate current, that is, PN
Naturally, a large amount of the collector current of the P transistor is generated, but this current effectively acts as a heater current unlike the arrangement of the conventional example. That is, the substrate current can be positively utilized by reversing the positional relationship between the heater resistance and the diode.
【0017】[0017]
【実施例】図1は本発明の特徴を最もよく表わす図面で
あり、図1(a)はヒーター抵抗アレイ及び電圧供給電
源とシリコン基体との間に構成されるバイポーラトラン
ジスタマトリクスの回路概念図であり、トランジスタの
グループ化は図6(a)の従来例と同様である。図1
(b)は、バイポーラトランジスタの構造を示す断面図
である。ここで、101は第1の導電型のシリコン基体
でバイポーラトランジスタのコレクタに相当する領域、
102は101と反対の第2の導電型の拡散層で、バイ
ポーラトランジスタのベースに相当する領域、103は
シリコン基体101と同一の第1導電型の拡散層でエミ
ッタ及びコレクタコンタクト層に相当する領域、104
はシリコン基板101と反対の第2導電型の拡散層でベ
ースコンタクト層に相当する領域である。FIG. 1 is a drawing showing the features of the present invention best. FIG. 1A is a circuit conceptual diagram of a heater transistor array and a bipolar transistor matrix formed between a voltage supply power supply and a silicon substrate. The transistor grouping is the same as in the conventional example of FIG. FIG.
(B) is a sectional view showing the structure of the bipolar transistor. Here, 101 is a silicon substrate of the first conductivity type, a region corresponding to the collector of the bipolar transistor,
Reference numeral 102 denotes a diffusion layer of the second conductivity type opposite to 101, which corresponds to the base of the bipolar transistor. 103 denotes a diffusion layer of the same first conductivity type as the silicon substrate 101, which corresponds to the emitter and collector contact layers. , 104
Is a second conductive type diffusion layer opposite to the silicon substrate 101 and corresponding to a base contact layer.
【0018】以下、図面を用い本発明の一実施例につい
て詳細に説明する。An embodiment of the present invention will be described below in detail with reference to the drawings.
【0019】簡単のため2×2の行列で従来例と本発明
の比較を行う。図2(a)に従来例の回路図を示した
が、ここでヒーターR11を動作させることを考える。ま
ず、パッドV1 にヒーターへの供給電圧VH を外部駆動
部から印加し、パッドH1 を外部駆動部によって接地電
位に落とす。当然ヒーターR11にはヒーター電流が流
れ、R11が配設されている場所のインクに発泡現象が起
こる。ここで、パッドV2とパッドH2 が外部駆動部に
よりフローティング状態になっている時の電位を考え
る。パッドV1 に電圧VH が印加されればダイオードD
12が順方向なので、当然パッドH2 もVH 近傍の電位ま
で上昇する。またパッドH1 が接地電位ならダイオード
D21の順方向はパッドV2 →パッドH1 なのでパッドV
2 は接地電位になる。よってパッドH2 がVH 電位、パ
ッドV2 が接地電位になり、ダイオードD22に電圧が印
加されることになる。ところが、この向きはダイオード
D22に対して逆方向になるので、電流は流れない。結局
パッドV1 →D12→R12→R22→D22→D21→R21→パ
ッドH1 という電流通路はダイオードD22によって遮断
され、実質的に電流が流れるのはパッドV1 →D11→R
11→パッドH1 の通路たけである。この結果パッドV1
とパッドH1 を選択することによってダイオードR11の
みに電流を流すことができる。For the sake of simplicity, a comparison between the conventional example and the present invention is made using a 2 × 2 matrix. Although a circuit diagram of a conventional example in FIG. 2 (a), considered here to operate the heater R 11. First, by applying a supply voltage V H to the heater pad V 1 from the external drive unit, dropping pads H 1 to the ground potential by an external driving unit. Naturally heater current flows through the heater R 11, R 11 foaming phenomenon in the ink location is arranged to occur. Now consider the potential when the pads V 2 and the pad H 2 is in a floating state by the external drive unit. If the voltage V H is applied to the pad V 1 , the diode D
Since 12 is the forward direction, increases to naturally pads H 2 be near V H potential. The forward if the pad H 1 is the ground potential diode D 21 is the pad V 2 → pads H 1 since pad V
2 is at ground potential. Therefore pad H 2 is V H potential, will pad V 2 is the ground potential, a voltage is applied to the diode D 22. However, since this orientation is in the opposite direction to the diode D 22, no current flows. Eventually, the current path of the pad V 1 → D 12 → R 12 → R 22 → D 22 → D 21 → R 21 → pad H 1 is cut off by the diode D 22 , and the current substantially flows through the pad V 1 → D 11 → R
11 → which is the passage bamboo pad H 1. As a result, the pad V 1
It can be a current flows only to the diode R 11 by selecting the pad H 1.
【0020】次に同様にして、本発明の電位状態を考え
てみる。図2(b)に2×2の行列を示す。ここでパッ
ドV1 にヒーターへの供給電圧VH を印加しパッドH1
を接地電位に落とす状態を考える。エミッタフォロア状
態になっているPNPバイポーラトランジスタTr11は
ON状態になり、ベース電流とコレクタ電流(基板電
流)が流れる。この時エミッタ電流はベース電流とコレ
クタ電流を加算したものである。ヒーターR11を流れる
ヒーター電流はトランジスタTr11から見た場合、エミ
ッタ電流になるので、ヒーター電流はベース電流とコレ
クタ電流(基板電流)を加算したものになる。このこと
は、パッドV1 に供給された電流は無駄なく、ヒーター
電流として消費されることを意味する。よって従来例の
ように基板電流を抑制する必要は無く、むしろ積極的に
利用した方が、H側パッドの外部駆動部の負荷を軽くす
ることができる。Next, similarly, consider the potential state of the present invention. FIG. 2B shows a 2 × 2 matrix. Here is applied the supply voltage V H to the heater pad V 1 Pad H 1
Is reduced to the ground potential. PNP bipolar transistor Tr 11 which is an emitter follower state is the ON state, the base current and the collector current (substrate current) flows. At this time, the emitter current is the sum of the base current and the collector current. If a heater current through the heater R 11 is viewed from the transistor Tr 11, since the emitter current, the heater current is obtained by adding the base current and collector current (substrate current). This current without waste supplied to the pad V 1, meant to be consumed as a heater current. Therefore, unlike the conventional example, it is not necessary to suppress the substrate current. Rather, it is possible to reduce the load on the external driving unit of the H-side pad by actively using the substrate.
【0021】次に、従来例と同様、パッドV21とパッド
H2 の電位について考える。パッドV1 に電圧VH が印
加された場合、トランジスタTr21のエミッタ−ベース
は順方向なのでパッドH2 はVH 近傍の電位になる。こ
の時トランジスタTr12のベース・コレクタは逆方向接
合になり、ベース−コレクタ間に形成されるダイオード
の耐圧がVH 以上ならコレクタ電流(基板電流)は流れ
ないことになる。言い換えればトランジスタTr12のコ
レクタ・エミッタ間の降伏電圧VCEO がVH 以上あれ
ば、パッドV1 →R12→Tr12基板の通路で流れる電流
は存在しない。Next, as in the conventional example, consider the potential of the pad V 21 and the pad H 2. When the voltage V H is applied to the pad V 1 , the potential of the pad H 2 becomes near V H because the emitter-base of the transistor Tr 21 is in the forward direction. In this case the base and the collector of the transistor Tr 12 is turned reverse junction, the base - collector current if the breakdown voltage of the diode formed between the collector V H or (substrate current) will not flow. In other words, if the breakdown voltage V CEO between the collector and the emitter of the transistor Tr 12 is equal to or higher than V H, there is no current flowing in the path of the pad V 1 → R 12 → Tr 12 substrate.
【0022】次にパッドV2 はトランジスタTr21のエ
ミッタ・ベースが順方向なので、パッドH1 と同様接地
電位に安定する。この結果、従来例と全く同じ状態、つ
まり、パッドH2 がVH 近傍の電位、パッドV2 が接地
状態になる。ここでトランジスタTr22に注目すると、
上記の状態でベースがVH 近傍の電位、エミッタとコレ
クタが接地電位になっている。ここで、PNPバイポー
ラトランジスタの等価回路を考えると、図3のようにな
る。つまり、ベースから見れば、逆方向のダイオードD
EB,DBCを2つ並列に結線したものである。ここでエミ
ッタ・ベース間ダイオードDEBとベース・コレクタ間ダ
イオードDBCの双方の耐圧がVH 以上あれば電流はどこ
にも流れないことになる。Next, since the emitter and base of the transistor Tr 21 are in the forward direction, the pad V 2 is stabilized at the ground potential, similarly to the pad H 1 . As a result, conventional exactly the same state, that is, the pad H 2 potential near V H, pad V 2 becomes the ground state. Turning now to the transistor Tr 22,
In the above state, the base is at the potential near V H , and the emitter and collector are at the ground potential. Here, considering the equivalent circuit of the PNP bipolar transistor, it is as shown in FIG. In other words, when viewed from the base, the diode D in the opposite direction
EB, is obtained by connecting the D BC 2 one parallel. Here will be both the withstand voltage of the emitter-base diode D EB and base-collector diode D BC current does not flow anywhere if more V H.
【0023】つまり、本発明の構造により、従来例と全
く同様の作用が簡単な構造で得られることになる。That is, according to the structure of the present invention, the same operation as the conventional example can be obtained with a simple structure.
【0024】以下8×16ビットのインクジェットヘッ
ドの製作工程について簡単に記述する。製作工程は全て
公知の技術を使用しているので、主なプロセスパラメー
タのみを記載しておく。Hereinafter, the manufacturing process of an 8 × 16 bit ink jet head will be briefly described. Since all the manufacturing processes use a known technique, only main process parameters are described.
【0025】シリコン基板101はp型の10〜20Ω
・cm、すなわち不純物濃度1×1015cm-3程度のものを
選んだ。基板の不純物濃度の選択はコレクタ−ベース間
耐圧、ベース−エミッタ間耐圧を考える上で重要であ
る。図1または図4の構造で基板がコレクタになってい
るので、耐圧上は不純物濃度は薄ければ、薄い程よい。
但し極端に低不純物濃度の基板を使用すると、コレクタ
抵抗が上昇しコレクタ電流が流れなくなる。本実施例の
場合、外部駆動部に余裕があり、コレクタ電流がベース
電流と比較して小さい状態でON動作してもかまわず、
ヒーター電流,ベース電流の条件が許される環境にあっ
たので、比較的低不純物濃度の基板を使用した。The silicon substrate 101 is a p-type 10-20Ω.
Cm, that is, an impurity concentration of about 1 × 10 15 cm −3 was selected. The selection of the impurity concentration of the substrate is important in considering the collector-base breakdown voltage and the base-emitter breakdown voltage. Since the substrate is a collector in the structure shown in FIG. 1 or FIG. 4, the lower the impurity concentration, the better the breakdown voltage.
However, if a substrate having an extremely low impurity concentration is used, the collector resistance increases and the collector current stops flowing. In the case of this embodiment, the external drive unit has a margin, and the ON operation may be performed in a state where the collector current is smaller than the base current.
Since the environment of the heater current and the base current was acceptable, a substrate having a relatively low impurity concentration was used.
【0026】基板選択後、共通ベースの形成を行う。本
実施例では8ビット共通ベースになっている。基板上1
01の表面に酸化膜103を形成し、ベース領域102
に相当する部分のみ、酸化膜の一部をエッチング除去す
る。After selecting the substrate, a common base is formed. In this embodiment, the base is an 8-bit common base. On board 1
An oxide film 103 is formed on the surface of the base region 102.
Is removed by etching only a portion corresponding to.
【0027】不純物はリンで、酸化膜103の薄い部分
103Aを通してイオン・インプランテーション法にて
リンを打ち込んだ。ドーズ量は4×1012ions/cm2 と
した。打ち込み後、1200℃で5時間のドライブ・イ
ンを行った。この結果ベース領域102は表面不純物濃
度約8.4×1015cm-3拡散深さ7.8μmの拡散層が
形成された(図4(a))。The impurity was phosphorus, which was implanted by ion implantation through the thin portion 103A of the oxide film 103. The dose was 4 × 10 12 ions / cm 2 . After the driving, drive-in was performed at 1200 ° C. for 5 hours. As a result, a diffusion layer having a surface impurity concentration of about 8.4 × 10 15 cm −3 and a diffusion depth of 7.8 μm was formed in the base region 102 (FIG. 4A).
【0028】次に、酸化膜のエミッタ及びコレクタコン
タクト層に相当する部分を開口し、エミッタ及びコレク
タコンタクト層104をBBr3 を使用したボロンガラ
スの固相拡散法を用いて形成した。もちろん、イオン・
インプランテーション法で形成してもよい。ドライブ・
インは1100℃で3時間行い、拡散深さを0.2μm
程度にした。前述したように、エミッタ−ベースの耐圧
はヒーターへの供給電圧以上のものが要求され、定格を
35Vとすると、エミッタの曲率は1μm以上必要であ
る。本実施例では、上記ドライブ・インによってエミッ
タエッジ部をゆるやかに丸め、耐圧を確保した。Next, portions of the oxide film corresponding to the emitter and collector contact layers were opened, and the emitter and collector contact layers 104 were formed by a solid-phase boron glass diffusion method using BBr 3 . Of course, Ion
It may be formed by an implantation method. drive·
Injection is performed at 1100 ° C. for 3 hours, and the diffusion depth is 0.2 μm.
About. As described above, the withstand voltage of the emitter-base is required to be higher than the supply voltage to the heater. If the rating is 35 V, the curvature of the emitter needs to be 1 μm or more. In the present embodiment, the emitter edge portion is gently rounded by the drive-in to ensure the withstand voltage.
【0029】次に、酸化膜103Aを除去して新たな酸
化膜を設け、ベースコンタクト領域に相当する部分を開
口し、ベースコンタクトをとるための拡散層104を塩
化ホスホリルPOCl3 を使用した熱拡散法によって形
成した。PSGの固相拡散法を用いて形成してもよく、
もちろん、イオン・インプランテーション法を用いて形
成してもよい。拡散層104は浅い拡散層で何ら問題無
く、1000℃、10分のドライブ・インを施した。つ
づいて、この酸化膜を除去し、新たな酸化膜103Bを
形成した(図4(b))。Next, the oxide film 103A is removed to provide a new oxide film, a portion corresponding to the base contact region is opened, and the diffusion layer 104 for making a base contact is formed by thermal diffusion using phosphoryl chloride POCl 3. Formed by the method. It may be formed using a solid phase diffusion method of PSG,
Of course, it may be formed using an ion implantation method. The diffusion layer 104 was a shallow diffusion layer and was driven at 1000 ° C. for 10 minutes without any problem. Subsequently, the oxide film was removed to form a new oxide film 103B (FIG. 4B).
【0030】以下、公知の通常シリコン製作技術を用い
て、コンタクトホールを開口し、エミッタE1 〜E8 、
ベースB、コレクタCのアルミニウム配線を施した(図
4(c))。Hereinafter, contact holes are opened using well-known ordinary silicon fabrication techniques, and emitters E 1 to E 8 ,
Aluminum wiring for base B and collector C was provided (FIG. 4C).
【0031】1ブロックの配線概念図を図5に示す。FIG. 5 shows a schematic diagram of the wiring of one block.
【0032】窒化タンタル及びハフニウムボライドを使
用したヒーターアレイR1 〜R8 、ベースB1 〜B8 を
含む共通ベース領域、駆動電圧VH 供給ライン及びコレ
クタ結線ラインが示されている。360DPI(ドット
・パー・インチ)程度のインクジェットヘッドを考える
と、1ピッチ70μmとなり、エミッタ−エミッタ間隔
は、コレクタ領域の存在を考えても65μmピッチ程度
に設置できる。そのため、エミッタE1 〜E8 は1列に
並べることが可能で、エミッタ幅を1mm程度にとれば十
分低いVF(1.5V以下)になり、従来例のダイオー
ドアレイと完全な互換性がとれる。The heater array R 1 to R 8 using tantalum nitride and hafnium boride, common base region including a base B 1 .about.B 8, the driving voltage V H supply line and the collector connection lines are shown. Considering an ink jet head of about 360 DPI (dots per inch), one pitch is 70 μm, and the emitter-emitter spacing can be set to about 65 μm pitch even considering the presence of the collector region. Therefore, the emitters E 1 to E 8 can be arranged in a line, and if the emitter width is set to about 1 mm, the VF becomes sufficiently low (1.5 V or less), and complete compatibility with the conventional diode array can be obtained. .
【0033】なお、ヒーターへの供給電位が負電位の場
合はトランジスタの極性を全て逆にして考えればよい。When the potential supplied to the heater is a negative potential, the polarity of all the transistors may be reversed.
【0034】図7は本発明によるインクジェット記録ヘ
ッドを用いたヘッド集合体(アセンブリ)を示す模式的
斜視図である。FIG. 7 is a schematic perspective view showing a head assembly (assembly) using the ink jet recording head according to the present invention.
【0035】このアセンブリ20は多数のインク吐出口
23をもつヘッド21と、インクを収容するインクタン
ク22と、を備えている。インクタンクにはインクを保
持するインク吸収体(不図示)が収容されている。ヘッ
ド21とインクタンク22とは一体的なものであって
も、互いに着脱自在なものであっても、いずれでもよ
い。The assembly 20 includes a head 21 having a large number of ink discharge ports 23 and an ink tank 22 for storing ink. The ink tank contains an ink absorber (not shown) for holding ink. The head 21 and the ink tank 22 may be either integral or detachable from each other.
【0036】図8は上記アセンブリ20を有するインク
ジェット記録装置の制御系のブロック図である。FIG. 8 is a block diagram of a control system of the ink jet recording apparatus having the assembly 20.
【0037】ヘッドアセンブリ20には駆動制御回路2
5より、画像記録を行うための制御信号が画像データと
ともに送られる。一方、ヘッドアセンブリ20はキャリ
ッジ駆動回路26により、記録媒体PPの一主走査方向
に沿って往復移動される。30は媒体PPを副走査方向
に搬送するための搬送手段としてのローラーである。The head assembly 20 includes a drive control circuit 2
From 5, the control signal for performing image recording is sent together with the image data. On the other hand, the head assembly 20 is reciprocated by the carriage drive circuit 26 in one main scanning direction of the recording medium PP. Reference numeral 30 denotes a roller as a transport unit for transporting the medium PP in the sub-scanning direction.
【0038】27は装置全体の制御を司どる制御回路で
マイクロプロセッサユニット(MPU)を有する。Reference numeral 27 denotes a control circuit for controlling the entire apparatus, which has a microprocessor unit (MPU).
【0039】28は画像データの入力端子29と制御回
路27とのインターフェースとなる入力インターフェー
ス回路である。Reference numeral 28 denotes an input interface circuit serving as an interface between the input terminal 29 for image data and the control circuit 27.
【0040】図9は本発明によるインクジェット記録ヘ
ッドの基体の平面図であり、31の個所にインク加熱用
のヒーターが、32の個所に図5に示した駆動部が配置
される。ここでは配線は省略してある。FIG. 9 is a plan view of a substrate of an ink jet recording head according to the present invention. In FIG. 9, heaters for heating ink are provided at 31 locations, and a driving section shown in FIG. Here, the wiring is omitted.
【0041】図10はインクジェット記録ヘッドの組み
立て方法を示す図である。FIG. 10 is a diagram showing a method of assembling the ink jet recording head.
【0042】21Aは、ヒーターの発熱面に対してほぼ
平行にインクを吐出するタイプのヘッドであり、基体1
01上に溝23a付天板35を貼り合わせて作る。1つ
の溝23aには1つのヒーターRHが対応し1つのイン
ク液路(ノズル)を形成する。Reference numeral 21A denotes a head of a type for ejecting ink substantially parallel to the heat generating surface of the heater.
A top plate 35 having a groove 23a is attached to the top plate 01. One heater RH corresponds to one groove 23a, and forms one ink liquid path (nozzle).
【0043】21Bは、ヒーターの発熱面に対して交差
する方向にインクを吐出するタイプのヘッドであり、基
体101上に溝23bとインク吐出口23とを有する天
板35を貼り合わせる。1つのインク吐出口には1つの
ヒーターRHが対応し、1つのインク液路(ノズル)を
形成する。Reference numeral 21B denotes a head for ejecting ink in a direction intersecting the heat generating surface of the heater, and a top plate 35 having a groove 23b and an ink ejection port 23 is bonded on a substrate 101. One heater RH corresponds to one ink ejection port, and forms one ink liquid path (nozzle).
【0044】インクタンクとインク液路とは不図示の個
所のインク流路によって連通し、インクがインク液路に
供給される。The ink tank and the ink liquid path communicate with each other through an ink flow path (not shown), and the ink is supplied to the ink liquid path.
【0045】図11は本発明のインクジェット記録ヘッ
ドの製造工程のうちインク注入工程を示す模式図であ
る。FIG. 11 is a schematic view showing an ink injection step in the manufacturing process of the ink jet recording head of the present invention.
【0046】35は、内部にインクを収容するインク注
入器であり、使用者によって、インクタンク22に設け
られたインク注入口あるいは大気連通口34を利用して
タンク22内のインク吸収体にインクを吸収させる。Reference numeral 35 denotes an ink injector for containing ink therein. The ink is supplied to the ink absorber in the tank 22 by a user through an ink injection port or an air communication port 34 provided in the ink tank 22. To absorb.
【0047】この工程はタンク22内のインクが少なく
なった時のインク補充工程と同じ工程である。This step is the same as the ink replenishment step when the amount of ink in the tank 22 is low.
【0048】[0048]
【発明の効果】以上説明したように、本発明によれば、
従来例のようにエピタキシャル層を必要とするような複
雑かつ高価な製作工程を使用せず、かつ拡散層を3層形
成するのみで、従来例と同等のヒーター選別特性を有す
る回路を構成できる。この結果、同一性能の素子である
にもかかわらず、35%のコスト低減が可能になった。As described above, according to the present invention,
A circuit having the same heater selection characteristics as that of the conventional example can be configured only by forming three diffusion layers without using a complicated and expensive manufacturing process that requires an epitaxial layer as in the conventional example. As a result, it was possible to reduce the cost by 35% even though the elements had the same performance.
【0049】また、本発明により、素子ピッチ間を縮小
することが可能になり、360DPI相当のもので、駆
動素子配列を一列にすることが可能となった。Further, according to the present invention, it is possible to reduce the interval between element pitches, and it is possible to arrange drive elements in a line at 360 DPI.
【図1】本発明の特徴を最もよく表わす回路図及び構造
断面図である。FIG. 1 is a circuit diagram and a structural cross-sectional view that best illustrate the features of the present invention.
【図2】2×2行列での従来例及び本発明の電位関係の
説明図である。FIG. 2 is an explanatory diagram of a potential relationship of a conventional example and the present invention in a 2 × 2 matrix.
【図3】PNPトランジスタの等価回路図である。FIG. 3 is an equivalent circuit diagram of a PNP transistor.
【図4】本発明の一実施例の製作工程図である。FIG. 4 is a manufacturing process diagram of one embodiment of the present invention.
【図5】本発明の一実施例の配線の概念図である。FIG. 5 is a conceptual diagram of wiring according to one embodiment of the present invention.
【図6】従来例の回路図及び構造断面図である。FIG. 6 is a circuit diagram and a structural cross-sectional view of a conventional example.
【図7】本発明によるインクジェット記録ヘッドを用い
たヘッド集合体を示す模式的斜視図である。FIG. 7 is a schematic perspective view showing a head assembly using the inkjet recording head according to the present invention.
【図8】ヘッド集合体を有するインクジェット記録装置
の制御系のブロック図である。FIG. 8 is a block diagram of a control system of the inkjet recording apparatus having the head assembly.
【図9】本発明によるインクジェット記録ヘッドの基体
の平面図である。FIG. 9 is a plan view of a substrate of the inkjet recording head according to the present invention.
【図10】本発明によるインクジェット記録ヘッドの組
み立て方法を示す図である。FIG. 10 is a diagram illustrating a method of assembling the inkjet recording head according to the present invention.
【図11】本発明によるインクジェット記録ヘッドのイ
ンク注入工程を示す図である。FIG. 11 is a view showing an ink injection step of the ink jet recording head according to the present invention.
【符号の説明】 101 第1の導電型のシリコン基体 102 シリコン基体と反対の第2の導電型の拡散層で
ベース領域 104 第1の導電型の拡散層でエミッタ及びコレクタ
コンタクト領域 105 第2の導電型の拡散層でベースコンタクト領域 106 n型埋込み層 107 p型シリコンエピタキシャル層 108 深いn型拡散層 109 p型拡散層 110 n型拡散層DESCRIPTION OF THE REFERENCE NUMERALS 101 Silicon substrate of first conductivity type 102 Base region with diffusion layer of second conductivity type opposite to silicon substrate 104 Emitter and collector contact region with diffusion layer of first conductivity type 105 Second Base contact region 106 of conductive type diffusion layer 106 n-type buried layer 107 p-type silicon epitaxial layer 108 deep n-type diffusion layer 109 p-type diffusion layer 110 n-type diffusion layer
Claims (12)
の導電型と異なる第2の導電型の第1拡散層が複数形成
され、該複数の第1拡散層のそれぞれに第1の導電型の
第2拡散層が複数形成され、第2拡散層のそれぞれにイ
ンクを加熱して気泡を生ぜしめよってインクを吐出する
ための抵抗体が1個ずつ接続され、該複数の抵抗体の第
2拡散層側と異なる側が第1拡散層毎に互いに接続され
ていることを特徴とするインクジェット記録ヘッド。A first conductive type silicon substrate;
A plurality of first diffusion layers of a second conductivity type different from the first conductivity type are formed, and a plurality of second diffusion layers of the first conductivity type are formed on each of the plurality of first diffusion layers. Resistors for discharging ink by heating the ink to generate air bubbles are connected one by one, and the different sides of the plurality of resistors from the second diffusion layer side are connected to each other for each first diffusion layer. An ink jet recording head, comprising:
ウムボライドからなることを特徴とする請求項1に記載
のインクジェット記録ヘッド。2. The ink jet recording head according to claim 1, wherein said resistor is made of tantalum nitride and hafnium boride.
のそれぞれの間に第2の導電型で、かつ第1拡散層より
も高濃度の第3拡散層が配置されていることを特徴とす
る請求項1に記載のインクジェット記録ヘッド。3. A third diffusion layer of a second conductivity type and a higher concentration than the first diffusion layer is disposed between each of the plurality of second diffusion layers in the same first diffusion layer. The ink jet recording head according to claim 1, wherein:
クジェット記録ヘッドを製造する方法において、 p型シリコン基体内に、イオン・インプランテーション
法によってリンを打ち込んで、第1拡散層を形成するこ
とを特徴とする方法。4. The method for manufacturing an ink jet recording head according to claim 1, wherein phosphorus is implanted into the p-type silicon substrate by an ion implantation method to form a first diffusion layer. A method comprising:
ランテーション法、もしくは固相拡散法によってホウ素
を不純物とする第2拡散層を形成することを特徴とする
請求項4に記載の方法。5. The method according to claim 4, wherein a second diffusion layer containing boron as an impurity is formed in the p-type silicon substrate by an ion implantation method or a solid phase diffusion method.
クジェット記録ヘッドを製造する方法において、 n型シリコン基体内に、ホウ素を導入して第1拡散層を
形成することを特徴とする方法。6. The method for manufacturing an ink jet recording head according to claim 1, wherein boron is introduced into the n-type silicon substrate to form the first diffusion layer. .
ランテーション法、もしくは固相拡散法によって、リン
を不純物とする第2拡散層を形成することを特徴とする
請求項6に記載の方法。7. The method according to claim 6, wherein a second diffusion layer containing phosphorus as an impurity is formed in the n-type silicon substrate by an ion implantation method or a solid phase diffusion method.
てインクを吐出するための複数の抵抗体と、該複数の抵
抗体のそれぞれへの通電を制御するための複数の機能素
子が同一の基体内に形成されているインクジェット記録
ヘッドにおいて、 前記複数の機能素子がバイポーラトランジスタであり、
複数のバイポーラトランジスタのコレクタは前記基体と
同一導電型でかつ互いに接地電位で接続されており、複
数のバイポーラトランジスタのエミッタのそれぞれに前
記複数の抵抗体の一つの一端が接続されており、該複数
の抵抗体のそれぞれの他端が該抵抗体へ電圧を印加する
ための端子に接続されていることを特徴とするインクジ
ェット記録ヘッド。8. A plurality of resistors for heating the ink to generate bubbles, thereby discharging the ink, and a plurality of functional elements for controlling energization of each of the plurality of resistors are the same. In the ink jet recording head formed in the base, the plurality of functional elements are bipolar transistors,
The collectors of the plurality of bipolar transistors are of the same conductivity type as the base and are connected to each other at a ground potential. One end of the plurality of resistors is connected to each of the emitters of the plurality of bipolar transistors. The other end of each of the resistors is connected to a terminal for applying a voltage to the resistor.
一の共通ベースの中に個々のバイポーラトランジスタの
エミッタを有することを特徴とする請求項8に記載のイ
ンクジェット記録ヘッド。9. An ink jet recording head according to claim 8, wherein said plurality of bipolar transistors have emitters of individual bipolar transistors in the same common base.
タとベースの間の降伏電圧が、前記抵抗体への供給電圧
より大きいことを特徴とする請求項8または9に記載の
インクジェット記録ヘッド。10. The ink jet recording head according to claim 8, wherein a breakdown voltage between an emitter and a base of the bipolar transistor is higher than a supply voltage to the resistor.
において、 同一基体内に、インクを加熱して気泡を生ぜしめ、よっ
てインクを吐出させるための複数の抵抗体と、複数のバ
イポーラトランジスタが形成されており、該複数のバイ
ポーラトランジスタのコレクタは前記基体と同一の導電
型であり、かつ互いに接地電位で接続されており、複数
のバイポーラトランジスタのそれぞれに前記複数の抵抗
体の一つの一端が接続され、該複数の抵抗体のそれぞれ
の他端が該抵抗体へ電圧を印加するための端子に接続さ
れており、記録ヘッド外部の駆動手段から前記抵抗体へ
の供給電圧の印加と前記複数のバイポーラトランジスタ
のそれぞれのベースの電位を制御することによって、特
定の抵抗体を加熱することを特徴とするインクジェット
記録ヘッドの駆動回路。11. A driving circuit for an ink jet recording head, wherein a plurality of resistors and a plurality of bipolar transistors for heating ink to generate bubbles and thereby discharge ink are formed in the same base. The collectors of the plurality of bipolar transistors are of the same conductivity type as the base, and are connected to each other at a ground potential. One end of each of the plurality of resistors is connected to each of the plurality of bipolar transistors. The other end of each of the plurality of resistors is connected to a terminal for applying a voltage to the resistor, and application of a supply voltage to the resistor from driving means external to the recording head and application of a voltage to the plurality of bipolar transistors. By controlling the potential of each base, a specific resistor is heated, and the ink jet recording De of the drive circuit.
ッドの総数が前記基体内にある抵抗体の数よりも少ない
ことを特徴とする請求項11に記載の駆動回路。12. The drive circuit according to claim 11, wherein the total number of bonding pads provided on the base is smaller than the number of resistors in the base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4762595A JP3079003B2 (en) | 1995-03-07 | 1995-03-07 | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4762595A JP3079003B2 (en) | 1995-03-07 | 1995-03-07 | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08238773A JPH08238773A (en) | 1996-09-17 |
| JP3079003B2 true JP3079003B2 (en) | 2000-08-21 |
Family
ID=12780405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4762595A Expired - Fee Related JP3079003B2 (en) | 1995-03-07 | 1995-03-07 | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3079003B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6890066B2 (en) | 2003-05-22 | 2005-05-10 | Lexmark International, Inc. | Inkjet printer having improved ejector chip |
| JP2012051237A (en) * | 2010-09-01 | 2012-03-15 | Ricoh Co Ltd | Droplet discharging head, ink cartridge and image forming apparatus |
-
1995
- 1995-03-07 JP JP4762595A patent/JP3079003B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08238773A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5850242A (en) | Recording head and recording apparatus and method of manufacturing same | |
| US4947192A (en) | Monolithic silicon integrated circuit chip for a thermal ink jet printer | |
| US6056392A (en) | Method of producing recording head | |
| EP0582453B1 (en) | Heater array for thermal ink jet printhead and method of manufacture | |
| US5598189A (en) | Bipolar integrated ink jet printhead driver | |
| JPH0688414B2 (en) | Inkjet printhead | |
| JPH02184452A (en) | Ink jet printing head | |
| JPH04307255A (en) | Monolithic integrated circuit chip for thermal ink-jet printing head | |
| US5144341A (en) | Thermal ink jet drivers device design/layout | |
| EP0378439B1 (en) | Recording head | |
| JPH04211953A (en) | Recording head, substrate therefor and ink jet recording apparatus | |
| JPH0460832B2 (en) | ||
| JP2708596B2 (en) | Recording head and ink jet recording apparatus | |
| GB2240951A (en) | Integrated transducer and semiconductor circuit arrays in thermal ink jet printers. | |
| JP3079003B2 (en) | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT | |
| CN106660366A (en) | Method for manufacturing fluid ejection chip, printhead, fluid ejection chip and inkjet printer | |
| EP0401440B1 (en) | Monolithic silicon integrated circuit chip for a thermal ink jet printer | |
| EP0659564B1 (en) | Ink jet head cartridge and ink jet apparatus | |
| JP2708557B2 (en) | Element substrate for liquid jet recording head, liquid jet recording head, head cartridge and recording apparatus | |
| GB2107113A (en) | Integrated circuit power transister array | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| JPH08300661A (en) | Recording head, recording apparatus, and manufacturing method thereof | |
| CN101005955A (en) | Fuse density on an inkjet printhead chip | |
| KR930011861B1 (en) | Recording head | |
| JP2761080B2 (en) | Printhead, printhead substrate, and inkjet printing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |