JP3080150B2 - 汎用インタフェース制御装置及び汎用インタフェース制御方法 - Google Patents
汎用インタフェース制御装置及び汎用インタフェース制御方法Info
- Publication number
- JP3080150B2 JP3080150B2 JP09012315A JP1231597A JP3080150B2 JP 3080150 B2 JP3080150 B2 JP 3080150B2 JP 09012315 A JP09012315 A JP 09012315A JP 1231597 A JP1231597 A JP 1231597A JP 3080150 B2 JP3080150 B2 JP 3080150B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- general
- abnormality
- control
- purpose interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，上位装置から制御
される汎用インタインタフェース制御装置に関し，特に
汎用インタフェース信号の出力（以下，ＥＲ信号のと呼
ぶ）の異常を検出する機能と，前記異常検出機能で検出
された異常状態を緊急に制御ソフトウエアに通知する緊
急通知機能並びにその異常原因探究を容易にする機能等
を含む汎用インタフェース制御装置及び汎用インタフェ
ース制御方法に関する。
される汎用インタインタフェース制御装置に関し，特に
汎用インタフェース信号の出力（以下，ＥＲ信号のと呼
ぶ）の異常を検出する機能と，前記異常検出機能で検出
された異常状態を緊急に制御ソフトウエアに通知する緊
急通知機能並びにその異常原因探究を容易にする機能等
を含む汎用インタフェース制御装置及び汎用インタフェ
ース制御方法に関する。
【０００２】
【従来の技術】従来，この種の汎用インタフェース制御
装置は，例えば特開平１−２３１５８号公報（以下，従
来技術１と呼ぶ）に示される様に，汎用インタフェース
内ＤＲ信号の異常検出をもって通信異常を検出する事を
目的に構成されている。
装置は，例えば特開平１−２３１５８号公報（以下，従
来技術１と呼ぶ）に示される様に，汎用インタフェース
内ＤＲ信号の異常検出をもって通信異常を検出する事を
目的に構成されている。
【０００３】図５は，従来技術１による汎用インタフェ
ース制御装置を示すブロック図である。
ース制御装置を示すブロック図である。
【０００４】図５において，通信制御アダプタ（汎用イ
ンタフェース制御装置）５０は，プロセッサ５１，通信
制御部５２，データセットレディ（ＤＲ）検出部５３，
及び他制御部５４を備えている。プロセッサ５１は，通
信制御部５２を制御して通信処理を実行する。また，通
信制御部５２は，プロセッサ５１の制御によりデータ通
信を実行する。ＤＲ検出部５３は，自アダプタのデータ
端末レディ（ＥＲ）信号がオンの間モデムからのデータ
セットレディ（ＤＲ）信号のオンを監視し，ＤＲ信号が
オフに成ったときプロセッサ５１へ割り込み信号を発生
する。
ンタフェース制御装置）５０は，プロセッサ５１，通信
制御部５２，データセットレディ（ＤＲ）検出部５３，
及び他制御部５４を備えている。プロセッサ５１は，通
信制御部５２を制御して通信処理を実行する。また，通
信制御部５２は，プロセッサ５１の制御によりデータ通
信を実行する。ＤＲ検出部５３は，自アダプタのデータ
端末レディ（ＥＲ）信号がオンの間モデムからのデータ
セットレディ（ＤＲ）信号のオンを監視し，ＤＲ信号が
オフに成ったときプロセッサ５１へ割り込み信号を発生
する。
【０００５】次に，図５の汎用インタフェース制御装置
動作を説明する。図に示されないホスト計算機からの指
令（送信）を受けたプロセッサ５１は，予め定めた手順
に従って，送信データの送信完了迄通信制御部５２を制
御し続けるする。プロセッサ５１から送信指令を受けた
通信制御部５２は，モデムとのインタフェースを規定の
ルールに従って制御し，送信動作を制御する。この送信
指令実行の間（ＥＲ信号：オン）に，モデムからのＤＲ
信号の異常を常にＤＲ検出部５３にて監視し，ＤＲ信号
の異常を検出した場合，プロセッサ５１に割り込みを発
生する。この割り込みを受けたプロセッサ５１は，定め
られたソフトウエア手順に基づき異常処理を実行してい
る。
動作を説明する。図に示されないホスト計算機からの指
令（送信）を受けたプロセッサ５１は，予め定めた手順
に従って，送信データの送信完了迄通信制御部５２を制
御し続けるする。プロセッサ５１から送信指令を受けた
通信制御部５２は，モデムとのインタフェースを規定の
ルールに従って制御し，送信動作を制御する。この送信
指令実行の間（ＥＲ信号：オン）に，モデムからのＤＲ
信号の異常を常にＤＲ検出部５３にて監視し，ＤＲ信号
の異常を検出した場合，プロセッサ５１に割り込みを発
生する。この割り込みを受けたプロセッサ５１は，定め
られたソフトウエア手順に基づき異常処理を実行してい
る。
【０００６】
【発明が解決しようとする課題】しかしながら，従来技
術１による汎用インタフェース制御装置では，自汎用イ
ンタフェースの主要出力信号（ＥＲ信号）の異常が検出
されないで通信を続け様としている為に，装置自体の信
頼性が低いという欠点を有した。
術１による汎用インタフェース制御装置では，自汎用イ
ンタフェースの主要出力信号（ＥＲ信号）の異常が検出
されないで通信を続け様としている為に，装置自体の信
頼性が低いという欠点を有した。
【０００７】また，汎用インタフェース制御装置の運用
中に汎用インタフェースヘの出力信号が何らかの要因で
異常が発生した場合，通信が中断されるが，汎用インタ
フェースへの出力信号の異常を検出し，原因究明対策が
設けられていない為に，この原因究明に多大の工数と多
くの機器及びシステム運用出来ないと言うような機会損
失が膨大に発生する事である。
中に汎用インタフェースヘの出力信号が何らかの要因で
異常が発生した場合，通信が中断されるが，汎用インタ
フェースへの出力信号の異常を検出し，原因究明対策が
設けられていない為に，この原因究明に多大の工数と多
くの機器及びシステム運用出来ないと言うような機会損
失が膨大に発生する事である。
【０００８】そこで，本発明の技術的課題は，汎用イン
タフェース制御装置運用中に，汎用インタフェースへの
出力信号（ＥＲ信号）に何らかの要因で異常が発生した
場合，この異常を直ちに検出する事により，信頼性の高
いシステムが得られる汎用インタフェース制御装置及び
汎用インタフェース制御方法を提供することにある。
タフェース制御装置運用中に，汎用インタフェースへの
出力信号（ＥＲ信号）に何らかの要因で異常が発生した
場合，この異常を直ちに検出する事により，信頼性の高
いシステムが得られる汎用インタフェース制御装置及び
汎用インタフェース制御方法を提供することにある。
【０００９】また，本発明の他の技術的課題は，ＥＲ信
号の異常が発生した場合，その要因調査を容易に（ＥＲ
信号異常の検出，ＥＲ信号異常表示保持，測定端子の設
置等）する事により保守性の高いシステムが得られる汎
用インタフェース制御装置及び汎用インタフェース制御
方法を提供することにある。
号の異常が発生した場合，その要因調査を容易に（ＥＲ
信号異常の検出，ＥＲ信号異常表示保持，測定端子の設
置等）する事により保守性の高いシステムが得られる汎
用インタフェース制御装置及び汎用インタフェース制御
方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明では，外部インタ
フェース用端子を複数個有し上位装置から制御され，装
置全体を制御する制御部と装置制御用ファームウエアを
格納する記憶部と，制御データを格納する記憶部と制御
部との指示に基づき複数の汎用インタフェースを制御す
る汎用インタフェース制御回路を有する汎用インタフェ
ース制御装置において，モデムからのデータセットレデ
ィを示すＤＲ信号がオンの時，自汎用インタフェースの
制御信号内データ端末レディ信号であるＥＲ信号の出力
の異常を検出し異常情報を生成する検出手段と，前記異
常情報を保持する保持手段と，前記異常情報を元に装置
内ファームウエア又は上位装置内ソフトウエアからなる
制御ソフトウエアに緊急割り込みを行う事を含む緊急割
り込み制御部と，前記異常情報を元に異常状態を表示す
る異常表示手段と，前記異常情報を元に異常状態を示す
信号並びにＥＲ信号の現状を示す物理的な外部測定端子
を有し，前記制御部を制御するファームウエアの実行ア
ドレスをモニタ可能とするアドレスモニタ部とを備えて
いることを特徴としている。
フェース用端子を複数個有し上位装置から制御され，装
置全体を制御する制御部と装置制御用ファームウエアを
格納する記憶部と，制御データを格納する記憶部と制御
部との指示に基づき複数の汎用インタフェースを制御す
る汎用インタフェース制御回路を有する汎用インタフェ
ース制御装置において，モデムからのデータセットレデ
ィを示すＤＲ信号がオンの時，自汎用インタフェースの
制御信号内データ端末レディ信号であるＥＲ信号の出力
の異常を検出し異常情報を生成する検出手段と，前記異
常情報を保持する保持手段と，前記異常情報を元に装置
内ファームウエア又は上位装置内ソフトウエアからなる
制御ソフトウエアに緊急割り込みを行う事を含む緊急割
り込み制御部と，前記異常情報を元に異常状態を表示す
る異常表示手段と，前記異常情報を元に異常状態を示す
信号並びにＥＲ信号の現状を示す物理的な外部測定端子
を有し，前記制御部を制御するファームウエアの実行ア
ドレスをモニタ可能とするアドレスモニタ部とを備えて
いることを特徴としている。
【００１１】ここで，本発明の汎用インタフェース制御
装置において，前記異常情報を元に異常状態を表示する
ＥＲ信号異常表示端子と，ＤＲ信号状態表示端子と，前
記制御部を制御するファームウエアの実行アドレスを採
取するアドレス採取端子とを有し，障害原因探究を短時
間にて実施可能となるように構成されていることが好ま
しい。
装置において，前記異常情報を元に異常状態を表示する
ＥＲ信号異常表示端子と，ＤＲ信号状態表示端子と，前
記制御部を制御するファームウエアの実行アドレスを採
取するアドレス採取端子とを有し，障害原因探究を短時
間にて実施可能となるように構成されていることが好ま
しい。
【００１２】また，本発明によれば，上位装置からの制
御に基づいて装置全体を制御することと，装置制御用フ
ァームウエアを格納することと，制御データを格納する
ことと，前記制御部の指示に基づき複数の汎用インタフ
ェースを制御することとを有する汎用インタフェース制
御方法において，モデムからのデータセットレディを示
すＤＲ信号がオンの時，自汎用インタフェースの制御信
号内データ端末レディを示すＥＲ信号の出力の異常を検
出し，異常情報を生成することと，前記異常情報を保持
することと，前記異常情報を元に装置内ファームウエア
又は上位装置内ソフトウエアからなる制御ソフトウエア
に緊急割り込みを行うことと，前記異常情報を元に異常
状態を表示することと，前記異常情報を元に異常状態を
示す異常状態信号並びにＥＲ信号の現状を示す物理的な
外部測定端子を有し，前記制御部を制御するファームウ
エアの実行アドレスをモニタ可能とすることとを備えて
いることを特徴とする汎用インタフェース制御方法が得
られる。
御に基づいて装置全体を制御することと，装置制御用フ
ァームウエアを格納することと，制御データを格納する
ことと，前記制御部の指示に基づき複数の汎用インタフ
ェースを制御することとを有する汎用インタフェース制
御方法において，モデムからのデータセットレディを示
すＤＲ信号がオンの時，自汎用インタフェースの制御信
号内データ端末レディを示すＥＲ信号の出力の異常を検
出し，異常情報を生成することと，前記異常情報を保持
することと，前記異常情報を元に装置内ファームウエア
又は上位装置内ソフトウエアからなる制御ソフトウエア
に緊急割り込みを行うことと，前記異常情報を元に異常
状態を表示することと，前記異常情報を元に異常状態を
示す異常状態信号並びにＥＲ信号の現状を示す物理的な
外部測定端子を有し，前記制御部を制御するファームウ
エアの実行アドレスをモニタ可能とすることとを備えて
いることを特徴とする汎用インタフェース制御方法が得
られる。
【００１３】
【発明の実施の形態】以下，本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は，本発明の実施の形態による汎用イ
ンタフェース制御装置の概略構成を示すブロック図であ
る。
ンタフェース制御装置の概略構成を示すブロック図であ
る。
【００１５】図１において，汎用インタフェース制御装
置は，制御部１と，ファームウエア記憶部２と，データ
記憶部３と，通信制御手段４と，ＥＲ信号異常検出手段
５と，緊急割り込み制御部６と，ＥＲ信号状態表示手段
７と，アドレスモニタ部８とを備えている。
置は，制御部１と，ファームウエア記憶部２と，データ
記憶部３と，通信制御手段４と，ＥＲ信号異常検出手段
５と，緊急割り込み制御部６と，ＥＲ信号状態表示手段
７と，アドレスモニタ部８とを備えている。
【００１６】制御部１は，通信制御手段４を制御するこ
とにより，モデムとの通信を実現する機能を有してい
る。また，制御部１は割り込み制御をも実現出来る機能
を有している。
とにより，モデムとの通信を実現する機能を有してい
る。また，制御部１は割り込み制御をも実現出来る機能
を有している。
【００１７】ファームウエア記憶部２は，汎用インタフ
ェース制御装置全体を制御するファームウエアを格納し
ており，このファームウエア記憶部２に格納されている
ファ一ムウエアは，制御部１から内部バス３０を介して
必要部が読み出され制御部１にて実行される。
ェース制御装置全体を制御するファームウエアを格納し
ており，このファームウエア記憶部２に格納されている
ファ一ムウエアは，制御部１から内部バス３０を介して
必要部が読み出され制御部１にて実行される。
【００１８】データ記憶部３は，通信制御手段４並びに
汎用インタフェース制御装置全体の制御デー夕及びモデ
ムとの送受信データを格納する。これは，制御部１によ
り随時書き込み／読み出しが行われる。
汎用インタフェース制御装置全体の制御デー夕及びモデ
ムとの送受信データを格納する。これは，制御部１によ
り随時書き込み／読み出しが行われる。
【００１９】通信制御手段４は，制御部１からの指示に
基づき，モデムとのデータ転送の制御を行う。
基づき，モデムとのデータ転送の制御を行う。
【００２０】ＥＲ信号異常検出手段５は，通信制御手段
４がモデムヘデータを転送する送信中に本汎用インタフ
ェ一ス制御装置の出力信号の内ＥＲ信号と，モデムから
送られてくるＤＲ信号を受け，ＥＲ信号の異常を検出
し，緊急割り込み制御部６及びＥＲ信号状態表示手段７
にその検出した異常を通知する。
４がモデムヘデータを転送する送信中に本汎用インタフ
ェ一ス制御装置の出力信号の内ＥＲ信号と，モデムから
送られてくるＤＲ信号を受け，ＥＲ信号の異常を検出
し，緊急割り込み制御部６及びＥＲ信号状態表示手段７
にその検出した異常を通知する。
【００２１】緊急割り込み制御部６は，ＥＲ信号異常検
出手段５の検出結果を入力として，制御部１に対して緊
急割り込み信号を発生させる。
出手段５の検出結果を入力として，制御部１に対して緊
急割り込み信号を発生させる。
【００２２】ＥＲ信号状態表示手段７は，通信制御手段
４がモデムヘデータを転送する送信中に本汎用インタフ
ェ一ス制御装置の出力信号の内ER信号とＥＲ信号異常検
出手段５の検出結果を入力にし，それぞれの状態を表示
する機能を有する。
４がモデムヘデータを転送する送信中に本汎用インタフ
ェ一ス制御装置の出力信号の内ER信号とＥＲ信号異常検
出手段５の検出結果を入力にし，それぞれの状態を表示
する機能を有する。
【００２３】アドレスモニタ部８は，ＥＲ信号異常検出
手段５が異常を検出した場合，その原因調査の為，ファ
ームウエアの実行アドレスが測定器に接続出来る様考慮
されている。
手段５が異常を検出した場合，その原因調査の為，ファ
ームウエアの実行アドレスが測定器に接続出来る様考慮
されている。
【００２４】次に，図１の汎用インタフェース制御装置
の動作について説明する。
の動作について説明する。
【００２５】図示しない上位装置から送信要求を受けた
制御部１は，通信制御手段４に対してモデムとの送信動
作の開始を指示する。以降，通信制御手段４と制御部１
とは，決められた手順に従って送信動作を送信データの
送信完了迄制御し続ける。通信制御手段４が送信動作を
実行中，ＥＲ信号異常検出手段５は，汎用インタフェー
スのＥＲ信号及びＤＲ信号を入力し，ＤＲ信号がオンの
時に，ＥＲ信号がオフになるタイミング（異常）が発生
しないかをチェックし続ける。もし，ＤＲ信号がオンの
時にＥＲ信号がオフとなる異常が発生した場合，直ちに
異常を検出し，異常情報を生成して緊急割り込み制御部
６及びＥＲ信号の状態表示手段７に異常情報を通知す
る。通知を受けた緊急割り込み制御部６は，制御部１に
対して緊急割り込み信号を送信する。緊急割り込み信号
を受けた制御部１は，最優先にて，この異常処理を所定
の手順に従って処理し，以降の送信を打ち切ると共に，
その原因調査用にデータ記憶部３へ障害の詳細データを
格納し送信動作を終丁する。
制御部１は，通信制御手段４に対してモデムとの送信動
作の開始を指示する。以降，通信制御手段４と制御部１
とは，決められた手順に従って送信動作を送信データの
送信完了迄制御し続ける。通信制御手段４が送信動作を
実行中，ＥＲ信号異常検出手段５は，汎用インタフェー
スのＥＲ信号及びＤＲ信号を入力し，ＤＲ信号がオンの
時に，ＥＲ信号がオフになるタイミング（異常）が発生
しないかをチェックし続ける。もし，ＤＲ信号がオンの
時にＥＲ信号がオフとなる異常が発生した場合，直ちに
異常を検出し，異常情報を生成して緊急割り込み制御部
６及びＥＲ信号の状態表示手段７に異常情報を通知す
る。通知を受けた緊急割り込み制御部６は，制御部１に
対して緊急割り込み信号を送信する。緊急割り込み信号
を受けた制御部１は，最優先にて，この異常処理を所定
の手順に従って処理し，以降の送信を打ち切ると共に，
その原因調査用にデータ記憶部３へ障害の詳細データを
格納し送信動作を終丁する。
【００２６】一方，ＥＲ信号の通知，即ち，異常情報の
通知を受けたＥＲ信号の状態表示手段７は，直ちにこの
異常状態が発生したことを記憶し，その状態を表示し続
ける。
通知を受けたＥＲ信号の状態表示手段７は，直ちにこの
異常状態が発生したことを記憶し，その状態を表示し続
ける。
【００２７】この結果，ＥＲ信号の異常による通信障害
が直ちに検出され，必要な処置が実行出きる為，誤った
データによるシステムの混乱を防止できると言うシステ
ムの信頼性を向上させることが可能である。
が直ちに検出され，必要な処置が実行出きる為，誤った
データによるシステムの混乱を防止できると言うシステ
ムの信頼性を向上させることが可能である。
【００２８】次に，図１の汎用インタフェース制御装置
の保守性の向上策について述べる。
の保守性の向上策について述べる。
【００２９】汎用インタフェース信号内ＥＲ信号の異常
が何らかの理由にて発生する汎用インタフェース制御装
置の場合，以下の手順にて容易にその原因の探究が可能
となる。この障害装置に予め以下の様に必要な側定機器
を接続する。ここで，トリガポイントとしては，ＥＲ信
号の状態表示手段７からＥＲ信号異常検出信号を用い，
採取信号としてはER信号異常検出信号，汎用インタフェ
ースのＥＲ信号とＤＲ信号そしてアドレスモニタ部８の
各信号である。
が何らかの理由にて発生する汎用インタフェース制御装
置の場合，以下の手順にて容易にその原因の探究が可能
となる。この障害装置に予め以下の様に必要な側定機器
を接続する。ここで，トリガポイントとしては，ＥＲ信
号の状態表示手段７からＥＲ信号異常検出信号を用い，
採取信号としてはER信号異常検出信号，汎用インタフェ
ースのＥＲ信号とＤＲ信号そしてアドレスモニタ部８の
各信号である。
【００３０】これらの信号を接続し，ＥＲ信号の異常が
発生した場合，その直前に実行したファームウエアの実
行アドレスと汎用インタフェースのＥＲ／ＤＲ信号の状
態が判明し，制御ファームウエアのバグの場合そのアド
レスより直ちに不良ステップが判明し，ＥＲが異常とな
る問題の解決が短時間で図られる。この結果，保守性の
高いシステムの提供が可能となる。
発生した場合，その直前に実行したファームウエアの実
行アドレスと汎用インタフェースのＥＲ／ＤＲ信号の状
態が判明し，制御ファームウエアのバグの場合そのアド
レスより直ちに不良ステップが判明し，ＥＲが異常とな
る問題の解決が短時間で図られる。この結果，保守性の
高いシステムの提供が可能となる。
【００３１】次に図１の本発明の実施の形態による汎用
インターフェース制御装置について更に具体的に説明す
る。
インターフェース制御装置について更に具体的に説明す
る。
【００３２】図２は図１の汎用インターフェース制御装
置を具体的に示すブロック図であり，図３は図２のＥＲ
信号異常検出回路１６の詳細図を，図４はＥＲ信号異常
検出回路１６の正常時と異常時の動作比較を示すタイミ
ングチャートを示す図である。
置を具体的に示すブロック図であり，図３は図２のＥＲ
信号異常検出回路１６の詳細図を，図４はＥＲ信号異常
検出回路１６の正常時と異常時の動作比較を示すタイミ
ングチャートを示す図である。
【００３３】図２において，制御部１は，図１の制御部
１と同様に，汎用インタフェース制御装置全体を制御す
る。ＲＯＭ１２は，図１のファームウエア記憶部２に対
応し，汎用インタフェース制御装置全体を制御するファ
ームウエアを格納している。
１と同様に，汎用インタフェース制御装置全体を制御す
る。ＲＯＭ１２は，図１のファームウエア記憶部２に対
応し，汎用インタフェース制御装置全体を制御するファ
ームウエアを格納している。
【００３４】ランダムアクセスメモリ（ＲＡＭ）１３
は，図１のデータ記憶部３に対応し，通信制御部４´並
びに汎用インタフェース制御装置全体の制御データ及び
モデムとの送受信データを格納する。このＲＡＭ１３
は，制御部１により，随時書き込み／読み出しが行われ
る。
は，図１のデータ記憶部３に対応し，通信制御部４´並
びに汎用インタフェース制御装置全体の制御データ及び
モデムとの送受信データを格納する。このＲＡＭ１３
は，制御部１により，随時書き込み／読み出しが行われ
る。
【００３５】通信制御部４´は，制御部１から制御線１
１を介して指示を受け，この指示に基づき，モデムとの
データ転送の制御を行う。また，通信制御部４´は，こ
の汎用インタフェース部１５と制御線１４を介して汎用
インタフェースの各信号の制御を行う。汎用インターフ
ェース制御回路は，通信制御部４´及び汎用インタフェ
ース部１５を備え，図１の通信制御手段４に対応する。
１を介して指示を受け，この指示に基づき，モデムとの
データ転送の制御を行う。また，通信制御部４´は，こ
の汎用インタフェース部１５と制御線１４を介して汎用
インタフェースの各信号の制御を行う。汎用インターフ
ェース制御回路は，通信制御部４´及び汎用インタフェ
ース部１５を備え，図１の通信制御手段４に対応する。
【００３６】汎用インタフェース部１５は，汎用インタ
フェースの各信号のドライバ及びレシーバで構成されて
いる。
フェースの各信号のドライバ及びレシーバで構成されて
いる。
【００３７】ＥＲ信号異常検出回路１６は，図１のＥＲ
信号異常検出手段５に対応し，通信制御部４´が，モデ
ムヘデータを転送する送信中に本汎用インタフェース制
御装置の出力信号の内ＥＲ信号と，モデムから送られて
くるＤＲ信号を受け，ＥＲ信号の異常を検出し，緊急割
り込み制御部６及びＥＲ信号異常保持レジスタ１７及び
ＥＲ信号異常表示端子２０にその検出した異常を制御線
１８を介して通知する。
信号異常検出手段５に対応し，通信制御部４´が，モデ
ムヘデータを転送する送信中に本汎用インタフェース制
御装置の出力信号の内ＥＲ信号と，モデムから送られて
くるＤＲ信号を受け，ＥＲ信号の異常を検出し，緊急割
り込み制御部６及びＥＲ信号異常保持レジスタ１７及び
ＥＲ信号異常表示端子２０にその検出した異常を制御線
１８を介して通知する。
【００３８】緊急割り込み制御部６は，ＥＲ信号異常検
出回路１６の検出結果を入力として，制御部１に対して
緊急割り込み信号１９発生させる。
出回路１６の検出結果を入力として，制御部１に対して
緊急割り込み信号１９発生させる。
【００３９】ＥＲ信号異常保持レジスタ１７は，ＥＲ信
号異常検出回路１６の検出結果を制御線１８を介して入
力にし，その状態を保持する機能を有する。このレジス
タ１７は，ＥＲ信号の異常が発生した事を保持するレジ
スタであり，制御部１から読み出し及びリセットが可能
である。
号異常検出回路１６の検出結果を制御線１８を介して入
力にし，その状態を保持する機能を有する。このレジス
タ１７は，ＥＲ信号の異常が発生した事を保持するレジ
スタであり，制御部１から読み出し及びリセットが可能
である。
【００４０】ＥＲ信号異常表示端子２０は，制御線１８
の状態を表示するである。ＥＲ信号の障害が発生した場
合，この端子からトリガ信号を得る事が出来る。
の状態を表示するである。ＥＲ信号の障害が発生した場
合，この端子からトリガ信号を得る事が出来る。
【００４１】ＥＲ信号状態表示端子２１は，通信制御部
４´が汎用インタフェース部１５を制御する制御線１４
の信号の内，ＥＲ信号のみを特別に表示する。
４´が汎用インタフェース部１５を制御する制御線１４
の信号の内，ＥＲ信号のみを特別に表示する。
【００４２】アドレス採取端子２２は，ＥＲ信号異常検
出回路１６が異常を検出した場合，その原因調査の為，
ファームウエアの実行アドレスを測定器に接続出来る様
考慮されている。
出回路１６が異常を検出した場合，その原因調査の為，
ファームウエアの実行アドレスを測定器に接続出来る様
考慮されている。
【００４３】次に，図３及び図４を用いてＥＲ信号異常
検出回路１６に関して詳細に説明する。
検出回路１６に関して詳細に説明する。
【００４４】図３に示すように，ＥＲ信号異常検出回路
１６は，ドライバ３１及びフリップフロップ回路（Ｆ／
Ｆ）３２から構成されている。
１６は，ドライバ３１及びフリップフロップ回路（Ｆ／
Ｆ）３２から構成されている。
【００４５】制御線１４内のＥＲ信号はドライバ３１に
入力され，同ＤＲ信号がオンの場合のみドライバ３１の
ゲートが解放され，入力のＥＲ信号がＦ／Ｆ３２に出力
される。
入力され，同ＤＲ信号がオンの場合のみドライバ３１の
ゲートが解放され，入力のＥＲ信号がＦ／Ｆ３２に出力
される。
【００４６】Ｆ／Ｆ３２は，ＥＲ信号のオンからオフへ
の変化を検出し，異常情報としてＥＲ信号異常処理信号
をオンにセットし，この状態を保持し続ける。
の変化を検出し，異常情報としてＥＲ信号異常処理信号
をオンにセットし，この状態を保持し続ける。
【００４７】図４は，図２の汎用インターフェース制御
装置の正常時と異常時の動作比較を示すタイムチャート
図であり，図４（ａ）は正常時のタイムチャートを示
し，はＥＲ信号，はＤＲ信号で，異常がない為に，
のＥＲ信号異常処理信号はオフのままである。同図
（ｂ）はのＥＲ信号に異常が発生した場合のタイムチ
ャートを示し，ＥＲ信号異常処理信号はオンに成り，
制御線１８を介して緊急割り込み制御部６及びＥＲ信号
異常保持レジスタ１７，ＥＲ信号異常表示端子２０へ伝
達される。
装置の正常時と異常時の動作比較を示すタイムチャート
図であり，図４（ａ）は正常時のタイムチャートを示
し，はＥＲ信号，はＤＲ信号で，異常がない為に，
のＥＲ信号異常処理信号はオフのままである。同図
（ｂ）はのＥＲ信号に異常が発生した場合のタイムチ
ャートを示し，ＥＲ信号異常処理信号はオンに成り，
制御線１８を介して緊急割り込み制御部６及びＥＲ信号
異常保持レジスタ１７，ＥＲ信号異常表示端子２０へ伝
達される。
【００４８】次に，図２の汎用インターフェース制御装
置の動作について説明する。
置の動作について説明する。
【００４９】上位装置から送信要求を受けた制御部１
は，通信制御部４´に対してモデムとの送信動作の開始
を指示する。以降通信制御部４´と制御部１とは決めら
れた手順に従って送信動作を送信データの送信完了迄制
御し続ける。通信制御部４´が送信動作を実行中，ＥＲ
信号異常検出回路１６は，汎用インタフェースの制御信
号の内ＥＲ信号及びモデムから受信したＤＲ信号を入力
し，このＤＲ信号がオンの時にＥＲ信号がオフになるタ
イミング（異常）が発生しないかを図３に示す回路にて
チェックし続ける。
は，通信制御部４´に対してモデムとの送信動作の開始
を指示する。以降通信制御部４´と制御部１とは決めら
れた手順に従って送信動作を送信データの送信完了迄制
御し続ける。通信制御部４´が送信動作を実行中，ＥＲ
信号異常検出回路１６は，汎用インタフェースの制御信
号の内ＥＲ信号及びモデムから受信したＤＲ信号を入力
し，このＤＲ信号がオンの時にＥＲ信号がオフになるタ
イミング（異常）が発生しないかを図３に示す回路にて
チェックし続ける。
【００５０】もし，ＤＲ信号がオンの時にＥＲ信号がオ
フとなるような異常が発生した場合，直ちに異常を検出
し，制御線１８を介して緊急割り込み制御部６及びＥＲ
信号異常保持レジスタ１７，更にＥＲ信号異常表示端子
２０に通知する。通知を受けた緊急割り込み制御部６
は，制御部１に対して制御線１９を介して緊急割り込み
信号を送信する。緊急割り込み信号を受けた制御部１
は，最優先にてこの異常処理を所定の手順に従って処理
し，以降の送信を打ち切ると共に，その原因調査用にＲ
ＡＭ１３へ障害の詳細データを格納し送信動作を終了す
る。
フとなるような異常が発生した場合，直ちに異常を検出
し，制御線１８を介して緊急割り込み制御部６及びＥＲ
信号異常保持レジスタ１７，更にＥＲ信号異常表示端子
２０に通知する。通知を受けた緊急割り込み制御部６
は，制御部１に対して制御線１９を介して緊急割り込み
信号を送信する。緊急割り込み信号を受けた制御部１
は，最優先にてこの異常処理を所定の手順に従って処理
し，以降の送信を打ち切ると共に，その原因調査用にＲ
ＡＭ１３へ障害の詳細データを格納し送信動作を終了す
る。
【００５１】一方，ＥＲ信号の異常の通知を受けたＥＲ
信号異常保持レジスタ１７は，直ちにこの異常状態が発
生したことを記憶し，その状態を表示し続ける。
信号異常保持レジスタ１７は，直ちにこの異常状態が発
生したことを記憶し，その状態を表示し続ける。
【００５２】この結果，ＥＲ信号の異常による通信障害
が直ちに検出され，必要な処置が実行出きる為，誤った
データによるシステムの混乱を防止できると言うシステ
ムの信頼性を向上させることが可能である。
が直ちに検出され，必要な処置が実行出きる為，誤った
データによるシステムの混乱を防止できると言うシステ
ムの信頼性を向上させることが可能である。
【００５３】次に，保守性の向上策について述べる。
【００５４】汎用インタフェース信号内ＥＲ信号の異常
が何らかの理由にて発生する汎用インタフェース制御装
置の場合，以下の手順にて容易にその原因の探究が可能
となる。
が何らかの理由にて発生する汎用インタフェース制御装
置の場合，以下の手順にて容易にその原因の探究が可能
となる。
【００５５】この障害装置に予め以下の様に必要な測定
機器を接続する。トリガポイントとしては，ＥＲ信号異
常表示端子２０を用い，ＥＲ信号の異常を認識するよう
に接続する。採取信号としては，ＥＲ信号異常表示端子
２０，汎用インタフェースのＥＲ信号状態表示端子２１
とＤＲ信号状態表示端子２３，そしてアドレス採取端子
２２の各信号である。
機器を接続する。トリガポイントとしては，ＥＲ信号異
常表示端子２０を用い，ＥＲ信号の異常を認識するよう
に接続する。採取信号としては，ＥＲ信号異常表示端子
２０，汎用インタフェースのＥＲ信号状態表示端子２１
とＤＲ信号状態表示端子２３，そしてアドレス採取端子
２２の各信号である。
【００５６】これらの信号を接続し，ＥＲ信号の異常が
発生した場合，その直前に実行したファームウエアの実
行アドレスと汎用インタフェースのＥＲ／ＤＲ信号の状
態が判明し，制御ファームウエアのバグの場合そのアド
レスより直ちに不良ステップが判明し，ＥＲが異常とな
る問題の解決が短時間で図られる。この結果，保守性の
高いシステムの提供が可能と成る。
発生した場合，その直前に実行したファームウエアの実
行アドレスと汎用インタフェースのＥＲ／ＤＲ信号の状
態が判明し，制御ファームウエアのバグの場合そのアド
レスより直ちに不良ステップが判明し，ＥＲが異常とな
る問題の解決が短時間で図られる。この結果，保守性の
高いシステムの提供が可能と成る。
【００５７】
【発明の効果】以上説明したように，本発明によれば，
汎用インタフェースの出力信号（ＥＲ信号）の異常が発
生した場合，直ちにこれを検出し，制御部に緊急割り込
みを行う為，信頼性の高いシステムが得られる汎用イン
タフェース制御装置及び汎用インタフェース制御方法を
提供することができる。
汎用インタフェースの出力信号（ＥＲ信号）の異常が発
生した場合，直ちにこれを検出し，制御部に緊急割り込
みを行う為，信頼性の高いシステムが得られる汎用イン
タフェース制御装置及び汎用インタフェース制御方法を
提供することができる。
【００５８】また，本発明によれば，ＥＲ信号の異常を
検出し，その異常を保持し，異常確認用端子を設けた
為，保守性の高いシステムが得られる汎用インタフェー
ス制御装置及び汎用インタフェース制御方法を提供する
ことができる。
検出し，その異常を保持し，異常確認用端子を設けた
為，保守性の高いシステムが得られる汎用インタフェー
ス制御装置及び汎用インタフェース制御方法を提供する
ことができる。
【図１】本発明の実施の形態による汎用インタフェース
制御装置の概略構成を示すブロック図である。
制御装置の概略構成を示すブロック図である。
【図２】図１の汎用インタフェース制御装置の詳細な構
成を示すブロック図である。
成を示すブロック図である。
【図３】図２のＥＲ異常検出回路の詳細を示す図であ
る。
る。
【図４】図２の汎用インタフェース制御装置の正常時と
異常時の動作比較を示すタイミングチャート図である。
異常時の動作比較を示すタイミングチャート図である。
【図５】従来技術による汎用インタフェース制御装置を
示すブロック図である。
示すブロック図である。
１ 制御部 ２ ファームウエア記憶部 ３ データ記憶部 ４ 通信制御手段 ４´ 通信制御部 ５ ＥＲ信号異常検出手段 ６ 緊急割り込み制御部 ７ ＥＲ信号状態表示手段 ８ アドレスモニタ部 １１，１４，１８，１９，２４ 制御線 １２ ＲＯＭ １３ ＲＡＭ １５ 汎用インタフェース部 １６ ＥＲ信号異常検出回路 １７ ＥＲ信号異常保持レジスタ ２０ ＥＲ信号異常表示端子 ２１ ＥＲ信号状態表示端子 ２２ アドレス採取端子 ２３ ＤＲ信号状態表示端子 ３０ 内部バス ３１ ドライバ ３２ フリップフロップ回路（Ｆ／Ｆ） ５０ 通信制御アダプタ（汎用インタフェース制御装
置） ５１ プロセッサ ５２ 通信制御部 ５３ ＤＲ検出部 ５４ 他制御部
置） ５１ プロセッサ ５２ 通信制御部 ５３ ＤＲ検出部 ５４ 他制御部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 29/14 H04L 29/10
Claims (3)
- 【請求項１】 外部インタフェース用端子を複数個有し
上位装置から制御され，装置全体を制御する制御部と，
装置制御用ファームウエアを格納するファームウエア記
憶部と，制御データを格納する制御データ記憶部と，前
記制御部の指示に基づき複数の汎用インタフェースを制
御する汎用インタフェース制御回路とを有する汎用イン
タフェース制御装置において，モデムからのデータセッ
トレディを示すＤＲ信号がオンの時，自汎用インタフェ
ースの制御信号内データ端末レディを示すＥＲ信号の出
力の異常を検出し，異常情報を生成する検出手段と，前
記異常情報を保持する保持手段と，前記異常情報を元に
装置内ファームウエア又は上位装置内ソフトウエアから
なる制御ソフトウエアに緊急割り込みを行うことを含む
緊急割り込み制御部と，前記異常情報を元に異常状態を
表示する異常表示手段と，前記異常情報を元に異常状態
を示す異常状態信号並びにＥＲ信号の現状を示す物理的
な外部測定端子を有し，前記制御部を制御するファーム
ウエアの実行アドレスをモニタ可能とするアドレスモニ
タ部とを備えていることを特徴とする汎用インタフェー
ス制御装置。 - 【請求項２】 請求項１記載の汎用インタフェース制御
装置において，前記異常情報を元に異常状態を表示する
ＥＲ信号異常表示端子と，ＤＲ信号状態表示端子と，前
記制御部を制御するファームウエアの実行アドレスを採
取するアドレス採取端子とを有し，障害原因探究を短時
間にて実施可能となるように構成したことを特徴とする
汎用インタフェース制御装置。 - 【請求項３】 上位装置からの制御に基づいて装置全体
を制御することと，装置制御用ファームウエアを格納す
ることと，制御データを格納することと，前記制御部の
指示に基づき複数の汎用インタフェースを制御すること
とを有する汎用インタフェース制御方法において，モデ
ムからのデータセットレディを示すＤＲ信号がオンの
時，自汎用インタフェースの制御信号内データ端末レデ
ィを示すＥＲ信号の出力の異常を検出し，異常情報を生
成することと，前記異常情報を保持することと，前記異
常情報を元に装置内ファームウエア又は上位装置内ソフ
トウエアからなる制御ソフトウエアに緊急割り込みを行
うことと，前記異常情報を元に異常状態を表示すること
と，前記異常情報を元に異常状態を示す異常状態信号並
びにＥＲ信号の現状を示す物理的な外部測定端子を有
し，前記制御部を制御するファームウエアの実行アドレ
スをモニタ可能とすることとを備えていることを特徴と
する汎用インタフェース制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09012315A JP3080150B2 (ja) | 1997-01-27 | 1997-01-27 | 汎用インタフェース制御装置及び汎用インタフェース制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09012315A JP3080150B2 (ja) | 1997-01-27 | 1997-01-27 | 汎用インタフェース制御装置及び汎用インタフェース制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10210110A JPH10210110A (ja) | 1998-08-07 |
| JP3080150B2 true JP3080150B2 (ja) | 2000-08-21 |
Family
ID=11801891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09012315A Expired - Fee Related JP3080150B2 (ja) | 1997-01-27 | 1997-01-27 | 汎用インタフェース制御装置及び汎用インタフェース制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080150B2 (ja) |
-
1997
- 1997-01-27 JP JP09012315A patent/JP3080150B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10210110A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080150B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| US11726853B2 (en) | Electronic control device | |
| EP1990723B1 (en) | Information processing apparatus control method and information processing apparatus | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
| JPH09160840A (ja) | バス通信装置 | |
| JPH04245309A (ja) | 制御用ディジタルコントローラ | |
| JP3424916B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JP2908135B2 (ja) | マイクロプロセッサの故障検出装置 | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JP3216272B2 (ja) | 分散形制御装置 | |
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JP2578186B2 (ja) | 故障検出回路の診断方式 | |
| JPH0772909A (ja) | プログラマブルコントローラのサポート装置 | |
| JPH113295A (ja) | データ送受信装置 | |
| JP2000354037A (ja) | 交換システムの試験方法 | |
| JPH02139650A (ja) | 部分ダンプ方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH11338721A (ja) | マイクロコンピュータの自動リセット装置 | |
| JPH11134261A (ja) | 入出力制御装置 | |
| JPH02240754A (ja) | 情報処理装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPH0434180B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |