JP3081426B2

JP3081426B2 - Filter circuit

Info

Publication number: JP3081426B2
Application number: JP05243169A
Authority: JP
Inventors: 正巳針谷
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1993-09-29
Filing date: 1993-09-29
Publication date: 2000-08-28
Anticipated expiration: 2015-08-28
Also published as: JPH07106916A

Description

DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、差動アンプを利用した
アクティブ型のフィルタ回路に関するもので、特に容量
が削減されＩＣ化に適したフィルタ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active type filter circuit using a differential amplifier, and more particularly to a filter circuit having a reduced capacity and suitable for IC.

【０００２】[0002]

【従来の技術】ＴＶの輝度信号処理ＩＣでは、クロマ信
号が含まれている輝度信号が印加された場合、前記クロ
マ信号を減衰させる為にトラップ（バンドエリミネー
ト）回路が必要となる。又、クロマ信号を含まない輝度
信号が印加された場合、前記トラップ回路を短絡させて
入力信号を通過させている。ところが、そのようにする
と、２つの信号路の遅延時間が異なる為、オーパスフィ
ルタ（低減から高域まで全て通過）を短絡する信号路側
に配置する必要がある。2. Description of the Related Art In a luminance signal processing IC of a TV, when a luminance signal containing a chroma signal is applied, a trap (band elimination) circuit is required to attenuate the chroma signal. When a luminance signal not including a chroma signal is applied, the trap circuit is short-circuited to allow the input signal to pass. However, in such a case, since the delay times of the two signal paths are different from each other, it is necessary to arrange the op-pass filter (all pass from the reduction to the high frequency band) on the signal path side to be short-circuited.

【０００３】このようにすれば、入力信号がクロマ信号
を含んでいてもいなくても、一定遅延量の輝度信号が得
られる。[0003] In this way, a luminance signal with a constant delay amount can be obtained whether or not the input signal contains a chroma signal.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、２つの
フィルタを使用すると、各々のフィルタを構成する容量
が必要となり、容量に起因してＩＣのチップ面積が増え
る、という問題があった。However, when two filters are used, there is a problem in that a capacitor constituting each filter is required, and the chip area of the IC increases due to the capacitance.

【０００５】[0005]

【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、エミッタが共通接続された第１及び第
２トランジスタを有し、該第１トランジスタのベースに
入力端子からの入力信号が印加される第１差動アンプ
と、エミッタが共通接続された第３及び第４トランジス
タを有し、該第３トランジスタのベースに前記入力信号
が印加される第２差動アンプと、前記第２及び第４トラ
ンジスタのコレクタに負荷として接続された第１のコン
デンサと、エミッタが共通接続された第５及び第６トラ
ンジスタを有し、該第５トランジスタのベースに前記第
１コンデンサの両端電圧が印加され、出力電圧を前記第
１及び第２差動アンプに帰還する第３差動アンプと、一
端が前記入力端子に、他端が前記第１及び第６トランジ
スタのコレクタに接続された第２のコンデンサと、を有
し、前記第１差動アンプの動作を停止させることによ
り、トラップ特性となり、前記第２差動アンプの動作を
停止させることによりオールパス特性となることを特徴
とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has first and second transistors whose emitters are connected in common, and the base of the first transistor is connected to an input terminal from an input terminal. A first differential amplifier to which an input signal is applied, a second differential amplifier having third and fourth transistors having emitters connected in common, and the input signal being applied to a base of the third transistor; A first capacitor connected as a load to collectors of the second and fourth transistors; and fifth and sixth transistors having emitters connected in common, and a base of the fifth transistor having both ends of the first capacitor. A third differential amplifier to which a voltage is applied and for outputting an output voltage to the first and second differential amplifiers; one end connected to the input terminal, and the other end connected to the collectors of the first and sixth transistors; And a trapping characteristic by stopping the operation of the first differential amplifier, and an all-pass characteristic by stopping the operation of the second differential amplifier. And

【０００６】[0006]

【作用】本発明に依れば、オールパスフィルタとトラッ
プフィルタを構成する為の差動増幅器と容量を兼用でき
るので、ＩＣのチップ面積を小さくできる。According to the present invention, the differential amplifier for forming the all-pass filter and the trap filter can also serve as a capacitor, so that the IC chip area can be reduced.

【０００７】[0007]

【実施例】図１は、本発明のフィルタ回路を示す回路図
で、（１）はエミッタが共通接続された第１及び第２ト
ランジスタ（２）及び（３）を有し、該第１トランジス
タ（１２）のベースに入力端子（４）からの入力信号が
印加される第１差動アンプ、（５）はエミッタが共通接
続された第３及び第４トランジスタ（６）及び（７）を
有し、該第３トランジスタ（６）のベースに前記入力信
号が印加される第２差動アンプ、（８）は前記第２及び
第４トランジスタ（３）及び（７）のコレクタに負荷と
して接続された第１コンデンサ、（９）はエミッタが共
通接続された第５及び第６トランジスタ（１０）及び
（１１）を有し、該第５トランジスタ（１０）のベース
に前記第１コンデンサ（８）の両端電圧が印加され、出
力電圧を前記第１及び第２差動アンプ（１）及び（５）
に帰還する第３差動アンプ、（１２）は一端が前記入力
端子（４）に、他端が前記第１及び第６トランジスタ
（２）及び（１１）のコレクタに接続された第２コンデ
ンサ、（１３）乃至（１６）は、トラップ特性又はオー
ルパス特性の切換えに応じて開閉する第１乃至第４スイ
ッチ、（１７）及び（１８）は、定電流Ｉ₀／２を流す
定電流源、（１９）乃至（２３）は、定電流Ｉ₀を流す
定電流源である。FIG. 1 is a circuit diagram showing a filter circuit according to the present invention. (1) has first and second transistors (2) and (3) whose emitters are connected in common, and the first transistor A first differential amplifier to which an input signal from an input terminal (4) is applied to a base of (12), and (5) has third and fourth transistors (6) and (7) whose emitters are commonly connected. A second differential amplifier to which the input signal is applied to the base of the third transistor (6), (8) is connected as a load to the collectors of the second and fourth transistors (3) and (7). The first capacitor (9) has fifth and sixth transistors (10) and (11) whose emitters are connected in common, and the base of the fifth transistor (10) has the first capacitor (8). A voltage is applied between both ends, and the output voltage is The second differential amplifier (1) and (5)
(12) a second capacitor having one end connected to the input terminal (4) and the other end connected to the collectors of the first and sixth transistors (2) and (11); (13) to (16), first to fourth switches open and close in response to the switching of the trap characteristics or the all-pass characteristic, (17) and (18), a constant current source for supplying a constant current I _0/2, ( 19) to (23) is a constant current source for supplying a constant current I _0.

【０００８】まず、トラップ特性について説明する。こ
の場合、第１スイッチ（１９）、第３スイッチ（１
５）、第４スイッチ（１６）を開き、第２スイッチ（１
４）を閉じる。すると、図１の回路は、図２の如くな
る。図２の伝達関係（Ｖ_out／Ｖ_in）を求める。入力端
子（４）の入力電圧をＶ_in、出力端子（２４）の出力電
圧をＶ_out、第２及び第３差動アンプ（５）及び（９）
の相互コンダクタンスをｇｍ₂、ｇｍ₃、端子（２５）の
電圧をＶ₂、第１及び第２コンデンサ（８）及び（１
２）の容量値をＣ₂、Ｃ₁、Ｓ＝ｊｗ、とすると、First, the trap characteristics will be described. In this case, the first switch (19) and the third switch (1
5) Open the fourth switch (16), and open the second switch (1
4) Close. Then, the circuit of FIG. 1 becomes as shown in FIG. The transmission relationship (V _out / V _in ) _in FIG. 2 is obtained. The input voltage of the input terminal (4) is V _in , the output voltage of the output terminal (24) is V _out , and the second and third differential amplifiers (5) and (9)
The transconductance gm ₂ of, gm _3, V ₂ the voltage at the terminal (25), first and second capacitor (8) and (1
Assuming that the capacitance value of 2) is C ₂ , C ₁ , and S = jw,

【０００９】[0009]

【数１】 (Equation 1)

【００１０】[0010]

【数２】 (Equation 2)

【００１１】となる。式（１）より電圧Ｖ₂を得て、そ
れを式（２）に代入すると、伝達関数は、## EQU1 ## When the voltage V ₂ is obtained from the equation (1) and substituted into the equation (2), the transfer function becomes

【００１２】[0012]

【数３】 (Equation 3)

【００１３】となる。式（３）より図２の回路がトラッ
プ特性となることが明らかである。式（３）において、
Ｓ²＝−Ｗ²であるので（ｇｍ₂ｇｍ₃）／（Ｃ₁Ｃ₂）＝Ｗ
²の時、分子がゼロとなり、この時が最大減衰してい
る。その為、式（３）の遮断角周波数Ｗ₀は、## EQU1 ## From equation (3), it is clear that the circuit of FIG. 2 has a trap characteristic. In equation (3),
Since S ² = −W ² , (gm ₂ gm ₃ ) / (C ₁ C ₂ ) = W
^{At 2} , the numerator is zero, at which time the decay is at its maximum. Therefore, the cutoff angular frequency W ₀ in equation (3) is

【００１４】[0014]

【数４】 (Equation 4)

【００１５】となり、相互コンダクタンスｇｍ₂とｇｍ₃
を等しくｇｍと設定すると、式（４）の遮断周波数Ｗ₀
は、The transconductances gm ₂ and gm ₃
Are set equal to gm, the cut-off frequency W _{0 in} equation (4) is obtained.
Is

【００１６】[0016]

【数５】 (Equation 5)

【００１７】となり、選択度ＱはAnd the selectivity Q is

【００１８】[0018]

【数６】 (Equation 6)

【００１９】となる。次にオールパス特性について説明
する。この場合には、第１スイッチ（１３）、第３スイ
ッチ（１５）、第４スイッチ（１６）を閉じて、第２ス
イッチ（１４）を開く。すると、図１の回路は、図３の
如くなる。図３の伝達関数を求める。まず、図３におい
て、## EQU1 ## Next, the all-pass characteristics will be described. In this case, the first switch (13), the third switch (15), and the fourth switch (16) are closed, and the second switch (14) is opened. Then, the circuit of FIG. 1 becomes as shown in FIG. The transfer function shown in FIG. 3 is obtained. First, in FIG.

【００２０】[0020]

【数７】 (Equation 7)

【００２１】[0021]

【数８】 (Equation 8)

【００２２】が成立する。式（７）より電圧Ｖ₂を得
て、それを式（８）に代入すると、伝達関数は、The following holds. When the voltage V ₂ is obtained from Expression (7) and is substituted into Expression (8), the transfer function becomes

【００２３】[0023]

【数９】 (Equation 9)

【００２４】となる。式（９）は分母、分子が共役複素
数の関係であることから図２の回路がオールパス特性と
なることが明らかである。式（９）より、図３の遮断周
波数Ｗ ₀と選択度Ｑは、## EQU1 ## Equation (9) is the denominator and the numerator is conjugate complex
Because of the number relationship, the circuit of FIG.
It is clear that From the equation (9), it is found that
Wave number W ₀And selectivity Q

【００２５】[0025]

【数１０】 (Equation 10)

【００２６】[0026]

【数１１】 [Equation 11]

【００２７】となる。但し、相互コンダクタンスｇ
ｍ₃’＝２ｇｍ₁とする。従って、図１の回路は、スイッ
チを切り換えることにより、コンデンサＣ₁及びＣ₂や第
３差動アンプ（９）を兼用してトラップ特性とオールパ
ス特性を得ることができる。図４は、図１のフィルタ回
路に容量値Ｃ₃のコンデンサ（２６）を設けて、トラッ
プ特性時に大なるＱとなるようにし、オールパス特性時
には元のＱを保つようにさせているものである。一般に
トラップ回路では大なるＱを、オールパスフィルタでは
小なるＱを必要とするので、このようにトラップフィル
タのＱのみ大きくできるのは有効である。## EQU1 ## However, the mutual conductance g
m ₃ ′ = 2 gm ₁ . Therefore, in the circuit of FIG. 1, by switching the switches, the trap characteristics and the all-pass characteristics can be obtained by also using the capacitors C ₁ and C ₂ and the third differential amplifier (9). Figure 4 is provided with a capacitor (26) of the capacitance value C ₃ to the filter circuit of FIG. 1, as the larger becomes Q when the trap characteristics are those that is to keep the original Q during all-pass characteristics . In general, a trap circuit requires a large Q and an all-pass filter requires a small Q. Therefore, it is effective to increase only the Q of the trap filter in this way.

【００２８】図４の回路のスイッチを切換えて、トラッ
プ特性にしたものが、図５である。図５の点Ａの電圧Ｖ
_Aは、FIG. 5 shows the trap characteristics obtained by switching the switches of the circuit shown in FIG. Voltage V at point A in FIG.
_A is

【００２９】[0029]

【数１２】 (Equation 12)

【００３０】となる。ここで、式（１２）の５／６を
ｎ、１／６をｍとすると、## EQU1 ## Here, assuming that 5/6 in the equation (12) is n and 1/6 is m,

【００３１】[0031]

【数１３】 (Equation 13)

【００３２】が成り立つ。図５においては、The following holds. In FIG.

【００３３】[0033]

【数１４】 [Equation 14]

【００３４】[0034]

【数１５】 (Equation 15)

【００３５】が成り立ち、式（１４）から電圧Ｖ₂を求
め、式（１５）に代入すると、伝達関係（Ｖ_out／
Ｖ_in）としてWhen the voltage V ₂ is obtained from the equation (14) and substituted into the equation (15), the transfer relation (V _out / V _out /
V _in )

【００３６】[0036]

【数１６】 (Equation 16)

【００３７】が得られる。式（１６）の分子におけるＳ
²の係数は、式（１３）の関係より１となるので、式
（１６）は、Is obtained. S in the molecule of formula (16)
^Since the coefficient of ² is 1 from the relationship of Expression (13), Expression (16) is

【００３８】[0038]

【数１７】 [Equation 17]

【００３９】と成る。式（１７）より、図５の回路は、
トラップ特性を有することが明らかである。又、式
（３）と式（１７）との比較から明らかなように、式
（３）の容量Ｃ₁がＣ₁＋ｎＣ₃に増加していることが明
らかである。式（１７）の遮断角周波数Ｗ₀及び選択度
Ｑは、ｇｍ₂＝ｇｍ₃＝ｇｍとすると、## EQU1 ## From equation (17), the circuit in FIG.
It is clear that it has trapping properties. In addition, as is clear from the comparison between Expressions (3) and (17), it is apparent that the capacitance C _{1 in} Expression (3) has increased to C ₁ + nC ₃ . The cutoff angular frequency W ₀ and the selectivity Q of the equation (17) are given by gm ₂ = gm ₃ = gm.

【００４０】[0040]

【数１８】 (Equation 18)

【００４１】[0041]

【数１９】 [Equation 19]

【００４２】となる。一方、図４の回路のスイッチを切
換えてオールパスフィルタを使用しても、コンデンサＣ
₃はフィルタ特性に影響を与えない。尚、第３コンデン
サ（２６）の一端は、第３及び第４トランジスタ（６）
及び（７）のエミッタ間であれば、どこでも良い。但
し、第３トランジスタ（６）のエミッタに近い程、第３
トランジスタ（６）のエミッタ内部抵抗の影響が小さく
なり、容量が大きくなる。又、前記エミッタ間のダイオ
ードは、抵抗でも良い。前記エミッタ内部抵抗の存在を
小さくできるインピーダンスであれば充分である。Is as follows. On the other hand, even if the switch of the circuit of FIG.
₃ does not affect the filter characteristics. One end of the third capacitor (26) is connected to the third and fourth transistors (6).
Any location between the emitters of (7) and (7) may be used. However, the closer to the emitter of the third transistor (6), the more the third
The effect of the internal resistance of the emitter of the transistor (6) is reduced, and the capacitance is increased. Further, the diode between the emitters may be a resistor. It is sufficient if the impedance can reduce the existence of the emitter internal resistance.

【００４３】[0043]

【発明の効果】以上述べた如く、本発明に依れば、容量
及び差動アンプを兼用してトラップ特性、及びオールパ
ス特性が得られるフィルタ回路を提供できる。特に本発
明に依れば、トラップ時のＱを大きく、オールパス時の
Ｑを小さくできるという効果を有する。As described above, according to the present invention, it is possible to provide a filter circuit capable of obtaining a trap characteristic and an all-pass characteristic by using both a capacitor and a differential amplifier. In particular, according to the present invention, there is an effect that Q during trap can be increased and Q during all-pass can be decreased.

[Brief description of the drawings]

【図１】本発明のフィルタ回路を示す回路図である。FIG. 1 is a circuit diagram showing a filter circuit of the present invention.

【図２】図１の回路をトラップ回路にした回路図であ
る。FIG. 2 is a circuit diagram in which the circuit of FIG. 1 is replaced by a trap circuit.

【図３】図１の回路をオールパス回路にした回路図であ
る。FIG. 3 is a circuit diagram in which the circuit of FIG. 1 is an all-pass circuit.

【図４】本発明の別のフィルタ回路を示す回路図であ
る。FIG. 4 is a circuit diagram showing another filter circuit of the present invention.

【図５】図４の回路をトラップ回路にした回路図であ
る。FIG. 5 is a circuit diagram in which the circuit of FIG. 4 is a trap circuit.

[Explanation of symbols]

（１）第１差動アンプ（５）第２差動アンプ（８）第１コンデンサ（９）第３差動アンプ（１２）第２コンデンサ (1) First differential amplifier (5) Second differential amplifier (8) First capacitor (9) Third differential amplifier (12) Second capacitor

Claims

(57) [Claims]

A first and a second emitters are connected in common.
A first differential amplifier having a transistor and an input signal applied from an input terminal to a base of the first transistor; and a third and fourth transistor having emitters connected in common. A second differential amplifier having the base to which the input signal is applied, a first capacitor connected as a load to the collectors of the second and fourth transistors, and a fifth and sixth transistor having emitters connected in common. And a voltage across the first capacitor is applied to the base of the fifth transistor, and the output voltage is changed to the first and second capacitors.
A third differential amplifier that feeds back to the differential amplifier; and a second capacitor having one end connected to the input terminal and the other end connected to the collectors of the first and sixth transistors. A filter circuit having a trap characteristic by stopping the operation of the dynamic amplifier and an all-pass characteristic by stopping the operation of the second differential amplifier.

And a third capacitor having one end connected between the emitters of the third and fourth transistors and the other end connected to the other end of the second capacitor, wherein Q of the trap characteristic is changed to the all-pass characteristic. 2. The filter circuit according to claim 1, wherein the value of Q is set higher than Q.