Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3082840B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JP3082840B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3082840B2
JP3082840B2 JP09233456A JP23345697A JP3082840B2 JP 3082840 B2 JP3082840 B2 JP 3082840B2 JP 09233456 A JP09233456 A JP 09233456A JP 23345697 A JP23345697 A JP 23345697A JP 3082840 B2 JP3082840 B2 JP 3082840B2
Authority
JP
Japan
Prior art keywords
film
tin
semiconductor device
ticl
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09233456A
Other languages
Japanese (ja)
Other versions
JPH1174458A (en
Inventor
光市 大音
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09233456A priority Critical patent/JP3082840B2/en
Publication of JPH1174458A publication Critical patent/JPH1174458A/en
Application granted granted Critical
Publication of JP3082840B2 publication Critical patent/JP3082840B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法において、キャパシタの電極をTiClとNH
を用いたCVD−TiNで形成することに関するも
のである。
The present invention relates to the method of manufacturing a semiconductor device, TiCl 4 and NH electrodes of a capacitor
3 related to the formation using CVD-TiN.

【0002】[0002]

【従来の技術】デバイスの微細化及び高集積化に伴い、
デバイスの横方向の設計サイズは縮小化が進む。しか
し、キャパシタのサイズを縮小化すると、蓄積電荷容量
QはQ=ε・ε・s/t(ε:真空誘電率、ε:誘
電率、t:電極間距離、s:電極面積)で表わされるよ
うに、面積の縮小化とともに容量が減少する。このた
め、デバイスの動作に必要な容量を確保するために、従
来のプレート型と呼ばれる二次元的な構造から、三次元
的な立体構造にして表面積を増加し、容量を確保してき
た。しかし、デバイスの縮小化がさらに進むと、表面積
の増加のみでは容量の確保が難しくなってきており、ま
た、構造の複雑化はその後の、層間膜の平坦化等にも悪
影響を及ぼす。そこで、これに変わる解決方法として、
従来誘電体材料として用いられてきた窒化膜よりも高い
誘電率を有する強誘電体材料を用いたキャパシタ形成技
術が近年研究されてきている。
2. Description of the Related Art With miniaturization and high integration of devices,
The design size in the horizontal direction of the device is reduced. However, when the size of the capacitor is reduced, the accumulated charge capacity Q becomes Q = ε 0 · ε · s / t (ε 0 : vacuum permittivity, ε: permittivity, t: distance between electrodes, s: electrode area). As shown, the capacity decreases as the area decreases. For this reason, in order to secure the capacity required for the operation of the device, a three-dimensional structure is used instead of a conventional two-dimensional structure called a plate type to increase the surface area and secure the capacity. However, as the size of the device further increases, it becomes difficult to secure the capacitance only by increasing the surface area, and the complexity of the structure adversely affects the subsequent flattening of the interlayer film and the like. So, as an alternative solution,
In recent years, a technique for forming a capacitor using a ferroelectric material having a higher dielectric constant than a nitride film used as a conventional dielectric material has been studied.

【0003】強誘電体材料の代表例としては、図3に示
すように、Ta2 5 5を用いたキャパシタ形成技術を
挙げることができる。シリコン基板1上に層間絶縁膜2
を堆積し、リソグラフィによるレジストパターン形成
後、ドライエッチングにより拡散層領域上にキャパシタ
用コンタクト孔3を形成する。レジスト剥離後、CVD
法によりリンをドープしたポリシリコン4を成膜し、リ
ソグラフィとドライエッチングによりコンタクトプラグ
と下部電極を形成する。この場合、上部電極材料として
はTiN6が用いられている。従来、このTiN成膜方
法としては反応性スパッタ法が広く用いられてきた。し
かし、スパッタ法はステップカバレッジに乏しく、ま
た、スパッタ粒子に対して影になる部分では、シャドー
イング効果と呼ばれる現象が起こり、TiNの成膜がで
きないなどの問題を有する。そこで、スパッタ法にかわ
るTiN成膜方法として、カバレッジが優れ全面成膜が
可能なCVD法によるTiN成膜が検討されている。
[0003] Representative examples of the ferroelectric material, as shown in FIG. 3, can be mentioned capacitor formation technique using Ta 2 O 5 5. Interlayer insulating film 2 on silicon substrate 1
After forming a resist pattern by lithography, a capacitor contact hole 3 is formed on the diffusion layer region by dry etching. After resist stripping, CVD
A polysilicon 4 doped with phosphorus is formed by a method, and a contact plug and a lower electrode are formed by lithography and dry etching. In this case, TiN6 is used as the upper electrode material. Conventionally, a reactive sputtering method has been widely used as the TiN film forming method. However, the sputtering method has poor step coverage, and has a problem that a shadow shadow effect occurs in a portion shadowed by sputtered particles, making it impossible to form TiN. Therefore, as a TiN film formation method instead of the sputtering method, a TiN film formation by a CVD method which has excellent coverage and is capable of forming a film over the entire surface is being studied.

【0004】[0004]

【発明が解決しようとする課題】代表的なCVDによる
TiN成膜方法としては、TiCl4 とNH3 を用いた
LPCVD法が広く検討されている。スパッタ法とこの
LPCVD法を比較すると、例えば、これらの技術を用
いて、コンタクトのバリヤメタルに形成した場合、アス
ペクト比5のコンタクトでもLPCVD法ならば100
%のカバレッジを得ることができる。これに対しスパッ
タ法では10%以下のカバレッジしか得られない。ま
た、LPCVD法は表面反応律速で成膜が進むため、パ
ターン形状によらない全面成膜が可能である。
As a typical TiN film forming method by CVD, an LPCVD method using TiCl 4 and NH 3 has been widely studied. A comparison between the sputtering method and the LPCVD method shows that, for example, when these techniques are used to form the barrier metal of the contact, even if the contact has an aspect ratio of 5, the LPCVD method is used.
% Coverage can be obtained. On the other hand, the sputtering method can provide only a coverage of 10% or less. Further, in the LPCVD method, since the film formation proceeds at a rate determined by the surface reaction, the entire surface can be formed regardless of the pattern shape.

【0005】しかし、TiCl4 とNH3 を用いて成膜
したTiNをTa2 5 の上部電極に用いた場合、Ti
N膜中の残留ClやTiN膜自身とTa2 5 が反応す
ることにより、容量が減少したり、耐圧が劣化するなど
特性の劣化につながるという問題が生じる。この問題に
ついては、Myoung−Bum Lee,Hyeon
−Deok Lee,Byung−Lyul Par
k,U−In Chung,Young−Bum Ko
h and Moon−Yong Lee,Inter
national Electron Devices
MeetingTechnical Digest
1996,IEEE,pp.683−686に記載され
ている。
However, when TiN formed by using TiCl 4 and NH 3 is used for an upper electrode of Ta 2 O 5 ,
The reaction of Ta 2 O 5 with the Cl remaining in the N film and the TiN film itself causes a problem that the characteristics are deteriorated such as a decrease in capacity and a decrease in withstand voltage. Regarding this issue, Myung-Bum Lee, Hyeon
-Deep Lee, Byung-Lyul Par
k, U-In Chung, Young-Bum Ko
h and Moon-Yong Lee, Inter
national Electron Devices
MeetingTechnical Digest
1996, IEEE, pp. 683-686.

【0006】前述の問題を解決するためには、Ta2
5 とTiNの界面での反応を防ぐことが重要となってく
る。しかし、TiとO、Cl又はNの結合エネルギーを
比較するとTi−O>Ti−Cl≧Ti−Nの順序とな
り、TiはOと最も容易に結合しやすい。このため、T
iNの結合が切れている最表面部では特に酸化が起こり
やすく、酸化物であるTa2 5 と界面で容易に反応が
起こってしまう。
In order to solve the above-mentioned problem, Ta 2 O
It is important to prevent the reaction at the interface between 5 and TiN. However, comparing the binding energies of Ti and O, Cl or N, Ti-O> Ti-Cl ≧ Ti-N, and Ti is most easily bonded to O. Therefore, T
Oxidation is particularly likely to occur at the outermost surface where the iN bond is broken, and the reaction easily occurs at the interface with the oxide Ta 2 O 5 .

【0007】本発明の目的は、半導体装置の製造方法に
おいて、Taを誘電体として用いたキャパシ
タの電極材料として、TiCl及びNHを用い
たCVD法によりTiNを成膜する際、Ta
とTiNの界面での反応を防ぎ、ステップカバレッジの
優れた成膜方法を提供することである。
An object of the present invention is to provide a method of manufacturing a semiconductor device, in which TiN is deposited by CVD using TiCl 4 and NH 3 as an electrode material of a capacitor using Ta 2 O 5 as a dielectric. Ta 2 O 5
To provide a film forming method which prevents a reaction at an interface between TiN and TiN and has excellent step coverage.

【0008】[0008]

【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
The present invention employs the following means to solve the above-mentioned problems.

【0009】(1)構成元素としてOを含む誘電体を用
いたキャパシタの電極材料に、原料ガスとしてTiCl
4 、NH及び構成元素としてOを含むガスをそれ
ぞれ用いたCVD法により成膜したTiON膜と、原料
ガスとしてTiCl及びNHを用いたCVD法
により成膜したTiN膜とを、二層構造として用いる半
導体装置の製造方法。
(1) The electrode material of a capacitor using a dielectric containing O as a constituent element is made of TiCl
4, a TiON film formed by a CVD method using NH 3 and a gas containing O as a constituent element, and a TiN film formed by a CVD method using TiCl 4 and NH 3 as source gases, A method for manufacturing a semiconductor device used as a structure.

【0010】(2)前記誘電体の材料としてTa
を用いる前記(1)記載の半導体装置の製造方法。
(2) Ta 2 O is used as the material of the dielectric.
5. The method for manufacturing a semiconductor device according to (1), wherein

【0011】(3)前記構成元素としてOを含むガスと
して、H2 O、O2 又はN2 Oを用いる前記(1)記載
の半導体装置の製造方法。
(3) The method of manufacturing a semiconductor device according to (1), wherein H 2 O, O 2 or N 2 O is used as the gas containing O as the constituent element.

【0012】(4)前記(1)記載の半導体装置の製造
方法において、前記TiON膜に代えて、TiCl4
構成元素としてOを含むガスとの反応により生成される
TiO2 膜を成膜する半導体装置の製造方法。
(4) In the method of manufacturing a semiconductor device according to (1), a TiO 2 film formed by a reaction between TiCl 4 and a gas containing O as a constituent element is formed instead of the TiO film. A method for manufacturing a semiconductor device.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【作用】TiCl4 とNH3 が反応する場合、その反応
式は式1に示すとおりとなり、通常600℃以上の成膜
温度が必要とされる。これに対しTiCl4 とH2 Oは
常温でも容易に反応が起こり、式2に示すようにTiO
2 とHClが形成される。従って、TiN成膜の際、微
小量のH2 Oを添加することにより、容易にTiON膜
が形成される。このようにしてTa2 5 とTiNの界
面にあらかじめOを含んだTiON膜を成膜すること
で、Ta2 5 膜とTiN膜を防ぐことができ、Ta2
5 膜の還元を抑制できる。また、H2 Oを添加するこ
とで、TiCl4 の分解反応が進むため、TiON膜中
の残留Cl濃度は通常のTiN膜より少なくなり、残留
Clによる影響も抑制することができる。
When TiCl 4 reacts with NH 3 , the reaction equation is as shown in equation 1, and usually requires a film forming temperature of 600 ° C. or higher. On the other hand, TiCl 4 and H 2 O easily react at room temperature, and TiO 2
2 and HCl are formed. Therefore, a TiON film can be easily formed by adding a very small amount of H 2 O during TiN film formation. By thus forming the TiON film containing advance O at the interface of Ta 2 O 5 and TiN, it can prevent the Ta 2 O 5 film and the TiN film, Ta 2
The reduction of the O 5 film can be suppressed. Further, by adding H 2 O, the decomposition reaction of TiCl 4 proceeds, so that the residual Cl concentration in the TiON film becomes smaller than that of a normal TiN film, and the influence of the residual Cl can be suppressed.

【0016】 6TiCl4 +8NH3 →6TiN+24HCl+N2 (式1) TiCl4 +2H2 O→TiO2 +4HCl (式2)6TiCl 4 + 8NH 3 → 6TiN + 24HCl + N 2 (Formula 1) TiCl 4 + 2H 2 O → TiO 2 + 4HCl (Formula 2)

【0017】[0017]

【発明の実施の形態】本発明の実施の形態については実
施例の項で詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described in detail in Examples.

【0018】[0018]

【実施例】以下に本発明の第1実施例を説明する。ま
ず、図1(a)に示したように、シリコン基板1上に層
間絶縁膜2を1.0μm堆積し、リソグラフィによるレ
ジストパターン形成後、ドライエッチングにより拡散層
領域上に直径0.3μmのキャパシタ用コンタクト孔3
を形成する。レジスト剥離後、CVD法によりリンをド
ープしたポリシリコン4を成膜し、リソグラフィとドラ
イエッチングによりコンタクトプラグと下部電極を形成
する。次に図1(b)に示したように、Ta25 5を
30nm成膜する。その後TiN8/TiON7積層膜
を成膜する。TiN8/TiON7成膜方法は、LPC
VD装置を用いて連続成膜を行なった。まず始めに成膜
温度650℃、成膜圧力20Torr、TiCl4 =4
0sccm、NH3 =60sccm、H2 O=0.5s
ccmの条件でTiONを10nm成膜する。次に、同
一成膜室内において、同一成膜温度、圧力で、ガス流量
をTiCl4 =40sccm、NH3 =60sccmと
し、TiNを40nm成膜する。さらにこの場合、同一
成膜室内において、NH3 =3000sccmの条件で
30秒間アニールを行ない、TiN膜中のClの脱離を
促した。次にリソグラフィによるレジストパターン形成
後、TiN/TiON/Ta2 5 をドライエッチング
で加工し、キャパシタを形成した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below. First, as shown in FIG. 1A, an interlayer insulating film 2 is deposited to a thickness of 1.0 μm on a silicon substrate 1, a resist pattern is formed by lithography, and a capacitor having a diameter of 0.3 μm is formed on a diffusion layer region by dry etching. Contact hole 3
To form After the resist is stripped, a polysilicon 4 doped with phosphorus is formed by a CVD method, and a contact plug and a lower electrode are formed by lithography and dry etching. Next, as shown in FIG. 1 (b), 30nm deposited Ta 2 O 5 5. Thereafter, a TiN8 / TiON7 laminated film is formed. The TiN8 / TiON7 film forming method uses LPC
Continuous film formation was performed using a VD apparatus. First, a film forming temperature of 650 ° C., a film forming pressure of 20 Torr, and TiCl 4 = 4
0 sccm, NH 3 = 60 sccm, H 2 O = 0.5 s
A 10 nm TiON film is formed under the condition of ccm. Next, in the same film forming chamber, TiCl 4 = 40 sccm, NH 3 = 60 sccm, and a TiN film is formed to a thickness of 40 nm at the same film forming temperature and pressure. Further, in this case, annealing was performed for 30 seconds in the same film forming chamber under the condition of NH 3 = 3000 sccm to promote the elimination of Cl in the TiN film. Next, after a resist pattern was formed by lithography, TiN / TiON / Ta 2 O 5 was processed by dry etching to form a capacitor.

【0019】次に、下部電極にもTiNを用いた本発明
の第2実施例を説明する。図2に示したように、キャパ
シタ用コンタクト孔を開口後、コンタクト抵抗低減のた
め、CVD法によりTiSi2 9をキャパシタ用コンタ
クト孔の底部に成膜する。その後、TiON7/TiN
8を成膜する。この場合は、まず始めにTiN8を20
0nm成膜し、その上にTiON7を10nm成膜す
る。成膜方法は、第1実施例と同様である。その次に、
リソグラフィとドライエッチングによりキャパシタの下
部電極を形成する。さらにその上にTa2 5 5を30
nm成膜し、再度TiN8/TiON7を成膜する。成
膜方法及び膜厚は第1実施例と同じで、それから、リソ
グラフィとドライエッチングにより、TiN/TiON
/Ta2 5 のエッチングを行なった。
Next, a second embodiment of the present invention using TiN for the lower electrode will be described. As shown in FIG. 2, after opening the capacitor contact holes, for the contact resistance reduction, forming the TiSi 2 9 in the bottom of the capacitor contact holes by CVD. After that, TiON7 / TiN
8 is formed. In this case, first, TiN8 is added for 20 minutes.
A 0 nm film is formed, and a 10 nm film of TiON7 is formed thereon. The film forming method is the same as in the first embodiment. then,
The lower electrode of the capacitor is formed by lithography and dry etching. Further 30 Ta 2 O 5 5 thereon
and a TiN8 / TiON7 film is formed again. The film forming method and the film thickness are the same as those in the first embodiment, and then, TiN / TiO
/ Ta 2 O 5 was etched.

【0020】ここではOを含む誘導体材料をTa2 5
としたが、その他の誘電体材料としてBaTiO3 、S
rTiO3 、PbZrTiO3 又はSrBi2 Ta2
9 などを用いることもできる。また、同様にここでは、
構成元素としてOを含むTiON成膜ガスとしてH2
を用いたが、代わりにO2 やN2 Oなどを用いることも
できる。
Here, the derivative material containing O is Ta 2 O 5
However, as other dielectric materials, BaTiO 3 , S
rTiO 3 , PbZrTiO 3 or SrBi 2 Ta 2 O
9 or the like can also be used. Also here,
H 2 O as a TiON film forming gas containing O as a constituent element
Was used, but O 2 or N 2 O may be used instead.

【0021】さらに、TiON膜に代えて、TiCl4
と構成元素としてOを含むガスとの反応により生成され
るTiO2 膜を用いることもできる。
Further, instead of the TiON film, TiCl 4
And a TiO 2 film formed by a reaction between the gas and a gas containing O as a constituent element.

【0022】[0022]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、Ta2 5 等の上部電極としてTiCl4 とNH3
を用いたCVD方法によりTiNを成膜する際、Ta2
5 等とTiNとの界面での反応のないステップカバレ
ッジの優れたTiNを成膜することができる。
According to the method of manufacturing a semiconductor device of the present invention, TiCl 4 and NH 3 are used as an upper electrode of Ta 2 O 5 or the like.
When depositing TiN by the CVD method using, Ta 2
Excellent TiN step coverage without reaction at the interface between the O 5 or the like and TiN can be deposited.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例の半導体装置の製造方法の
断面図であり、(a)は第1工程、(b)は第2工程
を、それぞれ示す。
FIGS. 1A and 1B are cross-sectional views illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention, wherein FIG. 1A illustrates a first step and FIG.

【図2】本発明の第2実施例の半導体装置の製造方法の
断面図である。
FIG. 2 is a sectional view of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】従来の半導体装置の製造方法の断面図である。FIG. 3 is a sectional view of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 絶縁膜層 3 コンタクト孔 4 リンをドープしたポリシリコン 5 Ta2 5 6 TiN 7 TiON 8 TiN 9 TiSi 1 silicon substrate 2 insulating film layer 3 of polysilicon doped with contact hole 4 phosphate 5 Ta 2 O 5 6 TiN 7 TiON 8 TiN 9 TiSi 2

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 H01L 27/108 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 27/04 H01L 21/822 H01L 27/108

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 構成元素としてOを含む誘電体を用いた
キャパシタの電極材料に、原料ガスとしてTiCl
4 、NH及び構成元素としてOを含むガスをそれ
ぞれ用いたCVD法により成膜したTiON膜と、原料
ガスとしてTiCl及びNHを用いたCVD法
により成膜したTiN膜とを、二層構造として用いるこ
とを特徴とする半導体装置の製造方法。
1. An electrode material for a capacitor using a dielectric containing O as a constituent element includes TiCl as a raw material gas.
4, a TiON film formed by a CVD method using NH 3 and a gas containing O as a constituent element, and a TiN film formed by a CVD method using TiCl 4 and NH 3 as source gases, A method for manufacturing a semiconductor device, wherein the method is used as a structure.
【請求項2】 前記誘電体の材料としてTa
を用いることを特徴とする請求項1記載の半導体装置の
製造方法。
2. The dielectric material of Ta 2 O 5
2. The method for manufacturing a semiconductor device according to claim 1, wherein:
【請求項3】 前記構成元素としてOを含むガスとし
て、HO、O又はNOを用いることを特徴と
する請求項1記載の半導体装置の製造方法。
3. The method according to claim 1, wherein H 2 O, O 2, or N 2 O is used as the gas containing O as the constituent element.
【請求項4】 請求項1記載の半導体装置の製造方法に
おいて、前記TiON膜に代えて、TiClと構成
元素としてOを含むガスとの反応により生成されるTi
膜を成膜することを特徴とする半導体装置の製造
方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein Ti produced by a reaction between TiCl 4 and a gas containing O as a constituent element is used instead of the TiON film.
A method for manufacturing a semiconductor device, comprising forming an O 2 film.
JP09233456A 1997-08-29 1997-08-29 Method for manufacturing semiconductor device Expired - Fee Related JP3082840B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09233456A JP3082840B2 (en) 1997-08-29 1997-08-29 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09233456A JP3082840B2 (en) 1997-08-29 1997-08-29 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1174458A JPH1174458A (en) 1999-03-16
JP3082840B2 true JP3082840B2 (en) 2000-08-28

Family

ID=16955327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09233456A Expired - Fee Related JP3082840B2 (en) 1997-08-29 1997-08-29 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3082840B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335775B1 (en) * 1999-06-25 2002-05-09 박종섭 Method of manufacturing a capacitor in a semiconductor device
JP2001156024A (en) * 1999-09-13 2001-06-08 Tokyo Electron Ltd TiN-based thin film and method of forming the same, film-forming apparatus, film structure including TiN-based thin film, method of manufacturing the same, and semiconductor device
KR100321178B1 (en) * 1999-12-30 2002-03-18 박종섭 Method of forming capacitor with TaON dielectic layer
US6436820B1 (en) 2000-02-03 2002-08-20 Applied Materials, Inc Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
US6482477B1 (en) * 2000-11-28 2002-11-19 Tokyo Electron Limited Method for pretreating dielectric layers to enhance the adhesion of CVD metal layers thereto
US6762090B2 (en) 2001-09-13 2004-07-13 Hynix Semiconductor Inc. Method for fabricating a capacitor
JP6755164B2 (en) * 2016-11-14 2020-09-16 東京エレクトロン株式会社 TiN-based membrane and its formation method

Also Published As

Publication number Publication date
JPH1174458A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
KR100737192B1 (en) Method of manufacturing semiconductor devices utilizing under-layer dependency of deposition of capacitor electrode film and semiconductor device
US6893915B2 (en) Semiconductor device having barrier layer between ruthenium layer and metal layer and method for manufacturing the same
US7282439B2 (en) Anti-reflective coating doped with carbon for use in integrated circuit technology and method of formation
US6613654B1 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
JPH09289296A (en) Ferroelectric capacitor and method of manufacturing the same
JP2002524859A (en) Ternary nitride-carbide barrier layer
US6326258B1 (en) Method of manufacturing semiconductor device having thin film capacitor
KR0147655B1 (en) Manufacturing method for capacitor of semiconductor device
JPH09102541A (en) Semiconductor device and manufacturing method thereof
JP3082840B2 (en) Method for manufacturing semiconductor device
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
US6323083B1 (en) Method for forming lower electrode structure of capacitor of semiconductor device
JP2936535B2 (en) Metal wiring structure of semiconductor device and method of forming the same
JP2000243836A (en) Semiconductor element wiring forming method
US5990004A (en) Method for forming a tungsten plug and a barrier layer in a contact of high aspect ratio
US6297137B1 (en) Method for forming gate electrode in semiconductor device capable of preventing distortion of oxidation profile thereof
TW412764B (en) Manufacturing method of the double layer metal capacitor
JPH1050951A (en) Semiconductor device, and its manufacture
JP3303788B2 (en) Method for manufacturing electrode structure of semiconductor integrated circuit
KR100827521B1 (en) Capacitor of semiconductor device and manufacturing method thereof
US6190994B1 (en) Method for forming a tungsten upper electrode of a capacitor
JP3171173B2 (en) Capacitor structure and method of manufacturing the same
KR20010009037A (en) A method of fabricating a capacitor in semiconductor device
KR100604659B1 (en) Capacitor Formation Method of Semiconductor Device
JP2003174092A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000531

LAPS Cancellation because of no payment of annual fees