JP3082987B2 - ミックスモードシミュレーション方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ミックスモードシミュ
レーション方式に関し、さらに詳しくは、論理シミュレ
ーションによって実現されるディジタル回路の動作に伴
う電流の計算機能を有する、論理シミュレーションと回
路シミュレーションとを統合したミックスモードシミュ
レーション方式に関する。

【０００２】

【従来の技術】ＩＣ（インテグレーテド・サーキッツ）
のシミュレーションには、回路シミュレーションと論理
シミュレーションとミックスモードシミュレーションが
ある。回路シミュレーションは、対象をアナログ回路と
して扱い、詳細な電気的動作を求める。また、可変のタ
イムステップで解析を行う。論理シミュレーションは、
対象をディジタル回路として扱い、大ざっぱな論理的な
動作を求める。また、イベントドリブン方式を用いて、
一定のユニットタイム（解析時刻単位）で等間隔に解析
を行う。ミックスモードシミュレーションは、回路シミ
ュレーションと論理シミュレーションとが混在したもの
であり、ＬＳＩ（ラージ・スケール・インテグレーテド
サーキッツ）のシミュレーション用に開発されている。
ミックスモードシミュレーションにおいて、回路シミュ
レーションが適用される回路部分をアナログ回路部と呼
び、論理シミュレーションが適用される回路部分をディ
ジタル回路部と呼ぶ。アナログ回路部とディジタル回路
部の間で信号の受け渡しをするために、両シミュレーシ
ョン間の同期が採られる。

【０００３】アナログ／ディジタル混在ＬＳＩの動作を
検証するためのシミュレーションについて記載された文
献の例としては、特開平１−２９２４８２、特開平２−
２２０１４４、及び特開平２−２２０１４４の各号公報
がある。前記特開平１−２９２４８２号は、アナログ／
ディジタル混在回路をブロックに分割し、分割された回
路に応じたシミュレーションを行うことによってディジ
タル部とアナログ部とのインタフェースのためのオーバ
ヘッドを最小限にしようとするものである。特開平２−
２２０１４４号は、相互に接続されたアナログ回路とデ
ィジタル回路との双方を一括してシミュレーション可能
にしたものである。特開平２−２２０１４４号は、指定
されたブロックについてはトランジスタレベルのシミュ
レーションを行わないようにすることにより、ディジタ
ル／アナログ混在回路におけるディジタル回路部分のシ
ミュレーションに要する時間をに短縮しようとするもの
である。さらに、１９８７年９月２２日に株式会社岩波
書店発行の岩波講座マイクロエレクトロニクス３のＶＬ
ＳＩの設計Ｉ（回路とレイアウト）第３章には電子回路
シミュレーションについて記載があり、また、情報処理
学会の情報処理叢書５の論理装置のＣＡＤ第２章には論
理ゲートのシミュレーションについて記載がある。

【０００４】

【発明が解決しようとする課題】アナログ／ディジタル
混在ＬＳＩのシミュレーションについて従来は、アナロ
グ回路とディジタル回路との間でやりとりされる信号の
電圧レベルについて考慮されているが、ディジタル回路
で消費される電流については考慮されず、またその必要
もないとされていた。

【０００５】しかしながらそれについて本発明者が検討
したところ、アナログ／ディジタル混在ＬＳＩにおいて
はディジタル回路とアナログ回路で電源ラインが共有さ
れ、しかも当該電源ラインの抵抗成分が零でないことを
考えると、ディジタル回路での消費電流の変動による影
響がアナログ回路に及ぶことは充分に予想され、したが
って、ディジタル回路での消費電流が考慮されない従来
方式では、ディジタル回路とアナログ回路との連動特性
を高精度にシミュレーションすることができないという
ことが見いだされた。尚、論理シミュレータにおいて電
流計算機能を拡張することが考えられるが、そのような
機能を拡張したとしても、その場合の計算対象がディジ
タル回路とされる限りにおいて、ディジタル回路とアナ
ログ回路との連動特性をシミュレーションできないのは
明らかである。

【０００６】本発明の目的は、アナログ／ディジタル混
在ＬＳＩのアナログ回路とディジタル回路との連動特性
を高精度にシミュレーションすることができる技術を提
供することにある。本発明の別の目的は、ディジタル回
路部の動作状態に応じて電源系統部に発生する電圧若し
くは電流変動の評価、更には当該電源系統部の電圧若し
くは電流変動によるアナログ回路部の誤動作の評価を比
較的簡単に行うことができるシミュレーション技術を提
供しようとする。本発明の更に別の目的は、回路シミュ
レータでディジタル回路の電流計算を実現可能な技術を
提供することにある。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、論理シミュレーションによって
実現されるディジタル回路部の状態が、回路シミュレー
ションによって実現されるアナログ回路部に与える影響
を検証可能にするミックスモードシミュレーション方法
であって、前記論理シミュレーションにより実現される
ディジタル回路部の動作状態に依存してアナログ成分の
状態を論理シミュレーションと同期的に決定し、これに
よって決定されたアナログ成分を回路シミュレーション
の対象成分に含めて回路シミュレーションを行うように
するものである。

【００１０】前記アナログ成分としては、前記ディジタ
ル回路部の動作状態に応じて発生する電流を前記アナロ
グ回路部に与えるためにモデル化された電流計算用等価
回路部を採用することができ、これは電流源成分を含
む。このとき、前記アナログ成分の状態を決定する第一
ステップは、前記電流計算用等価回路部に含まれる電流
源成分のための電流値の演算を行う。そして、前記第二
ステップにおける回路シミュレーション対象は、前記電
流源成分の電流値が決定された電流計算用等価回路部と
アナログ回路部を電源配線成分で結合した合成回路部と
される。

【００１１】ミックスモードシミュレーションでは、ア
ナログ回路部とディジタル回路部の間で信号の受け渡し
をするために、回路シミュレーションと論理シミュレー
ションとの間の同期が採られる。所定のシミュレーショ
ン区間において信号の受渡しが一方向である場合には信
号発生元となる回路部のシミュレーションを行った後に
信号受け側の回路部のシミュレーションを行うという手
順でその同期を制御することができる。一方、所定のシ
ミュレーション区間において信号の受渡しが双方向で行
われる場合には、相互に一方の回路部のシミュレーショ
ン状態が他方の回路部のシミュレーションに影響を与え
るため、シミュレーションの進行状況に応じて回路シミ
ュレータと論理シミュレータとを逐次同期を採って制御
しなければならない。斯る場合の同期制御は、論理シミ
ュレーションを行う回路部から回路シミュレーションを
行う回路部へ信号が渡る次の予定時刻と回路シミュレー
ションを行う次の予定時刻のうちの早い方の時刻を基準
として解析切換え時刻を設定し、設定された解析切換え
時刻まで論理シミュレーションと当該論理シミュレーシ
ョンによって実現されるディジタル回路部の動作状態に
基づく当該ディジタル回路部の電流計算用等価回路部の
制御情報を生成し、次いでその制御情報を取り込んだ前
記電流計算用等価回路部とアナログ回路部との合成回路
の回路シミュレーションを行い、これらの処理を繰り返
して回路シミュレーションと論理シミュレーションを同
期的に進めるようにする。

【００１２】前記論理シミュレーションを行っている間
に、論理シミュレーション対象とされる回路部から回路
シミュレーション対象とされる回路部へ信号が渡る次の
予定時刻として前記解析切換え時刻より早い時刻が生じ
たときは、その新たに生じた予定時刻を新たな解析切換
え時刻とする。

【００１３】上記電流計算用等価回路部の生成という点
について見方を変えれば、入力論理値によって出力論理
値が一義的に決定される論理素子の論理モデルと、入力
論理値と出力論理値の何れか一方又は双方の組み合わせ
を状態変数として論理素子に電流変化を生じさせる状態
遷移を表す電流モデルとを、論理シミュレーションによ
って実現されるディジタル回路部の論理素子に割当て、
論理素子の論理モデルに基づいて論理シミュレーション
を行い、当該論理シミュレーションと同期的に前記論理
素子の電流モデルに基づいて論理素子の出力変化に伴う
過渡電流を取得し、前記論理素子が接続する電源配線系
統に着目した電源ネットに前記過渡電流を与えるという
手順に置換えることができる。そして、当該電源ネット
に回路シミュレーション対象とされるアナログ回路部を
合成して回路シミュレーションを行うことによって、論
理シミュレーションによって実現されるディジタル回路
部の状態が回路シミュレーションによって実現されるア
ナログ回路部に与える影響を検証可能になる。前記過渡
電流を比較的容易に取得するには、折線又は曲線で近似
される波形を以って過渡電流を演算するとよい。また、
前記電源ネットを介して過渡電流を回路シミュレーショ
ンの対象要素に追加することによる回路シミュレーショ
ン時間の大幅な増大を抑えるには、所定のしきい値以上
の過渡電流だけを前記電源ネットに与え、実質的に影響
が無いと考えられる電源変動を無視するようにして、回
路シミュレーションの負担を軽減させるとよい。

【００１４】

【作用】上記した手段によれば、ディジタル回路部に流
れる電流をモデル化して形成されたアナログ成分として
の電流計算用等価回路部とアナログ回路部との合成回路
をアナログシミュレーションすることは、ディジタル回
路部での消費電流変動をリアルタイムでアナログ回路部
に反映するように作用し、このことが、ディジタル回路
部とアナログ回路部との連動特性のシミュレーションを
可能にし、また、アナログ／ディジタル混在回路のディ
ジタル回路部分の動作によって発生する電源ノイズのア
ナログ回路部分への影響を検証可能とする。更に、回路
シミュレータでディジタル回路の電流計算を実現する。

【００１５】また、ディジタル回路部からアナログ回路
部へ信号の渡るノードの論理信号値が変化する時刻と回
路シミュレータの次の解析予定時刻によって、論理シミ
ュレータと、回路シミュレータの同期を取る時刻を決定
し、論理シミュレーションを回路シミュレーションより
先行させてシミュレーションを進めるという同期制御方
式を採用することは、上記回路シミュレーションにおい
て、タイムステップを細かくする必要を無くし、効率の
良いミックスモードシミュレーションを実現し、バック
トラックを生じないため、無駄な計算を減らすように作
用する。

【００１６】

【実施例】以下本発明の実施例を図１から図２９に示さ
れる第一実施例と図３０から図３４に代表的に示される
第二実施例に大別して説明する。

【００１７】図１には本発明が適用されるミックスモー
ドシミュレータの一実施例システムが示される。

【００１８】ミックスモードシミュレータ３は、論理シ
ミュレータ５と、回路シミュレータ６と、同期制御部４
と、信号変換部７と、ディジタル回路電流計算部８とか
ら構成されている。

【００１９】ミックスモードシミュレータ３への入力
は、解析対象回路を論理レベルで記述した論理レベルデ
ータ２と、解析対象回路を回路レベルで記述した回路レ
ベルデータ１とされる。論理レベルデータ２は、例えば
岩波講座マイクロエレクトロニクス４ＶＬＳＩの設計Ｉ
Ｉ第３章（岩波書店）に示される様に論理素子の機能や
信号の接続関係を指示する記述とされる。回路レベルデ
ータ１は、例えばＡＳＩＣ設計回路シミュレータＳＰＩ
ＣＥ入門第３章ＳＰＩＣＥの入力記述（日本工業センタ
ー）に示される様に回路素子の特性とその接続関係を指
示した記述とされる。

【００２０】論理レベルで記述された回路は、論理シミ
ュレーション対象とされ、論理シミュレータ５で解析さ
れる。回路レベルで記述された回路は、回路シミュレー
ション対象とされ、回路シミュレータ６で解析される。

【００２１】前記信号変換部７は、論理シミュレータ５
で扱うディジタル信号（２値信号）と回路シミュレータ
６で扱うアナログ信号（連続信号）の相互変換を行う。
前記ディジタル回路電流計算部８は、論理シミュレーシ
ョン対象とされる論理素子の論理シミュレーションに伴
う出力過渡電流のような消費電流を論理シミュレーショ
ンに同期して演算する。

【００２２】ミックスモードシミュレータ３からの出力
は、解析対象回路の回路特性９とされる。この回路特性
９は、図２に示されるような回路シミュレーションの出
力結果と、図３に示されるような論理シミュレーション
の出力結とから成る。

【００２３】図４には論理シミュレーションを行う際に
用いられるデータの構造例が示される。

【００２４】論理シミュレータ５は、タイムホイール２
１０を用いて解析の制御を行う。タイムホイール２１０
は、時刻２１０ａとポインタ２１０ｂを対照させたテー
ブルである。時刻ｔｉに対応するポインタＰｉは、その
時刻ｔｉに変化する一つの信号のイベントリスト２２１
ｉを指している。

【００２５】イベントリスト２２１ｉは、イベントによ
って変化した信号の信号値２３１ｉと、信号名へのポイ
ンタ２４１ｉと、他のイベントへのポインタ２５１ｉを
対照させたテーブルである。前記他のイベントへのポイ
ンタ２５１ｉは、その時刻ｔｉに変化する他の一つの信
号のイベントリスト２２２ｉを指している。前記信号名
へのポインタ２４１ｉは、信号名リスト２６のうち対応
する信号名のエントリを指している。信号名リスト２６
は、信号名２６ａと、現時刻において既に登録されてい
る信号値（これを現信号値という）２６ｂと、素子への
ポインタ２６ｃとを対照させたテーブルである。素子へ
のポインタ２６ｃは、素子テーブル２７のうちの対応す
る素子のエントリを指している。

【００２６】素子テーブル２７は、素子名２７ａと、素
子種２７ｂと、遅延時間２７ｃと、入力信号ポインタ２
７ｄと、出力信号ポインタ２７ｅとを対照させたテーブ
ルである。入力信号ポインタ２７ｄは、入力信号リスト
２８のうちの該当素子に入力する一つの信号に対応する
エントリを指している。入力信号リスト２８は、信号名
リスト２６のうちのその信号に対応するエントリを指す
信号名ポインタ２８ａと、その信号と共に当該素子に入
力する他の一つの信号に対応する他の入力信号へのポイ
ンタ２８ｂとから成っている。

【００２７】出力信号ポインタ２７ｅは、出力信号リス
ト２９のうちの当該素子から出力される一つの信号に対
応するエントリを指している。出力信号リスト２９は、
信号名リスト２６のうちのその信号に対応するエントリ
を指す信号名ポインタ２９ａと、その信号と共に当該素
子から出力される他の一つの対応するエントリを指す他
の出力信号へのポインタ２９ｂとから成っている。

【００２８】図５には論理シミュレータ５による論理シ
ミュレーションの一例処理手順が示される。

【００２９】（１）図５のデータの読み込みスッテプ５
１では、ディジタル回路部における素子とその接続関係
の論理レベルデータを読み込む。 （２）入力信号読み込みスッテプ５２では、現解析時刻
における入力信号値を読み込む。 （３）入力信号値と現信号値の比較判定スッテプ５３で
は、前記処理（２）で読み込んだ入力信号値と、既に登
録されている現信号値とが等しいかどうかを判定する。 （４）イベントの登録スッテプ５４では、前記処理
（３）で入力信号値と現信号値が異なると判定された場
合に、その入力信号値をイベントとして登録する。 （５）全入力信号終了判定スッテプ５５では、前記処理
（２）から（４）までの処理が全入力信号について行わ
れたか否かを判定する。 （６）登録イベントの有無判定ステップ５６では、前記
処理（４）で登録されたイベントがあるかどうかを判定
する。 （７）イベントリストの信号値と現信号値の比較判定ス
テップ５７では、現在時刻に登録されているイベント信
号値と現信号値とを比較する。 （８）現信号値の更新ステップ５８では、前記処理
（７）でイベントの信号値と現信号値が異なっている場
合に、イベントの信号値で現信号値を更新する。 （９）イベントセットのスッテプ５９では、前記（８）
で更新された現信号値によって発生したイベントをセッ
トする。このイベントセットの処理手順の詳細について
は後述する。 （１０）全イベント終了判定ステップ６０では、前記処
理（７）から（９）についての処理が全てのイベントに
対して終了したかどうかを判定する。 （１１）解析終了判定ステップ６１においては、解析時
刻が解析の終了時刻まで到達したかどうか判定する。 （１２）解析時刻の更新ステップ６２において、前記処
理（１１）で解析時刻が解析の終了時刻まで到達してい
ない場合に解析時刻を更新し、前記（２）から（１１）
までの処理を繰り返す。

【００３０】図６には前記イベントのセットの処理手順
の詳細が示され、図７にはイベントをセットするときに
用いるデータの構造例が示される。

【００３１】図６に示されるイベントのセットは、
（１）現信号値を更新して得られた信号を入力する素子
の遅延時間を求め（ステップ６３）、（２）その素子の
出力信号のイベントリストを作成し（ステップ６４）、
（３）そのイベントリストを指すポインタを、図７に示
すように、現時刻から前記遅延時間分進めたところにセ
ットする（ステップ６５）、という一連の処理によって
行われる。

【００３２】図８から図１０には回路シミュレーション
を行う際に用いられるデータの構造例が示される。

【００３３】回路シミュレータでは、図８の一般形で示
される回路方程式８０１を用いて解析が行われる。回路
方程式８０１は、アドミッタンス行列８０２と節点電圧
ベクトル８０３と電流ベクトル８０４で構成される。こ
の回路方程式８０１は、零の要素が多くを占めるスパー
スマトリクス８０５となる。斯る方程式のデータは、図
９に示される対角要素（ＡＤ）８１０及び電流ベクトル
（Ｂ）８２０、並びに図１０に示される非対角要素の上
半行列（ＩＵＲ）８３０と下半行列（ＩＬＲ）８３１で
構成される。非対角要素（ＩＵＲ）８３０及び（ＩＬ
Ｒ）８３１はポインタ８３２で指示されたテーブル（Ｉ
Ｏ）８３３と関係付けられている。すなわち非対角要素
（ＩＵＲ）８３０のｉ番目の値が示すテーブル（ＩＯ）
８３３の内容ｊがアドミッタンス行列のａijの値を示し
ている。ａijは図において８３４で示される。

【００３４】図１１には回路シミュレータ６による回路
シミュレーションの一例処理手順が示される。

【００３５】（１）図１１に示されるデータの読み込み
ステップ７１では、アナログ回路部における素子とその
接続関係の回路レベルデータを読み込む。 （２）素子モデルへの展開ステップ７２では、各素子
を、抵抗と電流源で表した素子モデルに置換える。 （３）行列構造の決定ステップ７３では、回路方程式を
解くための回路行列を生成する。 （４）電圧値の更新ステップ７４では、入力信号により
電圧値の決まるノードに電圧値をセットする。 （５）電流計算ステップ７５では、各電流源の電流値を
セットする。 （６）行列要素の計算ステップ７６では、各素子のパラ
メータ値を代入して、回路行列の要素の値をセットす
る。 （７）方程式の計算ステップ７７では、反復法を用いて
回路方程式を解く。 （８）収束判定ステップ７８では、前記処理（７）の計
算が収束したかどうかを判定する。 （９）解析終了判定ステップ７９では、解析時刻が解析
の終了時刻までに到達したかを判定する。 （１０）解析時刻を進めるステップ８０では、前記処理
（９）で解析が終了していない場合に解析時刻を進め
て、（４）から（９）の処理を繰り返えさせる。

【００３６】図１２には前記信号変換部７によってアナ
ログ信号をディジタル信号へ変換したときの波形の一例
が示される。同図においてＶａはアナログ電圧、Ｖｌｔ
はディジタル信号への変換のための論理スレッショルド
電圧である。Ｖｄはディジタル信号電圧であって、ＨＩ
ＧＨは例えば論理”１”の電圧に相当されるようなハイ
レベル電圧、ＬＯＷは例えば論理”０”の電圧に相当さ
れるようなローレベル電圧である。

【００３７】図１３にはアナログ信号をディジタル信号
に変換して前記図１２の変換波形を得るための一例処理
手順が示される。

【００３８】（１）図１３において時刻ｔにおけるアナ
ログ回路部の出力電圧値としてのアナログ信号Ｖａ(ｔ)
と論理スレッショルド電圧Ｖｌｔとの大小関係を判定す
る（ステップ１０１）。 （２）アナログ信号Ｖａ(ｔ)が論理スレッショルド電圧
Ｖｌｔより低い時はステップ１０６に示されるように、
時刻ｔにおけるディジタル回路部の入力信号値としての
ディジタル信号Ｖｄ(ｔ)を論理”０”に設定する（Ｖｄ
(ｔ)＝０）。 （３）アナログ信号Ｖａ(ｔ)が論理スレッショルド電圧
Ｖｌｔより高い時はステップ１０３に示されるように、
ディジタル信号Ｖｄ(ｔ)を論理”１”に設定する（Ｖｄ
＝１(ｔ)）。 （４）アナログ信号Ｖａ(ｔ)と論理スレッショルド電圧
Ｖｌｔが一致するときは、ディジタル信号Ｖｄの前論理
シミュレーション時刻（ｔ−１）における信号値Ｖｄ
(ｔ−１)の論理レベルを判定し（ステップ１０２）、そ
の判定結果と異なる論理値をディジタル信号Ｖｄ(ｔ)に
設定する（ステップ１０４，１０５）。

【００３９】図１４には前記信号変換部７によってディ
ジタル信号をアナログ信号へ変換したときの波形の一例
が示される。同図においてＶｄはディジタル信号電圧で
あって、ＨＩＧＨは例えば論理”１”の電圧に相当され
るようなハイレベル電圧、ＬＯＷは例えば論理”０”の
電圧に相当されるようなローレベル電圧である。Ｖａは
アナログ電圧、Ｖｈｉｇｈ（以下単にＶｈとも記す）は
Ｖｄ＝１（論理”１”）に対応されるアナログ電圧、Ｖ
ｌｏｗ（以下単にＶｌとも記す）はＶｄ＝０（論理”
０”）に対応されるアナログ電圧、Ｖｔｈはしきい値電
圧である。

【００４０】図１５にはディジタル信号をアナログ信号
に変換して前記図１３の変換波形を得るための一例処理
手順が示される。

【００４１】（１）図１５において時刻ｔにおけるディ
ジタル回路部の出力電圧値としてのディジタル信号Ｖｄ
(ｔ)の論理レベルが”１”であるか否かを判定し（ステ
ップ１５１）、論理レベルが”１”のときは、Ｖｄ(ｔ)
＝１に対応するアナログ信号値Ｖｈに変換する（ステッ
プ１５７）。ステップ１５１の判定結果が論理値”１”
でないときは、そのディジタル信号Ｖｄ(ｔ)の論理レベ
ルが”０”であるか否かを判定し（ステップ１５２）、
論理レベルが”０”のときは、Ｖｄ(ｔ)＝０に対応する
アナログ信号値Ｖｌに変換する（ステップ１５６）。 （２）ディジタル信号Ｖｄが論理値”１”でも”０”で
もない場合、すなわちディジタル信号Ｖｄの論理値が変
化する過渡段階にあるときは、その変化の向きが判定さ
れる（ステップ１５３）。これによって判定された向き
に応じて、所定の立ち上り／下り時間Ｔの間に変化する
アナログ信号Ｖａ(ｔ)に変換される（ステップ１５４，
１５５）。

【００４２】図１６には前記ディジタル回路電流計算部
８による電流計算のための電流計算用回路モデルの一例
が示される。同図に示される電流計算用回路モデル１４
２は、ディジタル回路部の論理素子例えば２入力ＮＡＮ
ＤゲートＧ３に対応させたものである。

【００４３】２入力ＮＡＮＤゲートＧ３の電流計算用回
路モデル１４２は、当該ゲートＧ３の電源側ノード（Ｎ
ＯＤＯｖｄｄ）１４３に流れる電流を表すための電源ノ
イズ電流源（Ｉｖｄｄ）１４４、並びにこれに並列接続
される容量（Ｃｖｄｄ）１４５及び抵抗（Ｒｖｄｄ）１
４６によって代表される等価回路と、２入力ＮＡＮＤゲ
ートＧ３のグランドノード（ＮＯＤＯｇｎｄ）１４７に
流れる電流を表すためのグランドノイズ電流源（Ｉｇｎ
ｄ）１４８、並びにこれに並列接続される容量（Ｃｇｎ
ｄ）１４９及び抵抗（Ｒｇｎｄ）１５０によって代表さ
れる等価回路とから構成される。

【００４４】図１７にはミックスモードシミュレーショ
ン対象回路の全体的な概念的構成の一例が示される。同
図において、アナログ回路部１７０とディジタル回路部
１７１は、電源ノードＮＯＤＯｖｄｄ１，ＮＯＤＯｖｄ
ｄ２を介して電源線１８０に結合されるとともに、グラ
ンドノードＮＯＤＯｇｎｄ１，ＮＯＤＥｇｎｇ２を介し
てグランド線１８１に結合される。電源線１８０とグラ
ンド線１８１にはそれぞれ抵抗成分Ｒと容量成分Ｃが等
価的に示されている。図１７において例えばディジタル
回路部１７１はアナログ回路部１７０の出力信号Ｎ１，
Ｎ３に基づいて駆動される。前記電源線１８０、グラン
ド線１８１、抵抗成分Ｒ、及び容量成分Ｃは電源系統に
着目した電源ネットを構成する。

【００４５】図１８には、図１７のディジタル回路部１
７１の論理素子に前記電流計算用回路モデルを適用した
電流計算用等価回路部１７２とアナログ回路部１７０と
の合成回路が示される。斯る合成回路が回路シミュレー
ション対象とされることにより、アナログ回路部１７０
からの出力信号Ｎ１，Ｎ３によって駆動されたディジタ
ル回路部１７１の動作による電源線１８０及びグランド
線１８１への電流ノイズの影響を、当該電源線１８０及
びグランド線１８１を通じてアナログ回路部１７０の特
性へフィードバックすることができ、アナログ回路部１
７０とディジタル回路部１７１との高精度の連動特性を
評価できるようになっている。

【００４６】図１９には論理ゲートの一例としてナンド
ゲートに着目したときの論理モデルと電流モデルの一例
が示される。

【００４７】同図では（ａ）に示されるようにＩＮ１と
ＩＮ２を２入力として出力ＯＵＴを得る２入力ナンドゲ
ートを一例とする。このナンドゲートはＣＭＯＳ回路で
は（ｂ）のように表され、ＣＬは出力側の負荷容量を意
味する。この２入力ナンドゲート論理モデルは、（ｃ）
に示される真理値表の内容を有する。（ｄ）は２入力ナ
ンドゲートにおける電流モデルの概念的な内容を示す。
これは入力論理値の組み合わせを状態変数とし、その状
態変数の変化に対する負荷容量ＣＬの電流の遷移状態を
示す。即ち、２入力ＩＮ１，ＩＮ２の状態（００，０
１，１０，１１）が状態変数として与えられるとき、縦
方向（Ａ側）に掲げる状態変数が横方向（Ｂ）に掲げる
状態変数に変化したときの負荷容量の放電（ＧＮＤとし
て図示）又は充電（ＶＤＤとして図示）、或いは変化無
し（−として図示）によって遷移状態が示される。例え
ば負荷容量ＣＬが放電されるのは、２入力ＩＮ１，ＩＮ
２が００（Ａ側）から１１（Ｂ側）に、０１（Ａ側）か
ら１１（Ｂ側）に、或いは１０（Ａ側）から１１（Ｂ
側）に変化したときにされる。逆に、負荷容量が充電さ
れるのは、２入力ＩＮ１，ＩＮ２が１１（Ａ側）から０
０（Ｂ側）に、１１（Ａ側）から０１（Ｂ側）に、或い
は１１（Ａ側）から１０（Ｂ側）に変化したときとされ
る。状態変数のその他の変化は出力に変化を与えない。
この電流モデルにより、入力の遷移状態から出力負荷容
量ＣＬが放電又は充電されるタイミングを得ることがで
きる。尚、論理モデル及び電流モデルの記述形式は図１
９に示される形式に限定されるものではない。状態変数
を出力論理値とすることもできる。また、図１９の
（ｄ）において状態変数を２入力の論理値とするときに
当該状態変数に出力論理値を関連づけておくこともでき
る。

【００４８】図２０には論理素子のイベントとこれによ
って論理素子で発生される電流波形の一例が示される。

【００４９】論理素子に与えられる入力信号パターンの
記述は、例えば図２０の入力ＩＮ１，ＩＮ２に示される
ように時間ｔに対する入力論理値の変化として与えるこ
とができる。詳細は後で説明するが、前記論理モデル及
び電流モデル並びに入力パターンによって２入力ナンド
ゲートのような論理素子に対する論理シミュレーション
が行われると、図１９の論理モデル従った出力ＯＵＴ
と、図１９の電流モデルの状態遷移に従った充電電流
（ＶＤＤ側）又は放電電流（ＧＮＤ側）の発生タイミン
グが得られる。

【００５０】図２１にはＣＭＯＳ回路で構成される論理
素子の論理動作によって発生されるべき電源電流の計算
方式の一例が示される。同図に示される方式は、電流波
形を三角形に近似する方式である。この例に従えば、論
理シミュレーション実行時における論理素子の出力レベ
ルの変化タイミング即ち論理動作発生時刻は、論理素子
への入力信号が論理振幅の半分の値（即ちＶＤＤ／２）
を採る時刻ｔｉｎとされる。また、論理素子への実際の
入力信号は振幅ｔｒを以て過渡的に変化する。これを考
慮することにより、入力信号の開始時刻ｔｓを、 ｔｓ＝ｔｉｎ−ｔｒ／２ によって演算し、電流がピーク値Ｉｐを採る時刻ｔｐ
を、 ｔｐ＝ｔｉｎ＋ｔｒ／２ によって演算する。このとき、充電又は放電電流のピー
ク電流値ＩｐはＭＯＳＦＥＴの飽和電流の式により、 Ｉｐ＝１／２・β０・（Ｗ／Ｌ）・（ＶＤＤ−Ｖｔｈ）
² によって演算される。また、充放電の終了する時刻ｔｅ
は、 ｔｅ＝（２／Ｉｐ）・ＣＬ・（ＶＤＤ−Ｖｔｈ）＋ｔｓ によって演算される。これらにより、負荷容量ＣＬの充
放電に要する総電荷量は電流波形の面積によって得られ
る。即ち、放電電流は図２１における３個の点Ｉｐ，ｔ
ｐ，ｔｅによって形成される三角形の面積によって得ら
れ、充電電流は図２１における３個の点Ｉｐ，ｔｐ，ｔ
ｓによって形成される三角形の面積によって得られる。

【００５１】図２２には前記同期制御部４を用いて論理
シミュレータ５と回路シミュレータ６の同期を採ってミ
ックスモードシミュレーションを行うための同期制御の
原理的な処理手順の一例が示され、図２３には同期制御
における解析切換え時刻を再設定するための一例処理手
順が示され、図２４には同期制御におけるＡ／Ｄイベン
トの登録処理の一例が示される。これらの図面に基づい
てミックスモードシミュレーションにおける同期制御の
基本的な処理手順について説明する。

【００５２】ミックスモードシミュレーションにおける
同期制御は、論理シミュレータ５から回路シミュレータ
６へ渡すべき信号若しくは事象すなわちイベント（以下
単にＤ／Ａイベントとも記す）が次に発生する時刻と回
路シミュレータ６の解析予定時刻から、論理シミュレー
タ５と回路シミュレータ６の間で同期を採るべき時刻
（解析切換え時刻）を求める。この解析切換え時刻は、
Ｄ／Ａイベントが登録されている時刻と回路シミュレー
タによる次の解析予定時刻のうち早いほうの時刻とされ
る。そしてその解析切換え時刻を越えない範囲で、論理
シミュレーションを行い、次いで回路シミュレーション
を行う、というように原則的に論理シミュレーションを
回路シミュレーションより先行させてシミュレーション
を進めていく。これを図２２に基づいて更に詳述する。 （１）Ｄ／Ａイベント登録時刻≦回路シミュレータの次
解析予定時刻 の場合を示す同図（ａ）において時刻ｔ０から解析を開
始するものとし、その後最も早くあらわれるＤ／Ａイベ
ント登録時刻をｔｄ１とし、回路シミュレータの次解析
予定時刻をｔａ１とする。ここでｔｄ１とｔａ１のうち
早いほうの時刻ｔｄ１を解析切換え時刻とする。そして
この解析切換え時刻の手前のユニットタイム（図中か
ら）まで論理シミュレータが解析を行い、その論理シ
ミュレータの解析結果を回路シミュレータが受取って時
刻ｔｄ１（図中）に回路シミュレータの解析が行われ
る。 （２）Ｄ／Ａイベント登録時刻＞回路シミュレータの次
解析予定時刻 の場合を示す図２２（ｂ）において次に現れるＤ／Ａイ
ベント登録時刻をｔｄ２とし、回路シミュレータの次解
析予定時刻をｔａ１とする。このとき時刻ｔａ１の方が
時刻ｔｄ２よりも早く現れるので時刻ｔａ１を解析切換
え時刻とする。そこで、この解析切換え時刻の手前のユ
ニットタイム（図中及び）まで論理シミュレータが
解析を行い、そして回路シミュレータは時刻ｔａ１（図
中）に解析を行う。 （３）回路シミュレータの次解析予定時刻＜次のユニッ
トタイム の場合を示す図２２（ｃ）において回路シミュレータの
次解析予定時刻ｔａ２が次のユニットタイムよりも早く
現れるものとする。この時には論理シミュレータの解析
は進めずに、時刻ｔａ２（図中）に回路シミュレータ
が解析を行う。

【００５３】上記原則的な同期制御手法において、解析
切換え時刻よりも早い時刻に新たなＤ／Ａイベントの発
生することが予想される。これに対する処理手順は図２
３に示される。同図（ａ）の解析切換え時刻ｔｄ１まで
論理シミュレータの解析を進めようとするとき、同図
（ｂ）に示されるように解析の途中で新たなＤ／Ａイベ
ントが時刻ｔｄ′に発生したとする。このような場合に
は解析切換え時刻をｔｄ′に再設定し、時刻ｔｄ′の手
前のユニットタイムまで論理シミュレータの解析を行
い、時刻ｔｄ′に回路シミュレータの解析を行う。

【００５４】また、回路シミュレータは、前記解析切換
え時刻を越えない範囲で過渡解析を行う。斯る過渡解析
中にアナログ回路部からディジタル回路部へ渡すべき信
号すなわち回路シミュレータ６から論理シミュレータ５
へのイベント（以下単にＡ／Ｄイベントとも記す）が発
生した場合には、論理シミュレータが次の解析を始める
時点でそのＡ／Ｄイベントが論理シミュレータ５に渡さ
れる。例えばこの様子を示す図２４において、解析切換
え時刻ｔｄ１まで論理シミュレータの解析を行い、時刻
ｔｄ１のアナログ解析を行った結果、時刻ｔｅｖに、論
理シミュレータに渡すべきＡ／Ｄイベントが発生してい
たとする。Ａ／Ｄイベントは、アナログ回路部からディ
ジタル回路部に渡す信号がスレッショルド値を越えて変
化す状態に対応される。このような場合には、同図
（ｂ）に示されるように論理シミュレータが次に解析を
再開する時刻ｔｄ１でＡ／Ｄイベントの信号を回路シミ
ュレータに渡す。ここで、Ａ／Ｄイベントが発生した時
刻とそのイベントを回路シミュレータに渡す時刻との間
には、ｔｄ１−ｔｅｖのづれを生ずるが、論理シミュレ
ーションの性質上その様なづれによって生ずる誤差は回
路シミュレーションに比べて無視し得るほど小さい。し
たがって斯る手順は、Ａ／Ｄイベントが発生するたびに
解析切換え時刻を変更せず、ミックスモードシミュレー
ションの能率化に寄与する。

【００５５】図２５には前述の同期制御と共にディジタ
ル回路部の動作による電流ノイズの影響を電源ネットを
介してアナログ回路部の特性へフィードバックさせるよ
うにするミックスモードシミュレーションの一例処理手
順が示される。同図に示される処理手順は、例えば図２
６に示される回路について、前記同期制御部４を用いて
論理シミュレータ５と回路シミュレータ６の同期を採っ
てミックスモードシミュレーションを行うものとする。

【００５６】（１）データの読み込み（ステップ７０
１）において、図２６の論理シミュレーション対象回路
とされるディジタル回路部８１０の論理レベルデータと
回路シミュレーション対象回路８２０の回路レベルデー
タとを読み込む。論理シミュレータ５による論理シミュ
レーションの対象とされるディジタル回路部８１０は、
論理レベルデータとして記述された複数個の論理素子
（ディジタル回路素子）Ｇを含んで成る。回路シミュレ
ータ６による回路シミュレーションの対象とされる回路
シミュレーション対象回路８２０には、アナログ回路部
８０５と、上記ディジタル回路部８１０から把握される
ディジタル回路の電流計算用等価回路部８０４とが含ま
れる。このアナログ回路部８０５と上記ディジタル回路
部８１０とは、特に制限されないが、それら回路８０
１，８０５間で所定の信号のやりとりが可能に構成され
る。代表的に信号Ｎ４からＮ６が図示されている。ここ
で、後で詳述することではあるが、上記ディジタル回路
部８０１に流れる電流がモデル化されることで当該ディ
ジタル回路部８０１の電流計算用等価回路部８０４が形
成され、この電流計算用等価回路部８０４が上記アナロ
グ回路部８０５に付加されることによってこの電流計算
用等価回路部８０４と上記アナログ回路部８０５との合
成回路が、回路シミュレータ６によって回路シミュレー
ションされる。

【００５７】（２）初期設定処理（ステップ７０２）に
おいては論理シミュレータ５と回路シミュレータ６の解
析時刻の初期値設定を行う。例えば、論理シミュレータ
５の解析時刻を１ユニットタイムに初期設定する。ま
た、回路シミュレータ６の解析時刻を０秒に初期値設定
する。

【００５８】（３）解析切換え時刻（ｔｓ）設定処理
（ステップ７０３）では、論理シミュレータ５と回路シ
ミュレータ６で同期を取る時刻ｔｓを求める。すなわ
ち、ディジタル回路部８１０からアナログ回路部８０５
へ信号の渡るＤ／Ａノードのうち次のイベントが現れる
時刻を求める。論理シミュレータ５でディジタル回路部
８１０を解析しているときに発生したイベントは、図２
７のような構造のデータで保持されており、例えば、タ
イムホイール２１０に登録されているＤ／ＡノードＮ
４，Ｎ５のイベントのうち最も早い時刻のものは、時刻
ｔ４のノードＮ４のイベントであり、その場合には、Ｄ
／Ａノードのイベントが次に現れる時刻はｔ４となる。
そして、現在時刻と回路シミュレータ６のタイムステッ
プから回路シミュレータの次の解析時刻を求める。この
ようにして求められた次のＤ／Ａイベントが現れる時刻
と回路シミュレータの次の解析予定時刻とを比較し、早
い方の時刻を解析切換え時刻ｔｓとして登録する。

【００５９】（４）図１２及び図１３で説明したＡ／Ｄ
信号変換のための処理はステップ７０４で行われる。こ
の処理で変換される信号は、例えばアナログ回路部８０
５からディジタル回路部８１０に渡される信号である。

【００６０】（５）ディジタル回路部８１０の論理シミ
ュレーションに関する１ユニットタイムの処理は、ステ
ップ７０５からステップ７１０とされる。ステップ７１
０では論理シミュレータ５の現在の解析時刻ｔＤが解析
切換え時刻ｔｓの手前であるかを監視し、これにより、
解析切り替え時刻ｔｓの手前のユニットタイムまで論理
シミュレーション（ステップ７０５）が行われる。

【００６１】（６）１ユニットタイムの論理シミュレー
ション毎に、ディジタル回路部８１０の電流値の計算処
理（ステップ７０６）が行われる。この処理は、ディジ
タル回路部８１０の動作に伴って回路シミュレータへ伝
達すべきディジタル回路部８１０の電流値を計算するも
のであり、例えば図１６の電流計算用回路モデル１４２
に代表されるようなモデルの電流源の電流値を計算す
る。

【００６２】図２８には論理シミュレータ５で実現され
た論理素子の動作に基づき、ディジタル回路部８１０の
電流計算用等価回路部の電流源に電流値を設定する処理
の系統図が示され、図２９には電流計算用等価回路部の
電流計算処理手順の一例が示される。これらの図にした
がって上記項目（６）の電流値計算処理を詳述する。例
えば、タイムホイール３０１に登録された２入力ＮＡＮ
ＤゲートＧ３のイベント３０２を電流計算部３０３に読
み込む。この処理は図２９のステップ３１０に対応され
る。電流計算部３０３では、２入力ＮＡＮＤゲートＧ３
のイベントに対応したモデル３０８を用いて、ディジタ
ル回路の電流計算用等価回路部３０４における電源ノイ
ズ電流源（Ｉｖｄｄ）３０５の電流値とグランドノイズ
電流源（Ｉｇｎｄ）３０６の電流値とを計算する。電流
モデル３０８は図１９の（ｄ）に示されるような電流モ
デルに対応される。この処理は図２９のステップ３１１
の処理に対応される。斯る電源ノイズ電流源Ｉｖｄｄの
電流値とグランドノイズ電流源Ｉｇｎｄの電流値との計
算は、図２９のステップ３１２及び３１３に示されるよ
うに、論理シミュレーション実行区間について行われ
る。

【００６３】（７）図２５のステップ７０５で論理シミ
ュレーションが行われたとき、ステップ７０３で設定さ
れた解析切換え時刻ｔｓより前に、新たなＤ／Ａイベン
トが発生したかが判定され（ステップ７０８）、新たな
Ｄ／Ａイベントが発生した場合には、その解析時刻ｔｄ
を新たな解析切換え時刻ｔｓとして更新する。タイムホ
イールは１ユニットタイム毎に順次更新され（ステップ
７０９）、ステップ７１０を介して、解析切換え時刻ｔ
ｓの手前のユニットタイムまで論理シミュレーションが
繰返えされる。

【００６４】（８）回路シミュレーションは、図２５の
ステップ７１０を経て解析時刻ｔｓを越えない範囲で行
われる。回路シミュレーションに関する処理は、ステッ
プ７１１からステップ７１４とされる。ステップ７１４
では回路シミュレーションの現在の解析時刻ｔＡが前記
解析切換え時刻ｔｓを越えないか否かを監視し、これに
より、解析切換え時刻ｔｓを越えない範囲で回路シミュ
レーション６が繰返される。論理シミュレーションのＤ
／Ａイベントによって回路シミュレータ６に伝達される
べき信号は、図１４及び図１５で説明したＤ／Ａ信号変
換のための処理をステップ７１１で行うことによって回
路シミュレータ６に与えられる。更に、前記ステップ７
０６で計算された電流値が回路シミュレータ６に読込ま
れる。これにより、電流値が設定された電流源を含む電
流計算用等価回路部８０４と、アナログ回路部８０５
と、ディジタル回路部８１０からから与えられる信号と
を対象として回路シミュレーションが行われる（ステッ
プ７１３）。この回路シミュレーションにおいては、デ
ィジタル回路部８１０での消費電流変動がリアルタイム
でアナログ回路部８０５に反映されるので、ディジタル
回路部８１０とアナログ回路部８０５との連動特性のシ
ミュレーションが可能になる。すなわち、アナログ回路
部８０５からの出力信号Ｎ６によって駆動されたディジ
タル回路部８１０の動作による電源線及びグランド線へ
の電流ノイズの影響を、当該電源線及びグランド線を通
じてアナログ回路部８０４の特性へフィードバックする
ことができ、アナログ回路部８０４とディジタル回路部
８１０との高精度の連動特性を評価することができる。

【００６５】（９）以上の論理シミュレーションと回路
シミュレーションは、ステップ７１５解を介し、解析が
解析終了時刻に到達するまで繰返される。

【００６６】上記第一実施例によれば以下の作用効果が
ある。

【００６７】（１）ディジタル回路部に流れる電流をモ
デル化して形成されたアナログ成分としての電流計算用
等価回路部とアナログ回路部との合成回路をアナログシ
ミュレーションすることにより、ディジタル回路部での
消費電流変動をリアルタイムでアナログ回路部に反映す
ることができる。

【００６８】（２）上記により、ディジタル回路部とア
ナログ回路部との連動特性のシミュレーションが可能に
なり、また、アナログ／ディジタル混在回路のディジタ
ル回路部分の動作によって発生する電源ノイズのアナロ
グ回路部分への影響が検証可能になる。更に、回路シミ
ュレータでディジタル回路の電流計算を実現することも
できる。

【００６９】（３）ディジタル回路部からアナログ回路
部へ信号の渡るノードの論理信号値が変化する時刻と回
路シミュレータの次の解析予定時刻によって、論理シミ
ュレータと、回路シミュレータの同期を採る時刻を決定
し、論理シミュレーションを回路シミュレーションより
先行させてシミュレーションを進めるという同期制御方
式を採用することにより、上記回路シミュレーションに
おいて、タイムステップを細かくしなくてもよくなり、
効率の良いミックスモードシミュレーションを実現する
ことができ、更に、バックトラックを生じないため、回
路シミュレーションにおける無駄な計算も減らすことが
できる。

【００７０】（４）論理素子の出力の遷移状態を表す電
流モデルを採用して、当該論理素子の出力側充放電電流
の発生タイミングを得ることにより、容易に論理素子の
出力ノードの変化即ち論理素子の動作による電源電流の
変化を検出することができる。

【００７１】（５）折線によって近似される三角波をも
って電流値を計算することにより、電流計算用回路モデ
ルに含まれる電流源の電流値演算を容易に行うことがで
きる。

【００７２】次に本発明の第二実施例を説明する。

【００７３】

【実施例】図３０にはシミュレーション対象回路の分割
例が概念的に示される。この例はアナログ／ディジタル
混在型の半導体集積回路を一例とするものであり、論理
シミュレーション対象とされるディジタル回路部、回路
シミュレーション対象とされるアナログ回路部、各部に
電源を供給するための電源系統に着目した電源ネットに
分割される。ディジタル回路部はブロック１からブロッ
ク７として図示され、アナログ回路部はブロック８及び
ブロック９として図示される。以下ブロック１からブロ
ック７をディジタルブロックＤＢＬＫ１〜ＤＢＬＫ７と
も称し、ブロック８及びブロック９をアナログブロック
ＡＢＬＫ８，ＡＢＬＫ９とも称する。尚、同図において
ブロック間の信号伝達系については省略されている。

【００７４】前記ディジタルブロックＤＢＬＫ１乃至Ｄ
ＢＬＫ７は、少なくとも信号値として”１”，”０”の
何れかの論理値を採り得るブロックであり、信号の流れ
などに着目して論理素子をグループ化したものである。
例えば、論理素子の論理接続を規定するデータ、入力信
号パターンを指定するデータ、夫々の論理素子の種類や
遅延情報など、所定の記述形式で構成された、論理シミ
ュレーションのための一群の論理レベルデータとして把
握される。本実施例は、特に制限されないが、ディジタ
ルブロックをゲートレベルで把握する。ゲートレベルで
取り扱われるブロックは、例えば信号値として、”
１”，”０”，不定，ハイ・インピーダンスを採る。

【００７５】アナログブロックＡＢＬＫ８及びＡＢＬＫ
９は、アナログ量の信号値を採り得るブロックであり、
信号の流れなどに着目してアナログ素子をグループ化し
たものである。例えば、トランジスタの接続関係、入力
信号波形、トランジスタの等価回路モデルや電気的な定
数などによって構成される、回路シミュレーションのた
めの一群の回路レベルデータとして把握される。

【００７６】電源ネットはＧＮＤ側電源ネットＮＥＴｇ
とＶＤＤ側電源ネットＮＥＴｖによって構成される。前
記電源ネットＮＥＴｇ，ＮＥＴｖにおいて、Ｒは電源配
線の配線抵抗、Ｃは電源配線と基板等などとの間に存在
する浮遊容量若しくは寄生容量、Ｌは電源端子やボンデ
ィングワイヤなどに寄生するインダクタンス成分であ
る。斯る電源ネットＮＥＴｇ，ＮＥＴｖはＬＲＣ等価回
路として把握することができ、半導体集積回路のレイア
ウトパターンに依存して決定されることになる。尚、図
３０においてＰｖｄｄはＶＤＤ用の電源端子、Ｐｇｎｄ
はＧＮＤ用の電源端子である。

【００７７】図３１にはディジタル回路部の動作に伴う
電流変動を考慮した本実施例シミュレーション方式のフ
ローチャートが示される。同図に示されるシミュレーシ
ョン方式は、前準備Ｓ１、論理シミュレーションＳ２、
電源電流計算Ｓ３、及び回路シミュレーションＳ４の各
ステップを含む。

【００７８】前記前準備Ｓ１では、シミュレーションに
利用する情報を準備する。例えば図３２に示されるよう
にシミュレーション対象とするディジタルブロックＤＢ
ＬＫ７とアナログブロックＡＢＬＫ８との情報を用意
し、例えば相互のブロック間でやりとりする信号を定義
する。更にそれらブロックが電源ネットのどのノードに
接続するかを例えばノード名で指定する。

【００７９】図３２に従えば、ディジタルブロックＤＢ
ＬＫ７は、ＶＤＤ側電源ネットＮＥＴｖのノードＶＤＤ
１に結合されると共に、ＧＮＤ側電源ネットＮＥＴｇの
ノードＧＮＤ１に結合される。アナログブロックＡＢＬ
Ｋは、ＶＤＤ側電源ネットＮＥＴｖのノードＶＤＤ２に
結合されると共に、ＧＮＤ側電源ネットＮＥＴｇのノー
ドＧＮＤ２に結合される。

【００８０】前記前準備Ｓ１で用意されるディジタルブ
ロックに対してはそれに含まれる論理素子に、入力論理
値によって出力論理値が一義的に決定される論理モデル
と、入力論理値と出力論理値の何れか一方又は双方の組
み合わせを状態変数として論理ブロックに電流変化を生
じさせる状態遷移を表す電流モデルとを割当てる。電流
モデルが割り当てられる論理素子は、インバータ、ナン
ドゲート、ノアゲートなどの論理ゲートやそれらの複合
ゲートといった組み合わせ回路、そしてフリップフロッ
プやレジスタのような記憶回路としての順序回路とされ
る。論理モデルと電流モデルとしては、図１９で説明し
たものを一例として挙げることができる。

【００８１】前記前準備Ｓ１で用意されてディジタルブ
ロックに与えられる入力信号パターンの記述は、前記図
２０の入力ＩＮ１，ＩＮ２に示されるように時間ｔに対
する入力論理値の変化として与えることができる。前記
論理モデル及び電流モデル並びに入力パターンによって
２入力ナンドゲートのような論理素子に対する論理シミ
ュレーションが行われると、例えば図１９の論理モデル
に従った出力ＯＵＴと、図１９の電流モデルの状態遷移
に従った充電電流（ＶＤＤ側）又は放電電流（ＧＮＤ
側）の発生タイミングが得られる。論理シミュレーショ
ンによって得られる論理素子の出力や前記充電又は放電
タイミングは解析時間のような解析単位毎に保持され
る。

【００８２】電源電流計算ステップＳ３では、前記充電
タイミング又は放電タイミングに同期して電流計算を行
う。この電流計算では、例えば図１９の（ｂ）に示され
る負荷容量ＣＬの充電電流又は放電電流を計算すること
になる。斯る電流の計算方式としては前記図２１に基づ
いて説明した手法を採用することができる。

【００８３】このようにして演算された論理素子毎の電
流は、論理シミュレーションの解析時間毎に合計され
る。合計された電流は図３３に示されるようにディジタ
ルブロックにおける電流源Ａ１，Ａ２として把握され
る。電流源Ａ１は電源ＶＤＤから電流を取り込み、電流
源Ａ２は電源ＧＮＤに電流を放出する。

【００８４】前記回路シミュレーションステップＳ４で
は、電源ネットＮＥＴｖ，ＮＥＴｇと、これに結合され
る前記電流源Ａ１，Ａ２と、アナログブロックＡＢＬＫ
８とを合成した回路に対して回路シミュレーションを行
う。斯る合成回路を回路シミュレーションの対象とする
ことにより、ディジタルブロックＤＢＬＫ７の動作で発
生すると予想される電源ノイズの影響を考慮した回路シ
ミュレーションが可能になる。

【００８５】前記論理シミュレーション、電源電流計
算、及び回路シミュレーションは、解析時間が終了され
るまで繰り返される。

【００８６】図３４には前記シミュレーション方式を実
現するためのシミュレータの一例機能ブロック図が示さ
れる。このシミュレータは、特に制限されないが、アナ
ログ／ディジタル混在回路の動作を検証可能なものであ
り、論理シミュレーション部９０１、信号伝達部９０
２、回路シミュレーション部９０３、論理／回路シミュ
レーション同期制御部９０４、電流計算部９０５、電流
計算同期制御部９０６、電流変換部９０７、及び電源電
流伝達部９０８を含み、それら機能ブロックは、それぞ
れ図示しない中央処理装置、中央処理装置の作業領域若
しくはデータの一次記憶領域とされるＲＡＭ（ランダム
・アクセス・メモリ）、補助記憶装置、キーボードやデ
ィスプレイ等のマン・マシン・インタフェース、及びシ
ミュレーションのための動作プログラムなどによって実
現される。

【００８７】前記論理シミュレーション部９０１は、デ
ィジタル回路部９０１ａに含まれる論理素子に対してそ
の論理モデルに従って論理シミュレーションを行う。信
号伝達部９０２は、論理シミュレーション部９０１と回
路シミュレーション部９０３との間で信号配線モデルを
介した信号伝達を行う。前記電流計算部９０５は、論理
シミュレーション部９０１に同期して論理素子で発生す
る電流変化（過渡電流とも記す）を演算する。電流計算
同期制御部９０６は電流モデルに従って論理ゲートで発
生する電流変化例えば容量性負荷に対する充電及び放電
動作の発生タイミングを論理シミュレーション動作に同
期させて検出する。充電又は放電動作の発生タイミング
を検出すると、電流計算部９０５に電源電流の演算を指
示する。その演算手法は例えば図２１に基づいて説明し
た手法とされる。前記電流変換部９０７は、前記電流計
算部９０５で取得した電流に対して所定のしきい値以下
の値を無視して前記電源電流伝達部９０８への伝達を抑
制する。電源電流伝達部９０８は電流変換部９０７を通
して与えられる過渡電流を前記回路シミュレーション部
９０３に伝達する。回路シミュレーション部９０３は、
アナログ回路部９０３ａとして図示されるアナログブロ
ックに対して回路シミュレーションを行い、このとき、
電源電流伝達部９０８から与えられる電源ノイズモデル
（電流源及び電源ネット）や、信号伝達部９０２を介し
て与えられる論理シミュレーションの結果情報も回路シ
ミュレーションの対象とする。

【００８８】上記第二実施例によれば、論理素子に論理
モデルと電流モデルを割当て、論理モデルに対する論理
シミュレーションに同期して、当該論理素子の出力側充
放電電流を演算し、演算された電流を保持する電流源を
電源ネットの所定のノードに結合した電流計算用等価回
路を取得することにより、論理ブロックに対する論理シ
ミュレーションと同期的に、即ち、トランジスタ・レベ
ルで記述されたデータを処理する回路シミュレーション
を行うことなく、論理ブロックを構成する素子の動作状
態に応じて発生する電源電圧変動を予測することができ
る。したがって、第一実施例の図２２乃至図２４で説明
したような同期制御手法を採用していない第二実施例に
おいても、ディジタル回路部に流れる電流をモデル化し
て形成されたアナログ成分としての電流計算用等価回路
部とアナログ回路部との合成回路をアナログシミュレー
ションすることにより、第一実施例同様に、ディジタル
回路部での消費電流変動をアナログ回路部に反映するこ
とができる。これにより、ディジタル回路部とアナログ
回路部との連動特性のシミュレーションが可能になり、
また、アナログ／ディジタル混在回路のディジタル回路
部分の動作によって発生する電源ノイズのアナログ回路
部分への影響が検証可能になる。

【００８９】更に、第一実施例同様に、論理素子の出力
の遷移状態を表す電流モデルを採用して、当該論理素子
の出力側充放電電流の発生タイミングを得ることによ
り、容易に論理素子の出力ノードの変化即ち論理素子の
動作による電源電流の変化を検出することができ、ま
た、折線によって近似される三角波をもって電流値を計
算することにより、電流計算用回路モデルに含まれる電
流源の電流値演算を容易に行うことができる。その上、
電流演算部５で演算された電流のうち所定のしきい値以
上の電流だけを前記電源ネットに与えるようにした電流
変換部７を採用することにより、実質的に影響が無いと
考えられる電源変動を無視させて、回路シミュレーショ
ン部３の負担を軽減させることができる。

【００９０】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００９１】例えば、上記実施例では論理素子が動作す
ることによって発生する電流変化を論理素子の出力の遷
移状態に着目した電流モデルに従って検出するが、論理
素子の入力ノードの変化によって一義的に検出してもよ
い。例えば、入力信号からそれを正転並びに反転させた
相補レベルの信号を生成するような論理素子の場合であ
る。また、論理素子の入力ノードの状態と出力ノードの
状態とを組み合わせた状態に応じて電流発生タイミング
を検出するような電流モデルを採用してもよい。当該電
流モデルは、例えばフリップフロップのような順序回路
の電流発生タイミングの検出に利用して、その発生タイ
ミングを正確に検出可能にする。

【００９２】上記実施例では論理シミュレーションに同
期して実際に電流計算部で電流を計算したが、所要論理
素子に対するトランジスタレベルでのシミュレーション
で当該論理素子の動作に伴う電流波形が予め取得されて
いる場合には、論理素子の出力ノードの変化タイミング
に同期させて、前記予め取得されている電流データから
該当する状態の電流値を採用して、電流演算に代えるこ
ともできる。

【００９３】また、解析時間毎に合算された電流値がど
のように小さくても電流源を割り当てて回路シミュレー
ションに反映させてもよい。

【００９４】上記実施例では論理シミュレーションと回
路シミュレーションを一括して行う場合について説明し
たが、ディジタル回路部分の動作に伴う電源ノイズの評
価にも単独で利用することができる。即ち、ディジタル
ブロックに対する論理シミュレーションを行い、論理素
子の論理動作が発生したときに当該論理動作と同期的に
電源電流を演算していく。この処理を所定の解析時間分
行うことによって電源電流のピーク値を得ることができ
る。このピーク値を電源ネットのような電源系統に与え
ることによって、ＶＤＤのレベル降下やＧＮＤのレベル
上昇といった電源ノイズの予測が可能になる。

【００９５】また、論理シミュレーションはゲート・レ
ベルのシミュレーションに限定されず、レジスタ・トラ
ンスファ・レベルや機能記述レベルの論理シミュレーシ
ョンであってもよい。

【００９６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるアナロ
グ／ディジタル混在型の半導体集積回路に対するシミュ
レーションに適用した場合について説明したが、本発明
はそれに限定されるものではなく、専らディジタル的に
動作する半導体集積回路、さらには半導体基板以外の配
線基板上に構成された回路のためのシミュレーションに
も広く適用することができる。半導体集積回路として
は、ビデオＲＡＭ、ダイナミックＲＡＭなどのメモリＬ
ＳＩ、マイクロコンピュータなどの論理ＬＳＩなど各種
半導体集積回路のシミュレーションに適用することがで
きる。また、シミュレーションの目的もアナログ／ディ
ジタル混在回路の一括シミュレーションに限定されず、
電源ノイズマージンの評価、電源ノイズによるディレ
イ、誤動作の評価に適用することができることは言うま
でもない。

【００９７】本発明は、少なくとも論理シミュレーショ
ンに付随して論理素子の動作状態に応じて発生する電流
変化を取得する条件のシミュレーション技術に広く適用
することができる。

【００９８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００９９】すなわち、ディジタル回路部に流れる電流
をモデル化して形成されたアナログ成分としての電流計
算用等価回路部とアナログ回路部との合成回路をアナロ
グシミュレーションすることにより、ディジタル回路部
での消費電流変動をリアルタイムでアナログ回路部に反
映することができる。

【０１００】上記により、ディジタル回路部とアナログ
回路部との連動特性のシミュレーションが可能になり、
また、アナログ／ディジタル混在回路のディジタル回路
部分の動作によって発生する電源ノイズのアナログ回路
部分への影響が検証可能になる。更に、回路シミュレー
タでディジタル回路の電流計算を実現することもでき
る。

【０１０１】ディジタル回路部からアナログ回路部へ信
号の渡るノードの論理信号値が変化する時刻と回路シミ
ュレータの次の解析予定時刻によって、論理シミュレー
タと、回路シミュレータの同期を取る時刻を決定し、論
理シミュレーションを回路シミュレーションより先行さ
せてシミュレーションを進めるという同期制御方式を採
用することにより、上記回路シミュレーションにおい
て、タイムステップを細かくしなくてもよくなり、効率
の良いミックスモードシミュレーションを実現すること
ができ、更に、バックトラックを生じないため、回路シ
ミュレーションにおける無駄な計算も減らすことができ
る。

【０１０２】論理素子の出力の遷移状態を表す電流モデ
ルを採用して、当該論理素子の出力側充放電電流の発生
タイミングを得ることにより、容易に論理素子の出力ノ
ードの変化即ち論理素子の動作による電源電流の変化を
検出することができる。さらに、折線によって近似され
る三角波をもって電流値を計算することにより、電流計
算用回路モデルに含まれる電流源の電流値演算を容易に
行うことができる。

【図面の簡単な説明】

【図１】図１は本発明が適用されるミックスモードシミ
ュレータの一実施例システムの構成図である。

【図２】図２は回路シミュレーションの出力結果の一例
説明図である。

【図３】図３は論理シミュレーションの出力結果の一例
説明図である。

【図４】図４は論理シミュレーションを行う際に用いら
れるデータの一例構造説明図である。

【図５】図５は論理シミュレータによる論理シミュレー
ションの一例処理手順を示すフローチャートである。

【図６】図６は図５に示されるイベントのセットの処理
手順の一例説明図である。

【図７】図７はイベントをセットするときに用いるデー
タの一例構造説明図である。

【図８】図８は回路シミュレーションを行う際に用いら
れるデータの構造例として一般形の回路方程式及びスパ
ースマトリクスを示す説明図である。

【図９】図９は図８の方程式に利用される対角要素と電
流ベクトルの説明図である。

【図１０】図１０は図８の方程式に利用される非対角要
素の行列説明図である。

【図１１】図１１は回路シミュレータによる回路シミュ
レーションの一例処理手順を示すフローチャートであ
る。

【図１２】図１２図は信号変換部によってアナログ信号
をディジタル信号へ変換したときの波形図である。

【図１３】図１３はアナログ信号をディジタル信号に変
換して図１２の変換波形を得るための一例処理手順を示
すフローチャートである。

【図１４】図１４図は前記信号変換部によってディジタ
ル信号をアナログ信号へ変換したときの波形図である。

【図１５】図１５はディジタル信号をアナログ信号に変
換して図１３の変換波形を得るための一例処理手順を示
すフローチャートである。

【図１６】図１６はディジタル回路電流計算部による電
流計算のための電流モデルの一例説明図である。

【図１７】図１７はシミュレーション対象回路の概念的
な構成の一例説明図である。

【図１８】図１８は図１７のディジタル回路の論理素子
に前記電流計算用回路モデルを適用した電流計算用回路
とアナログ回路との合成回路図である。

【図１９】図１９は論理ゲートの一例としてナンドゲー
トに着目したときの論理モデルと電流モデルの一例説明
図である。

【図２０】図２０は論理素子のイベントとこれによって
論理素子で発生される電流波形の一例説明図である。

【図２１】図２１はＣＭＯＳ回路で構成される論理素子
の論理動作によって発生されるべき電源電流の計算方式
の一例説明図である。

【図２２】図２２は同期制御部を用いて論理シミュレー
タと回路シミュレータの同期を採ってミックスモードシ
ミュレーションを行うための同期制御の原理的な処理手
順を示すタイムチャートである。

【図２３】図２３は同期制御における解析切換え時刻を
再設定するための一例処理手順を示すタイムチャートで
ある。

【図２４】図２４は同期制御におけるＡ／Ｄイベントの
登録処理の一例を示すタイムチャートである。

【図２５】図２５は同期制御と共にディジタル回路部の
動作による電流ノイズの影響を電源ネットを介してアナ
ログ回路部の特性へフィードバックさせるようにするミ
ックスモードシミュレーションの一例処理手順を示すフ
ローチャートである。

【図２６】図２６は図２５の説明に従ったアナログ回路
部と電流計算用等価回路部との合成回路の説明図であ
る。

【図２７】図２７は図２５の説明に従った論理シミュレ
ータの一例データ構造説明図である。

【図２８】図２８は論理シミュレータで実現された論理
素子の動作に基づいてディジタル回路の電流モデルの電
流源に電流値を設定する処理の一例系統説明図である。

【図２９】図２９は電流計算用等価回路の電流計算処理
手順の一例フローチャートである。

【図３０】図３０は第二実施例におけるシミュレーショ
ン対象回路の概念的な分割例を示す説明図である。

【図３１】図３１は電源の変動を考慮した第二実施例に
係るシミュレーション方式の一例フローチャートであ
る。

【図３２】図３２は図３１のシミュレーションの前準備
ステップで用意すべき情報の一例としてディジタルブロ
ックとアナログブロックとを電源ネットに接続した状態
を示す説明図である。

【図３３】図３３は第二実施例における電流計算用回路
モデルの一例説明図である。

【図３４】図３４は図３１のシミュレーション方式を実
現するためのシミュレータの一例機能ブロック図であ
る。

【符号の説明】

１ 回路レベルデータ ２ 論理レベルデータ ３ ミックスモードシミュレータ ４ 同期制御部 ５ 論理シミュレータ ６ 回路シミュレータ ７ 信号変換部 ８ ディジタル回路電流計算部 ９ 回路特性 １４２ 電流計算用回路モデル １４３ 電源側ノード １４４ 電源ノイズ電流源 １４５ 容量 １４６ 抵抗 １４７ グランドノード １４８ グランドノイズ電流源 １４９ 容量 １５０ 抵抗 Ｇ３ ＮＡＮＤゲート １７０ アナログ回路部 １７１ ディジタル回路部 １７２ 電流計算用等価回路部 １８０ 電源線 １８１ グランド線 ｔｓ 解析切換え時刻 ２１０ タイムホイール ８０４ 電流計算用等価回路部 ８０５ アナログ回路部 ８１０ ディジタル回路部 Ｇ 論理素子 ８２０ 回路シミュレーション対象回路 ９０１ 論理シミュレーション部 ９０２ 信号伝達部 ９０３ 回路シミュレーション部 ９０４ 論理／回路シミュレーション同期制御部 ９０５ 電流計算部 ９０６ 電流計算同期制御部 ９０７ 電流変換部 ９０８ 電源電流伝達部 ＤＢＬＫ１乃至ＤＢＬＫ７ ディジタルブロック ＡＢＬＫ８及びＡＢＬＫ９ アナログブロック ＮＥＴｖ，ＮＥＴｇ 電源ネット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山城 治 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 武蔵工場内 (72)発明者 横溝 剛一 東京都国分寺市東恋ケ窪一丁目480番地 株式会社日立製作所 中央研究所内 (72)発明者 見山 美可子 東京都国分寺市東恋ケ窪一丁目480番地 株式会社日立製作所 中央研究所内 (72)発明者 岩渕 真人 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 小川 宗宏 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 平２−242375（ＪＰ，Ａ) Ｍ．Ｚｗｏｌｉｎｓｋｉ、外２名、" Ａ ＭＩＸＥＤ−ＭＯＤＥ ＣＩＲＣＵ ＩＴ ＳＩＭＵＬＡＴＯＲ”、ＩＥＥ、 ＩＥＥ Ｃｏｎｆ Ｐｕｂｌ、平成２ 年、Ｎｏ．316、ｐ．390〜396 水谷徹、外５名、”アナログ・デジタ ル混在シミュレータＭＬＣＳ”、電子情 報通信学会技術研究報告、平成３年８ 月、Ｖｏｌ．91、Ｎｏ．192（ＩＣＤ91 81−90）、ｐ．57〜64 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 論理シミュレーションと回路シミュレー
   ションが混在し、論理シミュレーションによって実現さ
   れるディジタル回路部の状態が、回路シミュレーション
   によって実現されるアナログ回路部に与える影響を検証
   可能にするミックスモードシミュレーション方法であっ
   て、 前記論理シミュレーションにより実現されるディジタル
   回路部の動作状態に依存してアナログ成分の状態を論理
   シミュレーションと同期的に決定する第一ステップと、 上記第一ステップによって決定されたアナログ成分を回
   路シミュレーションの対象成分に含めて回路シミュレー
   ションを行う第二ステップとを含み、 前記アナログ成分は、前記ディジタル回路部の動作状態
   に応じて発生する電流を前記アナログ回路部に与えるた
   めにモデル化された電流計算用等価回路部であり、電流
   源成分を含むものである ことを特徴とするミックスモー
   ドシミュレーション方法。
2. 【請求項２】 前記アナログ成分の状態を決定する第一
   ステップは、前記電流計算用等価回路部に含まれる電流
   源成分のための電流値を演算する処理を含むものである
   請求項１記載のミックスモードシミュレーション方法。
3. 【請求項３】 前記第二ステップにおける回路シミュレ
   ーション対象は、前記電流源成分の電流値が決定された
   電流計算用等価回路部とアナログ回路部を電源配線成分
   で結合した合成回路部である請求項２記載のミックスモ
   ードシミュレーション方法。
4. 【請求項４】 論理シミュレーションと回路シミュレー
   ションが混在し、論理シミュレーションによって実現さ
   れるディジタル回路部の状態が、回路シミュレーション
   によって実現されるアナログ回路部に与える影響を検証
   可能にするミックスモードシミュレーション方法であっ
   て、 論理シミュレーションを行う回路部から回路シミュレー
   ションを行う回路部へ信号が渡る次の予定時刻と回路シ
   ミュレーションを行う次の予定時刻のうちの早い方の時
   刻を基準として解析切換え時刻を設定し、設定された解
   析切換え時刻まで論理シミュレーションと当該論理シミ
   ュレーションによって実現されるディジタル回路部の動
   作状態に基づく当該ディジタル回路部の電流計算用等価
   回路部の制御情報を生成し、次いでその制御情報を取り
   込んだ前記電流計算用等価回路部とアナログ回路部との
   合成回路の回路シミュレーションを行い、これらの処理
   を繰り返して回路シミュレーションと論理シミュレーシ
   ョンを同期的に進めることを特徴とするミックスモード
   シミュレーション方法。
5. 【請求項５】 前記論理シミュレーションを行っている
   間に、論理シミュレーション対象とされる回路部から回
   路シミュレーション対象とされる回路部へ信号が渡る次
   の予定時刻として前記解析切換え時刻より早い時刻が生
   じたときは、その新たに生じた予定時刻を新たな解析切
   換え時刻とすることを特徴とする請求項４記載のミック
   スモードシミュレーション方法。
6. 【請求項６】 前記電流計算用等価回路部は、前記ディ
   ジタル回路部の動作状態に応じて発生する電流を前記ア
   ナログ回路部に与えるためにモデル化された、電流源成
   分を含むものであることを特徴とする請求項５記載のミ
   ックスモードシミュレーション方法。
7. 【請求項７】 入力論理値によって出力論理値が一義的
   に決定される論理素子の論理モデルと、入力論理値と出
   力論理値の何れか一方又は双方の組み合わせを状態変数
   として論理素子に電流変化を生じさせる状態遷移を表す
   電流モデルとを、論理シミュレーションによって実現さ
   れる論理回路部の論理素子に割当て、論理素子の論理モ
   デルに基づいて論理シミュレーションを行い、当該論理
   シミュレーションと同期的に前記論理素子の電流モデル
   に基づいて論理素子の出力変化に伴う過渡電流を取得
   し、前記論理素子が接続する電源配線系統に着目した電
   源ネットに前記過渡電流を与えると共に、当該電源ネッ
   トに回路シミュレーション対象とされるアナログ回路部
   を合成して回路シミュレーションを行うことによって、
   論理シミュレーションによって実現されるディジタル回
   路部の状態が、回路シミュレーションによって実現され
   るアナログ回路部に与える影響を検証可能にしたことを
   特徴とするミックスモードシミュレーション方法。
8. 【請求項８】 所定のしきい値以上の過渡電流だけを前
   記電源ネットに与えることを特徴とする請求項７記載の
   ミックスモードシミュレーション方法。
9. 【請求項９】 前記過渡電流発生タイミングに同期し
   て、折線又は曲線で近似される波形を以って過渡電流を
   演算することを特徴とする請求項７記載のミックスモー
   ドシミュレーション方法。