JP3083066B2 - Active matrix substrate manufacturing method - Google Patents
Active matrix substrate manufacturing methodInfo
- Publication number
- JP3083066B2 JP3083066B2 JP15165495A JP15165495A JP3083066B2 JP 3083066 B2 JP3083066 B2 JP 3083066B2 JP 15165495 A JP15165495 A JP 15165495A JP 15165495 A JP15165495 A JP 15165495A JP 3083066 B2 JP3083066 B2 JP 3083066B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- active matrix
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、薄膜スイッチング素子
を設けたアクティブマトリクス基板の製造方法に関す
る。The present invention relates to a method for manufacturing an active matrix substrate provided with a thin film switching element.
【0002】[0002]
【従来の技術】近年、液晶を用いた表示装置について
は、より高精細な表示画像が求められてきている。なか
でも画素の駆動に薄膜スイッチング素子を用いる所謂ア
クティブマトリクス型の表示パネルは、他の方式の液晶
表示パネルに比べて多画素化、高諧調化が比較的容易に
図れるため、急速に技術開発が進められつつある。2. Description of the Related Art In recent years, for a display device using a liquid crystal, a higher definition display image has been demanded. In particular, the so-called active matrix display panel that uses thin film switching elements to drive pixels can relatively easily increase the number of pixels and increase gray levels compared to other types of liquid crystal display panels. It is being advanced.
【0003】アクティブマトリクス型の表示パネルに用
いられる薄膜スイッチング素子については、一般的に5
インチ以上の大型パネルには主にアモルファスシリコン
(a−Si)、それ以下の小型パネルには主にポリシリ
コン(p−Si)を用いた薄膜トランジスタ(TFT)
が用いられている。[0005] In general, a thin film switching element used for an active matrix type display panel has a capacity of five.
Thin-film transistors (TFTs) using amorphous silicon (a-Si) for large panels larger than inches and mainly polysilicon (p-Si) for smaller panels smaller than inches
Is used.
【0004】TFTについては、数μ秒の間に画素に電
荷を書き込む必要があるため、高速性が要求される。こ
のような動作に十分使用できるp−Si薄膜を得るため
の技術としては、つぎのものがある。即ち、(1)減圧
下でシランガスを熱分解して堆積したp−Siを600
C程度で長時間アニールして数ミクロン程度のグレイン
のp−Siとし、キャリア移動度を向上させる所謂長時
間アニール法。(2)減圧下でシランガスを熱分解して
堆積したp−Siに、水素を豊富に含む膜(例えばプラ
ズマCVD法にて形成した窒化膜等)を堆積し、熱処理
によって、膜中の水素をポリシリコン粒界のトラップに
結合させることにより、キャリア移動度を向上させる所
謂水素化法である。[0004] TFTs require high speed because it is necessary to write electric charges to the pixels within a few microseconds. Techniques for obtaining a p-Si thin film that can be sufficiently used for such an operation include the following. That is, (1) p-Si deposited by thermal decomposition of silane gas under reduced pressure is 600
A so-called long-time annealing method in which annealing is performed for a long time at about C to obtain p-Si having a grain size of about several microns to improve carrier mobility. (2) A hydrogen-rich film (for example, a nitride film formed by a plasma CVD method) is deposited on p-Si deposited by thermally decomposing silane gas under reduced pressure, and hydrogen in the film is removed by heat treatment. This is a so-called hydrogenation method in which carrier mobility is improved by coupling to traps at polysilicon grain boundaries.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た従来法には以下に述べる解決すべき技術的課題があっ
た。即ち、(1)長時間アニール法について:長時間の
処理を必要とするため、スループットが悪く、量産時に
は必然的にコスト高となってしまう。(2)水素化法に
ついて:この方法では、一般に窒化膜を堆積した後、水
素ガス中でたとえば450℃、30分間程度熱処理する
ことで、水素拡散を行うが、水素が拡散により逃げてし
まい必ずしも効率的水素化が行えない。こうした場合、
トランジスタのリーク電流が大きくなり、オン−オフ特
性が悪化するため高速駆動ができなくなる。However, the above-mentioned conventional method has the following technical problems to be solved. That is, (1) Long-time annealing method: Since long-time processing is required, the throughput is poor, and the cost is inevitably high in mass production. (2) Hydrogenation method: In this method, hydrogen diffusion is generally performed by depositing a nitride film and then performing heat treatment at, for example, 450 ° C. for about 30 minutes in a hydrogen gas. However, hydrogen escapes due to diffusion. Efficient hydrogenation cannot be performed. In these cases,
High-speed driving cannot be performed because the leakage current of the transistor increases and the on-off characteristics deteriorate.
【0006】本発明の主たる目的は、キャリア移動度が
十分高く、オン−オフ特性に優れたp−SiTFTを用
いて、高画素、高精細な画像表示が可能な表示装置を提
供することにある。A main object of the present invention is to provide a display device capable of displaying a high pixel and high definition image using a p-Si TFT having sufficiently high carrier mobility and excellent on-off characteristics. .
【0007】[0007]
【課題を解決するための手段】本発明は、上述した課題
を解決するために鋭意検討を行って成されたものであ
り、下述する構成のものである。即ち、本発明のアクテ
ィブマトリクス基板の製造方法は、複数の信号線と複数
の走査線の交点に対応して設けられた画素電極、及び該
画素電極に接続されたスイッチングトランジスタを支持
基板上に配して構成されるアクティブマトリクス基板の
製造方法において、前記支持基板上に減圧CVD法を用い
てシリコン窒化膜を形成する工程、前記シリコン窒化膜
上に前記トランジスタを構成するポリシリコン層を形成
する工程、前記ポリシリコン層上にプラズマCVD法を用
いてシリコン窒化膜を形成する工程、及び前記プラズマ
CVD法によるシリコン窒化膜形成後に350℃〜550
℃の温度で、10分〜5時間のアニール処理を行う工
程、とを有することを特徴とするものである。Means for Solving the Problems The present invention has been made by intensive studies in order to solve the above-mentioned problems, and has the following configuration. That is, in the method for manufacturing an active matrix substrate of the present invention, a pixel electrode provided corresponding to an intersection of a plurality of signal lines and a plurality of scanning lines, and a switching transistor connected to the pixel electrode are arranged on a supporting substrate. Forming a silicon nitride film on the supporting substrate by using a low pressure CVD method, and forming a polysilicon layer constituting the transistor on the silicon nitride film in the method for manufacturing an active matrix substrate formed by: Forming a silicon nitride film on the polysilicon layer using a plasma CVD method, and the plasma
350 ° C. to 550 after forming a silicon nitride film by the CVD method
Performing an annealing treatment at a temperature of 10 ° C. for 10 minutes to 5 hours.
【0008】本発明によれば、アニール効果により効率
よくトランジスタのオン、オフ特性を改善したアクティ
ブマトリクス基板を提供できる。こうして得られたアク
ティブマトリクス基板を用いて液晶表示装置を構成する
と、スイッチングトランジスタは、オン、オフ特性が改
善されたものとなり、高精細、高階調、高コントラスト
な画像を表示可能となる。According to the present invention, it is possible to provide an active matrix substrate in which the on / off characteristics of the transistor are efficiently improved by the annealing effect. When a liquid crystal display device is formed using the active matrix substrate thus obtained, the switching transistor has improved on / off characteristics, and can display an image with high definition, high gradation, and high contrast.
【0009】[0009]
【実施例】以下、具体的な実施例を挙げて本発明を詳細
に説明するが、本発明はこれら実施例により限定される
ものではない。EXAMPLES The present invention will be described in detail below with reference to specific examples, but the present invention is not limited to these examples.
【0010】(実施例1)図1(a)乃至図3(e)に
沿って説明する。図1(a)乃至図3(e)において、
101は支持基板であり、例えばシリコン基板である。
この支持基板1は、対向基板との間に液晶を挟持する半
導体基板の基になっているものである。102は、支持
基板1上に減圧CVD法により形成されたシリコン窒化
膜である。この膜は、引張り応力を有するものである。
シリコン窒化膜102上に酸化膜103を形成後、ポリ
シリコン104を堆積後、ポリシリコン104を熱酸化
しゲート絶縁膜105を形成する。さらに、ポリシリコ
ンの堆積によりゲート106を形成し、イオン注入によ
りトランジスタのソース108及びドレイン109を形
成する。本例ではトランジスタのソースドレイン耐圧向
上およびリーク電流の低減のためにソース108及びド
レイン109はマスクによりオフセットをかけゲート電
極との間に間隔を設けてある。さらに、低濃度のイオン
注入によりゲートセルフアラインで低濃度電界緩和層1
09を形成する。つぎに、PSG膜110を堆積後、プ
ラズマCVD法によるシリコン窒化膜111を堆積させ
る。ついで、コンタクト112を形成し、さらに、金属
配線113及び114を形成してトランジスタの各電極
との配線を行う。以上の工程で図3(e)の形状を得
る。この後、表示装置の機能に応じてさらに上の層の形
成を行う。図3(e)で得られた基板上には、その後、
トランジスタのドレインに接続される画素電極、トラン
ジスタのソースに接続される信号線、トランジスタのゲ
ートに接続される走査線、配向膜等を形成して対向基板
とともに液晶層を挟持する半導体基板を得る。この半導
体基板については、液晶層を基準として最も下方に位置
する信号線あるいは走査線を構成する配線層のさらに下
方に、引っ張り応力を有する膜、即ち、プラズマCVD
法によるシリコン窒化膜111が設けられている。ポリ
シリコントランジスタの特性を改善するにはポリシリコ
ン中に水素原子を注入することが有効であり、このこと
によりオフ電流の低減やオン電流の増大をはかることが
できる。本例ではアニールを行うことによりプラズマC
VD法によるシリコン窒化膜111よりポリシリコン層
104中に水素原子を拡散させてトランジスタの特性改
善をはかる。アニールは、350℃〜550℃で10分
〜5時間程度行うのが有効であるが、例えば450℃で
30分程度行うことができる。また他の工程による熱履
歴を利用することもできる。アニール時間を更に長くす
ることは効果的である。アニール工程は、シリコン窒化
膜111が形成された後であればいつでも行うことがで
きる。唯、他のプロセスに悪影響を与えない時点でアニ
ールを行うことが望ましい。本例ではプラズマCVD法
によるシリコン窒化膜111をPSG膜110上に堆積
させているが、水素がポリシリコン104中に拡散する
ことができれば、どこに堆積させてもかまわない。例え
ばPSG膜110をシリコン窒化膜111に置き換えて
も良い。本例においては、減圧CVD法により形成され
たシリコン窒化膜102がポリシリコン層104より下
にあるために、水素がさらに下に拡散するのを防ぎ、効
率よくポリシリコン層104中に注入させることができ
る。これにより、オフ電流が小さくオン電流の大きい薄
膜トランジスタを実現することができた。このようにし
て得られた半導体基板を液晶表示装置に応用した場合、
トランジスタを小型化できるため、高画素数化によるパ
ネルの高精細化が図れ、さらにオフ電流が減少するた
め、コントラスト、階調性の向上を図ることができた。(Embodiment 1) A description will be given with reference to FIGS. 1 (a) to 3 (e). 1 (a) to 3 (e),
Reference numeral 101 denotes a support substrate, for example, a silicon substrate.
The support substrate 1 is a base of a semiconductor substrate that sandwiches liquid crystal between the support substrate 1 and the support substrate. Reference numeral 102 denotes a silicon nitride film formed on the support substrate 1 by a low pressure CVD method. This film has a tensile stress.
After forming an oxide film 103 on the silicon nitride film 102, depositing a polysilicon 104, the polysilicon 104 is thermally oxidized to form a gate insulating film 105. Further, a gate 106 is formed by depositing polysilicon, and a source 108 and a drain 109 of the transistor are formed by ion implantation. In this example, the source 108 and the drain 109 are offset by a mask so as to provide an interval between the source 108 and the drain 109 so as to improve the source-drain breakdown voltage of the transistor and reduce the leakage current. Further, the low-concentration electric field relaxation layer 1 is formed by gate self-alignment by low-concentration ion implantation.
09 is formed. Next, after depositing the PSG film 110, a silicon nitride film 111 is deposited by a plasma CVD method. Next, a contact 112 is formed, and further, metal wirings 113 and 114 are formed to perform wiring with each electrode of the transistor. Through the above steps, the shape shown in FIG. Thereafter, a further upper layer is formed according to the function of the display device. Then, on the substrate obtained in FIG.
A pixel electrode connected to the drain of the transistor, a signal line connected to the source of the transistor, a scanning line connected to the gate of the transistor, an alignment film, and the like are formed to obtain a semiconductor substrate which sandwiches a liquid crystal layer together with an opposite substrate. Regarding this semiconductor substrate, a film having a tensile stress, that is, a plasma CVD film, is formed further below a wiring layer constituting a signal line or a scanning line located at the lowest position with respect to the liquid crystal layer.
A silicon nitride film 111 is provided by a method. In order to improve the characteristics of the polysilicon transistor, it is effective to implant hydrogen atoms into the polysilicon, which can reduce the off current and increase the on current. In this example, the plasma C
Hydrogen atoms are diffused from the silicon nitride film 111 into the polysilicon layer 104 by the VD method to improve the characteristics of the transistor. It is effective to perform the annealing at 350 ° C. to 550 ° C. for about 10 minutes to 5 hours. For example, the annealing can be performed at 450 ° C. for about 30 minutes. Also, heat history from other steps can be used. Prolonging the annealing time is effective. The annealing step can be performed at any time after the silicon nitride film 111 is formed. However, it is desirable to perform annealing at a time when other processes are not adversely affected. In this example, the silicon nitride film 111 is deposited on the PSG film 110 by the plasma CVD method, but may be deposited anywhere as long as hydrogen can diffuse into the polysilicon 104. For example, the PSG film 110 may be replaced with a silicon nitride film 111. In this example, since the silicon nitride film 102 formed by the low pressure CVD method is below the polysilicon layer 104, hydrogen is prevented from being further diffused downward, and hydrogen is efficiently injected into the polysilicon layer 104. Can be. As a result, a thin film transistor with small off-state current and large on-state current could be realized. When the semiconductor substrate thus obtained is applied to a liquid crystal display device,
Since the size of the transistor can be reduced, the definition of the panel can be improved by increasing the number of pixels. Further, the off-state current can be reduced, so that the contrast and the gradation can be improved.
【0011】本発明において、支持基板上に画素電極と
接続されて配されるトランジスタは、薄膜トランジスタ
(TFT)が好ましい。In the present invention, the transistor disposed on the supporting substrate so as to be connected to the pixel electrode is preferably a thin film transistor (TFT).
【0012】(実施例2)図4(a)〜図7(f)を用
いて説明する。本実施例は、本発明を透過型液晶表示装
置に適用した例である。支持基板201は、例えばシリ
コン基板である。熱酸化により酸化膜202を形成後、
減圧CVD法によりシリコン窒化膜203を形成し、P
SG膜204を堆積させて図4(b)の形状を得る。次
いで、上述した実施例1と同様な工程によりトランジス
タを形成する。205はポリシリコン、206はゲート
絶縁膜、207はゲート電極である。208はソース、
209はドレイン、210は低濃度電界緩和層、211
はPSG膜である。212はコンタクト、213、21
4は金属配線である。さらに絶縁膜215を形成後、金
属膜216を形成する。金属膜216は導伝性と遮光性
があればよく、材料としては、例えばTi,TiN,Al などを
適宜採用できる。次いで、プラズマCVD法によるシリ
コン窒化膜217を形成し、アニールを行うことにより
プラズマCVD法によるシリコン窒化膜217から水素
原子をポリシリコン205に拡散させ、トランジスタの
特性を改善させる。さらに、スルーホール218を開け
た後、液晶に電圧を印加するための画素電極219を配
線214と接続するように形成する。画素電極219は
本実施例では透明電極であり、ITO を採用した。金属膜
216は表示部の周辺である電位に固定されており、画
素電極219との間に容量を形成し画素電極電位を安定
させる働きをする。本実施例では画素電極219と金属
膜216の間が窒化膜であるため酸化膜を用いた場合に
比べ容量を大きくとれるというメリットがあるが、窒化
膜217の場所を他の絶縁膜層に代えることも可能であ
る。図では省略してあるがこの上にポリイミド膜をつ
け、ラビング処理を行い液晶表示装置の一方の基板であ
る半導体基板を得る。該半導体基板と対向基板との間に
液晶を挟み込み液晶表示装置を得る。対向基板は支持基
板と透明電極、ラビングされたポリイミド膜により構成
される。また、カラーフィルタを対向基板中、あるいは
画素電極が設けられた半導体基板上に配することにより
カラー表示に対応した液晶表示装置とすることができ
る。さらに、基板201の裏面をエッチングすることに
より、画素表示部を透明化し(図中220)透過型の表
示装置を構成する。このとき、酸化膜202がエッチス
トップの役割を果たす。本実施例のような裏面のエッチ
ングにより薄膜化する方法では薄膜化された部分の膜の
応力のバランスが重要となる。膜が伸びる方向の応力が
ある場合、薄膜部がしわになるという問題が生じる。ま
た、膜が張る力が強すぎると膜が割れてしまうという問
題がある。膜を張らせる方向の材質としては減圧CVD
法により形成したシリコン窒化膜があるが、ポリシリコ
ン層205とプラズマCVD法により形成したシリコン
窒化膜層217の間に減圧CVD法により形成したシリ
コン窒化膜があるとアニールの際に水素が拡散するのを
妨げてトランジスタの特性が改善されないという不都合
がある。そこで本実施例による構成が有効となる。薄膜
化したときの膜の応力の微調整を行うためにはじめの設
計値をやや膜がたわむ側に設定しておき、酸化膜202
をフッ酸等でエッチングすることにより調整することも
可能である。不図示であるが、駆動回路は基板201の
薄膜化しない領域に形成することにより駆動回路と表示
部のオンチップ化ができる。駆動回路は単一型MOSで
構成することも可能であり、また、CMOS構成とする
こともできる。駆動回路もポリシリコンで形成すること
も可能である。駆動回路を構成するプロセスと表示部を
構成するプロセスについて、共通化できるプロセスにつ
いては共通化することによりマスク枚数の削減および工
程の簡略化を図れる。(Embodiment 2) A description will be given with reference to FIGS. 4 (a) to 7 (f). This embodiment is an example in which the present invention is applied to a transmission type liquid crystal display device. The support substrate 201 is, for example, a silicon substrate. After forming the oxide film 202 by thermal oxidation,
A silicon nitride film 203 is formed by a low pressure CVD method,
An SG film 204 is deposited to obtain the shape shown in FIG. Next, a transistor is formed by steps similar to those of the first embodiment. 205 is polysilicon, 206 is a gate insulating film, and 207 is a gate electrode. 208 is a source,
209 is a drain, 210 is a low concentration electric field relaxation layer, 211
Is a PSG film. 212 is a contact, 213, 21
4 is a metal wiring. After forming the insulating film 215, a metal film 216 is formed. The metal film 216 only needs to have conductivity and light-shielding properties, and as a material, for example, Ti, TiN, Al, or the like can be appropriately used. Next, a silicon nitride film 217 is formed by the plasma CVD method, and annealing is performed to diffuse hydrogen atoms from the silicon nitride film 217 to the polysilicon 205 by the plasma CVD method, thereby improving the characteristics of the transistor. Further, after opening the through hole 218, a pixel electrode 219 for applying a voltage to the liquid crystal is formed so as to be connected to the wiring 214. The pixel electrode 219 is a transparent electrode in this embodiment, and employs ITO. The metal film 216 is fixed at a potential around the display portion, and functions to form a capacitance between the metal film 216 and the pixel electrode 219 to stabilize the pixel electrode potential. In the present embodiment, since there is a merit that the capacitance between the pixel electrode 219 and the metal film 216 is larger than when an oxide film is used because the film is a nitride film, the place of the nitride film 217 is replaced with another insulating film layer. It is also possible. Although not shown in the figure, a polyimide film is formed thereon and rubbed to obtain a semiconductor substrate which is one substrate of the liquid crystal display device. A liquid crystal is sandwiched between the semiconductor substrate and the counter substrate to obtain a liquid crystal display device. The opposing substrate is composed of a supporting substrate, a transparent electrode, and a rubbed polyimide film. Further, by disposing the color filter in the counter substrate or on the semiconductor substrate provided with the pixel electrode, a liquid crystal display device compatible with color display can be obtained. Further, by etching the back surface of the substrate 201, the pixel display unit is made transparent (220 in the figure), thereby forming a transmissive display device. At this time, the oxide film 202 plays a role of an etch stop. In the method of thinning the film by etching the back surface as in the present embodiment, it is important to balance the stress of the film in the thinned portion. When there is a stress in the direction in which the film extends, there is a problem that the thin film portion becomes wrinkled. In addition, there is a problem that the film is cracked when the film tension is too strong. Low-pressure CVD is used as the material in the direction in which the film is stretched.
Although there is a silicon nitride film formed by the CVD method, if there is a silicon nitride film formed by the low pressure CVD method between the polysilicon layer 205 and the silicon nitride film layer 217 formed by the plasma CVD method, hydrogen is diffused during annealing. And the characteristics of the transistor are not improved. Therefore, the configuration according to the present embodiment is effective. In order to finely adjust the stress of the film when the film is thinned, an initial design value is set on the side where the film is slightly bent, and the oxide film 202 is set.
Can be adjusted by etching with a hydrofluoric acid or the like. Although not shown, the drive circuit and the display portion can be formed on a chip by forming the drive circuit in a region of the substrate 201 which is not thinned. The drive circuit can be constituted by a single type MOS, or can be constituted by a CMOS. The drive circuit can also be formed of polysilicon. The process for forming the drive circuit and the process for forming the display unit can be made common among the processes that can be shared, so that the number of masks can be reduced and the process can be simplified.
【0013】このようにして得られる表示装置によれ
ば、画素を、トランジスタのオン電流が大きくとれるこ
とから、トランジスタを小型化でき、高画素数化による
パネルの高精細化が図れる。さらに、オフ電流の減少に
より、コントラスト、階調性の向上を図ることができ
る。According to the display device obtained in this way, since the ON current of the transistor can be large for the pixel, the size of the transistor can be reduced, and the definition of the panel can be improved by increasing the number of pixels. Further, reduction in off-state current can improve contrast and gradation.
【0014】本実施例では、シリコン基板を支持基板と
して利用した例について述べたが、ガラス基板などの透
明基板を支持基板として用いることにより表示部の薄膜
化を行わずに液晶表示装置を構成することが可能であ
る。この場合にも、トランジスタの特性の向上により高
精細、高階調、高コントラストな画像表示が可能なを液
晶表示装置を得ることができる。In this embodiment, an example in which a silicon substrate is used as a supporting substrate has been described. However, a liquid crystal display device can be constructed without using a transparent substrate such as a glass substrate as a supporting substrate without reducing the thickness of the display section. It is possible. Also in this case, a liquid crystal display device capable of displaying an image with high definition, high gradation, and high contrast can be obtained by improving the characteristics of the transistor.
【0015】本実施例では、透過型の液晶表示装置を示
したが、反射型の液晶表示装置にも本発明の表示装置は
適用できる。反射型は高開口率を得るためには有効であ
る。また、減圧CVD法により形成したシリコン窒化膜
は、引っ張り応力を有する膜であるが、シリコン窒化膜
に限らず、酸素原子を含有するSiON膜、SiON膜
とシリコン窒化膜の積層膜等、引っ張り応力を有する膜
であれば本発明の表示装置に適用することができる。In this embodiment, the transmission type liquid crystal display device is shown, but the display device of the present invention can be applied to a reflection type liquid crystal display device. The reflection type is effective for obtaining a high aperture ratio. The silicon nitride film formed by the low pressure CVD method is a film having a tensile stress, but is not limited to the silicon nitride film, but may be a SiON film containing oxygen atoms, a laminated film of a SiON film and a silicon nitride film, or the like. Any film having the following can be applied to the display device of the present invention.
【0016】[0016]
【発明の効果】本発明によれば、アニール効果により効
率よくトランジスタのオン、オフ特性を改善したアクテ
ィブマトリクス基板を提供できる。本発明により得られ
るアクティブマトリクス基板をエッチングにより透明化
して構成する透過型の表示装置に適用した場合、エッチ
ング部の膜が張ると共に、オン、オフ特性に優れたスイ
ッチングトランジスタを備える表示装置が構成できる。
この表示装置は、高精細、高階調、高コントラストな画
像を表示可能となる。According to the present invention, it is possible to provide an active matrix substrate in which the on / off characteristics of the transistor are efficiently improved by the annealing effect. When applied to a transmissive display device in which the active matrix substrate obtained by the present invention is made transparent by etching, a display device having a switching transistor with an excellent on / off characteristic while having a film of an etched portion can be formed. .
This display device can display an image with high definition, high gradation, and high contrast.
【図1】本発明のアクティブマトリクス基板の製造方法
に適用可能な半導体基板の1例を示す模式図である。FIG. 1 is a schematic view showing one example of a semiconductor substrate applicable to a method for manufacturing an active matrix substrate of the present invention.
【図2】本発明のアクティブマトリクス基板の製造方法
に適用可能な半導体基板の1例を示す模式図である。FIG. 2 is a schematic view showing one example of a semiconductor substrate applicable to the method for manufacturing an active matrix substrate of the present invention.
【図3】本発明のアクティブマトリクス基板の製造方法
に適用可能な半導体基板の1例を示す模式図である。FIG. 3 is a schematic view showing one example of a semiconductor substrate applicable to the method of manufacturing an active matrix substrate of the present invention.
【図4】本発明のアクティブマトリクス基板の製造方法
に適用可能な半導体基板の1例を示す模式図である。FIG. 4 is a schematic view showing one example of a semiconductor substrate applicable to the method of manufacturing an active matrix substrate of the present invention.
【図5】本発明のアクティブマトリクス基板の製造方法
に適用可能な半導体基板の1例を示す模式図である。FIG. 5 is a schematic view showing one example of a semiconductor substrate applicable to the method for manufacturing an active matrix substrate of the present invention.
【図6】本発明のアクティブマトリクス基板の製造方法
に適用可能な半導体基板の1例を示す模式図である。FIG. 6 is a schematic view showing an example of a semiconductor substrate applicable to the method of manufacturing an active matrix substrate according to the present invention.
【図7】本発明のアクティブマトリクス基板の製造方法
に適用可能な半導体基板の1例を示す模式図である。FIG. 7 is a schematic view showing one example of a semiconductor substrate applicable to the method of manufacturing an active matrix substrate of the present invention.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮脇 守 東京都大田区下丸子3丁目30番2号キヤ ノン株式会社内 (56)参考文献 特開 平4−50920(JP,A) 特開 平4−304428(JP,A) 特開 平4−298722(JP,A) 特開 平6−347830(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Mamoru Miyawaki 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (56) References JP-A-4-50920 (JP, A) -304428 (JP, A) JP-A-4-298722 (JP, A) JP-A-6-347830 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368
Claims (3)
応して設けられた画素電極、及び該画素電極に接続され
たスイッチングトランジスタを支持基板上に配して構成
されるアクティブマトリクス基板の製造方法において、 前記支持基板上に減圧CVD法を用いてシリコン窒化膜を
形成する工程、 前記シリコン窒化膜上に前記トランジスタを構成するポ
リシリコン層を形成する工程、 前記ポリシリコン層上にプラズマCVD法を用いてシリコ
ン窒化膜を形成する工程、及び前記プラズマCVD法によ
るシリコン窒化膜形成後に350℃〜550℃の温度
で、10分〜5時間のアニール処理を行う工程、とを有
することを特徴とするアクティブマトリクス基板の製造
方法。An active matrix substrate configured by arranging a pixel electrode provided corresponding to an intersection of a plurality of signal lines and a plurality of scanning lines, and a switching transistor connected to the pixel electrode on a support substrate. Forming a silicon nitride film on the support substrate by using a low pressure CVD method, forming a polysilicon layer constituting the transistor on the silicon nitride film, and forming a plasma on the polysilicon layer. Forming a silicon nitride film using a CVD method, and performing an annealing process at a temperature of 350 ° C. to 550 ° C. for 10 minutes to 5 hours after forming the silicon nitride film by the plasma CVD method. A method for manufacturing an active matrix substrate.
請求項1に記載のアクティブマトリクス基板の製造方
法。2. The method according to claim 1, wherein said support substrate is made of silicon.
と、前記ポリシリコン層の間に酸化膜を形成する請求項
1に記載のアクティブマトリクス基板の製造方法。3. The method of manufacturing an active matrix substrate according to claim 1, wherein an oxide film is formed between the silicon nitride film formed by the low pressure CVD method and the polysilicon layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15165495A JP3083066B2 (en) | 1994-06-20 | 1995-06-19 | Active matrix substrate manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13732194 | 1994-06-20 | ||
| JP6-137321 | 1994-06-20 | ||
| JP15165495A JP3083066B2 (en) | 1994-06-20 | 1995-06-19 | Active matrix substrate manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0869015A JPH0869015A (en) | 1996-03-12 |
| JP3083066B2 true JP3083066B2 (en) | 2000-09-04 |
Family
ID=26470671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15165495A Expired - Fee Related JP3083066B2 (en) | 1994-06-20 | 1995-06-19 | Active matrix substrate manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3083066B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4693439B2 (en) * | 2005-02-28 | 2011-06-01 | 株式会社東芝 | Method for manufacturing active matrix substrate |
| JP5941455B2 (en) * | 2013-12-25 | 2016-06-29 | 株式会社半導体エネルギー研究所 | Display device |
-
1995
- 1995-06-19 JP JP15165495A patent/JP3083066B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0869015A (en) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (en) | Liquid crystal display device | |
| US6097453A (en) | Display apparatus and fabrication process thereof | |
| JPH09138426A (en) | Semiconductor device, display device using the same, and manufacturing method thereof | |
| JP3774352B2 (en) | Liquid crystal display | |
| JP3219685B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US7662704B2 (en) | Electro-optical device, method of manufacturing the same, electronic apparatus, and semiconductor device | |
| US5767531A (en) | Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus | |
| JPH06326314A (en) | Thin film transistor and its manufacture | |
| JP2009206437A (en) | Display device and method of manufacturing the same | |
| JP3423108B2 (en) | Display device and method of manufacturing display device | |
| JPH08160464A (en) | Liquid crystal display device | |
| JPH10111520A (en) | Liquid crystal display panel and electronic device using the same | |
| JP3083066B2 (en) | Active matrix substrate manufacturing method | |
| JPH0534837B2 (en) | ||
| US6057182A (en) | Hydrogenation of polysilicon thin film transistors | |
| JP3428321B2 (en) | Liquid crystal display panel and electronic device using the same | |
| JPH0980412A (en) | Liquid crystal display manufacturing method | |
| JP2917925B2 (en) | Method of manufacturing thin film transistor and active matrix array for liquid crystal display device | |
| US20070051954A1 (en) | TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same | |
| JP3433192B2 (en) | Semiconductor device manufacturing method and display device | |
| JPH0895085A (en) | Semiconductor device, manufacture thereof, and display device | |
| JPH0385529A (en) | Thin film semiconductor display device | |
| JP2004157210A (en) | Semiconductor device and manufacturing method thereof | |
| JP3674260B2 (en) | Method for manufacturing liquid crystal display panel, thin film transistor array substrate, liquid crystal display panel, and liquid crystal projector | |
| US7750349B2 (en) | Switching element substrate, for a liquid crystal display device, including an insulating substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070630 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |