JP3090979B2 - 基板付薄膜積層デバイスおよびその製法 - Google Patents
基板付薄膜積層デバイスおよびその製法Info
- Publication number
- JP3090979B2 JP3090979B2 JP18933691A JP18933691A JP3090979B2 JP 3090979 B2 JP3090979 B2 JP 3090979B2 JP 18933691 A JP18933691 A JP 18933691A JP 18933691 A JP18933691 A JP 18933691A JP 3090979 B2 JP3090979 B2 JP 3090979B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- thin film
- inorganic material
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0623—Sulfides, selenides or tellurides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0676—Oxynitrides
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133305—Flexible substrates, e.g. plastics, organic film
Landscapes
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
Description
【０００１】
【技術分野】本発明は、薄膜積層デバイスに関し、詳し
くは、ＯＡ機器用やＴＶ用などのフラットパネルディス
プレイなどに好適に使用しうるスィッチング素子に関す
る。
くは、ＯＡ機器用やＴＶ用などのフラットパネルディス
プレイなどに好適に使用しうるスィッチング素子に関す
る。
【０００２】
【従来技術】ＯＡ機器端末機や液晶ＴＶには大面積液晶
パネルの使用の要望が強く、そのため、アクティブマト
リクス方式では各画素ごとにスイッチをもうけ、電圧を
保持するように工夫されている（特開昭６１−２６０２
１９、特開昭６２−６２３３３）。また近年、液晶パネ
ルの軽量化、低コスト化が盛んに行われており、スイッ
チイング素子の基板にプラスチックを用いることが検討
されている（特開平１−４７７６９）。しかし、プラス
チック上に、薄膜積層スイッチング素子を形成するとプ
ラスチック基板の変形やカールを生じ、膜はがれ等の問
題があった。また、薄膜積層スイッチング素子を作製す
る際、酸、アルカリ、水等の溶液中にプラスチックを浸
漬するフォトリソグラフィーの工程があり、プラスチッ
ク内に酸、アルカリ、水等が残存し、素子劣化の原因と
なった。薄膜積層デバイスを微細パターン化する場合、
基板の伸縮によってパターンずれを生じ、大面積を一括
露光することが困難であった。また、基板伸縮の異方性
は、パターン形成をさらに困難なものとした。プラスチ
ックフィルム基板を用いた液晶表示装置の作製におい
て、配向処理の際、プラスチック特有の配向方法を行う
必要があった。そこでＳｉＯ2層をプラスチックフィル
ムの片面に形成することによって、ガラス基板と同様の
方法で配向処理ができることが知られている（特公平１
−４７７６９号）。しかし、ＳｉＯ2をプラスチックフ
ィルムにコートし、その上に薄膜積層デバイスを作製し
た場合、作製時の熱を伴う工程でＳｉＯ2のクラツクを
生じることがしばしば認められ、薄膜積層デバイスの信
頼性を不充分なものとした。また、プラスチック基板
（フィルム）の片面のみに前記薄膜を形成したのでは無
機物質薄膜の内部応力に応じたカールが発生し、ハンド
リングなどの問題を生じる。ＳｉＯ2膜の耐クラックお
よび耐湿性向上を目的として、Ｆ含有ガスによるプラズ
マ処理を行う技術が特開昭６４−２５５４３に開示され
ている。しかし、それはＦによるＳｉＯ2の表面処理で
あって、ＳｉＯ2膜全体のフッ素化ではなかった。ま
た、その製法はＳＯＧ法（Spin-on-Glass法）による湿
式プロセスであるため、膜の収縮がさけられず、クラッ
クの原因となっている。
パネルの使用の要望が強く、そのため、アクティブマト
リクス方式では各画素ごとにスイッチをもうけ、電圧を
保持するように工夫されている（特開昭６１−２６０２
１９、特開昭６２−６２３３３）。また近年、液晶パネ
ルの軽量化、低コスト化が盛んに行われており、スイッ
チイング素子の基板にプラスチックを用いることが検討
されている（特開平１−４７７６９）。しかし、プラス
チック上に、薄膜積層スイッチング素子を形成するとプ
ラスチック基板の変形やカールを生じ、膜はがれ等の問
題があった。また、薄膜積層スイッチング素子を作製す
る際、酸、アルカリ、水等の溶液中にプラスチックを浸
漬するフォトリソグラフィーの工程があり、プラスチッ
ク内に酸、アルカリ、水等が残存し、素子劣化の原因と
なった。薄膜積層デバイスを微細パターン化する場合、
基板の伸縮によってパターンずれを生じ、大面積を一括
露光することが困難であった。また、基板伸縮の異方性
は、パターン形成をさらに困難なものとした。プラスチ
ックフィルム基板を用いた液晶表示装置の作製におい
て、配向処理の際、プラスチック特有の配向方法を行う
必要があった。そこでＳｉＯ2層をプラスチックフィル
ムの片面に形成することによって、ガラス基板と同様の
方法で配向処理ができることが知られている（特公平１
−４７７６９号）。しかし、ＳｉＯ2をプラスチックフ
ィルムにコートし、その上に薄膜積層デバイスを作製し
た場合、作製時の熱を伴う工程でＳｉＯ2のクラツクを
生じることがしばしば認められ、薄膜積層デバイスの信
頼性を不充分なものとした。また、プラスチック基板
（フィルム）の片面のみに前記薄膜を形成したのでは無
機物質薄膜の内部応力に応じたカールが発生し、ハンド
リングなどの問題を生じる。ＳｉＯ2膜の耐クラックお
よび耐湿性向上を目的として、Ｆ含有ガスによるプラズ
マ処理を行う技術が特開昭６４−２５５４３に開示され
ている。しかし、それはＦによるＳｉＯ2の表面処理で
あって、ＳｉＯ2膜全体のフッ素化ではなかった。ま
た、その製法はＳＯＧ法（Spin-on-Glass法）による湿
式プロセスであるため、膜の収縮がさけられず、クラッ
クの原因となっている。
【０００３】
【目的】本発明は前記従来の課題を解決し、軽量、低コ
スト、膜はがれ、クラック、基板カール等の無い信頼性
の良好な薄膜積層デバイスを提供することを目的として
いる。
スト、膜はがれ、クラック、基板カール等の無い信頼性
の良好な薄膜積層デバイスを提供することを目的として
いる。
【０００４】
【構成】上記の目的を達成させるため、本発明者らは、
軽量、安価なプラスチック上にスイッチング素子を作製
することを検討し、研究を重ねた結果、素子作製プロセ
スにおけるプラスチック基板の変形がプラスチックフィ
ルムの場合ではカールが最大の問題であることが明らか
となった。また、プラスチックの変形やプラスチックフ
ィルムのカールの原因は、積層する薄膜の内部応力、プ
ラスチックの熱伸縮、酸、アルカリ、水による膨潤など
であることを知見し、無機物質からなる薄膜を両面に形
成したプラスチック基板を用いることが効果的であるこ
とが明らかとなった。また無機物質からなる薄膜を厚膜
化し、薄膜デバイスの信頼性を向上させようとした場
合、無機物質からなる薄膜にクラックが生じる場合もあ
り、さらにその対策を検討した結果、無機物質からなる
薄膜にフッ素を含有したケイ素化合物を使用することが
効果的であることが明らかとなった。さらに、プラスチ
ック基板の両面に形成した無機物質からなる薄膜と薄膜
積層デバイスとの応力の影響も無視できないことを見い
出した。すなわち、本発明の第１は、プラスチック基板
と該基板上に形成された金属層、硬質炭素膜からなる絶
縁層および金属層より構成されたＭＩＭ素子よりなる薄
膜積層デバイスにおいて、該基板の一方の面に無機物質
からなる薄膜の第１無機材料層を、他方の面に無機物質
からなる薄膜の第２無機材料層を有することを特徴とす
る基板付薄膜積層デバイスに関する。本発明の第２は、
前記基板付薄膜積層デバイスを製層するにあたり、前記
第１無機材料層及び第２無機材料層を同時に形成するこ
とを特徴とする前記基板付薄膜積層デバイスの製法に関
する。本発明の第３は、前記第１無機材料層及び第２無
機材料層の少なくとも一方の層が、フッ素を含有したケ
イ素化合物からなる薄膜であることを特徴とする請求項
１記載の基板付薄膜積層デバイスに関する。本発明の第
４は、第１無機材料層、プラスチックフィルム基板、第
２無機材料層、金属層、硬質炭素膜からなる絶縁層およ
び金属層よりなる積層構造において、第１無機材料層の
応力が、第２無機材料層の応力と薄膜積層デバイスの応
力との合計値にほゞ等しくなるように調整してなること
を特徴とする請求項１または３記載の基板付薄膜積層デ
バイスに関する。前記第１および第２無機材料層を構成
する無機材料としては、ＳｉＯ２、ＳｉＯ、Ｓｉ：Ｏ：
Ｎ、Ｓｉ：Ｏ：Ｈ、Ｓｉ：Ｎ：Ｈ、Ｓｉ：Ｏ：Ｎ：Ｈ、
Ｓｉ３Ｎ４、ＴｉＯ２、ＺｎＳ、ＺｎＯ、Ａｌ２Ｏ３、
ＡｌＮ、ＭｇＯ、ＧｅＯ、ＺｒＯ２、Ｎｂ２Ｏ５、Ｓｉ
Ｃ、Ｔａ２Ｏ５などの無機物質、あるいはフッ素を含有
したケイ素化合物であるＳｉＯ：Ｆ、ＳｉＯ２：Ｆ、Ｓ
ｉＯｘ：Ｆ、Ｓｉ３Ｎ４：Ｆ、ＳｉＮｘ：Ｆ、ＳｉＯ
Ｎ：Ｆ、ＳｉＣ：Ｆ、ＳｉＯｘ：ＣＦｙなどをスパッタ
法、蒸着法、プラズマＣＶＤ法等により形成された薄膜
などを例示することができる。また、必要に応じて、製
膜の際、プラズマ中にＨ２ガスを導入し、Ｈ原子がＳｉ
に結合し、ダングリングボンドを低減させることもでき
る。前述の応力をバランスさせる具体的手段としては、
プラスチックフィルム基板の両面に、例えば厚みの異な
る無機材料層を形成することにより、プラスチックフィ
ルム基板表面全体を凹面または凸面とする。これによ
り、その上に形成される薄膜積層デバイスとの全体によ
りプラスチックフィルム基板を中心として上下の応力バ
ランスがうまく保たれるように調整する。
軽量、安価なプラスチック上にスイッチング素子を作製
することを検討し、研究を重ねた結果、素子作製プロセ
スにおけるプラスチック基板の変形がプラスチックフィ
ルムの場合ではカールが最大の問題であることが明らか
となった。また、プラスチックの変形やプラスチックフ
ィルムのカールの原因は、積層する薄膜の内部応力、プ
ラスチックの熱伸縮、酸、アルカリ、水による膨潤など
であることを知見し、無機物質からなる薄膜を両面に形
成したプラスチック基板を用いることが効果的であるこ
とが明らかとなった。また無機物質からなる薄膜を厚膜
化し、薄膜デバイスの信頼性を向上させようとした場
合、無機物質からなる薄膜にクラックが生じる場合もあ
り、さらにその対策を検討した結果、無機物質からなる
薄膜にフッ素を含有したケイ素化合物を使用することが
効果的であることが明らかとなった。さらに、プラスチ
ック基板の両面に形成した無機物質からなる薄膜と薄膜
積層デバイスとの応力の影響も無視できないことを見い
出した。すなわち、本発明の第１は、プラスチック基板
と該基板上に形成された金属層、硬質炭素膜からなる絶
縁層および金属層より構成されたＭＩＭ素子よりなる薄
膜積層デバイスにおいて、該基板の一方の面に無機物質
からなる薄膜の第１無機材料層を、他方の面に無機物質
からなる薄膜の第２無機材料層を有することを特徴とす
る基板付薄膜積層デバイスに関する。本発明の第２は、
前記基板付薄膜積層デバイスを製層するにあたり、前記
第１無機材料層及び第２無機材料層を同時に形成するこ
とを特徴とする前記基板付薄膜積層デバイスの製法に関
する。本発明の第３は、前記第１無機材料層及び第２無
機材料層の少なくとも一方の層が、フッ素を含有したケ
イ素化合物からなる薄膜であることを特徴とする請求項
１記載の基板付薄膜積層デバイスに関する。本発明の第
４は、第１無機材料層、プラスチックフィルム基板、第
２無機材料層、金属層、硬質炭素膜からなる絶縁層およ
び金属層よりなる積層構造において、第１無機材料層の
応力が、第２無機材料層の応力と薄膜積層デバイスの応
力との合計値にほゞ等しくなるように調整してなること
を特徴とする請求項１または３記載の基板付薄膜積層デ
バイスに関する。前記第１および第２無機材料層を構成
する無機材料としては、ＳｉＯ２、ＳｉＯ、Ｓｉ：Ｏ：
Ｎ、Ｓｉ：Ｏ：Ｈ、Ｓｉ：Ｎ：Ｈ、Ｓｉ：Ｏ：Ｎ：Ｈ、
Ｓｉ３Ｎ４、ＴｉＯ２、ＺｎＳ、ＺｎＯ、Ａｌ２Ｏ３、
ＡｌＮ、ＭｇＯ、ＧｅＯ、ＺｒＯ２、Ｎｂ２Ｏ５、Ｓｉ
Ｃ、Ｔａ２Ｏ５などの無機物質、あるいはフッ素を含有
したケイ素化合物であるＳｉＯ：Ｆ、ＳｉＯ２：Ｆ、Ｓ
ｉＯｘ：Ｆ、Ｓｉ３Ｎ４：Ｆ、ＳｉＮｘ：Ｆ、ＳｉＯ
Ｎ：Ｆ、ＳｉＣ：Ｆ、ＳｉＯｘ：ＣＦｙなどをスパッタ
法、蒸着法、プラズマＣＶＤ法等により形成された薄膜
などを例示することができる。また、必要に応じて、製
膜の際、プラズマ中にＨ２ガスを導入し、Ｈ原子がＳｉ
に結合し、ダングリングボンドを低減させることもでき
る。前述の応力をバランスさせる具体的手段としては、
プラスチックフィルム基板の両面に、例えば厚みの異な
る無機材料層を形成することにより、プラスチックフィ
ルム基板表面全体を凹面または凸面とする。これによ
り、その上に形成される薄膜積層デバイスとの全体によ
りプラスチックフィルム基板を中心として上下の応力バ
ランスがうまく保たれるように調整する。
【０００５】プラスチック基板へのＳｉＯ２やＳｉ
Ｏ２：Ｆ等の無機物質薄膜の形成はその上に作製する薄
膜積層デバイスのはがれなどの問題解決のため重要であ
る。プラスチック基板（フィルム）の片面のみに前記薄
膜を形成したのでは無機物質薄膜の内部応力に応じたカ
ールが発生し、ハンドリングなどの問題を生じる。これ
を回避するためプラスチック基板（フィルム）の両面に
無機物質薄膜を形成することが大切である。本発明の薄
膜積層デバイスを作製するためには、まずポリエチレン
テレフタレート、ポリアリレート、ポリエーテルサルフ
ォン、ポリカーボネート、ポリエチレン、ポリメチルメ
タクリレート、ポリイミドなどのプラスチック基板（プ
ラスチックフィルム）両面にＳｉＯ２、ＳｉＯ、ＳｉＯ
Ｎ、ＳｉＯ：Ｈ、ＳｉＮ：Ｈ、ＳｉＯＮ：Ｈ、Ｓｉ３Ｎ
４、ＴｉＯ２、ＺｎＳ、ＺｎＯ、Ａｌ２Ｏ３、ＡｌＮ、
ＭｇＯ、ＧｅＯ、ＺｒＯ２、Ｎｂ２Ｏ５、ＳｉＣ、Ｔａ
２Ｏ５などの無機物質、あるいはＳｉＯ：Ｆ、Ｓｉ
Ｏ２：Ｆ、ＳｉＯｘ：Ｆ、Ｓｉ３Ｎ４：Ｆ、ＳｉＮｘ：
Ｆ、ＳｉＯＮ：Ｆ、ＳｉＣ：Ｆ、ＳｉＯｘ：ＣＦｙなど
のフッ素を含有したケイ素化合物をスパッタ法、蒸着
法、プラズマＣＶＤ法等により３００〜１５０００Å、
好ましくは１０００〜１００００Åの厚さおよび所定の
応力で形成する。形成される薄膜は、必ずしも両面の無
機物質が同一である必要はなく、たとえば第１および第
２無機材料層を構成する無機材料をＳｉＯ２およびＳｉ
３Ｎ４よりなる群から選択してもよく、また膜厚も同一
である必要はない。特に好ましい無機物質としてはＳｉ
Ｏ２、Ｓｉ３Ｎ４、ＳｉＯＮ、ＳｉＯ：Ｈ、ＳｉＮ：
Ｈ、ＳｉＯＮ：Ｈ、ＡｌＮ、ＳｉＯ２：Ｆ、ＳｉＯＮ：
Ｆ、Ｓｉ３Ｎ４：Ｆなどがある。また両面の無機物質が
同一の場合、すなわち第１無機材料層と第２無機材料層
に同一無機物質を用いる場合には、ＳｉＯ２、Ｓｉ３Ｎ
４、ＳｉＯＮが好ましく、特に好ましくはＳｉＯ２、Ｓ
ｉ３Ｎ４である。前記フッ素を含有したケイ素化合物で
製膜する場合、必要に応じて、Ｆ２、ＨＦ、ＣＦ４、Ｓ
ｉＦ４、（ＣＨ３）３ＳｉＦ、（Ｃ６Ｈ５）３ＳｉＦ、
（Ｃ６Ｈ５）２ＳｉＦ２などのフッ素化合物を共存させ
ておくと膜中のフッ素含有量を制御することができる。
また、フッ素含有量を膜厚方向に分布あるいは傾斜させ
ることもできる。フッ素化合物の表面は低エネルギーで
あり、プラスチックあるいは薄膜積層デバイスとの密着
力が小さくなることから、フッ素を含有したケイ素化合
物とプラスチック基板および薄膜積層デバイスとの界面
ではフッ素を含有しないか、フッ素含有量を極力小さく
することが好ましい。コート膜界面以外での膜中フッ素
含有量としては、ケイ素化合物のネットワークの形成お
よび膜の剛性等を考慮すると０＜Ｆ／Ｓｉ＜１．５が好
ましい。前記無機物質薄膜が結晶性である場合には、プ
ラスチック基板に内在する水分等が結晶粒界を通って薄
膜積層デバイス下に達し、素子の劣化をもたらすことが
あり、また薄膜積層デバイス作製プロセスにおける熱工
程において結晶粒界を核として無機物質薄膜にクラック
が生じ、さらに、薄膜積層デバイスを微細加工する際
に、無機物質の熱膨張異方性に基づく基板伸縮の異方性
を生じ、パターンの形成を困難なものとすることもあ
る。これらの問題を回避するため、プラスチック基板
（フィルム）の両面に無機物質からなる非晶質薄膜を形
成することが望ましい。たとえば、ケイ素化合物を非晶
質にするためには基板温度を２００℃以下、好ましくは
１５０℃以下にし、スパッタ法あるいはプラズマＣＶＤ
法で作製することが好ましい。また、薄膜積層デバイス
を液晶表示駆動素子に用いる場合、表示コントラストを
確保するため、無機物質の透過率が波長４００〜８５０
ｎｍにおいて７５％以上有することが好ましい。プラス
チック基板の両面に薄膜を形成する際に、片面ずつ形成
したのでは、片面側だけに形成した直後に基板がカール
する。また、片面ずつそれぞれに薄膜形成の手順が必要
であるため、生産性、コストの点にも問題がある。そこ
で、同時に両面に無機物質薄膜を形成することが好まし
い。プラスチックの厚さは、５０μｍ〜２ｍｍのものを
使用するが、５００μｍ以下、特に３００μｍ以下が好
ましい。次に、無機物質で両面コートされたプラスチッ
クの上に、薄膜積層デバイスを形成する。一般に基板の
カールは、基板上に形成される薄膜の内部応力によって
決定される。さらに、薄膜作製時の温度によって生じる
熱応力も線膨張係数の大きなプラスチックフィルム基板
においては問題となる。従って、プラスチック基板上に
薄膜積層デバイスを形成し、フラットなものを得るため
には薄膜積層デバイスを作製する際に生じる内部応力お
よび熱応力を打ち消す応力を有する基板構成が要求され
る。本発明の両面に無機物質からなる薄膜を形成した基
板を用いる場合、下式のような応力を持った無機物質か
らなる薄膜が必要となる。薄膜積層デバイスの応力＋第
２無機材料層の応力＝第１無機材料層の応力第１および
第２の無機物質が同一組成、同質の材料の場合、その応
力は膜厚によって決まることから、無機物質を両面に形
成したプラスチック基板の応力の調節は、無機物質の膜
厚で制御することが容易である。薄膜積層デバイスとし
ては、金属−絶縁体−金属の層構成のＭＩＭ（Ｍｅｔａ
ｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型素子を用い
る。ＭＩＭ型素子のように硬質炭素膜を絶縁層に用いた
場合には、プラスチック基板（フィルム）は大きくカー
ルするので基板両面に無機物質膜を形成し基板の剛性を
大きくすることが極めて重要である。
Ｏ２：Ｆ等の無機物質薄膜の形成はその上に作製する薄
膜積層デバイスのはがれなどの問題解決のため重要であ
る。プラスチック基板（フィルム）の片面のみに前記薄
膜を形成したのでは無機物質薄膜の内部応力に応じたカ
ールが発生し、ハンドリングなどの問題を生じる。これ
を回避するためプラスチック基板（フィルム）の両面に
無機物質薄膜を形成することが大切である。本発明の薄
膜積層デバイスを作製するためには、まずポリエチレン
テレフタレート、ポリアリレート、ポリエーテルサルフ
ォン、ポリカーボネート、ポリエチレン、ポリメチルメ
タクリレート、ポリイミドなどのプラスチック基板（プ
ラスチックフィルム）両面にＳｉＯ２、ＳｉＯ、ＳｉＯ
Ｎ、ＳｉＯ：Ｈ、ＳｉＮ：Ｈ、ＳｉＯＮ：Ｈ、Ｓｉ３Ｎ
４、ＴｉＯ２、ＺｎＳ、ＺｎＯ、Ａｌ２Ｏ３、ＡｌＮ、
ＭｇＯ、ＧｅＯ、ＺｒＯ２、Ｎｂ２Ｏ５、ＳｉＣ、Ｔａ
２Ｏ５などの無機物質、あるいはＳｉＯ：Ｆ、Ｓｉ
Ｏ２：Ｆ、ＳｉＯｘ：Ｆ、Ｓｉ３Ｎ４：Ｆ、ＳｉＮｘ：
Ｆ、ＳｉＯＮ：Ｆ、ＳｉＣ：Ｆ、ＳｉＯｘ：ＣＦｙなど
のフッ素を含有したケイ素化合物をスパッタ法、蒸着
法、プラズマＣＶＤ法等により３００〜１５０００Å、
好ましくは１０００〜１００００Åの厚さおよび所定の
応力で形成する。形成される薄膜は、必ずしも両面の無
機物質が同一である必要はなく、たとえば第１および第
２無機材料層を構成する無機材料をＳｉＯ２およびＳｉ
３Ｎ４よりなる群から選択してもよく、また膜厚も同一
である必要はない。特に好ましい無機物質としてはＳｉ
Ｏ２、Ｓｉ３Ｎ４、ＳｉＯＮ、ＳｉＯ：Ｈ、ＳｉＮ：
Ｈ、ＳｉＯＮ：Ｈ、ＡｌＮ、ＳｉＯ２：Ｆ、ＳｉＯＮ：
Ｆ、Ｓｉ３Ｎ４：Ｆなどがある。また両面の無機物質が
同一の場合、すなわち第１無機材料層と第２無機材料層
に同一無機物質を用いる場合には、ＳｉＯ２、Ｓｉ３Ｎ
４、ＳｉＯＮが好ましく、特に好ましくはＳｉＯ２、Ｓ
ｉ３Ｎ４である。前記フッ素を含有したケイ素化合物で
製膜する場合、必要に応じて、Ｆ２、ＨＦ、ＣＦ４、Ｓ
ｉＦ４、（ＣＨ３）３ＳｉＦ、（Ｃ６Ｈ５）３ＳｉＦ、
（Ｃ６Ｈ５）２ＳｉＦ２などのフッ素化合物を共存させ
ておくと膜中のフッ素含有量を制御することができる。
また、フッ素含有量を膜厚方向に分布あるいは傾斜させ
ることもできる。フッ素化合物の表面は低エネルギーで
あり、プラスチックあるいは薄膜積層デバイスとの密着
力が小さくなることから、フッ素を含有したケイ素化合
物とプラスチック基板および薄膜積層デバイスとの界面
ではフッ素を含有しないか、フッ素含有量を極力小さく
することが好ましい。コート膜界面以外での膜中フッ素
含有量としては、ケイ素化合物のネットワークの形成お
よび膜の剛性等を考慮すると０＜Ｆ／Ｓｉ＜１．５が好
ましい。前記無機物質薄膜が結晶性である場合には、プ
ラスチック基板に内在する水分等が結晶粒界を通って薄
膜積層デバイス下に達し、素子の劣化をもたらすことが
あり、また薄膜積層デバイス作製プロセスにおける熱工
程において結晶粒界を核として無機物質薄膜にクラック
が生じ、さらに、薄膜積層デバイスを微細加工する際
に、無機物質の熱膨張異方性に基づく基板伸縮の異方性
を生じ、パターンの形成を困難なものとすることもあ
る。これらの問題を回避するため、プラスチック基板
（フィルム）の両面に無機物質からなる非晶質薄膜を形
成することが望ましい。たとえば、ケイ素化合物を非晶
質にするためには基板温度を２００℃以下、好ましくは
１５０℃以下にし、スパッタ法あるいはプラズマＣＶＤ
法で作製することが好ましい。また、薄膜積層デバイス
を液晶表示駆動素子に用いる場合、表示コントラストを
確保するため、無機物質の透過率が波長４００〜８５０
ｎｍにおいて７５％以上有することが好ましい。プラス
チック基板の両面に薄膜を形成する際に、片面ずつ形成
したのでは、片面側だけに形成した直後に基板がカール
する。また、片面ずつそれぞれに薄膜形成の手順が必要
であるため、生産性、コストの点にも問題がある。そこ
で、同時に両面に無機物質薄膜を形成することが好まし
い。プラスチックの厚さは、５０μｍ〜２ｍｍのものを
使用するが、５００μｍ以下、特に３００μｍ以下が好
ましい。次に、無機物質で両面コートされたプラスチッ
クの上に、薄膜積層デバイスを形成する。一般に基板の
カールは、基板上に形成される薄膜の内部応力によって
決定される。さらに、薄膜作製時の温度によって生じる
熱応力も線膨張係数の大きなプラスチックフィルム基板
においては問題となる。従って、プラスチック基板上に
薄膜積層デバイスを形成し、フラットなものを得るため
には薄膜積層デバイスを作製する際に生じる内部応力お
よび熱応力を打ち消す応力を有する基板構成が要求され
る。本発明の両面に無機物質からなる薄膜を形成した基
板を用いる場合、下式のような応力を持った無機物質か
らなる薄膜が必要となる。薄膜積層デバイスの応力＋第
２無機材料層の応力＝第１無機材料層の応力第１および
第２の無機物質が同一組成、同質の材料の場合、その応
力は膜厚によって決まることから、無機物質を両面に形
成したプラスチック基板の応力の調節は、無機物質の膜
厚で制御することが容易である。薄膜積層デバイスとし
ては、金属−絶縁体−金属の層構成のＭＩＭ（Ｍｅｔａ
ｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型素子を用い
る。ＭＩＭ型素子のように硬質炭素膜を絶縁層に用いた
場合には、プラスチック基板（フィルム）は大きくカー
ルするので基板両面に無機物質膜を形成し基板の剛性を
大きくすることが極めて重要である。
【０００６】次に前記素子の製法について図１〜３を参
照して詳細に説明する。まず、前記の無機物質を両面に
コート（２ａ，２ｂ）したプラスチック基板１上に画素
電極用透明電極材料を蒸着、スパッタリング等の方法で
堆積し、所定のパターンにパターニングし、画素電極４
とする。次に、蒸着、スパッタリング等の方法で下部電
極用導体薄膜を形成し、ウエット又はドライエッチング
により所定のパターンにパターニングして下部電極とな
る第１導体７とし、その上にプラズマＣＶＤ法、イオン
ビーム法等により硬質炭素膜２を被覆後、ドライエッチ
ング、ウエットエッチング又はレジストを用いるリフト
オフ法により所定のパターンにパターニングして絶縁膜
とし、次にその上に蒸着、スパッタリング等の方法によ
りバスライン用導体薄膜を被覆し、所定のパターンにパ
ターニングしてバスラインとなる第２導体６を形成し、
最後に下部電極の不必要部分を除去し、透明電極パター
ンを露出させ、画素電極４とする。この場合、ＭＩＭ素
子の構成はこれに限られるものではなく、ＭＩＭ素子の
作製後、最上層に透明電極を設けたもの、透明電極が上
部又は下部電極を兼ねた構成のもの、下部電極の側面に
ＭＩＭ素子を形成したもの等、種々の変形が可能であ
る。ここで下部電極、上部電極及び透明電極の厚さは通
常、夫々数百〜数千Å、数百〜数千Å、数百〜数千Åの
範囲である。硬質炭素膜の厚さは、100〜8000Å、望ま
しくは200〜6000Å、さらに望ましくは300〜4000Åの範
囲である。又プラスチック基板の場合、いままでその耐
熱性から能動素子を用いたアクティブマトリックス装置
の作製が非常に困難であった。しかし硬質炭素膜は室温
程度の基板温度で良質な膜の作製が可能であり、プラス
チック基板においても作製が可能であり、非常に有効な
画質向上手段である。
照して詳細に説明する。まず、前記の無機物質を両面に
コート（２ａ，２ｂ）したプラスチック基板１上に画素
電極用透明電極材料を蒸着、スパッタリング等の方法で
堆積し、所定のパターンにパターニングし、画素電極４
とする。次に、蒸着、スパッタリング等の方法で下部電
極用導体薄膜を形成し、ウエット又はドライエッチング
により所定のパターンにパターニングして下部電極とな
る第１導体７とし、その上にプラズマＣＶＤ法、イオン
ビーム法等により硬質炭素膜２を被覆後、ドライエッチ
ング、ウエットエッチング又はレジストを用いるリフト
オフ法により所定のパターンにパターニングして絶縁膜
とし、次にその上に蒸着、スパッタリング等の方法によ
りバスライン用導体薄膜を被覆し、所定のパターンにパ
ターニングしてバスラインとなる第２導体６を形成し、
最後に下部電極の不必要部分を除去し、透明電極パター
ンを露出させ、画素電極４とする。この場合、ＭＩＭ素
子の構成はこれに限られるものではなく、ＭＩＭ素子の
作製後、最上層に透明電極を設けたもの、透明電極が上
部又は下部電極を兼ねた構成のもの、下部電極の側面に
ＭＩＭ素子を形成したもの等、種々の変形が可能であ
る。ここで下部電極、上部電極及び透明電極の厚さは通
常、夫々数百〜数千Å、数百〜数千Å、数百〜数千Åの
範囲である。硬質炭素膜の厚さは、100〜8000Å、望ま
しくは200〜6000Å、さらに望ましくは300〜4000Åの範
囲である。又プラスチック基板の場合、いままでその耐
熱性から能動素子を用いたアクティブマトリックス装置
の作製が非常に困難であった。しかし硬質炭素膜は室温
程度の基板温度で良質な膜の作製が可能であり、プラス
チック基板においても作製が可能であり、非常に有効な
画質向上手段である。
【０００７】次に本発明で使用されるＭＩＭ素子の材料
について更に詳しく説明する。下部電極となる第１導体
７の材料としては、Ａｌ,Ｔａ,Ｃｒ,Ｗ,Ｍｏ,Ｐｔ,Ｎ
ｉ,Ｔｉ,Ｃｕ,Ａｕ,Ｗ,ＩＴＯ,ＺｎＯ：Ａｌ,Ｉｎ2Ｏ3,
ＳｎＯ2等種々の導電体が使用される。次にバスライン
となる第２導体６の材料としては、Ａｌ,Ｃｒ,Ｎｉ,Ｍ
ｏ,Ｐｔ,Ａｇ,Ｔｉ,Ｃｕ,Ａｕ,Ｗ,Ｔａ,ＩＴＯ，Ｚｎ
Ｏ：Ａｌ,Ｉｎ2Ｏ3,ＳｎＯ2等種々の導電体が使用され
るが、Ｉ−Ｖ特性の安定性及び信頼性が特に優れている
点からＮｉ，Ｐｔ，Ａｇが好ましい。絶縁膜として硬質
炭素膜２を用いたＭＩＭ素子は電極の種類を変えても対
称性が変化せず、また１ｎＩ∝√ｖの関係からプールフ
レンケル型の伝導をしていることが判る。またこの事か
らこの種のＭＩＭ素子の場合、上部電極と下部電極との
組合せをどのようにしてもよいことが判る。しかし硬質
炭素膜と電極との密着力や界面状態により素子特性(Ｉ
−Ｖ特性）の劣化及び変化が生じる。これらを考慮する
と、Ｎｉ,Ｐｔ,Ａｇが良いことがわかった。本発明のＭ
ＩＭ素子の電流−電圧特性は図４のように示され、近似
的には以下に示すような伝導式で表わされる。
について更に詳しく説明する。下部電極となる第１導体
７の材料としては、Ａｌ,Ｔａ,Ｃｒ,Ｗ,Ｍｏ,Ｐｔ,Ｎ
ｉ,Ｔｉ,Ｃｕ,Ａｕ,Ｗ,ＩＴＯ,ＺｎＯ：Ａｌ,Ｉｎ2Ｏ3,
ＳｎＯ2等種々の導電体が使用される。次にバスライン
となる第２導体６の材料としては、Ａｌ,Ｃｒ,Ｎｉ,Ｍ
ｏ,Ｐｔ,Ａｇ,Ｔｉ,Ｃｕ,Ａｕ,Ｗ,Ｔａ,ＩＴＯ，Ｚｎ
Ｏ：Ａｌ,Ｉｎ2Ｏ3,ＳｎＯ2等種々の導電体が使用され
るが、Ｉ−Ｖ特性の安定性及び信頼性が特に優れている
点からＮｉ，Ｐｔ，Ａｇが好ましい。絶縁膜として硬質
炭素膜２を用いたＭＩＭ素子は電極の種類を変えても対
称性が変化せず、また１ｎＩ∝√ｖの関係からプールフ
レンケル型の伝導をしていることが判る。またこの事か
らこの種のＭＩＭ素子の場合、上部電極と下部電極との
組合せをどのようにしてもよいことが判る。しかし硬質
炭素膜と電極との密着力や界面状態により素子特性(Ｉ
−Ｖ特性）の劣化及び変化が生じる。これらを考慮する
と、Ｎｉ,Ｐｔ,Ａｇが良いことがわかった。本発明のＭ
ＩＭ素子の電流−電圧特性は図４のように示され、近似
的には以下に示すような伝導式で表わされる。
【０００８】
【数１】
【０００９】Ｉ:電流 Ｖ:印加電圧 κ:導電係数 β:
プールフレンケル係数 ｎ:キャリヤ密度 μ:キャリヤモビリティ ｑ:電子の
電荷量 Φ:トラップ深さ ρ:比抵抗 ｄ:硬質炭素の膜厚(Å) ｋ:ボルツマン定数 Ｔ:雰囲気温度 ε1：硬質炭素の
誘電率 ε2:真空誘電率
プールフレンケル係数 ｎ:キャリヤ密度 μ:キャリヤモビリティ ｑ:電子の
電荷量 Φ:トラップ深さ ρ:比抵抗 ｄ:硬質炭素の膜厚(Å) ｋ:ボルツマン定数 Ｔ:雰囲気温度 ε1：硬質炭素の
誘電率 ε2:真空誘電率
【００１０】次に図３により液晶表示装置の作製法を述
べる。まず、絶縁基板１′上に共通電極４′用の透明導
体、例えばＩＴＯ，ＺｎＯ：Ａｌ，ＺｎＯ：Ｓｉ，Ｓｎ
Ｏ2，Ｉｎ2Ｏ3等をスパッタリング、蒸着等で数百Åか
ら数μm堆積させ、ストライプ状にパターニングして共
通電極４′とする。この共通電極４′を設けた基板１′
と先にＭＩＭ素子をマトリックス状に設けた基板１の各
々の表面にポリイミドのような配向材８を付け、ラビン
グ処理を行ない、シール材を付け、ギャップ材９を入れ
てギャップを一定にし、液晶３を封入して液晶表示装置
とする。このようにして液晶表示装置が得られる。
べる。まず、絶縁基板１′上に共通電極４′用の透明導
体、例えばＩＴＯ，ＺｎＯ：Ａｌ，ＺｎＯ：Ｓｉ，Ｓｎ
Ｏ2，Ｉｎ2Ｏ3等をスパッタリング、蒸着等で数百Åか
ら数μm堆積させ、ストライプ状にパターニングして共
通電極４′とする。この共通電極４′を設けた基板１′
と先にＭＩＭ素子をマトリックス状に設けた基板１の各
々の表面にポリイミドのような配向材８を付け、ラビン
グ処理を行ない、シール材を付け、ギャップ材９を入れ
てギャップを一定にし、液晶３を封入して液晶表示装置
とする。このようにして液晶表示装置が得られる。
【００１１】本発明デバイスのＭＩＭ素子に使用する硬
質炭素膜について詳しく説明する。硬質炭素膜を形成す
るためには有機化合物ガス、特に炭化水素ガスが用いら
れる。これら原料における相状態は常温常圧において必
ずしも気相である必要はなく、加熱或は減圧等により溶
融、蒸発、昇華等を経て気化し得るものであれば、液相
でも固相でも使用可能である。原料ガスとしての炭化水
素ガスについては、例えばＣＨ4，Ｃ2Ｈ6，Ｃ3Ｈ8，Ｃ4
Ｈ10等のパラフィン系炭化水素、C2H2等のアセチレン系
炭化水素、オレフィン系炭化水素、ジオレフィン系炭化
水素、さらには芳香族炭化水素などすベての炭化水素を
少なくとも含むガスが使用可能である。さらに、炭化水
素以外でも、例えば、アルコール類、ケトン類、エーテ
ル類、エステル類、ＣＯ，ＣＯ2等、少なくとも炭素元
素を含む化合物であれば使用可能である。本発明におけ
る原料ガスからの硬質炭素膜の形成方法としては、成膜
活性種が、直流、低周波、高周波、或いはマイクロ波等
を用いたプラズマ法により生成されるプラズマ状態を経
て形成される方法が好ましいが、より大面積化、均一性
向上、低温成膜の目的で、低圧下で堆積を行なうため、
磁界効果を利用する方法がさらに好ましい。また高温に
おける熱分解によっても活性種を形成できる。その他に
も、イオン化蒸着法、或いはイオンビーム蒸着法等によ
り生成されるイオン状態を経て形成されてもよいし、真
空蒸着法、或いはスパッタリング法等により生成される
中性粒子から形成されてもよいし、さらには、これらの
組み合せにより形成されてもよい。
質炭素膜について詳しく説明する。硬質炭素膜を形成す
るためには有機化合物ガス、特に炭化水素ガスが用いら
れる。これら原料における相状態は常温常圧において必
ずしも気相である必要はなく、加熱或は減圧等により溶
融、蒸発、昇華等を経て気化し得るものであれば、液相
でも固相でも使用可能である。原料ガスとしての炭化水
素ガスについては、例えばＣＨ4，Ｃ2Ｈ6，Ｃ3Ｈ8，Ｃ4
Ｈ10等のパラフィン系炭化水素、C2H2等のアセチレン系
炭化水素、オレフィン系炭化水素、ジオレフィン系炭化
水素、さらには芳香族炭化水素などすベての炭化水素を
少なくとも含むガスが使用可能である。さらに、炭化水
素以外でも、例えば、アルコール類、ケトン類、エーテ
ル類、エステル類、ＣＯ，ＣＯ2等、少なくとも炭素元
素を含む化合物であれば使用可能である。本発明におけ
る原料ガスからの硬質炭素膜の形成方法としては、成膜
活性種が、直流、低周波、高周波、或いはマイクロ波等
を用いたプラズマ法により生成されるプラズマ状態を経
て形成される方法が好ましいが、より大面積化、均一性
向上、低温成膜の目的で、低圧下で堆積を行なうため、
磁界効果を利用する方法がさらに好ましい。また高温に
おける熱分解によっても活性種を形成できる。その他に
も、イオン化蒸着法、或いはイオンビーム蒸着法等によ
り生成されるイオン状態を経て形成されてもよいし、真
空蒸着法、或いはスパッタリング法等により生成される
中性粒子から形成されてもよいし、さらには、これらの
組み合せにより形成されてもよい。
【００１２】こうして作製される硬質炭素膜の堆積条件
の一例はプラズマＣＶＤ法の場合、次の通りである。 ＲＦ出力：０．１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜３５０℃、好ましくは室温〜２５０℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。また、硬質炭素膜の
諸特性を表１に示す。
の一例はプラズマＣＶＤ法の場合、次の通りである。 ＲＦ出力：０．１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜３５０℃、好ましくは室温〜２５０℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。また、硬質炭素膜の
諸特性を表１に示す。
【００１３】
【表１】
【００１４】注）測定法; 比抵抗(ρ) ：コプレナー型セルによるＩ-Ｖ特性より
求める。 光学的バンドギャップ(Egopt)：分光特性から吸収係数
(α)を求め、数２式の関係より決定。
求める。 光学的バンドギャップ(Egopt)：分光特性から吸収係数
(α)を求め、数２式の関係より決定。
【００１５】
【数２】 膜中水素量〔Ｃ（Ｈ）〕：赤外吸収スペクトルから２９
００／ｃｍ近のピークを積分し、吸収断面積Ａを掛けて
求める。すなわち、 〔Ｃ（Ｈ）〕＝Ａ・∫α（ｖ）／ｖ・ｄｖ ＳP3／ＳP2比：赤外吸収スペクトルを、SP3,SP2にそれ
ぞれ帰属されるガウス関数に分解し、その面積比より求
める。 ビッカース硬度（Ｈ）：マイクロビッカース計による。 屈折率（ｎ） ：エリプソメーターによる。 欠陥密度 ：ＥＳＲによる。
００／ｃｍ近のピークを積分し、吸収断面積Ａを掛けて
求める。すなわち、 〔Ｃ（Ｈ）〕＝Ａ・∫α（ｖ）／ｖ・ｄｖ ＳP3／ＳP2比：赤外吸収スペクトルを、SP3,SP2にそれ
ぞれ帰属されるガウス関数に分解し、その面積比より求
める。 ビッカース硬度（Ｈ）：マイクロビッカース計による。 屈折率（ｎ） ：エリプソメーターによる。 欠陥密度 ：ＥＳＲによる。
【００１６】こうして形成される硬質炭素膜はラマン分
光法及びＩＲ吸収法による分析の結果、夫々、図５，６
及び７に示すように炭素原子がＳＰ3の混成軌道とＳＰ2
の混成軌道とを形成した原子間結合が混在していること
が明らかになっている。ＳＰ3結合とＳＰ2結合の比率
は、ＩＲスペクトルをピーク分離することで概ね推定で
きる。ＩＲスペクトルには、２８００〜３１５０ｃｍ-1
に多くのモードのスペクトルが重なって測定されるが、
夫々の波数に対応するピークの帰属は明らかになってお
り、図５の如くガウス分布によってピーク分離を行な
い、夫々のピーク面積を算出し、その比率を求めればＳ
Ｐ3／ＳＰ2を知ることができる。また、Ｘ線及び電子線
回折分析によればアモルファス状態（ａ-Ｃ：Ｈ）、及
び／又は約５０Å〜数μｍ程度の微結晶粒を含むアモル
ファス状態にあることが判っている。一般に量産に適し
ているプラズマＣＶＤ法の場合には、ＲＦ出力が小さい
ほど膜の比抵抗値および硬度が増加し、低圧力なほど活
性種の寿命が増加するために基板温度の低温化、大面積
での均一化が図れ、かつ比抵抗、硬度が増加する傾向に
ある。更に、低圧力ではプラズマ密度が減少するため、
磁場閉じ込め効果を利用する方法は比抵抗の増加には特
に効果的である。さらに、この方法は常温〜１５０℃程
度の比較的低い温度条件でも同様に良質の硬質炭素膜を
形成できるという特徴を有しているため、ＭＩＭ素子製
造プロセスの低温化には最適である。従って、使用する
基板材料の選択自由度が広がり、基板温度をコントロー
ルし易いために大面積に均一な膜が得られるという特徴
をもっている。また硬質炭素膜の構造、物性は表１に示
したように、広範囲に制御可能であるため、デバイス特
性を自由に設計できる利点もある。さらには膜の比誘電
率も２〜６と従来のＭＩＭ素子に使用されていたＴａ2
Ｏ5,Ａｌ2Ｏ3,ＳｉＮｘと比較して小さいため、同じ電
気容量を持った素子を作る場合、素子サイズが大きくて
すむので、それほど微細加工を必要とせず、歩留りが向
上する（駆動条件の関係からＬＣＤとＭＩＭ素子の容量
比はＣ（ＬＣＤ）／Ｃ（ＭＩＭ）＝１０：１程度必要で
ある)。また、素子急峻性は、β∝１／√ε・√ｄであ
るため、比誘電率εが小さければ急峻性は大きくなり、
オン電流Ｉonとオフ電流Ｉoffとの比が大きくとれるよ
うになる。このためより低デューティ比でのＬＣＤ駆動
が可能となり、高密度のＬＣＤが実現できる。さらに膜
の硬度が高いため、液晶材料封入時のラビング工程によ
る損傷が少なくこの点からも歩留りが向上する。以上の
点を顧みるに、硬質炭素膜を使用することで、低コス
ト、階調性（カラー化）、高密度ＬＣＤが実現できる。
さらにこの硬質炭素膜が炭素原子及び水素原子の他に、
周期律表第III族元素、同第IV族元素、同第V族元素、ア
ルカリ金属元素、アルカリ土類金属元素、窒素原子、酸
素元素、カルコゲン系元素又はハロゲン原子を構成元素
として含んでもよい。構成元素の１つとして周期律表第
III族元素、同じく第V族元素、アルカリ金属元素、アル
カリ土類金属元素、窒素原子又は酸素原子を導入したも
のは硬質炭素膜の膜厚をノンドープのものに比べて約２
〜３倍に厚くすることができ、またこれにより素子作製
時のピンホールの発生を防止すると共に、素子の機械的
強度を飛躍的に向上することができる。更に窒素原子又
は酸素原子の場合は以下に述べるような周期律表第IV族
元素等の場合と同様な効果がある。同様に周期律表第IV
族元素、カルコゲン系元素又はハロゲン元素を導入した
ものは硬質炭素膜の安定性が飛躍的に向上すると共に、
膜の硬度も改善されることも相まって高信頼性の素子が
作製できる。これらの効果が得られるのは第IV族元素及
びカルコゲン系元素の場合は硬質炭素膜中に存在する活
性な２重結合を減少させるからであり、またハロゲン元
素の場合は、1)水素に対する引抜き反応により原料ガス
の分解を促進して膜中のダングリングボンドを減少さ
せ、2)成膜過程でハロゲン元素ＸがＣ−Ｈ結合中の水素
を引抜いてこれと置換し、Ｃ−Ｘ結合として膜中に入
り、結合エネルギーが増大する(Ｃ−Ｈ間及びＣ−Ｘ間
の結合エネルギーはＣ−Ｘ間の方が大きい)からであ
る。これらの元素を膜の構成元素とするためには、原料
ガスとしては炭化水素ガス及び水素の他に、ドーパント
として膜中に周期律表第III族元素、同第IV族元素、同
第Ｖ族元素、アルカリ金属元素、アルカリ土類金属元
素、窒素原子、酸素原子、カルコゲン系元素又はハロゲ
ン元素を含有させるために、これらの元素又は原子を含
む化合物(又は分子)(以下、これらを「他の化合物」と
いうこともある)のガスが用いられる。ここで周期律表
第III族元素を含む化合物としては、例えばＢ(ＯＣ
2Ｈ5)3，Ｂ2Ｈ6，ＢＣl3，ＢＢr3，ＢＦ3，Ａl(Ｏ-i-Ｃ
3Ｈ7)3，(ＣＨ3)3Ａl，(Ｃ2Ｈ5)3Ａl，(i-Ｃ4Ｈ9)3Ａ
l，ＡlＣl3，Ｇa(Ｏ-i-Ｃ3Ｈ7)3,(ＣＨ3)3Ｇa，(Ｃ
2Ｈ5)3Ｇa，ＧaＣl3，ＧaＢr3，(Ｏ-i-Ｃ3Ｈ7)3Ｉn，
(Ｃ2Ｈ5)3Ｉn等がある。周期律表第IV族元素を含む化合
物としては、例えばＳi2Ｈ6，(Ｃ2Ｈ5)3ＳiＨ，Ｓi
Ｆ4，ＳiＨ2Ｃl2，ＳiＣl4，Ｓi(ＯＣＨ3)4，Ｓi(ＯＣ2
Ｈ5)4，Ｓi(ＯＣ3Ｈ7)4，ＧeＣl4，ＧeＨ4，Ｇe(ＯＣ2
Ｈ5)4,Ｇe(Ｃ2Ｈ5)4,(ＣＨ3)4Ｓn，(Ｃ2Ｈ5)4Ｓn，Ｓn
Ｃl4等がある。周期律表第V族元素を含む化合物として
は、例えばPH3，ＰＦ3，ＰＦ5，ＰＣl2Ｆ3，ＰＣl3，Ｐ
Ｃl2Ｆ，ＰＢr3，ＰＯ(ＯＣＨ3)3，Ｐ(Ｃ2Ｈ5)3，ＰＯ
Ｃl3，ＡsＨ3，ＡsＣl3，ＡsＢr3，ＡsＦ3，ＡsＦ5，Ａ
sＣl3，ＳbＨ3,ＳbＦ3，ＳbＣl3，Ｓb(ＯＣ2Ｈ5)3等が
ある。アルカリ金属原子を含む化合物としては、例えば
ＬiＯ-i-Ｃ3Ｈ7，ＮaＯ-i-Ｃ3Ｈ7，ＫＯ-i-Ｃ3Ｈ7等が
ある。アルカリ土類金属原子を含む化合物としては、例
えばＣa(ＯＣ2Ｈ5)3，Ｍg(ＯＣ2Ｈ5)2，(Ｃ2Ｈ5)2Ｍg等
がある。窒素原子を含む化合物としては、例えば窒素ガ
ス、アンモニア等の無機化合物、アミノ基、シアノ基等
の官能基を有する有機化合物及び窒素を含む複素環等が
ある。酸素原子を含む化合物としては、例えば酸素ガ
ス、オゾン、水（水蒸気）、過酸化水素、一酸化炭素、
二酸化炭素、亜酸化炭素、一酸化窒素、二酸化窒素、三
酸化二窒素、五酸化二窒素、三酸化窒素等の無機化合
物、水酸基、アルデヒド基、アシル基、ケトン基、ニト
ロ基、ニトロソ基、スルホン基、エーテル結合、エステ
ル結合、ペプチド結合、酸素を含む複素環等の官能基或
いは結合を有する有機化合物、更には金属アルコキシド
等が挙げられる。カルコゲン系元素を含む化合物として
は、例えばＨ2Ｓ，(ＣＨ3)(ＣＨ2)4Ｓ(ＣＨ2)4ＣＨ3，
ＣＨ2＝ＣＨＣＨ2ＳＣＨ2ＣＨ＝ＣＨ2，Ｃ2Ｈ5ＳＣ
2Ｈ5，Ｃ2Ｈ5ＳＣＨ3，チオフェン、Ｈ2Ｓe，(Ｃ2Ｈ5)2
Ｓe，Ｈ2Ｔe等がある。またハロゲン元素を含む化合物
としては、例えば弗素、塩素、臭素、沃素、弗化水素、
弗化炭素、弗化塩素、弗化臭素、弗化沃素、塩化水素、
塩化臭素、塩化沃素、臭化水素、臭化沃素、沃化水素等
の無機化合物、ハロゲン化アルキル、ハロゲン化アリー
ル、ハロゲン化スチレン、ハロゲン化ポリメチレン、ハ
ロホルム等の有機化合物が用いられる。液晶駆動ＭＩＭ
素子として好適な硬質炭素膜は、駆動条件から膜厚が10
0〜8000Å、比抵抗が106〜1013Ω・cmの範囲であること
が有利である。なお、駆動電圧と耐圧（絶縁破壊電圧）
とのマージンを考慮すると膜厚は200Å以上であること
が望ましく、また、画素部と薄膜二端子素子部の段差
（セルギャップ差）に起因する色むらが実用上問題とな
らないようにするには膜厚は6000Å以下であることが望
ましいことから、硬質炭素膜の膜厚は200〜6000Å、比
抵抗は５×106〜1013Ω・cmであることがより好まし
い。硬質炭素膜のピンホールによる素子の欠陥数は膜厚
の減少にともなって増加し、300Å以下では特に顕著に
なること(欠陥率は１％を越える)、及び、膜厚の面内分
布の均一性(ひいては素子特性の均一性)が確保できなく
なる(膜厚制御の精度は30Å程度が限度で、膜厚のバラ
ツキが10％を越える)ことから、膜厚は300Å以上である
ことがより望ましい。また、ストレスによる硬質炭素膜
の剥離が起こりにくくするため、及び、より低デューテ
ィ比（望ましくは1/1000以下）で駆動するために、膜厚
は4000Å以下であることがより望ましい。これらを総合
して考慮すると、硬質炭素膜の膜厚は300〜4000Å、比
抵抗率は107〜1011Ω・cmであることが一層好ましい。
光法及びＩＲ吸収法による分析の結果、夫々、図５，６
及び７に示すように炭素原子がＳＰ3の混成軌道とＳＰ2
の混成軌道とを形成した原子間結合が混在していること
が明らかになっている。ＳＰ3結合とＳＰ2結合の比率
は、ＩＲスペクトルをピーク分離することで概ね推定で
きる。ＩＲスペクトルには、２８００〜３１５０ｃｍ-1
に多くのモードのスペクトルが重なって測定されるが、
夫々の波数に対応するピークの帰属は明らかになってお
り、図５の如くガウス分布によってピーク分離を行な
い、夫々のピーク面積を算出し、その比率を求めればＳ
Ｐ3／ＳＰ2を知ることができる。また、Ｘ線及び電子線
回折分析によればアモルファス状態（ａ-Ｃ：Ｈ）、及
び／又は約５０Å〜数μｍ程度の微結晶粒を含むアモル
ファス状態にあることが判っている。一般に量産に適し
ているプラズマＣＶＤ法の場合には、ＲＦ出力が小さい
ほど膜の比抵抗値および硬度が増加し、低圧力なほど活
性種の寿命が増加するために基板温度の低温化、大面積
での均一化が図れ、かつ比抵抗、硬度が増加する傾向に
ある。更に、低圧力ではプラズマ密度が減少するため、
磁場閉じ込め効果を利用する方法は比抵抗の増加には特
に効果的である。さらに、この方法は常温〜１５０℃程
度の比較的低い温度条件でも同様に良質の硬質炭素膜を
形成できるという特徴を有しているため、ＭＩＭ素子製
造プロセスの低温化には最適である。従って、使用する
基板材料の選択自由度が広がり、基板温度をコントロー
ルし易いために大面積に均一な膜が得られるという特徴
をもっている。また硬質炭素膜の構造、物性は表１に示
したように、広範囲に制御可能であるため、デバイス特
性を自由に設計できる利点もある。さらには膜の比誘電
率も２〜６と従来のＭＩＭ素子に使用されていたＴａ2
Ｏ5,Ａｌ2Ｏ3,ＳｉＮｘと比較して小さいため、同じ電
気容量を持った素子を作る場合、素子サイズが大きくて
すむので、それほど微細加工を必要とせず、歩留りが向
上する（駆動条件の関係からＬＣＤとＭＩＭ素子の容量
比はＣ（ＬＣＤ）／Ｃ（ＭＩＭ）＝１０：１程度必要で
ある)。また、素子急峻性は、β∝１／√ε・√ｄであ
るため、比誘電率εが小さければ急峻性は大きくなり、
オン電流Ｉonとオフ電流Ｉoffとの比が大きくとれるよ
うになる。このためより低デューティ比でのＬＣＤ駆動
が可能となり、高密度のＬＣＤが実現できる。さらに膜
の硬度が高いため、液晶材料封入時のラビング工程によ
る損傷が少なくこの点からも歩留りが向上する。以上の
点を顧みるに、硬質炭素膜を使用することで、低コス
ト、階調性（カラー化）、高密度ＬＣＤが実現できる。
さらにこの硬質炭素膜が炭素原子及び水素原子の他に、
周期律表第III族元素、同第IV族元素、同第V族元素、ア
ルカリ金属元素、アルカリ土類金属元素、窒素原子、酸
素元素、カルコゲン系元素又はハロゲン原子を構成元素
として含んでもよい。構成元素の１つとして周期律表第
III族元素、同じく第V族元素、アルカリ金属元素、アル
カリ土類金属元素、窒素原子又は酸素原子を導入したも
のは硬質炭素膜の膜厚をノンドープのものに比べて約２
〜３倍に厚くすることができ、またこれにより素子作製
時のピンホールの発生を防止すると共に、素子の機械的
強度を飛躍的に向上することができる。更に窒素原子又
は酸素原子の場合は以下に述べるような周期律表第IV族
元素等の場合と同様な効果がある。同様に周期律表第IV
族元素、カルコゲン系元素又はハロゲン元素を導入した
ものは硬質炭素膜の安定性が飛躍的に向上すると共に、
膜の硬度も改善されることも相まって高信頼性の素子が
作製できる。これらの効果が得られるのは第IV族元素及
びカルコゲン系元素の場合は硬質炭素膜中に存在する活
性な２重結合を減少させるからであり、またハロゲン元
素の場合は、1)水素に対する引抜き反応により原料ガス
の分解を促進して膜中のダングリングボンドを減少さ
せ、2)成膜過程でハロゲン元素ＸがＣ−Ｈ結合中の水素
を引抜いてこれと置換し、Ｃ−Ｘ結合として膜中に入
り、結合エネルギーが増大する(Ｃ−Ｈ間及びＣ−Ｘ間
の結合エネルギーはＣ−Ｘ間の方が大きい)からであ
る。これらの元素を膜の構成元素とするためには、原料
ガスとしては炭化水素ガス及び水素の他に、ドーパント
として膜中に周期律表第III族元素、同第IV族元素、同
第Ｖ族元素、アルカリ金属元素、アルカリ土類金属元
素、窒素原子、酸素原子、カルコゲン系元素又はハロゲ
ン元素を含有させるために、これらの元素又は原子を含
む化合物(又は分子)(以下、これらを「他の化合物」と
いうこともある)のガスが用いられる。ここで周期律表
第III族元素を含む化合物としては、例えばＢ(ＯＣ
2Ｈ5)3，Ｂ2Ｈ6，ＢＣl3，ＢＢr3，ＢＦ3，Ａl(Ｏ-i-Ｃ
3Ｈ7)3，(ＣＨ3)3Ａl，(Ｃ2Ｈ5)3Ａl，(i-Ｃ4Ｈ9)3Ａ
l，ＡlＣl3，Ｇa(Ｏ-i-Ｃ3Ｈ7)3,(ＣＨ3)3Ｇa，(Ｃ
2Ｈ5)3Ｇa，ＧaＣl3，ＧaＢr3，(Ｏ-i-Ｃ3Ｈ7)3Ｉn，
(Ｃ2Ｈ5)3Ｉn等がある。周期律表第IV族元素を含む化合
物としては、例えばＳi2Ｈ6，(Ｃ2Ｈ5)3ＳiＨ，Ｓi
Ｆ4，ＳiＨ2Ｃl2，ＳiＣl4，Ｓi(ＯＣＨ3)4，Ｓi(ＯＣ2
Ｈ5)4，Ｓi(ＯＣ3Ｈ7)4，ＧeＣl4，ＧeＨ4，Ｇe(ＯＣ2
Ｈ5)4,Ｇe(Ｃ2Ｈ5)4,(ＣＨ3)4Ｓn，(Ｃ2Ｈ5)4Ｓn，Ｓn
Ｃl4等がある。周期律表第V族元素を含む化合物として
は、例えばPH3，ＰＦ3，ＰＦ5，ＰＣl2Ｆ3，ＰＣl3，Ｐ
Ｃl2Ｆ，ＰＢr3，ＰＯ(ＯＣＨ3)3，Ｐ(Ｃ2Ｈ5)3，ＰＯ
Ｃl3，ＡsＨ3，ＡsＣl3，ＡsＢr3，ＡsＦ3，ＡsＦ5，Ａ
sＣl3，ＳbＨ3,ＳbＦ3，ＳbＣl3，Ｓb(ＯＣ2Ｈ5)3等が
ある。アルカリ金属原子を含む化合物としては、例えば
ＬiＯ-i-Ｃ3Ｈ7，ＮaＯ-i-Ｃ3Ｈ7，ＫＯ-i-Ｃ3Ｈ7等が
ある。アルカリ土類金属原子を含む化合物としては、例
えばＣa(ＯＣ2Ｈ5)3，Ｍg(ＯＣ2Ｈ5)2，(Ｃ2Ｈ5)2Ｍg等
がある。窒素原子を含む化合物としては、例えば窒素ガ
ス、アンモニア等の無機化合物、アミノ基、シアノ基等
の官能基を有する有機化合物及び窒素を含む複素環等が
ある。酸素原子を含む化合物としては、例えば酸素ガ
ス、オゾン、水（水蒸気）、過酸化水素、一酸化炭素、
二酸化炭素、亜酸化炭素、一酸化窒素、二酸化窒素、三
酸化二窒素、五酸化二窒素、三酸化窒素等の無機化合
物、水酸基、アルデヒド基、アシル基、ケトン基、ニト
ロ基、ニトロソ基、スルホン基、エーテル結合、エステ
ル結合、ペプチド結合、酸素を含む複素環等の官能基或
いは結合を有する有機化合物、更には金属アルコキシド
等が挙げられる。カルコゲン系元素を含む化合物として
は、例えばＨ2Ｓ，(ＣＨ3)(ＣＨ2)4Ｓ(ＣＨ2)4ＣＨ3，
ＣＨ2＝ＣＨＣＨ2ＳＣＨ2ＣＨ＝ＣＨ2，Ｃ2Ｈ5ＳＣ
2Ｈ5，Ｃ2Ｈ5ＳＣＨ3，チオフェン、Ｈ2Ｓe，(Ｃ2Ｈ5)2
Ｓe，Ｈ2Ｔe等がある。またハロゲン元素を含む化合物
としては、例えば弗素、塩素、臭素、沃素、弗化水素、
弗化炭素、弗化塩素、弗化臭素、弗化沃素、塩化水素、
塩化臭素、塩化沃素、臭化水素、臭化沃素、沃化水素等
の無機化合物、ハロゲン化アルキル、ハロゲン化アリー
ル、ハロゲン化スチレン、ハロゲン化ポリメチレン、ハ
ロホルム等の有機化合物が用いられる。液晶駆動ＭＩＭ
素子として好適な硬質炭素膜は、駆動条件から膜厚が10
0〜8000Å、比抵抗が106〜1013Ω・cmの範囲であること
が有利である。なお、駆動電圧と耐圧（絶縁破壊電圧）
とのマージンを考慮すると膜厚は200Å以上であること
が望ましく、また、画素部と薄膜二端子素子部の段差
（セルギャップ差）に起因する色むらが実用上問題とな
らないようにするには膜厚は6000Å以下であることが望
ましいことから、硬質炭素膜の膜厚は200〜6000Å、比
抵抗は５×106〜1013Ω・cmであることがより好まし
い。硬質炭素膜のピンホールによる素子の欠陥数は膜厚
の減少にともなって増加し、300Å以下では特に顕著に
なること(欠陥率は１％を越える)、及び、膜厚の面内分
布の均一性(ひいては素子特性の均一性)が確保できなく
なる(膜厚制御の精度は30Å程度が限度で、膜厚のバラ
ツキが10％を越える)ことから、膜厚は300Å以上である
ことがより望ましい。また、ストレスによる硬質炭素膜
の剥離が起こりにくくするため、及び、より低デューテ
ィ比（望ましくは1/1000以下）で駆動するために、膜厚
は4000Å以下であることがより望ましい。これらを総合
して考慮すると、硬質炭素膜の膜厚は300〜4000Å、比
抵抗率は107〜1011Ω・cmであることが一層好ましい。
【００１７】
【実施例】本発明の実施例を説明するが、本発明はこれ
らに限定されるものではない。 実施例１ 図１に示すように、１００μｍ厚のポリエステルフィル
ム１に、図８に示すような両面同時スパッタ装置を用い
て、両面同時に約２０００Å厚のＳｉＯ2薄膜（２ａ，
２ｂ）を形成した。次にＳｉＯ2上にＩＴＯ薄膜をスパ
ッタリング法により約１０００Å厚に堆積後、パターン
化して画素電極を形成した。次に、ＭＩＭ素子を次のよ
うにして設けた。まず、Ａｌを蒸着法により約１０００
Å厚に堆積後パターン化して下部電極７を形成し、その
上に、絶縁層２として、硬質炭素膜をプラズマＣＶＤ法
により約１０００Å厚に堆積した後、ドライエッチング
によりパターン化した。この時の硬質炭素膜の成膜条件
は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例２ 図１に示すように１ｍｍ厚のポリカーボネート１に、図
８に示すような両面同時スパッタ装置を用いて、両面同
時にＳｉ3Ｎ4をスパッタリング法によって約１５００Å
厚さのＳｉ3Ｎ4層（２ａ，２ｂ）を形成した。次にＳｉ
3Ｎ4上にＩＴＯをスパッタリング法により約１０００Å
厚に堆積後、パターン化して画素電極を形成した。次
に、ＭＩＭ素子を次のようにして設けた。まず、Ａｌを
蒸着法により約１０００Å厚に堆積後パターン化して下
部電極７を形成し、その上に、絶縁層２として、硬質炭
素膜をプラズマＣＶＤ法により約１０００Å厚に堆積さ
せたのち、ドライエッチングによりパターン化した。こ
の時の硬質炭素膜の成膜条件は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例３ 図１に示すように２５０μｍ厚のポリエーテルサルフォ
ンフィルム１に、図８に示すような両面同時スパッタ装
置を用いて、両面同時に約１５００Å厚のＳｉ 3Ｎ4薄膜
（２ａ，２ｂ）を形成した。次にＳｉ3Ｎ4上にＩＴＯ薄
膜をスパッタリング法により約１０００Å厚に堆積後、
パターン化して画素電極を形成した。次に、ＭＩＭ素子
を次のようにして設けた。まず、Ａｌを蒸着法により約
１０００Å厚に堆積後パターン化して下部電極７を形成
し、その上に、絶縁層２として、硬質炭素膜を実施例１
と同一条件のプラズマＣＶＤ法により約１０００Å厚に
堆積した後、ドライエッチングによりパターン化した。
さらにこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例４ 図１に示すように、１００μｍ厚のポリエーテルサルフ
ォンフィルム１に、図８に示すような両面同時スパッタ
装置を用いて、片面に約６０００Å厚のＳｉＯ2薄膜
（２ｂ）を、もう片面には約７０００Å厚のＳｉＯ2薄
膜（２ａ）を同時に形成した。次にＳｉＯ2上にＩＴＯ
薄膜をスパッタリング法により約１０００Å厚に堆積
後、パターン化して画素電極を形成した。次に、ＭＩＭ
素子を次のようにして設けた。まず、Ａｌを蒸着法によ
り約１０００Å厚に堆積後パターン化して下部電極７を
形成し、その上に、絶縁層２として、硬質炭素膜を実施
例１と同一条件のプラズマＣＶＤ法により約１０００Å
厚に堆積した後、ドライエッチングによりパターン化し
た。さらにこの上にＮｉをＥＢ蒸着法により約１０００
Å厚に堆積後パターン化して上部電極６を形成した。以
上に述べた実施例１、２、３および４によるＭＩＭ素子
は膜はがれ、基板の変形、基板のカールは見られなかっ
た。また、２００時間の連続駆動でも素子の劣化はみら
れなかった。 実施例５ 図１に示すように、１００μｍ厚のポリアリレートフィ
ルム１に、図８に示すような両面同時スパッタ装置を用
いて、両面同時に基板温度５０℃で、ＣＦ4を導入しな
がらＳｉＯ2のスパッタリングを行い６０００Åの厚さ
のＳｉＯ2：Ｆ層（２ａ，２ｂ）を作製した。Ｘ線回折
によりＳｉＯ2：Ｆ膜が非晶質であることがわかった。
また、波長４００〜８５０ｎｍにおいて８０％以上の透
過率を示した。次にＯ2ガスでプラズマ処理したＳｉ
Ｏ2：Ｆ上にＩＴＯをスパッタリング法により約１００
０Å厚に堆積後、パターン化して画素電極を形成した。
次に、ＭＩＭ素子を次のようにして設けた。まず、Ａｌ
を蒸着法により約１０００Å厚に堆積後パターン化して
下部電極７を形成し、その上に、絶縁層２として、硬質
炭素膜をプラズマＣＶＤ法により約１０００Å厚に堆積
させたのち、ドライエッチングによりパターン化した。
この時の硬質炭素膜の成膜条件は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例６ 図１に示すように１００μｍ厚のポリエーテルサルフォ
ンフィルム１に、図８に示すような両面同時スパッタ装
置を用いて、両面同時にＨＦを導入しながら基板温度３
０℃でスパッタリング法によって５０００Åの厚さのＳ
ｉ3Ｎ4：Ｆ層（２ａ，２ｂ）を作製した。Ｘ線回折によ
ってＳｉ3Ｎ4：Ｆ層が非晶質であることがわかった。ま
た、波長４００〜８５０ｎｍにおいて８０％以上の透過
率を示した。次にＯ2ガスでプラズマ処理したＳｉ
3Ｎ4：Ｆ上にＩＴＯをスパッタリング法により約１００
０Å厚に堆積後、パターン化して画素電極を形成した。
次に、ＭＩＭ素子を次のようにして設けた。まず、Ａｌ
を蒸着法により約１０００Å厚に堆積後パターン化して
下部電極７を形成し、その上に、絶縁層２として、硬質
炭素膜をプラズマＣＶＤ法により約１０００Å厚に堆積
させたのち、ドライエッチングによりパターン化した。
この時の硬質炭素膜の成膜条件は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。実施例
５，６に示したＭＩＭ型素子は膜ハガレ、基板の変形、
基板のカール、無機物質のクラツクはみられなかった。
また、８０℃、１０００時間の高温保存でもＦ含有ケイ
素化合物層が水分の透過を防止し、ＭＩＭ素子の劣化は
みられなかった。
らに限定されるものではない。 実施例１ 図１に示すように、１００μｍ厚のポリエステルフィル
ム１に、図８に示すような両面同時スパッタ装置を用い
て、両面同時に約２０００Å厚のＳｉＯ2薄膜（２ａ，
２ｂ）を形成した。次にＳｉＯ2上にＩＴＯ薄膜をスパ
ッタリング法により約１０００Å厚に堆積後、パターン
化して画素電極を形成した。次に、ＭＩＭ素子を次のよ
うにして設けた。まず、Ａｌを蒸着法により約１０００
Å厚に堆積後パターン化して下部電極７を形成し、その
上に、絶縁層２として、硬質炭素膜をプラズマＣＶＤ法
により約１０００Å厚に堆積した後、ドライエッチング
によりパターン化した。この時の硬質炭素膜の成膜条件
は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例２ 図１に示すように１ｍｍ厚のポリカーボネート１に、図
８に示すような両面同時スパッタ装置を用いて、両面同
時にＳｉ3Ｎ4をスパッタリング法によって約１５００Å
厚さのＳｉ3Ｎ4層（２ａ，２ｂ）を形成した。次にＳｉ
3Ｎ4上にＩＴＯをスパッタリング法により約１０００Å
厚に堆積後、パターン化して画素電極を形成した。次
に、ＭＩＭ素子を次のようにして設けた。まず、Ａｌを
蒸着法により約１０００Å厚に堆積後パターン化して下
部電極７を形成し、その上に、絶縁層２として、硬質炭
素膜をプラズマＣＶＤ法により約１０００Å厚に堆積さ
せたのち、ドライエッチングによりパターン化した。こ
の時の硬質炭素膜の成膜条件は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例３ 図１に示すように２５０μｍ厚のポリエーテルサルフォ
ンフィルム１に、図８に示すような両面同時スパッタ装
置を用いて、両面同時に約１５００Å厚のＳｉ 3Ｎ4薄膜
（２ａ，２ｂ）を形成した。次にＳｉ3Ｎ4上にＩＴＯ薄
膜をスパッタリング法により約１０００Å厚に堆積後、
パターン化して画素電極を形成した。次に、ＭＩＭ素子
を次のようにして設けた。まず、Ａｌを蒸着法により約
１０００Å厚に堆積後パターン化して下部電極７を形成
し、その上に、絶縁層２として、硬質炭素膜を実施例１
と同一条件のプラズマＣＶＤ法により約１０００Å厚に
堆積した後、ドライエッチングによりパターン化した。
さらにこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例４ 図１に示すように、１００μｍ厚のポリエーテルサルフ
ォンフィルム１に、図８に示すような両面同時スパッタ
装置を用いて、片面に約６０００Å厚のＳｉＯ2薄膜
（２ｂ）を、もう片面には約７０００Å厚のＳｉＯ2薄
膜（２ａ）を同時に形成した。次にＳｉＯ2上にＩＴＯ
薄膜をスパッタリング法により約１０００Å厚に堆積
後、パターン化して画素電極を形成した。次に、ＭＩＭ
素子を次のようにして設けた。まず、Ａｌを蒸着法によ
り約１０００Å厚に堆積後パターン化して下部電極７を
形成し、その上に、絶縁層２として、硬質炭素膜を実施
例１と同一条件のプラズマＣＶＤ法により約１０００Å
厚に堆積した後、ドライエッチングによりパターン化し
た。さらにこの上にＮｉをＥＢ蒸着法により約１０００
Å厚に堆積後パターン化して上部電極６を形成した。以
上に述べた実施例１、２、３および４によるＭＩＭ素子
は膜はがれ、基板の変形、基板のカールは見られなかっ
た。また、２００時間の連続駆動でも素子の劣化はみら
れなかった。 実施例５ 図１に示すように、１００μｍ厚のポリアリレートフィ
ルム１に、図８に示すような両面同時スパッタ装置を用
いて、両面同時に基板温度５０℃で、ＣＦ4を導入しな
がらＳｉＯ2のスパッタリングを行い６０００Åの厚さ
のＳｉＯ2：Ｆ層（２ａ，２ｂ）を作製した。Ｘ線回折
によりＳｉＯ2：Ｆ膜が非晶質であることがわかった。
また、波長４００〜８５０ｎｍにおいて８０％以上の透
過率を示した。次にＯ2ガスでプラズマ処理したＳｉ
Ｏ2：Ｆ上にＩＴＯをスパッタリング法により約１００
０Å厚に堆積後、パターン化して画素電極を形成した。
次に、ＭＩＭ素子を次のようにして設けた。まず、Ａｌ
を蒸着法により約１０００Å厚に堆積後パターン化して
下部電極７を形成し、その上に、絶縁層２として、硬質
炭素膜をプラズマＣＶＤ法により約１０００Å厚に堆積
させたのち、ドライエッチングによりパターン化した。
この時の硬質炭素膜の成膜条件は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。 実施例６ 図１に示すように１００μｍ厚のポリエーテルサルフォ
ンフィルム１に、図８に示すような両面同時スパッタ装
置を用いて、両面同時にＨＦを導入しながら基板温度３
０℃でスパッタリング法によって５０００Åの厚さのＳ
ｉ3Ｎ4：Ｆ層（２ａ，２ｂ）を作製した。Ｘ線回折によ
ってＳｉ3Ｎ4：Ｆ層が非晶質であることがわかった。ま
た、波長４００〜８５０ｎｍにおいて８０％以上の透過
率を示した。次にＯ2ガスでプラズマ処理したＳｉ
3Ｎ4：Ｆ上にＩＴＯをスパッタリング法により約１００
０Å厚に堆積後、パターン化して画素電極を形成した。
次に、ＭＩＭ素子を次のようにして設けた。まず、Ａｌ
を蒸着法により約１０００Å厚に堆積後パターン化して
下部電極７を形成し、その上に、絶縁層２として、硬質
炭素膜をプラズマＣＶＤ法により約１０００Å厚に堆積
させたのち、ドライエッチングによりパターン化した。
この時の硬質炭素膜の成膜条件は以下の通りである。 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ ＳＣＣＭ ＲＦパワー：０．２Ｗ／ｃｍ2 更にこの上にＮｉをＥＢ蒸着法により約１０００Å厚
に堆積後パターン化して上部電極６を形成した。実施例
５，６に示したＭＩＭ型素子は膜ハガレ、基板の変形、
基板のカール、無機物質のクラツクはみられなかった。
また、８０℃、１０００時間の高温保存でもＦ含有ケイ
素化合物層が水分の透過を防止し、ＭＩＭ素子の劣化は
みられなかった。
【００１８】
【効果】本発明は、以上説明したように構成されている
から、薄膜積層デバイスは、とくに硬質炭素膜を含むＭ
ＩＭ素子を用いているにもかかわらず、基板の変形、カ
ール等がなく、かつ低コスト、軽量化を達成できる。さ
らに薄膜積層デバイスの絶縁層に硬質炭素膜を用いてい
るので、硬質炭素膜が、 １） プラズマＣＶＤ法等の気相合成法で作製されるた
め、成膜条件によって物性が広範に制御でき、従ってデ
バイス設計上の自由度が大きい、 ２） 硬質でしかも厚膜にできるため、機械的損傷を受
け難く、また厚膜化によるピンホールの減少も期待でき
る、 ３） 室温付近の低温においても良質な膜を形成できる
ので、基板材質に制約がない、 ４） 膜厚、膜質の均一性に優れているため、薄膜デバ
イス用として適している、 ５） 誘電率が低いので、高度の微細加工技術を必要と
せず、従って素子の大面積化に有利であり、さらに誘電
率が低いので素子の急峻性が高くＩｏｎ／Ｉｏｆｆ比が
とれるので、低デューティ比での駆動が可能である、 等の特長を有し、このため特に信頼性の高い液晶表示用
スイッチング素子として好適であって、産業上極めて有
用である。
から、薄膜積層デバイスは、とくに硬質炭素膜を含むＭ
ＩＭ素子を用いているにもかかわらず、基板の変形、カ
ール等がなく、かつ低コスト、軽量化を達成できる。さ
らに薄膜積層デバイスの絶縁層に硬質炭素膜を用いてい
るので、硬質炭素膜が、 １） プラズマＣＶＤ法等の気相合成法で作製されるた
め、成膜条件によって物性が広範に制御でき、従ってデ
バイス設計上の自由度が大きい、 ２） 硬質でしかも厚膜にできるため、機械的損傷を受
け難く、また厚膜化によるピンホールの減少も期待でき
る、 ３） 室温付近の低温においても良質な膜を形成できる
ので、基板材質に制約がない、 ４） 膜厚、膜質の均一性に優れているため、薄膜デバ
イス用として適している、 ５） 誘電率が低いので、高度の微細加工技術を必要と
せず、従って素子の大面積化に有利であり、さらに誘電
率が低いので素子の急峻性が高くＩｏｎ／Ｉｏｆｆ比が
とれるので、低デューティ比での駆動が可能である、 等の特長を有し、このため特に信頼性の高い液晶表示用
スイッチング素子として好適であって、産業上極めて有
用である。
【図１】本発明の基板付薄膜デバイスの構造を示す断面
図である。
図である。
【図２】本発明の基板付薄膜デバイスにより構成された
ＭＩＭ素子の要部説明図である。
ＭＩＭ素子の要部説明図である。
【図３】本発明の基板付薄膜デバイスを組込んだ液晶表
示装置の一部断面斜視図である。
示装置の一部断面斜視図である。
【図４】ａ，ｂはそれぞれＭＩＭ素子のＩ−Ｖ特性曲
線、ｌnＩ−√v特性曲線を示すグラフである。
線、ｌnＩ−√v特性曲線を示すグラフである。
【図５】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜のＩＲスペクトルのガウス分布を示す。
素膜のＩＲスペクトルのガウス分布を示す。
【図６】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜をラマンスペクトル法で分光した分析結果を示すス
ペクトル図である。
素膜をラマンスペクトル法で分光した分析結果を示すス
ペクトル図である。
【図７】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜をＩＲ吸収法で分析した分析結果を示すスペクトル
図である。
素膜をＩＲ吸収法で分析した分析結果を示すスペクトル
図である。
【図８】本発明の製造法に用いられる両面同時スパッタ
装置の説明図である。
装置の説明図である。
１ プラスチツク基板 １′ プラスチツク基板 ２ 硬質炭素膜 ２ａ 無機物質層 ２ｂ 無機物質層 ３ 液晶 ４ 画素電極 ４′ 共通電極 ５ 能動素子（ＭＩＭ素子） ６ 第２導体（バスライン)(上部電極) ７ 第１導体（下部電極） ８ 配向膜 ９ ギャップ材 １０ スパッタターゲット １１ 基板ホルダー １２ 真空チャンバー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 均 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 木村 裕治 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 亀山 健司 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 田辺 誠 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (56)参考文献 特開 昭61−18925（ＪＰ，Ａ) 特開 昭64−1527（ＪＰ，Ａ) 特開 昭63−21601（ＪＰ，Ａ) 特開 昭58−217901（ＪＰ，Ａ) 特開 昭54−151055（ＪＰ，Ａ) 特開 平１−234818（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1333 500 G02F 1/1365
Claims (4)
- 【請求項１】 プラスチック基板と該基板上に形成され
た金属層、硬質炭素膜からなる絶縁層および金属層より
構成されたＭＩＭ素子よりなる薄膜積層デバイスにおい
て、該基板の一方の面に無機物質からなる薄膜の第１無
機材料層を、他方の面に無機物質からなる薄膜の第２無
機材料層を有することを特徴とする基板付薄膜積層デバ
イス。 - 【請求項２】 請求項１記載の基板付薄膜積層デバイス
を製層するにあたり、前記第１無機材料層及び第２無機
材料層を同時に形成することを特徴とする請求項１記載
の基板付薄膜積層デバイスの製法。 - 【請求項３】 前記第１無機材料層及び第２無機材料層
の少なくとも一方の層が、フッ素を含有したケイ素化合
物からなる薄膜であることを特徴とする請求項１記載の
基板付薄膜積層デバイス。 - 【請求項４】 第１無機材料層、プラスチックフィルム
基板、第２無機材料層、金属層、硬質炭素膜からなる絶
縁層および金属層よりなる積層構造において、第１無機
材料層の応力が、第２無機材料層の応力と薄膜積層デバ
イスの応力との合計値にほゞ等しくなるように調整して
なることを特徴とする請求項１または３記載の基板付薄
膜積層デバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18933691A JP3090979B2 (ja) | 1990-09-04 | 1991-07-03 | 基板付薄膜積層デバイスおよびその製法 |
| US07/753,079 US5319479A (en) | 1990-09-04 | 1991-08-30 | Deposited multi-layer device with a plastic substrate having an inorganic thin film layer |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23417790 | 1990-09-04 | ||
| JP2-234177 | 1990-09-04 | ||
| JP2-325323 | 1990-11-29 | ||
| JP32532390 | 1990-11-29 | ||
| JP3684391 | 1991-02-06 | ||
| JP3-36843 | 1991-02-06 | ||
| JP18933691A JP3090979B2 (ja) | 1990-09-04 | 1991-07-03 | 基板付薄膜積層デバイスおよびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH055871A JPH055871A (ja) | 1993-01-14 |
| JP3090979B2 true JP3090979B2 (ja) | 2000-09-25 |
Family
ID=27460326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18933691A Expired - Fee Related JP3090979B2 (ja) | 1990-09-04 | 1991-07-03 | 基板付薄膜積層デバイスおよびその製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5319479A (ja) |
| JP (1) | JP3090979B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05273532A (ja) * | 1992-01-31 | 1993-10-22 | Canon Inc | 液晶素子 |
| JPH05313210A (ja) * | 1992-05-14 | 1993-11-26 | Ricoh Co Ltd | 薄膜積層デバイス |
| US5484627A (en) * | 1992-08-24 | 1996-01-16 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display device |
| JPH07169833A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 半導体装置及びその製造方法 |
| US6197209B1 (en) | 1995-10-27 | 2001-03-06 | Lg. Philips Lcd Co., Ltd. | Method of fabricating a substrate |
| JPH1062350A (ja) * | 1996-08-14 | 1998-03-06 | Ebara Corp | ガス反応性色素を用いたガス検知方法及びガス検知装置 |
| KR100265556B1 (ko) | 1997-03-21 | 2000-11-01 | 구본준 | 식각장치 |
| US6327011B2 (en) * | 1997-10-20 | 2001-12-04 | Lg Electronics, Inc. | Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same |
| US6268068B1 (en) | 1998-10-06 | 2001-07-31 | Case Western Reserve University | Low stress polysilicon film and method for producing same |
| US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
| US6682786B1 (en) * | 1999-12-07 | 2004-01-27 | Ibm Corporation | Liquid crystal display cell having liquid crystal molecules in vertical or substantially vertical alignment |
| US6316734B1 (en) | 2000-03-07 | 2001-11-13 | 3M Innovative Properties Company | Flexible circuits with static discharge protection and process for manufacture |
| TWI245958B (en) * | 2001-05-11 | 2005-12-21 | Matsushita Electric Industrial Co Ltd | Liquid crystal display panel and process for producing same |
| US7125121B2 (en) * | 2002-02-25 | 2006-10-24 | Ricoh Company, Ltd. | Image display apparatus |
| US7190008B2 (en) | 2002-04-24 | 2007-03-13 | E Ink Corporation | Electro-optic displays, and components for use therein |
| WO2004091842A1 (de) * | 2003-04-11 | 2004-10-28 | Lpkf Laser & Electronics Ag | Verfahren zur herstellung von mehrschichtsystemen |
| JP4629997B2 (ja) * | 2003-06-02 | 2011-02-09 | 株式会社リコー | 薄膜トランジスタ及び薄膜トランジスタアレイ |
| JP4485759B2 (ja) * | 2003-06-27 | 2010-06-23 | 株式会社リコー | 異常発生予測方法、状態判定装置及び画像形成装置 |
| EP1678551B1 (en) * | 2003-10-27 | 2017-03-01 | E Ink Corporation | Electro-optic displays |
| US20060019502A1 (en) * | 2004-07-23 | 2006-01-26 | Park Beom S | Method of controlling the film properties of a CVD-deposited silicon nitride film |
| KR100669778B1 (ko) * | 2004-11-20 | 2007-01-16 | 삼성에스디아이 주식회사 | 기판 및 박막 트랜지스터를 구비한 기판 |
| US20060132027A1 (en) * | 2004-12-22 | 2006-06-22 | Zhanjun Gao | Method and display element with reduced thermal stress |
| US20060132030A1 (en) * | 2004-12-22 | 2006-06-22 | Zhanjun Gao | Display element stress free at the critical layer |
| US7405480B2 (en) * | 2004-12-22 | 2008-07-29 | Eastman Kodak Company | Elimination of thermal deformation in electronic structures |
| US7988875B2 (en) * | 2007-02-08 | 2011-08-02 | Applied Materials, Inc. | Differential etch rate control of layers deposited by chemical vapor deposition |
| JP4575966B2 (ja) * | 2008-02-27 | 2010-11-04 | 株式会社沖データ | 半導体装置 |
| US8927434B2 (en) * | 2012-08-31 | 2015-01-06 | Eastman Kodak Company | Patterned thin film dielectric stack formation |
| US8791023B2 (en) * | 2012-08-31 | 2014-07-29 | Eastman Kodak Company | Patterned thin film dielectric layer formation |
| US9368750B1 (en) * | 2014-12-04 | 2016-06-14 | Panasonic Intellectual Property Management Co., Ltd. | Method for fabricating intermediate member of electronic element and method for fabricating electronic element |
| CN111115563A (zh) * | 2019-12-23 | 2020-05-08 | 湖南大学 | 一种全干法功能材料剥离的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737379A (en) * | 1982-09-24 | 1988-04-12 | Energy Conversion Devices, Inc. | Plasma deposited coatings, and low temperature plasma method of making same |
| US4709991A (en) * | 1983-04-26 | 1987-12-01 | Seiko Epson Kabushiki Kaisha | Liquid crystal display with barrier layer to reduce permeability |
| JPH0736453B2 (ja) * | 1986-06-11 | 1995-04-19 | 株式会社リコー | 金属−絶縁物−金属型素子 |
| JPS6440929A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Thin film two-terminal element type active matrix liquid crystal display device |
| US5041303A (en) * | 1988-03-07 | 1991-08-20 | Polyplasma Incorporated | Process for modifying large polymeric surfaces |
| JP2758911B2 (ja) * | 1988-12-09 | 1998-05-28 | 株式会社リコー | 薄膜二端子素子 |
| US5142390A (en) * | 1989-02-23 | 1992-08-25 | Ricoh Company, Ltd. | MIM element with a doped hard carbon film |
| US5128784A (en) * | 1989-03-23 | 1992-07-07 | Seiko Epson Corporation | Active matrix liquid crystal display device and method for production thereof |
| US5101288A (en) * | 1989-04-06 | 1992-03-31 | Ricoh Company, Ltd. | LCD having obliquely split or interdigitated pixels connected to MIM elements having a diamond-like insulator |
| US5153753A (en) * | 1989-04-12 | 1992-10-06 | Ricoh Company, Ltd. | Active matrix-type liquid crystal display containing a horizontal MIM device with inter-digital conductors |
| JP2799875B2 (ja) * | 1989-05-20 | 1998-09-21 | 株式会社リコー | 液晶表示装置 |
| JP2757207B2 (ja) * | 1989-05-24 | 1998-05-25 | 株式会社リコー | 液晶表示装置 |
| JPH03130363A (ja) * | 1989-10-16 | 1991-06-04 | Nikon Corp | ダイヤモンド状炭素膜被覆プラスチツック物品 |
-
1991
- 1991-07-03 JP JP18933691A patent/JP3090979B2/ja not_active Expired - Fee Related
- 1991-08-30 US US07/753,079 patent/US5319479A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH055871A (ja) | 1993-01-14 |
| US5319479A (en) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3090979B2 (ja) | 基板付薄膜積層デバイスおよびその製法 | |
| US5674599A (en) | Deposited multi-layer device | |
| JP3074209B2 (ja) | 基板付薄膜積層デバイス | |
| JP2986933B2 (ja) | 薄膜積層デバイス | |
| JPH0618908A (ja) | 液晶表示装置 | |
| JP2989285B2 (ja) | 基板付薄膜積層デバイス | |
| JP3009520B2 (ja) | 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス | |
| JPH02259725A (ja) | 液晶表示装置 | |
| JP2994056B2 (ja) | 薄膜二端子素子 | |
| JP2987531B2 (ja) | 液晶表示装置 | |
| JP2869436B2 (ja) | 液晶表示装置 | |
| JPH05273600A (ja) | 薄膜積層デバイス用プラスチック基板および該基板付き薄膜積層デバイス | |
| JPH05113572A (ja) | カラー液晶表示装置 | |
| JPH04298722A (ja) | 基板付薄膜積層デバイスおよびその製法 | |
| JPH04113324A (ja) | 液晶表示装置 | |
| JPH04299318A (ja) | 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス | |
| JP2942604B2 (ja) | 液晶表示装置 | |
| JPH04198916A (ja) | 薄膜積層デバイス | |
| JPH0486810A (ja) | 液晶表示装置 | |
| JPH0756194A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| JPH04348090A (ja) | 基板付薄膜積層デバイス | |
| JPH03238424A (ja) | 液晶表示装置 | |
| JPH03181917A (ja) | 液晶表示装置 | |
| JPH02271322A (ja) | 液晶表示装置 | |
| JPH06337441A (ja) | 薄膜二端子素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |