JP3093335B2 - Automatic creation method of integrated circuit test program - Google Patents
Automatic creation method of integrated circuit test programInfo
- Publication number
- JP3093335B2 JP3093335B2 JP03165513A JP16551391A JP3093335B2 JP 3093335 B2 JP3093335 B2 JP 3093335B2 JP 03165513 A JP03165513 A JP 03165513A JP 16551391 A JP16551391 A JP 16551391A JP 3093335 B2 JP3093335 B2 JP 3093335B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- terminal
- circuit
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 12
- 238000004088 simulation Methods 0.000 claims description 19
- 238000012360 testing method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 claims description 11
- 238000005094 computer simulation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、集積回路のテストプロ
グラムの自動作成に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to automatic generation of a test program for an integrated circuit.
【0002】[0002]
【従来の技術】集積回路のテストプログラムの自動作成
については、デジタル集積回路では、論理設計段階での
論理シミュレーション結果のデータを用いて自動作成す
るなど、コンピュータシミュレーションを用いた自動化
が進展している。しかしながら、アナログ集積回路のテ
ストプログラムについては、ほとんどが人手によって作
成されており、集積回路の開発工程の中でも自動化のお
くれている部分であり、人手作業によるミスが発生しや
すい工程であった。2. Description of the Related Art With respect to automatic creation of test programs for integrated circuits, automation using computer simulation has been advanced in digital integrated circuits, such as automatic creation using logic simulation result data in the logic design stage. . However, most of the analog integrated circuit test programs are manually created, which is a part of automation of the integrated circuit development process, and is a process in which errors due to manual work are likely to occur.
【0003】[0003]
【発明が解決しようとする課題】テストプログラムの人
手による作成で、特に困難な点は、下記の2点であっ
た。The following two points are particularly difficult when manually creating a test program.
【0004】第一は、入力端子、出力端子、制御端子の
各組合せでテストすべき組合せを特定することである。
たとえば、入力端子が2個、出力端子が2個、制御端子
が2個ある集積回路では、全部で8通りの組合せとなる
が、現実の集積回路では、入力端子数、出力端子数は、
さらに多くなり、色々な組合せを考える必要が生じる。The first is to specify a combination to be tested for each combination of an input terminal, an output terminal, and a control terminal.
For example, in an integrated circuit having two input terminals, two output terminals, and two control terminals, there are a total of eight combinations, but in an actual integrated circuit, the number of input terminals and the number of output terminals are:
More and more, it is necessary to consider various combinations.
【0005】第二は、各組合せのテスト規格値を決める
ことである。すなわち、入力端子から入力された信号
が、どのような処理を受け、どのような形で出力されて
くるのかを予測し、テスト規格値を決定することであ
る。Second, a test standard value of each combination is determined. That is, it is to predict what kind of processing the signal input from the input terminal will receive and how it will be output, and determine the test standard value.
【0006】本発明は、上記の課題を解決するものであ
り、コンピュータによる集積回路テストプログラム自動
作成方法を提供することを目的としている。An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to provide a method for automatically creating an integrated circuit test program by a computer.
【0007】[0007]
【課題を解決するための手段】上記の課題を達成するた
めに、本発明の集積回路テストプログラム自動作成方法
は、集積回路の回路図、入力端子名、出力端子名を入力
データとして取り込む第1の工程と、前記入力データの
前記回路図から入力端子と出力端子の組み合わせ一覧表
を作成する第2の工程と、前記組み合わせ一覧表の各組
み合わせ毎の入力端子の入力条件を設定してコンピュー
タによる回路シミュレーションを行い、前記出力端子の
出力値(電圧値または電流値)を求める第3の工程とを
有し、前記回路シミュレーションの結果よりテスト条件
を自動設定するテストプログラム自動作成方法であっ
て、第1の回路シミュレーションの結果より前記出力値
が大きく変化する部分に対応した2点の入力条件を検出
する第4の工程と、前記2点の入力条件を始点および終
点とした範囲で再び所定ピッチで分割した入力条件の第
2の回路シミュレーションを実行して、出力値の変化部
分の中点を求めて、その中点の両側に所定範囲の出力値
を求め、それに対応した入力条件の範囲を求める第5の
工程とからなる。In order to achieve the above object, an automatic integrated circuit test program creating method according to the present invention comprises the steps of inputting a circuit diagram of an integrated circuit, input terminal names, and output terminal names .
A first step of capturing as input data,
List of combinations of input terminals and output terminals from the circuit diagram
A second step of creating a combination, and each set of the combination list
Set the input conditions of the input terminals for each
Circuit simulation using the
A third step of obtaining an output value (voltage value or current value)
Test conditions based on the results of the circuit simulation.
Test program automatic creation method that automatically sets
The output value is obtained from the result of the first circuit simulation.
Detects two input conditions corresponding to the part where the value changes greatly
And input and output conditions of the two points are set as a start point and an end point.
Of the input condition divided again at a predetermined pitch within the range
Execute the circuit simulation of No. 2 and change the output value
Find the midpoint of the minute and output values within a certain range on both sides of the midpoint.
And a fifth step of obtaining a range of input conditions corresponding to the above .
【0008】[0008]
【作用】本発明は、上記の構成により、各端子の一覧表
を自動生成して回路シミュレーションを実行し、出力値
が変化する部分の中点を求めて、それを中心に可変する
入力条件の範囲を求められ、入力条件を設定するテスト
プログラムが自動生成されるため、人手作業によるミス
を無くすことができるものである。According to the present invention, with the above-described configuration, a list of each terminal is automatically generated , a circuit simulation is executed, and an output value
Finds the midpoint of the part where fluctuates and varies around it
A test that asks for the range of input conditions and sets the input conditions
Because the program is automatically generated, are those that can not Succoth a mistake by human hand.
【0009】[0009]
【実施例】図1は、本発明の一実施例についての全体の
流れを示す工程図であり、図2は、本発明の一実施例の
回路シミュレーション部分の流れを示す工程図である。FIG. 1 is a process diagram showing an overall flow of an embodiment of the present invention, and FIG. 2 is a process diagram showing a flow of a circuit simulation portion of an embodiment of the present invention.
【0010】以下、本発明の一実施例について、図1お
よび図2を参照しながら説明する。図1において、1は
入力データとしては、集積回路の回路図、入力端子名、
出力端子名、制御端子名を取り込む工程で、図1の例で
は、2番端子、3番端子が入力端子名、12番端子が出
力端子名、10番端子、11番端子が制御端子名であ
る。2はこれらの入力データをもとに、回路図の接続関
係から入力端子名、出力端子名、制御端子名の組合せ一
覧表を自動作成する工程である。この例では、1入力端
子に対して1出力端子と複数の制御端子を同時に定義で
きるようにしている。制御端子電圧または制御端子電流
は、それぞれ代表値0(V)と0(A)を持っている
が、代表値を人手により修正することが可能である。An embodiment of the present invention will be described below with reference to FIGS. In FIG. 1, reference numeral 1 denotes a circuit diagram of an integrated circuit, input terminal names,
In the step of taking in the output terminal name and the control terminal name, in the example of FIG. 1, the second terminal, the third terminal are the input terminal names, the twelfth terminal is the output terminal name, the tenth terminal, and the eleventh terminal are the control terminal names. is there. Step 2 is a step of automatically creating a combination list of input terminal names, output terminal names, and control terminal names based on the connection relationship of the circuit diagram based on these input data. In this example, one output terminal and a plurality of control terminals can be simultaneously defined for one input terminal. The control terminal voltage or control terminal current has representative values 0 (V) and 0 (A), respectively, but the representative values can be manually corrected.
【0011】次に、3は回路シミュレーションの工程で
あり、回路シミュレーションの入力は、回路図の入力端
子への電圧入力、電流入力ともに、まず、前もって決め
られた一定の値の範囲で、決められた入力数だけ変化さ
せたものとする。Next, reference numeral 3 denotes a circuit simulation step. The input of the circuit simulation is first determined for both the voltage input and the current input to the input terminals of the circuit diagram within a predetermined range of predetermined values. It is assumed that the number of inputs has been changed.
【0012】4は回路シミュレーションの結果より、テ
スト条件、テスト規格値を決定する工程である。Step 4 is a step of determining test conditions and test standard values based on the results of the circuit simulation.
【0013】図2において、5は2番端子の入力電圧を
電圧V7の負電源電圧0(V)から電圧V10の正電源電
圧VCC=10(V)までの範囲で10分割した11点
の入力電圧条件で回路シミュレーションを実行し、12
番端子の出力電圧をそれぞれ求める。その結果を基に入
力電圧と出力電圧との関係をグラフ化し、出力電圧が大
きく変化する部分に対応した2点の入力電圧(図2中の
工程5では電圧V 8 及び電圧V 9 に相当する)を検出する
工程である。6は、更に出力電圧の測定分解能を高める
ための工程であり、電圧V 8 及びV 9 を2番端子の入力電
圧の始点及び終点とした範囲を10分割する11点で再
び回路シミュレーションを実行し、12番端子の出力電
圧を求めてグラフ化し、出力電圧が変化する部分の中点
電圧V 11 の両側に3分割分ずつの出力電圧の範囲(出力
電圧V 12 ,V 13 )を求め、それらに対応した入力電圧
(V 14 ,V 16 )を求める工程である。[0013] In FIG. 2, 5 and 10 divided in the range up to the positive supply voltage VCC = 10 negative supply voltage 0 voltage V 10 from (V) of the voltage V 7 the input voltage of pin 2 (V) 1 A circuit simulation was performed under one input voltage condition, and 12
Obtaining the output voltage of the turn terminals. Based on the results
Graph of a relationship of a force and output voltage, the input voltage of the two points corresponds to the portion where the output voltage is largely changed (in Figure 2
Step corresponds to the voltage V 8 and the voltage V 9 in 5) Ru Step der detected. 6 is a process for increasing the measurement resolution of the further output voltage, re 11 points to 10 divide the range of the start point and the end point of the input voltage of the voltage V 8 and V 9 2 Pin
Run the fine circuit simulation, the output voltage of the 12th pin is determined Umate graph, the range of the output voltage of each 3-division into both sides of the midpoint voltage V 11 of the output voltage changes (output
Voltage V 12 , V 13 ), and the corresponding input voltage
This is a step for obtaining (V 14 , V 16 ) .
【0014】図2の工程6では、出力電圧V12は4.0
(V)、V13は6.0(V)であり、対応する入力電圧
V14は5.2(V)、V16は5.8(V)である。出力
電圧には、許容範囲として±10(%)を考慮し、テス
ト規格値とする。このようにして図1の工程4に示すよ
うに、2番入力端子に5.2(V)を入力した場合に
は、12番出力端子のテスト規格値は、回路シミュレー
ション結果の4.0Vに許容範囲±10%を考慮して下
限値3.6(V)から上限値4.4(V)となり、2番
入力端子に5.8(V)を入力した場合には、12番出
力端子のテスト規格値は、同様にして下限値5.4
(V)から上限値6.6(V)となる。In step 6 of FIG. 2, the output voltage V 12 is 4.0
(V), V 13 is 6.0 (V), the corresponding input voltage V 14 is 5.2 (V), V 16 is 5.8 (V). The output voltage is set to a test standard value in consideration of ± 10 (%) as an allowable range. As described above, when 5.2 (V) is input to the second input terminal as shown in step 4 of FIG. 1, the test standard value of the twelfth output terminal becomes 4.0 V of the circuit simulation result. Considering the allowable range ± 10%, the lower limit value is changed from 3.6 (V) to the upper limit value 4.4 (V), and when 5.8 (V) is input to the second input terminal, the twelfth output terminal is used. Similarly, the lower limit of the test standard value is 5.4.
From (V), the upper limit is 6.6 (V).
【0015】以下同様にして、3番入力端子に入力電圧
または入力電流が入力されたときの12番出力端子の出
力電圧または出力電流を求め、テスト規格値を求めるこ
とができる。Similarly, the output voltage or output current of the twelfth output terminal when the input voltage or input current is input to the third input terminal can be obtained, and the test standard value can be obtained.
【0016】本発明によれば、出力値が変化する部分に
対応した入力条件の中点を求めて、入力条件の適切な可
変範囲を決定するテストプログラムを自動生成すること
ができ、人手作業によるミスを無くして集積回路の品質
を向上することができる。According to the present invention, when the output value changes,
Find the midpoint of the corresponding input condition, and
To automatically generate a test program that determines the variation range
Quality of can be, integrated circuit by eliminating the mistakes by human hand
Can be improved .
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の一実施例の全体の流れを示す工程図FIG. 1 is a process chart showing the overall flow of an embodiment of the present invention.
【図2】本発明の一実施例の回路シミュレーション部分
の流れを示す工程図FIG. 2 is a process diagram showing a flow of a circuit simulation portion according to one embodiment of the present invention.
1 回路図、入力端子名、出力端子名、制御端子名を取
り込む工程 2 組合せ一覧表を自動生成する工程 3 回路シミュレーションの工程 4 テスト条件、テスト規格値を決定する工程 5、6 回路シミュレーションの一工程1 a step of capturing a circuit diagram, input terminal names, output terminal names, and control terminal names 2 a step of automatically generating a list of combinations 3 a step of circuit simulation 4 a step of determining test conditions and test standard values 5 and 6 Process
Claims (1)
子名を入力データとして取り込む第1の工程と、前記入
力データの前記回路図から入力端子と出力端子の組み合
わせ一覧表を作成する第2の工程と、前記組み合わせ一
覧表の各組み合わせ毎の入力端子の入力条件を設定して
コンピュータによる回路シミュレーションを行い、前記
出力端子の出力値(電圧値または電流値)を求める第3
の工程とを有し、前記回路シミュレーションの結果より
テスト条件を自動設定するテストプログラム自動作成方
法であって、 第1の回路シミュレーションの結果より前記出力値が大
きく変化する部分に対応した2点の入力条件を検出する
第4の工程と、 前記2点の入力条件を始点および終点とした範囲で再び
所定ピッチで分割した入力条件の第2の回路シミュレー
ションを実行し、前記出力値の変化部分の中点を求め
て、その中点の両側に所定範囲の出力値を求め、それに
対応した入力条件の範囲を求める第5の 工程とからなる
集積回路テストプログラム自動作成方法。 1. A first step of taking a circuit diagram of an integrated circuit, an input terminal name, and an output terminal name as input data, and combining an input terminal and an output terminal from the circuit diagram of the input data.
A second step of creating a list so I performs circuit simulation by <br/> computer by setting the input condition of the input terminals of each was the combination of the list was the combination, the
Third to find output value (voltage value or current value) of output terminal
And a step, from the results of the circuit simulation
How to automatically create test programs to automatically set test conditions
The output value is larger than the result of the first circuit simulation.
Detect input conditions of two points corresponding to parts that change sharply
The fourth step, and again within the range where the input conditions of the two points are a start point and an end point
Second circuit simulation of input conditions divided at a predetermined pitch
And calculate the midpoint of the change in the output value.
To obtain output values within a predetermined range on both sides of the midpoint,
A fifth step of obtaining a range of corresponding input conditions .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03165513A JP3093335B2 (en) | 1991-07-05 | 1991-07-05 | Automatic creation method of integrated circuit test program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03165513A JP3093335B2 (en) | 1991-07-05 | 1991-07-05 | Automatic creation method of integrated circuit test program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511028A JPH0511028A (en) | 1993-01-19 |
| JP3093335B2 true JP3093335B2 (en) | 2000-10-03 |
Family
ID=15813826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03165513A Expired - Fee Related JP3093335B2 (en) | 1991-07-05 | 1991-07-05 | Automatic creation method of integrated circuit test program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3093335B2 (en) |
-
1991
- 1991-07-05 JP JP03165513A patent/JP3093335B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511028A (en) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088727B2 (en) | Quiescent current measuring device | |
| JPS648368B2 (en) | ||
| US4903267A (en) | Method of generating test data | |
| JP3093335B2 (en) | Automatic creation method of integrated circuit test program | |
| JPS5828665A (en) | Watthour meter | |
| JP5098852B2 (en) | Electronic circuit analyzer | |
| JP2582906B2 (en) | Method for measuring DC current / voltage characteristics of semiconductor device | |
| JP2912285B2 (en) | Transient analysis method for analog / digital mixed circuits | |
| JP2610824B2 (en) | Logic circuit measuring device with high impedance function element | |
| EP0510993A2 (en) | Characterization of sequential circuits | |
| JP2001077691A (en) | Test method for semiconductor integrated circuit and information storage medium | |
| JP2001144614A (en) | D / A converter diagnosis method and analog output device | |
| JP2901784B2 (en) | How to create debug specifications and test program creation specifications | |
| JP2734176B2 (en) | How to create a sequence program | |
| JPH0438303Y2 (en) | ||
| JP3712359B2 (en) | Circuit simulation apparatus and storage medium storing circuit simulation program | |
| JP3003282B2 (en) | Circuit inspection equipment | |
| JP2646673B2 (en) | Test pattern creation method | |
| JPH07183346A (en) | Semiconductor test equipment | |
| JP2959174B2 (en) | Integrated circuit | |
| JPH07319950A (en) | Test system | |
| JP2003240829A (en) | Test vector generation device and test vector generation method for calculating power consumption | |
| JP3088416B1 (en) | Test method for semiconductor device | |
| JP2949940B2 (en) | Self-diagnosis device for D / A converter | |
| JPH082629Y2 (en) | LSI tester |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |