Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3094564B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP3094564B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3094564B2
JP3094564B2 JP03279216A JP27921691A JP3094564B2 JP 3094564 B2 JP3094564 B2 JP 3094564B2 JP 03279216 A JP03279216 A JP 03279216A JP 27921691 A JP27921691 A JP 27921691A JP 3094564 B2 JP3094564 B2 JP 3094564B2
Authority
JP
Japan
Prior art keywords
collector
emitter
semiconductor device
bipolar transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03279216A
Other languages
Japanese (ja)
Other versions
JPH05121669A (en
Inventor
忠司 能勢
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP03279216A priority Critical patent/JP3094564B2/en
Publication of JPH05121669A publication Critical patent/JPH05121669A/en
Application granted granted Critical
Publication of JP3094564B2 publication Critical patent/JP3094564B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関し、詳し
くは電流検出回路を設けたパワー用電界効果トランジス
タ(以下、FETと称す。)に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a power field effect transistor (hereinafter, referred to as an FET) provided with a current detection circuit.

【0002】[0002]

【従来の技術】パワーMOSFETで負荷を駆動する出
力回路を組込んだICが近年、増加している。上記パワ
ーMOSFETを使用した出力回路では、パワー用MO
SFETに流れる過電流を検出して負荷を保護するため
に電流検出回路を要する。そこで、電流検出用トランジ
スタを有するパワー用MOSFETの一例を図4及び図
5を参照して次に説明する。まず図4に示す等価回路
(1)おいて、(Qa)は電流検出用MOSFET、
(Qb)はパワー用MOSFET、(Ra)は検出抵
抗、(Rz)は負荷である。上記MOSFET(Qa)
(Qb)はカレントミラー回路を構成し、具体的には各
ゲートを共通接続してバイアス電圧を印加すると共に各
ドレインを共通接続して電源電圧を(Vdd)を印加
し、更に、各ソース間に検出抵抗(Ra)を接続する。
2. Description of the Related Art In recent years, ICs incorporating an output circuit for driving a load with a power MOSFET have been increasing. In the output circuit using the power MOSFET, the power MO
A current detection circuit is required to detect an overcurrent flowing through the SFET and protect the load. Therefore, an example of a power MOSFET having a current detection transistor will be described below with reference to FIGS. First, in the equivalent circuit (1) shown in FIG. 4, (Qa) is a current detecting MOSFET,
(Qb) is a power MOSFET, (Ra) is a detection resistor, and (Rz) is a load. The above MOSFET (Qa)
(Qb) constitutes a current mirror circuit. Specifically, a bias voltage is applied by connecting the gates in common, and a power supply voltage (Vdd) is applied by connecting the drains in common. Is connected to a detection resistor (Ra).

【0003】上記回路(1)においてMOSFET(Q
a)(Qb)の面積比を1:Nに設定すると、各MOS
FET(Qa)(Qb)のソース電流(Ia)(Ib)
の比が、Ia:Ib=1:Nとなり、検出抵抗(Ra)
の抵抗値を小さく設定すれば、検出抵抗(Ra)の両端
電圧(Va)はMOSFET(Qb)のソース電流(I
b)、即ち負荷電流に比例するので、上記電圧(Va)
をモニタリングすることにより負荷電流(Ib)を検知
する。ここで、図5に示すように、上記回路(1)を方
形半導体基板(2)に組込むに際しては、MOSFET
(Qa)と相似のMOSFET(Qbx)を基本単位セ
ルとして基板周辺部に沿ってそれらをN個、所定ピッチ
で組込んで大容量のパワー用MOSFET(Qb)を形
成すると共に、電流の均一化を図って略中央部にMOS
FET(Qa)を組込む。
In the circuit (1), the MOSFET (Q
a) When the area ratio of (Qb) is set to 1: N, each MOS
Source currents of FETs (Qa) (Qb) (Ia) (Ib)
Becomes Ia: Ib = 1: N, and the detection resistance (Ra)
, The voltage (Va) across the detection resistor (Ra) is reduced by the source current (I
b) That is, since the voltage (Va) is proportional to the load current,
, The load current (Ib) is detected. Here, as shown in FIG. 5, when the circuit (1) is incorporated into a rectangular semiconductor substrate (2), a MOSFET is used.
A MOSFET (Qbx) similar to that of (Qa) is used as a basic unit cell, and N units thereof are assembled at a predetermined pitch along the periphery of the substrate to form a large-capacity power MOSFET (Qb) and to make the current uniform. MOS in the approximate center
An FET (Qa) is incorporated.

【0004】[0004]

【発明が解決しようとする課題】解決しようとする課題
は、上記等価回路(1)においてMOSFET(Qa)
(Qb)は、その各ドレイン・ソース電圧が一致してい
る場合に理想的なカレントミラー回路を構成する一方、
MOSFET(Qa)のソースに検出抵抗(Ra)を接
続している分、そのドレイン・ソース電圧がMOSFE
T(Qb)よりも低くなって理想的なカレントミラー回
路を構成することが困難で検出精度及び感度も低くなる
点である。
The problem to be solved is that the equivalent circuit (1) has a MOSFET (Qa).
(Qb) configures an ideal current mirror circuit when the respective drain-source voltages match, while
Since the detection resistor (Ra) is connected to the source of the MOSFET (Qa), the drain-source voltage is increased by the MOSFET.
It is lower than T (Qb), so that it is difficult to form an ideal current mirror circuit, and the detection accuracy and sensitivity are lowered.

【0005】[0005]

【課題を解決するための手段】本発明は、一導電型半導
体基板を共通のドレインとし、その表面に多数のソース
及びゲートを形成してなる多数のM0S型電界効果トラ
ンジスタ素子群で構成した大容量のパワー用電界効果ト
ランジスタと、上記半導体基板をベースとし、その一部
に他導電型不純物を環状に選択拡散してコレクタを形成
すると共に、環状内に他導電型不純物を選択拡散してエ
ミッタを形成し、且つ、コレクタ又はエミッタに検出抵
抗を接続すると共に、上記電界効果トランジスタのドレ
インとエミッタとを接続してなり、基板抵抗による電圧
降下がベース・エミッタ間電圧以上になって導通した時
にコレクタ電流を検出する電流検出用横型バイポーラト
ランジスタとを具備したことを特徴とし、又、バイポー
ラトランジスタのコレクタに検出抵抗を接続した上記半
導体装置において、バイポーラトランジスタのエミッタ
と裏面電極との間にベース・エミッタ間電圧に略等しい
バイアス電圧を付加したこと、又、コレクタを直接、又
は検出抵抗を介して接地したことを特徴とする。
According to the present invention, there is provided a large-scale MOS transistor having a plurality of MOS field-effect transistor groups each having a single-conductivity-type semiconductor substrate as a common drain and having a plurality of sources and gates formed on the surface thereof. A power field effect transistor having a capacity, and a collector formed by selectively diffusing other conductivity type impurities in a ring in a part thereof based on the semiconductor substrate and forming a collector by selectively diffusing other conductivity type impurities in the ring. And a detection resistor is connected to the collector or the emitter, and the drain and the emitter of the field effect transistor are connected. When the voltage drop due to the substrate resistance becomes higher than the voltage between the base and the emitter, the transistor becomes conductive. And a lateral bipolar transistor for current detection for detecting a collector current. In the above-described semiconductor device in which a detection resistor is connected to the collector, a bias voltage substantially equal to the voltage between the base and the emitter is added between the emitter and the back electrode of the bipolar transistor, and the collector is connected directly or through the detection resistor. It is grounded.

【0006】[0006]

【作用】上記技術的手段によれば、基板抵抗による電圧
降下がベース・エミッタ間電圧以上になって電流検出用
横型バイポーラトランジスタが導通した時、コレクタ電
流を検出抵抗によって検出する。
According to the above technical means, when the voltage drop due to the substrate resistance becomes higher than the base-emitter voltage and the lateral bipolar transistor for current detection is turned on, the collector current is detected by the detection resistor.

【0007】[0007]

【実施例】本発明の実施例を図1乃至図3を参照して以
下に説明する。まず図1において(3)は方形半導体基
板、(Qbx)…はMOSFET、(Qc)は電流検出
用横型バイポーラトランジスタである。上記半導体基板
(3)はN-型で、後述するように、MOSFET(Q
bx)の共通のドレイン(D)及びバイポーラトランジ
スタ(Qc)のベース(B)となる。MOSFET(Q
bx)は、従来と同様、ドレイン(D)となる半導体基
板(3)にP型及びN+型不純物を順次、選択拡散し
ート(G)及びソース(S)を形成してなり、N個の
MOSFET(Qbx)…からなる素子群を基板表面の
周辺部に沿って形成して大容量のパワー用MOSFET
(Qb)を構成する。電流検出用横型バイポーラトラン
ジスタ(Qc)は基板(3)をベース(B)とし、図2
に示すように、P+型不純物を電流注入効率を上げるた
めに環状に選択拡散してコレクタ(C)を形成すると共
に、環状内にP+型不純物を丸型に選択拡散してエミッ
タ(E)を形成してなり、従来同様、電流均一化を図っ
て基板中央部に形成する。そして、コレクタ(C)に検
出抵抗(Ra)を基板内又は外で接続し、検出抵抗(R
a)を介しコレクタ(C)をソース(S)に接続すると
共に、ドレイン(D)となる裏面電極(4)とエミッタ
(E)とを直接、又はベース・エミッタ間電圧(Vb
e)に略等しいバイアス電圧(Vo)を介して接続す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. First, in FIG. 1, (3) is a rectangular semiconductor substrate, (Qbx)... Are MOSFETs, and (Qc) is a lateral bipolar transistor for current detection. The semiconductor substrate (3) is of an N-type, and has a MOSFET (Q
bx) as the common drain (D) and the base (B) of the bipolar transistor (Qc). MOSFET (Q
bx) is conventionally the same, the drain (D) and comprising a semiconductor substrate (3) sequentially P-type and N + type impurity, and selectively diffused
It forms the Gate (G) and source (S), N number of MOSFET (QBX) ... the element group consisting of formed along the periphery of the substrate surface large MOSFET Power
(Qb). The lateral bipolar transistor (Qc) for current detection uses the substrate (3) as a base (B), and FIG.
As shown in FIG. 5, a collector (C) is formed by selectively diffusing P + -type impurities in a ring shape in order to increase current injection efficiency, and a P + -type impurity is selectively diffused in a circular shape into a ring to form an emitter (E). ) Is formed at the center of the substrate as in the prior art, in order to make the current uniform. Then, a detection resistor (Ra) is connected to the collector (C) inside or outside the substrate, and the detection resistor (R) is connected.
a), the collector (C) is connected to the source (S), and the back electrode (4) serving as the drain (D) and the emitter (E) are directly connected or the base-emitter voltage (Vb
Connect via a bias voltage (Vo) approximately equal to e).

【0008】上記半導体装置(5)の等価回路を示す
と、図3(a)のようになり、MOSFET(Qb)の
ドレイン(D)をバイポーラトランジスタ(Qc)のベ
ース(B)に接続すると共に、基板抵抗(Rd)を介し
てドレイン(D)とエミッタ(E)とを直接、又はバイ
アス電圧(Vo)を介在させて接続する。且つ、コレク
タ(C)を検出抵抗(Ra)を介してソース(S)に接
続する。
FIG. 3A shows an equivalent circuit of the semiconductor device (5). The drain (D) of the MOSFET (Qb) is connected to the base (B) of the bipolar transistor (Qc). The drain (D) and the emitter (E) are connected directly via a substrate resistance (Rd) or via a bias voltage (Vo). In addition, the collector (C) is connected to the source (S) via the detection resistor (Ra).

【0009】上記構成に基づき本発明の動作を次に説明
する。まず高電位(Vdd)のドレイン(D)から基板
抵抗(Rd)を介してソース(S)へ電流(Id)が流
れ、基板抵抗(Rd)の両端に生じた電圧降下がベース
・エミッタ間電圧(Vbe)を越えると、バイポーラト
ランジスタ(Qc)が導通してコレクタ電流(Ia)が
流れる。そこで、検出抵抗(Ra)の両端に生じた電圧
(Va)を検出して過電流信号を取り出す。この時、ド
レイン(D)とエミッタ(E)とを基板抵抗(Rd)と
共にバイアス電圧(Vo)を介して接続すると、微小の
電流(Id)でもバイポーラトランジスタ(Qc)が導
通し、検出感度が向上する。
The operation of the present invention based on the above configuration will now be described. First, a current (Id) flows from the drain (D) of high potential (Vdd) to the source (S) via the substrate resistance (Rd), and a voltage drop generated at both ends of the substrate resistance (Rd) is a voltage between the base and the emitter. When the voltage exceeds (Vbe), the bipolar transistor (Qc) becomes conductive and the collector current (Ia) flows. Therefore, a voltage (Va) generated at both ends of the detection resistor (Ra) is detected to extract an overcurrent signal. At this time, when the drain (D) and the emitter (E) are connected together with the substrate resistance (Rd) via the bias voltage (Vo), the bipolar transistor (Qc) conducts even with a small current (Id), and the detection sensitivity is reduced. improves.

【0010】更に、本発明の他の実施例を図3(b)
(c)(d)に示す各等価回路を参照して示すと、まず
図3(b)の等価回路は、バイポーラトランジスタ(Q
c)のコレクタ(C)を検出抵抗(Ra)を介してソー
ス(S)に接続する代わりに接地したもので、これによ
り増幅作用が生じて微小の電流(Id)を大きい検出電
圧(Va)で取り出し、上記同様に検出感度が向上す
る。又、図3(c)(d)に示す各等価回路は、図3
(a)(b)においてコレクタ(C)に接続した検出抵
抗(Ra)をそれぞれエミッタ(E)に接続したもの
で、負荷回路に応じコレクタ側、又はエミッタ側を適宜
選択的に接続すれば良い。
FIG. 3B shows another embodiment of the present invention.
(C) Referring to each equivalent circuit shown in (d), first, the equivalent circuit in FIG. 3 (b) is a bipolar transistor (Q
The collector (C) of (c) is grounded instead of being connected to the source (S) via the detection resistor (Ra). This causes an amplifying action and reduces a small current (Id) to a large detection voltage (Va). And the detection sensitivity is improved as described above. The equivalent circuits shown in FIGS. 3C and 3D are shown in FIG.
In (a) and (b), the detection resistors (Ra) connected to the collector (C) are connected to the emitter (E), respectively, and the collector side or the emitter side may be selectively connected as appropriate according to the load circuit. .

【0011】[0011]

【発明の効果】本発明によれば、電流検出用バイポーラ
トランジスタを具備したパワー用MOSFETにおい
て、トランジスタのエミッタにバイアス電圧を介在させ
た場合、又は検出抵抗を介してコレクタを接地した場
合、バイポーラトランジスタの電流検出感度が向上す
る。
According to the present invention, in a power MOSFET having a bipolar transistor for current detection, when a bias voltage is applied to the emitter of the transistor or when the collector is grounded via a detection resistor, the bipolar transistor Current detection sensitivity is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の実施例を示す要部側
断面図である。
FIG. 1 is a side sectional view showing a main part of an embodiment of a semiconductor device according to the present invention.

【図2】本発明に係る半導体装置の実施例を示す平面図
である。
FIG. 2 is a plan view showing an embodiment of a semiconductor device according to the present invention.

【図3】(a)は図1に示す半導体装置の等価回路図で
ある。(b)(c)(d)は本発明の他の実施例を示す
各等価回路図である。
FIG. 3A is an equivalent circuit diagram of the semiconductor device shown in FIG. (B), (c) and (d) are equivalent circuit diagrams showing another embodiment of the present invention.

【図4】従来の半導体装置の一例を示す等価回路図であ
る。
FIG. 4 is an equivalent circuit diagram illustrating an example of a conventional semiconductor device.

【図5】従来の半導体装置の一例を示す平面図である。FIG. 5 is a plan view showing an example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

3 半導体基板 Qbx MOSFET Qc 電流検出用横型バイポーラトランジスタ4 3 Semiconductor substrate Qbx MOSFET Qc Current detecting lateral bipolar transistor 4

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/06 311 H01L 29/78 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/06 311 H01L 29/78

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一導電型半導体基板を共通のドレインと
し、その表面に多数のソース及びゲートを形成してなる
相似のM0S型電界効果トランジスタ素子群で構成した
大容量のパワー用電界効果トランジスタと、上記半導体
基板をベースとし、そのドレインエリア表面の一部に他
導電型不純物を環状に選択拡散してコレクタを形成する
と共に、環状内に他導電型不純物を選択拡散してエミッ
タを形成し、且つ、コレクタ又はエミッタに検出抵抗を
接続すると共に、上記電界効果トランジスタのドレイン
とエミッタとを接続してなり、基板抵抗による電圧降下
がベース・エミッタ間電圧以上になって導通した時にコ
レクタ電流を検出する電流検出用横型バイポーラトラン
ジスタとを具備したことを特徴とする半導体装置。
1. A large-capacity power field-effect transistor comprising a similar group of MOS-type field-effect transistors in which a semiconductor substrate of one conductivity type is used as a common drain and a number of sources and gates are formed on the surface thereof. Forming a collector by selectively diffusing other conductivity type impurities in a ring on a part of the surface of the drain area based on the semiconductor substrate to form a collector, and selectively diffusing other conductivity type impurities in the ring to form an emitter; In addition, a detecting resistor is connected to the collector or the emitter, and the drain and the emitter of the field effect transistor are connected to each other. And a current detecting lateral bipolar transistor.
【請求項2】 バイポーラトランジスタのコレクタに検
出抵抗を接続した請求項1記載の半導体装置において、
エミッタと裏面電極との間にベース・エミッタ間電圧に
略等しいバイアス電圧を付加したことを特徴とする半導
体装置。
2. The semiconductor device according to claim 1, wherein a detection resistor is connected to a collector of the bipolar transistor.
A semiconductor device wherein a bias voltage substantially equal to a base-emitter voltage is applied between an emitter and a back electrode.
【請求項3】 バイポーラトランジスタのコレクタを直
接、又は検出抵抗を介して接地したことを特徴とする請
求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the collector of the bipolar transistor is grounded directly or via a detection resistor.
JP03279216A 1991-10-25 1991-10-25 Semiconductor device Expired - Fee Related JP3094564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03279216A JP3094564B2 (en) 1991-10-25 1991-10-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03279216A JP3094564B2 (en) 1991-10-25 1991-10-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH05121669A JPH05121669A (en) 1993-05-18
JP3094564B2 true JP3094564B2 (en) 2000-10-03

Family

ID=17608049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03279216A Expired - Fee Related JP3094564B2 (en) 1991-10-25 1991-10-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3094564B2 (en)

Also Published As

Publication number Publication date
JPH05121669A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
US6704180B2 (en) Low input capacitance electrostatic discharge protection circuit utilizing feedback
US5434443A (en) Semiconductor switch including a power transistor integrated with a temperature sensor therefor
JPH09507369A (en) Protective switch
JPH09191103A (en) Semiconductor device having current detection means
JPH09229778A (en) IC temperature sensor
US5128823A (en) Power semiconductor apparatus
EP0196893A2 (en) Temperature compensated active resistor
JPH0220116A (en) Overheat detector of semiconductor device
JP3094564B2 (en) Semiconductor device
JP2002231949A (en) Semiconductor device
JP2827397B2 (en) Semiconductor optical position detector
JP2661318B2 (en) Semiconductor device
JPH04323863A (en) Semiconductor device
EP0921619A2 (en) A power source circuit of a semiconductor integrated circuit
JP2741797B2 (en) CMOS semiconductor integrated circuit device
JPH04253417A (en) Level shift circuit
JP2503670B2 (en) Semiconductor device
JP2671304B2 (en) Logic circuit
JP3657193B2 (en) Temperature detection circuit
JPH053424A (en) Micro voltage detection circuit and current limiting circuit using the same
JPH11307786A (en) Semiconductor diode
JP2003008020A (en) Semiconductor device
JP3099124B2 (en) Semiconductor integrated circuit device
JPS60154554A (en) Complementary type insulated gate field effect semiconductor device
JPS6062149A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees