JP3095582B2 - 半導体レーザ素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、光ディスク用、第２
高調波発生用、固体レーザ励起用、レーザビームプリン
タ用、光ファイバ増幅器励起用、光通信用、レーザ加工
用またはレーザ治療用等に使用される高出力の半導体レ
ーザ素子の製造方法に関する。

【０００２】

【従来の技術】従来、消去及び書き込み可能な光ディス
ク用の光源として、半導体レーザが使用されている。こ
の半導体レーザは、４０〜５０mＷの高出力状態におい
ても高い信頼性が必要とされているが、光ディスクシス
テムの動作速度を高めるためにさらに高い光出力が要望
されている。また、高精細のレーザプリンタ装置の光源
や固体レーザ装置の励起用光源としては１００mＷ以上
の高出力半導体レーザ素子が必要である。しかし、半導
体レーザの高出力動作時には、出射端面がその強い光密
度のために、その端面が次第に劣化するという問題があ
り、高出力化の阻害要因となっていた。そこで、半導体
レーザの出射端面に活性層より禁制帯幅の広い半導体層
を再成長させた端面成長型窓レーザ素子が提案されてい
る（シャープ技報第５０号p33-p36）。

【０００３】図６はディスク用の半導体レーザ素子とし
て代表的な構造であるＶＳＩＳ(Ｖ−チャンネルド・サ
ブストレート・インナー・ストライプ)レーザ素子(Appl
iedPhyssics Letters 40、p372-p374(1982)）の劈開面
にＡlＧaＡsからなる窓層を形成した端面成長型窓レー
ザ素子の斜視図を示している。

【０００４】以下に、この端面成長型窓レーザ素子の作
製方法について説明する。

【０００５】まず、ＧaＡsからなるｐ型半導体基板１１
１上に液相成長法でＧaＡsからなるｎ型層１１２を厚さ
１μｍ程度成長させ、ホトリソグラフィとエッチングに
より半導体基板１１１に至るまで断面三角形状の溝１０
１を形成した後、２回目の液相成長で、ＡlＧaＡsから
なるｐ型クラッド層１１３，ＡlＧaＡsからなるｐ型活
性層１１４，ＡlＧaＡsからなるｎ型クラッド層１１５
及びＧaＡsからなるｎ型キャップ層１１６を順次成長さ
せる。上記ＧaＡsからなるｐ型半導体基板１１１からＧ
aＡsからなるｎ型キャップ層１１６までの各層でＶＳＩ
Ｓ構造を形成している。このレーザ素子は、ＧaＡsから
なるｎ型層１１２とＧaＡsからなるｐ型半導体基板１１
１に形成された溝１０１により内部電流狭窄構造と実効
屈折率導波構造が形成されており、溝１０１上のＡlＧa
Ａsからなるｐ型活性層１１４を発光領域として、安定
なレーザ発振が得られる。

【０００６】次ぎに、このレーザ素子の劈開面にＭＯＣ
ＶＤ（有機金属気相成長）法でノンドープＡl_0.5Ｇa_0.5
Ａsからなる窓層１３１，１３２を厚さ０．５μｍ成長
させた後、蒸着によりｎ型キャップ層１１６上に電極１
５１を形成し、半導体基板１１１上に電極１５２形成し
ている。

【０００７】上記端面成長型窓レーザ素子は、キャップ
層１１６上の電極１５１を下にしてパッケージ内のヒー
トシンク上にマウントされ、電極１５２にはワイヤーボ
ンディングが施される。そして、この端面成長型窓レー
ザは、劈開面に再成長させた窓層１３１，１３２により
出射端面の劣化を防止して、発振波長８３０ｎｍで従来
の２倍以上の光出力３００ｍＷ以上を実現し、信頼性に
ついても光出力１５０ｍＷで２０００時間以上安定に動
作した。

【０００８】

【発明が解決しようとする課題】ところで、一般の半導
体レーザ素子は、ウエハーの状態で電極を形成するの
で、ホトリソグラフィとエッチングにより電極の分離を
行うことができる。したがって、電極を分離した後に、
出射端面を露出するようにウエハーをバー状に分割して
も、各半導体レーザ素子毎に分離された電極を用いて特
性テスト等を行うことができる。ところが、電極を形成
したバー状の半導体レーザ素子の出射端面に窓層を成長
させると、電極の金属が再成長温度で拡散したり、成長
装置が汚染されたりする不都合がある。

【０００９】このため、上記端面成長型窓レーザ素子で
は、バー状の半導体レーザ素子に窓層を形成した後、電
極を形成している。したがって、上記端面成長型窓レー
ザ素子は、バー状態で窓層１３１，１３２の形成や電極
１５１，１５２の形成及び反射膜コートの処理等をする
が、電極の分離ができないので、特性テスト等はチップ
状態に分割した後に行う。

【００１０】このように、細いバー状の半導体レーザ素
子に対して、ホトリソグラフィとエッチングにより半導
体レーザ素子間の電極を分離することは事実上困難で、
バー状のままで複数の半導体レーザ素子をまとめて特性
テスト等を行うができない。したがって、単体の半導体
レーザ素子毎に特性テスト等を行うので、コストが高く
つくという問題がある。

【００１１】そこで、この発明の目的は、バー状態で特
性テストや信頼性試験が行える半導体レーザ素子の製造
方法を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の半導体レーザ素子の製造方法は、半導体
基板上に、活性層を含むとともに複数の発光部を有する
積層構造部を形成する工程と、上記半導体基板を上記積
層構造部とともに複数の発光部を含むバー状に分割し
て、出射端面を露出させる工程と、上記出射端面上に上
記活性層よりも広いバンドギャップを有する半導体層を
形成する工程と、上記積層構造部上に電極を形成する工
程とを有する半導体レーザ素子の製造方法において、隣
接する上記発光部間の領域に対応する上記電極の領域を
レーザ光の照射により除去して、上記発光部毎に上記電
極を分離する工程を有することを特徴としている。

【００１３】また、請求項２の半導体レーザ素子の製造
方法は、請求項１の半導体レーザ素子の製造方法におい
て、上記積層構造部を形成した後、上記発光部毎に上記
電極を分離する工程で上記電極が除去されるべき領域に
対応する上記積層構造部の領域上に誘電体層を形成する
工程を有することを特徴としている。

【００１４】また、請求項３の半導体レーザ素子の製造
方法は、請求項１の半導体レーザ素子の製造方法におい
て、上記積層構造部を形成する工程の前に、上記発光部
毎に上記電極を分離する工程で上記電極が除去されるべ
き領域に対応する上記半導体基板の領域上に誘電体層を
形成する工程を有することを特徴としている。

【００１５】また、請求項４の半導体レーザ素子の製造
方法は、請求項１の半導体レーザ素子の製造方法におい
て、上記電極を分離する工程は、上記電極の除去に続い
て上記積層構造部をレーザ光の照射により除去すること
を特徴としている。ことを特徴としている。

【００１６】

【作用】上記請求項１の半導体レーザ素子の製造方法に
よれば、半導体基板上に、活性層を含むとともに複数の
発光部を有する積層構造部を形成する。そして、上記半
導体基板を積層構造部とともに複数の発光部を含むバー
状に分割して、出射端面を露出させる。上記出射端面上
に活性層よりも広いバンドギャップを有する半導体層を
形成する。そして、上記積層構造部上に電極を形成した
後、隣接する上記発光部間の領域に対応する上記電極の
領域をレーザ光の照射により除去して、上記発光部毎に
電極を分離する。このように、バー状の半導体レーザ素
子において、上記発光部に対応する半導体レーザ素子毎
に積層構造部上の電極を分離する。したがって、この半
導体レーザ素子は、バー状態で特性テストや信頼性試験
等を行うことができ、単体の半導体レーザ素子毎に行う
特性テストや信頼性試験等の作業を簡略化できるから、
低コストの半導体レーザ素子を製造できる。

【００１７】また、請求項２の半導体レーザ素子の製造
方法によれば、請求項１の半導体レーザ素子の製造方法
において、上記積層構造部を形成した後、上記発光部毎
に上記電極を分離する工程で電極が除去されるべき領域
に対応する積層構造部の領域上に誘電体層を形成する。
そして、この積層構造部上と誘電体層上とに電極を形成
する。このとき、上記誘電体層は電極と合金化せず、上
記電極を分離する工程で除去する電極の領域が積層構造
部と合金化するのを防ぐ働きをする。このため、この誘
電体層上の電極部分は、レーザ光の照射により容易に除
去できる。つまり、隣接する発光部間の領域に対応する
電極の領域を除去して、発光部毎に電極を分離できるの
である。したがって、この半導体レーザ素子は、バー状
態で特性テストや信頼性試験等ができ、単体の半導体レ
ーザ素子毎に行う特性テストや信頼性試験等の作業を簡
略化できるから、低コストな半導体レーザ素子を製造で
きる。

【００１８】また、請求項３の半導体レーザ素子の製造
方法によれば、請求項１の半導体レーザ素子の製造方法
において、上記積層構造部を形成する工程の前に、上記
発光部毎に上記電極を分離する工程で電極が除去される
べき領域に対応する上記半導体基板の領域上に誘電体層
を形成する。そして、ＭＯＣＶＤ法を初めとする気相成
長法を用いることによって、誘電体層上の結晶成長が抑
制され、半導体レーザ素子間の積層構造部を分離する。
この積層構造部上と誘電体層上とに電極を形成する。こ
のとき、上記誘電体層は電極と合金化せず、上記電極を
分離する工程で除去する電極の領域が積層構造部と合金
化するのを防ぐ働きをする。このため、この誘電体層上
の電極部分は、レーザ光の照射により容易に除去でき
る。つまり、隣接する発光部間の領域に対応する電極の
領域を除去して、発光部毎に電極と積層構造部とを完全
に分離できるのである。したがって、この半導体レーザ
素子は、バー状態で特性テストや信頼性試験を確実に行
うことができ、単体の半導体レーザ素子毎に行う特性テ
ストや信頼性試験等の作業を簡略化できるから、低コス
トな半導体レーザ素子を製造できる。

【００１９】また、請求項４の半導体レーザ素子の製造
方法によれば、請求項１の半導体レーザ素子の製造方法
において、上記電極の除去に続いて、上記積層構造部を
レーザ光の照射により除去する。このため、バー状の半
導体レーザ素子において、上記発光部に対応する半導体
レーザ素子毎に電極と積層構造部とを完全に分離するこ
とができる。したがって、この半導体レーザ素子は、バ
ー状態で特性テストや信頼性試験等を確実に行うことが
できる。したがって、単体の半導体レーザ素子毎に行う
特性テストや信頼性試験等の作業を簡略化できるから、
低コストな半導体レーザ素子を製造できる。

【００２０】

【実施例】以下、この発明の半導体レーザ素子の製造方
法を実施例により詳細に説明する。

【００２１】図１(a)〜(f)はこの発明の第１実施例の半
導体レーザ素子の製造方法の工程図を示しており、ウエ
ハーをバー状に分割した後の半導体レーザ素子を出射端
面側より見た図である。図１(a)において、１は半導体
基板、２は上記半導体基板１上に活性層やクラッド層等
が形成された積層構造部、３は上記積層構造部２内に所
定の間隔を開けて配置された複数の発光部である。な
お、この半導体レーザ素子の積層構造部２は発光部３以
外を省略して簡略化している。また、この半導体レーザ
素子は、上述のＶＳＩＳレーザ素子と同一の構造をして
いる。

【００２２】まず、図１(a)に示すように、上記隣接す
る発光部３間に対応する積層構造部２上に、Ｓi₃Ｎ₄，
Ａl₂Ｏ₃，ＡlＮまたはＳiＯ₂からなる誘電体層４をプラ
ズマＣＶＤ法や電子ビーム蒸着法により形成する。この
誘電体層４の層厚は０．５μｍ程度とする。

【００２３】次ぎに、図１(b)に示すように、ＭＯＣＶ
Ｄ法により発光部３よりバンドギャップエネルギーの高
い半導体層としての窓層（図示せず）をレーザ光の出射
端面に結晶成長させると、上記積層構造部２上や誘電体
層４上にも窓層５が形成される。

【００２４】次ぎに、図１(c)に示すように、バー状の
半導体レーザ素子の出射端面に端面コートを行い、積層
構造部２上と誘電体層４上との窓層５をエッチングして
除去する。

【００２５】次ぎに、図１(d)に示すように、上記積層
構造部２上と誘電体層４上にｎ側の電極６を蒸着により
形成する一方、半導体基板１の裏面にｐ側の電極７を蒸
着により形成する。そして、このバー状の半導体レーザ
素子を約４５０℃で１０分間加熱して、電極６と積層構
造部２及び電極７と半導体基板１の合金化処理を行う。
このとき、上記誘電体層４と電極６との接する部分は合
金化されない。

【００２６】次ぎに、図１(e)に示すように、図１(d)の
矢印で示す誘電体層４上の電極６の領域に数ワットのＹ
ＡＧ（イットリウム・アルミニウム・ガーネット）レー
ザのレーザ光をパルス状に照射して、この電極６の領域
を蒸発して除去する。このとき、上記ＹＡＧレーザのレ
ーザ光は局部的に照射されるため、他の部分の発熱はほ
とんど無く、照射部分を正確に除去することができる。
なお、ＹＡＧレーザ以外にも、ＣＯ₂レーザ、Ａrレー
ザ、エキシマレーザ等を用いて、電極６を除去してもよ
い。そして、上記電極７と発光部３毎に分離された電極
６とを用いて、この半導体レーザ素子をバー状態のまま
で特性テスト及び信頼性試験をして、この特性テストや
信頼性試験で不良となった素子には印が付けられる。

【００２７】次ぎに、図１(f)のように、単体の半導体
レーザ素子毎に分割して、不良の半導体レーザ素子は除
かれ、特性テストや信頼性試験に合格した良品の半導体
レーザ素子のみがパッケージされる。

【００２８】なお、上記電極６の合金化処理の前にレー
ザ光の照射により電極６を蒸発して除去すれば、必ずし
も誘電体層４は必要ではない。

【００２９】このように、上記誘電体層４は電極６と合
金化せず、除去する電極６の領域が積層構造部２と合金
化するのを防ぐ働きをする。このため、上記誘電体層４
上の電極６の部分は、レーザ光の照射により容易に除去
することができる。すなわち、隣接する発光部３間の領
域に対応する電極６の領域を除去して、上記発光部３に
対応する半導体レーザ素子毎に積層構造部２上の電極６
を分離することができる。したがって、この半導体レー
ザ素子は、バー状態で特性テストや信頼性試験等がで
き、単体の半導体レーザ素子毎に行っていた特性テスト
や信頼性試験等の作業等を簡略化できるから、低コスト
な半導体レーザ素子を製造することができる。

【００３０】図２(a),(b)はこの発明の第２実施例の半
導体レーザ素子の構造を示しており、図２(a)はこの半
導体レーザ素子の断面図であり、図２(b)はこの半導体
レーザ素子の側面図である。なお、図２(a),(b)は、バ
ー状態から分割した後の単体の半導体レーザ素子を示し
ているが、以下にウエハーからの製造方法を説明する。

【００３１】まず、ウエハーのＧaＡsからなるｎ型半導
体基板１１上にＭＯＣＶＤ法を用いて、厚さ約１．５μ
ｍのＡlＧaＡsからなるｎ型クラッド層１２を形成し、
その後に厚さ約０．０６μｍのノンドープＡlＧaＡsか
らなる活性層１３，厚さ約０．３μｍのＡlＧaＡsから
なるｐ型クラッド層１４及び厚さ約１μｍのＧaＡsから
なるｎ型電流狭窄層１５を順次成長させる。次ぎに、上
記ＧaＡsからなるｎ型電流狭窄層１５上に、プラズマＣ
ＶＤ法を用いて、厚さ約０．１μｍのＳi₃Ｎ₄からなる
誘電体層１６を形成する。この誘電体層１６の幅はエッ
チングにより約５０μｍとした。次ぎに、ｎ型電流狭窄
層１５にｐ型クラッド層１４に到達する溝１７をホトリ
ソグラフィとエッチングにより形成する。そして、再び
ＭＯＣＶＤ法により、第２のＡlＧaＡsからなるｐ型ク
ラッド層１８とＧaＡsからなるｐ型キャップ層１９とを
順次成長させる。

【００３２】上記誘電体層１６以降の成長において、誘
電体層１６上には結晶が成長せず、いわゆる選択成長が
行われることになる。こうして、上記誘電体層１６上の
結晶が成長していない空間によって、各半導体レーザ素
子間のｐ型クラッド層１８とｐ型キャップ層１９とを分
離して形成することができる。

【００３３】次ぎに、図３に示すように、上記ウエハー
をバー状に分割して、上記ｐ型キャップ層１９上とレー
ザ光の出射端面である端面２５，２５上にノンドープの
ＧaＡlＡsからなる窓層２０をＭＯＣＶＤ法により成長
させる。そして、上記ｐ型キャップ層１９上にある窓層
２０上の図２(a)に示す端面２５，２５近傍の領域を除
く領域に電極２１を蒸着により形成する一方、上記半導
体基板１１の裏面に電極２１に対応する電極２２を蒸着
により形成する。そして、矢印に示す誘電体層１６上の
電極２１の領域をレーザ光の照射によって蒸発して除去
する。こうして、この半導体レーザ素子は、バー状態で特
性テストと信頼性試験等を行った後に、半導体レーザ素
子毎に分割して、図２(a),(b)に示す半導体レーザ素子
のチップが得られる。

【００３４】なお、上記ｐ型クラッド層１８以降の結晶
成長において、原料ガスに微量のＨＣlガスを混合する
と、誘電体層１６上には半導体結晶が全く成長しない
（Journal of Crystal Growth 124(1992)p235-p242）。
また、上記ｐ型キャップ層１９上に成長した窓層２０を
除去せずに、その窓層２０の表面上に電極２１を蒸着に
より形成したが、この窓層２０は厚さ０．５μｍ以下と
薄いので合金化処理により良好なオーミック特性が得ら
れた。

【００３５】したがって、上記誘電体層１６の形成後の
結晶成長にＭＯＣＶＤ法等の気相成長法を用いると、誘
電体層１６上の結晶成長が抑制され、半導体レーザ素子
間のｐ型クラッド層１８とｐ型キャップ層１９とを分離
でき、テスト時に半導体レーザ素子毎に流す電流を分離
することができる。また、上記誘電体層１６上の電極２
１の領域は合金化しないから、レーザ光の照射により容
易に除去することができる。すなわち、隣接する半導体
レーザ素子間の領域に対応する電極２１の領域を除去し
て、半導体レーザ素子毎に電極２１を分離できるのであ
る。したがって、この半導体レーザ素子は、バー状態で
特性テストや信頼性試験等ができ、単体の半導体レーザ
素子毎に行っていた特性テストや信頼性試験等の作業を
簡略化できるから、低コストな半導体レーザ素子を製造
することができる。

【００３６】図４はこの発明の第３実施例の半導体レー
ザ素子の断面図を示している。なお、図４はバー状態から
分割した後の単体の半導体レーザ素子を示しているが、
以下の説明ではウエハーからの製造方法を説明する。

【００３７】この半導体レーザ素子は、ＡlＧaＩnＰ系
の約６８０ｎｍで発振する赤色半導体レーザ素子で、ウ
エハーのＧaＡsからなるｎ型半導体基板３１上にプラズ
マＣＶＤ法を用いて厚さ約０．１μｍで幅約５０μｍの
Ｓi₃Ｎ₄からなる誘電体層３６を形成する。次ぎに、上
記ｎ型半導体基板３１上と誘電体層３６上に、ＭＯＣＶ
Ｄ法を用いて厚さ約１．５μｍのＡlＧaＩnＰからなる
ｎ型クラッド層３２，厚さ約０．０４μｍのノンドープ
ＧaＩnＰからなる活性層３３及び厚さ約１．２μｍのＡ
lＧaＩnＰからなるｐ型クラッド層３４を順次成長させ
る。そして、上記ＡlＧaＩnＰからなるp型クラッド層３
４上に幅約４μｍのＳi₃Ｎ₄のマスク層４３をプラズマ
ＣＶＤ法により蒸着して形成する。このマスク層４３を
エッチングマスクにＡlＧaＩnＰからなるp型クラッド層
３４を厚さ約０．３μｍを残してエッチング除去する
と、マスク層４３の下部にリッジ部３７が形成される。
次ぎに、厚さ約１μｍのＧaＡsからなるｎ型電流狭窄層
３５を成長させるが、この時マスク層４３の上の成長は
抑えられる。次ぎに、上記マスク層４３を除去して、再
びＭＯＣＶＤ法により、ＧaＡsからなるｐ型キャップ層
３９を成長させる。

【００３８】上記誘電体層３６を形成した後の一連の成
長において、誘電体層３６上には結晶が成長せず、いわ
ゆる選択成長が行われる。こうして、上記誘電体層３６
上の結晶が成長していない空間によって、各半導体レー
ザ素子間の積層構造部５０を分離することができる。

【００３９】次ぎに、上記ウエハーを分割してバー状の
半導体レーザ素子にして、レーザ光の出射端面とｐ型キ
ャップ層３９上にノンドープＧaＡlＡsからなる窓層４
０をＭＯＣＶＤ法により成長させる。そして、このｐ型
キャップ層３９上にある窓層４０上と誘電体層３６上に
電極４１を蒸着により形成する一方、半導体基板３１の
裏面に電極４４を蒸着により形成する。そして、矢印に
示す誘電体層３６上の電極４１の部分４２をレーザ光の
照射により蒸発して除去する。こうして、バー状の半導
体レーザ素子は、特性テストと信頼性試験等を行った後
に半導体レーザ素子毎に分割して、半導体レーザ素子の
チップが得られる。

【００４０】このように、上記バー状の半導体レーザ素
子において、上記半導体レーザ素子毎に電極４１を分離
する。したがって、この半導体レーザ素子は、バー状態
で特性テストや信頼性試験等ができ、単体の半導体レー
ザ素子毎に行っていた特性テストや信頼性試験等の作業
を簡略化できるから、低コストな半導体レーザ素子を製
造することができる。また、半導体レーザ素子間が完全
に分離されるため、バー状の半導体レーザ素子のままで
微小なリーク電流の検査もすることができる。

【００４１】図５はこの発明の第４実施例の製造方法を
示しており、ウエハーである半導体基板５２上に活性層
やクラッド層等とともに複数の発光部５１を有する積層
構造部５３を結晶成長により形成する。この積層構造部
５３を有する半導体基板５２をバー状の半導体レーザ素
子に分割して、出射端面を露出させた後、両出射端面に
窓層（図示せず）を成長させる。そして、上記積層構造
部５３上に電極５６を蒸着により形成する一方、上記半
導体基板５２の裏面に電極５７を蒸着により形成する。
次ぎに、このバー状の半導体レーザ素子を発光部５１毎
に分離する領域５８、５８、５８、…にＣＯ₂レーザ等
のレーザ光を照射して、この領域５８、５８、５８、…
の電極５６と積層構造部５３と半導体基板５２の表面側
の一部とを蒸発させて除去する。この除去する深さは、
照射するレーザ光の光密度，パルス幅及びレーザ光の波
長に依存するので実験等よって決めることができる。な
お、上記積層構造部５３を完全に除去することができれ
ば、半導体基板５２の表面側は除去しなくてもよい。

【００４２】このように、上記バー状の半導体レーザ素
子において、上記発光部５１に対応する半導体レーザ素
子毎に電極５６と積層構造部５３とを完全に分離するこ
とができる。したがって、この半導体レーザ素子は、バ
ー状態で特性テストや信頼性試験等を確実に行うことが
できる。したがって、単体の半導体レーザ素子毎に行っ
ていた特性テストや信頼性試験等の作業を簡略化できる
から、低コストな半導体レーザ素子を製造することがで
きる。また、上記第３実施例と同様に半導体レーザ素子
間が完全に分離でき、バー状の半導体レーザ素子のまま
で微小なリーク電流の検査もすることができる。

【００４３】また、上記第１，第２，第３，第４実施例
では、主にＡlＧaＡs系の半導体レーザ素子を例に説明
したが、この発明はＡlＧaＩnＰ系、ＧaＩnＡsＰ系をは
じめとする全ての半導体レーザ素子に適用することがで
きる。

【００４４】

【発明の効果】以上より明らかなように、この発明の請
求項１の半導体レーザ素子の製造方法は、半導体基板上
に、活性層を含むとともに複数の発光部を有する積層構
造部を形成し、上記半導体基板を積層構造部とともに複
数の発光部を含むバー状に分割して、出射端面を露出さ
せる一方、この出射端面上に活性層よりも広いバンドギ
ャップを有する半導体層を形成し、上記積層構造部上に
電極を形成し、隣接する発光部間の領域に対応する電極
の領域をレーザ光の照射により除去して、発光部毎に電
極を分離するものである。

【００４５】したがって、この発明の請求項１の半導体
レーザ素子の製造方法によれば、バー状の半導体レーザ
素子で特性テストや信頼性試験等ができ、単体の半導体
レーザ素子毎に行っていた特性テストや信頼性試験等の
作業を簡略化できるから、低コストの半導体レーザ素子
を製造することができる。

【００４６】また、この発明の請求項２の半導体レーザ
素子の製造方法は、請求項１の半導体レーザ素子の製造
方法において、上記積層構造部を形成した後、上記発光
部毎に上記電極を分離する工程で電極が除去されるべき
領域に対応する上記積層構造部の領域上に誘電体層を形
成する工程を有するものである。

【００４７】したがって、この発明の請求項２の半導体
レーザ素子の製造方法によれば、上記積層構造部上と誘
電体層上とに電極を形成するとき、上記誘電体層は電極
と合金化せず、除去する電極の領域と積層構造部との合
金化を防ぐ働きをする。このため、上記誘電体層上の電
極部分は、レーザ光の照射により容易に除去することが
できる。すなわち、隣接する発光部間の領域に対応する
電極の領域を除去して、発光部毎に電極を分離できるの
である。したがって、バー状の半導体レーザ素子で特性
テストや信頼性試験等ができ、単体の半導体レーザ素子
毎に行う特性テストや信頼性試験等の作業を簡略化でき
るから、低コストな半導体レーザ素子を製造することが
できる。

【００４８】また、この発明の請求項３の半導体レーザ
素子の製造方法は、請求項１の半導体レーザ素子の製造
方法において、上記積層構造部を形成する工程の前に、
上記発光部毎に上記電極を分離する工程で電極が除去さ
れるべき領域に対応する上記半導体基板の領域上に誘電
体層を形成する工程を有するものである。

【００４９】したがって、請求項３の半導体レーザ素子
の製造方法によれば、ＭＯＣＶＤ法を初めとする気相成
長法を用いると、誘電体層上の結晶成長が抑制され、半
導体レーザ素子間の積層構造部を分離でき、テスト時に
流れる電流を分離することができる。また、上記積層構
造部上と誘電体層上とに電極を形成するとき、上記誘電
体層は電極と合金化せず、除去する電極の領域と積層構
造部との合金化を防ぐ働きをする。このため、上記誘電
体層上の電極部分は、レーザ光の照射により容易に除去
することができる。すなわち、隣接する発光部間の領域
に対応する電極の領域を除去して、発光部毎に電極を分
離できるのである。したがって、バー状の半導体レーザ
素子で特性テストや信頼性試験を確実に行うことができ
ると共に、微小リーク電流等の検査もでき、単体の半導
体レーザ素子毎に行う特性テストや信頼性試験等の作業
を簡略化できるから、低コストな半導体レーザ素子を製
造することができる。

【００５０】また、この発明の請求項４の半導体レーザ
素子の製造方法は、請求項１の半導体レーザ素子の製造
方法において、上記電極の除去に続いて、上記積層構造
部をレーザ光の照射により除去するものである。

【００５１】したがって、請求項４の半導体レーザ素子
の製造方法によれば、バー状の半導体レーザ素子におい
て、上記発光部に対応する半導体レーザ素子毎に電極と
積層構造部とを完全に分離することができる。このた
め、バー状の半導体レーザ素子で特性テストや信頼性試
験等を確実に行うことができる。したがって、単体の半
導体レーザ素子毎に行う特性テストや信頼性試験等の作
業を簡略化できるから、低コストな半導体レーザ素子を
製造することができる。

【図面の簡単な説明】

【図１】 図１(a)〜(f)はこの発明の第１実施例の半導
体レーザ素子の製造方法を示す工程図である。

【図２】 図２(a)はこの発明の第２実施例の半導体レ
ーザ素子の断面図であり、図２(b)はこの半導体レーザ
素子の側面図である。

【図３】 図３は上記第２実施例のバー状の半導体レー
ザ素子の断面図である。

【図４】 図４はこの発明の第３実施例の半導体レーザ
素子の断面図である。

【図５】 図５はこの発明の第４実施例の半導体レーザ
素子の製造方法を示す工程図である。

【図６】 従来の半導体レーザ素子の斜視図である。

【符号の説明】

１，１１，３１，５２…半導体基板、２，５０，５３…
積層構造部、３，５１…発光部、４，１６，３６…誘電
体層、５，２０，４０…窓層、６，７，２１，２２，４
１，４４，５６，５７…電極、１２，３２…ｎ型クラッ
ド層、１３，３３…活性層、１４，１８，３４…ｐ型ク
ラッド層、１５，３５…ｎ型電流狭窄層、１７…溝、１
９，３９…ｐ型キャップ層、２５…出射端面，３７…リ
ッジ部、４３…マスク層。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01S 5/00 - 5/50

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に、活性層を含むとともに
   複数の発光部を有する積層構造部を形成する工程と、上
   記半導体基板を上記積層構造部とともに複数の発光部を
   含むバー状に分割して、出射端面を露出させる工程と、
   上記出射端面上に上記活性層よりも広いバンドギャップ
   を有する半導体層を形成する工程と、上記積層構造部上
   に電極を形成する工程とを有する半導体レーザ素子の製
   造方法において、 隣接する上記発光部間の領域に対応する上記電極の領域
   をレーザ光の照射により除去して、上記発光部毎に上記
   電極を分離する工程を有することを特徴とする半導体レ
   ーザ素子の製造方法。
2. 【請求項２】 請求項１の半導体レーザ素子の製造方法
   において、上記積層構造部を形成した後、上記発光部毎
   に上記電極を分離する工程で上記電極が除去されるべき
   領域に対応する上記積層構造部の領域上に誘電体層を形
   成する工程を有することを特徴とする半導体レーザ素子
   の製造方法。
3. 【請求項３】 請求項１の半導体レーザ素子の製造方法
   において、上記積層構造部を形成する工程の前に、上記
   発光部毎に上記電極を分離する工程で上記電極が除去さ
   れるべき領域に対応する上記半導体基板の領域上に誘電
   体層を形成する工程を有することを特徴とする半導体レ
   ーザ素子の製造方法。
4. 【請求項４】 請求項１の半導体レーザ素子の製造方法
   において、上記電極を分離する工程は、上記電極の除去
   に続いて上記積層構造部をレーザ光の照射により除去す
   ることを特徴とする半導体レーザ素子の製造方法。