JP3099464B2 - 遅延計算装置 - Google Patents
遅延計算装置Info
- Publication number
- JP3099464B2 JP3099464B2 JP03281705A JP28170591A JP3099464B2 JP 3099464 B2 JP3099464 B2 JP 3099464B2 JP 03281705 A JP03281705 A JP 03281705A JP 28170591 A JP28170591 A JP 28170591A JP 3099464 B2 JP3099464 B2 JP 3099464B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- diffusion layer
- unit
- capacity
- capacitance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路のトラ
ンジスタの遅延計算に利用する。本発明は、拡散層の面
積以外にその拡散層の周囲長も考慮して遅延計算を行い
容量値を正確に計算することができる遅延計算装置に関
する。
ンジスタの遅延計算に利用する。本発明は、拡散層の面
積以外にその拡散層の周囲長も考慮して遅延計算を行い
容量値を正確に計算することができる遅延計算装置に関
する。
【０００２】
【従来の技術】従来、半導体集積回路のトランジスタの
遅延計算は、レイアウトパラメータ抽出プログラム（以
下ＬＰＥという）でレイアウトデータより容量値と抵抗
値とトランジスタサイズとを計算して回路シミュレーシ
ョン用ネットリストを作成し、そのネットリストを用い
て回路シミュレーションを行い、遅延値を計算するのが
主流となっている。図５に従来の遅延計算のフローチャ
ートを示す。
遅延計算は、レイアウトパラメータ抽出プログラム（以
下ＬＰＥという）でレイアウトデータより容量値と抵抗
値とトランジスタサイズとを計算して回路シミュレーシ
ョン用ネットリストを作成し、そのネットリストを用い
て回路シミュレーションを行い、遅延値を計算するのが
主流となっている。図５に従来の遅延計算のフローチャ
ートを示す。
【０００３】本来、遅延計算は拡散層の容量計算を行う
ときに、側面容量と底面容量を用いて計算を行ってい
る。図６（ａ）および（ｂ）にトランジスタの全体図を
示す。３１は半導体基板、３２はドレイン、３３はソー
ス、３４はゲート、３５はドレイン３２の拡散層底面、
３６はドレイン３２の拡散層周囲端である。本来の遅延
計算に使用する拡散層の容量計算方式を図６に示すトラ
ンジスタを例に説明する。
ときに、側面容量と底面容量を用いて計算を行ってい
る。図６（ａ）および（ｂ）にトランジスタの全体図を
示す。３１は半導体基板、３２はドレイン、３３はソー
ス、３４はゲート、３５はドレイン３２の拡散層底面、
３６はドレイン３２の拡散層周囲端である。本来の遅延
計算に使用する拡散層の容量計算方式を図６に示すトラ
ンジスタを例に説明する。
【０００４】まず、拡散層底面３５に単位面積当たりの
容量値を掛けて底面容量を求める。次に、拡散層周囲端
３６に単位周囲長当たりの容量値を掛けて側面容量を求
める。この底面容量に側面容量を加算したものが拡散層
の容量値である。
容量値を掛けて底面容量を求める。次に、拡散層周囲端
３６に単位周囲長当たりの容量値を掛けて側面容量を求
める。この底面容量に側面容量を加算したものが拡散層
の容量値である。
【０００５】しかしながら、従来のＬＰＥを用いた容量
計算方式では、図６に示す拡散層底面３５に単位面積当
たりの容量値を掛けた底面容量以外は求めることができ
ず、側面容量を考慮することができなかった。そのため
に、拡散層の容量値は本来の容量値より小さくなってし
まう問題があった。従来の容量計算方式では、側面容量
に相当する容量値を求めるのに単位面積当たりの容量値
を大きくして拡散層の容量値の補正が行われていた。
計算方式では、図６に示す拡散層底面３５に単位面積当
たりの容量値を掛けた底面容量以外は求めることができ
ず、側面容量を考慮することができなかった。そのため
に、拡散層の容量値は本来の容量値より小さくなってし
まう問題があった。従来の容量計算方式では、側面容量
に相当する容量値を求めるのに単位面積当たりの容量値
を大きくして拡散層の容量値の補正が行われていた。
【０００６】例えば、図６に示す例の場合に、本来の容
量計算方式によれば、Ｃ：拡散層の容量値、Ｓ：拡散層
の底面、ｋ1 ：単位面積当りの容量値、ｌ：拡散層の周
囲長、ｋ2 ：単位周囲長当りの容量値としたときに、 Ｃ＝Ｓ×ｋ1 ＋ｌ×ｋ2 により求められるが、さらに精度よく計算するために単
位面積当たりの容量値を補正するための係数ｋ3 を用い
て、 Ｃ＝Ｓ×ｋ3 ｋ3 ＝（Ｓ×ｋ1 ＋ｌ×ｋ2 ）／Ｓ により求められていた。
量計算方式によれば、Ｃ：拡散層の容量値、Ｓ：拡散層
の底面、ｋ1 ：単位面積当りの容量値、ｌ：拡散層の周
囲長、ｋ2 ：単位周囲長当りの容量値としたときに、 Ｃ＝Ｓ×ｋ1 ＋ｌ×ｋ2 により求められるが、さらに精度よく計算するために単
位面積当たりの容量値を補正するための係数ｋ3 を用い
て、 Ｃ＝Ｓ×ｋ3 ｋ3 ＝（Ｓ×ｋ1 ＋ｌ×ｋ2 ）／Ｓ により求められていた。
【０００７】
【発明が解決しようとする課題】上述した従来の遅延計
算方式に使用する容量計算方式では、すべての拡散層の
大きさが一定である場合は誤差が小さくてすむが、各ト
ランジスタの拡散層の大きさが異なる場合、底面容量に
対する側面容量の割合が拡散層の形状によって異なるの
で、ある拡散層に対して補正した単位面積当たりの容量
値を他の大きさの異なる拡散層に対してそのまま使用す
ると誤差が大きくなり、そのため拡散層ごとに人手で単
位面積当たりの容量値を補正しなければならない問題が
あった。
算方式に使用する容量計算方式では、すべての拡散層の
大きさが一定である場合は誤差が小さくてすむが、各ト
ランジスタの拡散層の大きさが異なる場合、底面容量に
対する側面容量の割合が拡散層の形状によって異なるの
で、ある拡散層に対して補正した単位面積当たりの容量
値を他の大きさの異なる拡散層に対してそのまま使用す
ると誤差が大きくなり、そのため拡散層ごとに人手で単
位面積当たりの容量値を補正しなければならない問題が
あった。
【０００８】ここで、従来の遅延計算方式に使用する容
量計算方式を用いて、図７（ａ）および（ｂ）に示す大
きさの異なる二つのトランジスタの底面容量と側面容量
の割合を比較してみる。
量計算方式を用いて、図７（ａ）および（ｂ）に示す大
きさの異なる二つのトランジスタの底面容量と側面容量
の割合を比較してみる。
【０００９】容量計算式はＣ＝Ｓ×ｋ3 であり、前述し
たようにｋ3 は単位面積当たりの容量値を補正した値で
ｋ3 ＝（Ｓ×ｋ1 ＋ｌ×ｋ2 ）／Ｓで表される。また、
Ｃは拡散層の容量値、Ｓは拡散層底面、ｌは拡散層の周
囲長、ｋ1 は単位面積当たりの容量値、ｋ2 は単位周囲
長当たりの容量値である。また、図７において４１は一
辺がａのドレインの拡散層底面、４２は一辺が１０ａの
ドレインの拡散層底面、４３はゲート、４４はソースと
し、ドレイン側に注目すると、ドレインの拡散層底面４
１についての容量は、Ｃ＝Ｓ×ｋ1 ＋ｌ×ｋ2よりＣ＝
ａ2 ｋ1 ＋４ａｋ2 により求められる。ここで、ａ2 ｋ
1 は底面容量、４ａｋ2 は側面容量に相当する。したが
って、底面容量と側面容量の割合は４／ａ・ｋとなる。
ここでｋ＝ｋ2 ／ｋ1 である。
たようにｋ3 は単位面積当たりの容量値を補正した値で
ｋ3 ＝（Ｓ×ｋ1 ＋ｌ×ｋ2 ）／Ｓで表される。また、
Ｃは拡散層の容量値、Ｓは拡散層底面、ｌは拡散層の周
囲長、ｋ1 は単位面積当たりの容量値、ｋ2 は単位周囲
長当たりの容量値である。また、図７において４１は一
辺がａのドレインの拡散層底面、４２は一辺が１０ａの
ドレインの拡散層底面、４３はゲート、４４はソースと
し、ドレイン側に注目すると、ドレインの拡散層底面４
１についての容量は、Ｃ＝Ｓ×ｋ1 ＋ｌ×ｋ2よりＣ＝
ａ2 ｋ1 ＋４ａｋ2 により求められる。ここで、ａ2 ｋ
1 は底面容量、４ａｋ2 は側面容量に相当する。したが
って、底面容量と側面容量の割合は４／ａ・ｋとなる。
ここでｋ＝ｋ2 ／ｋ1 である。
【００１０】また、ドレインの拡散層底面４２について
の拡散層の容量はＣ＝Ｓ×ｋ1 ＋ｌ×ｋ2 よりＣ＝１０
０ａ2 ｋ1 ＋４０ａｋ2 により求められる。１００ａ2
ｋ1 は底面容量、４０ａｋ2 は側面容量に相当する。底
面容量と側面容量の割合は２／５ａ・ｋである。
の拡散層の容量はＣ＝Ｓ×ｋ1 ＋ｌ×ｋ2 よりＣ＝１０
０ａ2 ｋ1 ＋４０ａｋ2 により求められる。１００ａ2
ｋ1 は底面容量、４０ａｋ2 は側面容量に相当する。底
面容量と側面容量の割合は２／５ａ・ｋである。
【００１１】このドレインの拡散層底面４１と４２との
底面容量と側面容量の割合を比較してみると、拡散層の
大きさが異なることにより明らかに底面容量と側面容量
の割合が異なることがわかる。従って、どちらか一方の
拡散層に合わせて単位面積当たりの容量値の補正を行っ
た場合、すなわち、係数ｋ3 ＝（ａ2 ×ｋ1 ＋４ａ×ｋ
2 ）／ａ2 ＝ｋ1 ＋４／ａ・ｋ2 を両者に適用すると、
もう一方の拡散層の容量値の誤差が大きくなってしまう
ことになる。
底面容量と側面容量の割合を比較してみると、拡散層の
大きさが異なることにより明らかに底面容量と側面容量
の割合が異なることがわかる。従って、どちらか一方の
拡散層に合わせて単位面積当たりの容量値の補正を行っ
た場合、すなわち、係数ｋ3 ＝（ａ2 ×ｋ1 ＋４ａ×ｋ
2 ）／ａ2 ＝ｋ1 ＋４／ａ・ｋ2 を両者に適用すると、
もう一方の拡散層の容量値の誤差が大きくなってしまう
ことになる。
【００１２】本発明はこのような問題を解決するもの
で、拡散層の容量値をより正確に計算することができる
装置を提供することを目的とする。
で、拡散層の容量値をより正確に計算することができる
装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、入力手段、出
力手段、記憶手段、および遅延計算手段を備えた遅延計
算装置において、前記遅延計算手段に、トランジスタ部
の図形抽出を行う図形抽出手段と、拡散層の図形の底面
Ｓを求める底面算出手段と、図形の論理演算処理により
底面ＳをΔｄだけわずかに変化させ底面Ｓ′を生成する
底面生成手段と、底面Ｓと底面Ｓ′の差からリング状の
図形を求める図形生成手段と、単位周囲長当たりの容量
値を変化分Δｄで割った値をリング状の図形の面積に掛
け側面容量を計算する側面容量計算手段と、底面Ｓの面
積に単位面積当たりの容量値を掛け底面容量を計算する
底面容量計算手段と、側面容量と底面容量とを加算し、
拡散層の容量を求める加算手段とを備えたことを特徴と
する。
力手段、記憶手段、および遅延計算手段を備えた遅延計
算装置において、前記遅延計算手段に、トランジスタ部
の図形抽出を行う図形抽出手段と、拡散層の図形の底面
Ｓを求める底面算出手段と、図形の論理演算処理により
底面ＳをΔｄだけわずかに変化させ底面Ｓ′を生成する
底面生成手段と、底面Ｓと底面Ｓ′の差からリング状の
図形を求める図形生成手段と、単位周囲長当たりの容量
値を変化分Δｄで割った値をリング状の図形の面積に掛
け側面容量を計算する側面容量計算手段と、底面Ｓの面
積に単位面積当たりの容量値を掛け底面容量を計算する
底面容量計算手段と、側面容量と底面容量とを加算し、
拡散層の容量を求める加算手段とを備えたことを特徴と
する。
【００１４】
【作用】まず、トランジスタ部の図形抽出を行い、拡散
層の図形の底面Ｓを求め、さらに、図形の論理演算処理
により底面ＳをΔｄだけわずかに変化させて底面Ｓ′を
生成する。次いで、底面Ｓと底面Ｓ′の差からリング状
の図形を求め、単位周囲長当たりの容量値を変化分Δｄ
で割った値をリング状の図形の面積に掛け、側面容量を
計算するとともに、底面Ｓの面積に単位面積当たりの容
量値を掛け底面容量を計算する。この側面容量と底面容
量を加算して拡散層の容量値を計算する。
層の図形の底面Ｓを求め、さらに、図形の論理演算処理
により底面ＳをΔｄだけわずかに変化させて底面Ｓ′を
生成する。次いで、底面Ｓと底面Ｓ′の差からリング状
の図形を求め、単位周囲長当たりの容量値を変化分Δｄ
で割った値をリング状の図形の面積に掛け、側面容量を
計算するとともに、底面Ｓの面積に単位面積当たりの容
量値を掛け底面容量を計算する。この側面容量と底面容
量を加算して拡散層の容量値を計算する。
【００１５】これにより、拡散層の大小にかかわらずそ
の容量値を正確に求めることができる。
の容量値を正確に求めることができる。
【００１６】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図であ
る。
る。図１は本発明実施例の構成を示すブロック図であ
る。
【００１７】本発明実施例は、入力手段２、出力手段
３、記憶手段４、および遅延計算手段１を備え、遅延計
算手段１に、トランジスタ部の図形抽出を行う図形抽出
手段１１と、拡散層の図形の底面Ｓを求める底面算出手
段１２と、図形の論理演算処理により底面ＳをΔｄだけ
わずかに変化させ底面Ｓ′を生成する底面生成手段１３
と、底面Ｓと底面Ｓ′の差からリング状の図形を求める
図形生成手段１４と、単位周囲長当たりの容量値を変化
分Δｄで割った値をリング状の図形の面積に掛け側面容
量を計算する側面容量計算手段１５と、底面Ｓの面積に
単位面積当たりの容量値を掛け底面容量を計算する底面
容量計算手段１６と、側面容量と底面容量とを加算し、
拡散層の容量を求める加算手段１７とを備える。
３、記憶手段４、および遅延計算手段１を備え、遅延計
算手段１に、トランジスタ部の図形抽出を行う図形抽出
手段１１と、拡散層の図形の底面Ｓを求める底面算出手
段１２と、図形の論理演算処理により底面ＳをΔｄだけ
わずかに変化させ底面Ｓ′を生成する底面生成手段１３
と、底面Ｓと底面Ｓ′の差からリング状の図形を求める
図形生成手段１４と、単位周囲長当たりの容量値を変化
分Δｄで割った値をリング状の図形の面積に掛け側面容
量を計算する側面容量計算手段１５と、底面Ｓの面積に
単位面積当たりの容量値を掛け底面容量を計算する底面
容量計算手段１６と、側面容量と底面容量とを加算し、
拡散層の容量を求める加算手段１７とを備える。
【００１８】次に、このように構成された本発明実施例
の処理動作について説明する。
の処理動作について説明する。
【００１９】まず、図３に示すトランジスタを例に第一
実施例の動作について説明する。図３中５１はゲート、
Ｓはドレインの拡散層底面、Ｓ1 はドレインの拡散層を
わずかに小さくした底面、５４はリング状図形、５５は
ソースを示す。ここでは、ドレインの拡散層に注目して
説明する。
実施例の動作について説明する。図３中５１はゲート、
Ｓはドレインの拡散層底面、Ｓ1 はドレインの拡散層を
わずかに小さくした底面、５４はリング状図形、５５は
ソースを示す。ここでは、ドレインの拡散層に注目して
説明する。
【００２０】まずレイアウトデータから拡散層底面Ｓの
図形を求める。この図形を論理演算処理によりΔｄだけ
わずかに小さくする。ここでの図形の論理演算処理と
は、図形に対しＡＮＤ、ＯＲ、拡大／縮小などの処理を
行うような演算処理をいう。なお、Δｄは底面Ｓの図形
に対し十分小さい値とする。拡散層底面Ｓをわずかに小
さくした図形が底面Ｓ1 である。
図形を求める。この図形を論理演算処理によりΔｄだけ
わずかに小さくする。ここでの図形の論理演算処理と
は、図形に対しＡＮＤ、ＯＲ、拡大／縮小などの処理を
行うような演算処理をいう。なお、Δｄは底面Ｓの図形
に対し十分小さい値とする。拡散層底面Ｓをわずかに小
さくした図形が底面Ｓ1 である。
【００２１】次に、拡散層底面Ｓと底面Ｓ1 との差を求
め、さらにリング状図形５４を求める。このリング状図
形５４に係数ｋ2 ′を掛ける。ここで係数ｋ2 ′はｋ
2 ′＝ｋ2 ÷Δｄで表され、単位周囲長当たりの容量値
ｋ2 をΔｄで割った値である。リング状図形５４にｋ
2 ′を掛ける理由は、リング状図形５４は面積をもった
図形であり、単に単位周囲長当たりの容量値を掛けたの
では正確なリング状の容量値は求めることができない。
従って単位周囲長にΔｄを掛けることによって単位面積
当たりの容量値とし、これにリング状図形５４の面積を
掛けることによってリング状図形５４の容量値を求め、
これを拡散層の側面容量とする。
め、さらにリング状図形５４を求める。このリング状図
形５４に係数ｋ2 ′を掛ける。ここで係数ｋ2 ′はｋ
2 ′＝ｋ2 ÷Δｄで表され、単位周囲長当たりの容量値
ｋ2 をΔｄで割った値である。リング状図形５４にｋ
2 ′を掛ける理由は、リング状図形５４は面積をもった
図形であり、単に単位周囲長当たりの容量値を掛けたの
では正確なリング状の容量値は求めることができない。
従って単位周囲長にΔｄを掛けることによって単位面積
当たりの容量値とし、これにリング状図形５４の面積を
掛けることによってリング状図形５４の容量値を求め、
これを拡散層の側面容量とする。
【００２２】次いで、拡散層底面Ｓに単位面積当たりの
容量値ｋ1 を掛けて底面容量を求める。そして側面容量
と底面容量を足し合わせることによって拡散層の容量値
を求める。
容量値ｋ1 を掛けて底面容量を求める。そして側面容量
と底面容量を足し合わせることによって拡散層の容量値
を求める。
【００２３】このように、底面の大きさをわずかに変化
させてその変化分の面積を拡散層の周囲長容量に変換す
ることにより、側面容量を求めることができる。従っ
て、本発明の容量計算方式により求めた容量値は本来の
容量値と比較しても誤差はほとんどなくなり、遅延計算
においても正確な遅延値を計算することができる。
させてその変化分の面積を拡散層の周囲長容量に変換す
ることにより、側面容量を求めることができる。従っ
て、本発明の容量計算方式により求めた容量値は本来の
容量値と比較しても誤差はほとんどなくなり、遅延計算
においても正確な遅延値を計算することができる。
【００２４】図４は本発明第二の実施例を示す図であ
り、前述の第一実施例と異なる点は、拡散層の底面をΔ
ｄだけわずかに大きくした点である。ここで、６１はゲ
ート、Ｓはドレインの拡散層底面、Ｓ2 はドレインの拡
散層底面、ｌ1 はリング状の図形、ｌ2 はコの字型の図
形、６６はソースである。この第二実施例ではドレイン
の拡散層に注目して説明する。
り、前述の第一実施例と異なる点は、拡散層の底面をΔ
ｄだけわずかに大きくした点である。ここで、６１はゲ
ート、Ｓはドレインの拡散層底面、Ｓ2 はドレインの拡
散層底面、ｌ1 はリング状の図形、ｌ2 はコの字型の図
形、６６はソースである。この第二実施例ではドレイン
の拡散層に注目して説明する。
【００２５】まず、拡散層底面Ｓを図形の論理演算処理
によりΔｄだけわずかに大きくする。なお、Δｄは拡散
層底面Ｓの図形に対し充分小さい値とする。これが底面
Ｓ2 である。この底面Ｓ2 から拡散層底面Ｓを引いたリ
ング状の図形をｌ1 とする。
によりΔｄだけわずかに大きくする。なお、Δｄは拡散
層底面Ｓの図形に対し充分小さい値とする。これが底面
Ｓ2 である。この底面Ｓ2 から拡散層底面Ｓを引いたリ
ング状の図形をｌ1 とする。
【００２６】次に、図形の論理演算処理によってゲート
６１と接している部分を取り除き、コの字型の図形ｌ2
を求める。ゲートと接している部分を取り除いた理由
は、ＬＤＤ構造をとる場合ゲート６１と接している部分
の容量はゲート６１と接していない部分の容量より小さ
いため全周囲長より側面容量を計算すると本来の容量値
より大きくなってしまうためである。
６１と接している部分を取り除き、コの字型の図形ｌ2
を求める。ゲートと接している部分を取り除いた理由
は、ＬＤＤ構造をとる場合ゲート６１と接している部分
の容量はゲート６１と接していない部分の容量より小さ
いため全周囲長より側面容量を計算すると本来の容量値
より大きくなってしまうためである。
【００２７】その後、コの字型の図形ｌ2 に単位周囲長
当たりの容量値をΔｄで割った値ｋ2 ′を掛けることに
よってコの字型の容量値を求め、これを側面容量とす
る。次いで、拡散層底面Ｓに単位面積当たりの容量値ｋ
1 を掛けて底面容量を求める。この第二の実施例ではゲ
ート６１と接している部分を取り除いているため、前述
の第一実施例と比較すると実際の容量値よりやや小さめ
の値を求める結果となる。
当たりの容量値をΔｄで割った値ｋ2 ′を掛けることに
よってコの字型の容量値を求め、これを側面容量とす
る。次いで、拡散層底面Ｓに単位面積当たりの容量値ｋ
1 を掛けて底面容量を求める。この第二の実施例ではゲ
ート６１と接している部分を取り除いているため、前述
の第一実施例と比較すると実際の容量値よりやや小さめ
の値を求める結果となる。
【００２８】
【発明の効果】以上説明したように本発明によれば、拡
散層の底面と拡散層の底面をわずかに変えたものとの差
を拡散層の周囲長とすることにより、底面積容量以外は
求めることができないＬＰＥツールを用いても、側面容
量を計算し本来の拡散層の容量値を求めることができ、
また、拡散層の大きさが異なる場合でも周囲長を求めて
側面容量を計算することができるので、拡散層の大小に
かかわらず拡散層の容量値を常に正確に求めることがで
きる効果がある。
散層の底面と拡散層の底面をわずかに変えたものとの差
を拡散層の周囲長とすることにより、底面積容量以外は
求めることができないＬＰＥツールを用いても、側面容
量を計算し本来の拡散層の容量値を求めることができ、
また、拡散層の大きさが異なる場合でも周囲長を求めて
側面容量を計算することができるので、拡散層の大小に
かかわらず拡散層の容量値を常に正確に求めることがで
きる効果がある。
【図１】本発明実施例の構成を示すブロック図。
【図２】本発明実施例の処理動作の流れを示すフローチ
ャート。
ャート。
【図３】本発明第一実施例を説明するためのトランジス
タの構成を示す図。
タの構成を示す図。
【図４】本発明第二実施例を説明するためのトランジス
タの構成を示す図。
タの構成を示す図。
【図５】従来例の処理動作の流れを示すフローチャー
ト。
ト。
【図６】（ａ）は遅延計算方式を説明するために使用す
るトランジスタの全体を示す平面図、（ｂ）はその側面
断面図。
るトランジスタの全体を示す平面図、（ｂ）はその側面
断面図。
【図７】（ａ）および（ｂ）は、遅延計算方式を説明す
るために使用する大きさの異なる二つのトランジスタを
示す図。
るために使用する大きさの異なる二つのトランジスタを
示す図。
１ 遅延計算手段 ２ 入力手段 ３ 出力手段 ４ 記憶手段 １１ 図形抽出手段 １２ 底面算出手段 １３ 底面生成手段 １４ 図形生成手段 １５ 側面容量計算手段 １６ 底面容量計算手段 １７ 加算手段 ３１ 半導体基板 ３２ ドレイン ３３、４４、５５、６６ ソース ３４、４３、５１、６１ ゲート ３５、４１、４２、Ｓ 拡散層底面 ３６ 拡散層周囲端 ５４、ｌ1 リング状の図形 ｌ2 コの字型の図形 Ｓ1 、Ｓ2 底面
Claims (1)
- 【請求項１】 入力手段、出力手段、記憶手段、および
遅延計算手段を備えた遅延計算装置において、 前記遅延計算手段に、 トランジスタ部の図形抽出を行う図形抽出手段と、 拡散層の図形の底面Ｓを求める底面算出手段と、 図形の論理演算処理により底面ＳをΔｄだけわずかに変
化させ底面Ｓ′を生成する底面生成手段と、 底面Ｓと底面Ｓ′の差からリング状の図形を求める図形
生成手段と、 単位周囲長当たりの容量値を変化分Δｄで割った値をリ
ング状の図形の面積に掛け側面容量を計算する側面容量
計算手段と、 底面Ｓの面積に単位面積当たりの容量値を掛け底面容量
を計算する底面容量計算手段と、 側面容量と底面容量とを加算し、拡散層の容量を求める
加算手段とを備えたことを特徴とする遅延計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03281705A JP3099464B2 (ja) | 1991-10-28 | 1991-10-28 | 遅延計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03281705A JP3099464B2 (ja) | 1991-10-28 | 1991-10-28 | 遅延計算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05120367A JPH05120367A (ja) | 1993-05-18 |
| JP3099464B2 true JP3099464B2 (ja) | 2000-10-16 |
Family
ID=17642833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03281705A Expired - Fee Related JP3099464B2 (ja) | 1991-10-28 | 1991-10-28 | 遅延計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099464B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180986B1 (en) | 1998-07-28 | 2001-01-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109145414B (zh) * | 2018-08-06 | 2023-04-18 | 上海华虹宏力半导体制造有限公司 | 一种提高后仿真结果准确性的方法及系统 |
-
1991
- 1991-10-28 JP JP03281705A patent/JP3099464B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180986B1 (en) | 1998-07-28 | 2001-01-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05120367A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10089430B2 (en) | Integrated circuits and methods of design and manufacture thereof | |
| US20240395671A1 (en) | Mehtod of making semiconductor device having self-aligned interconnect structure | |
| US8001517B2 (en) | Layout design method of semiconductor integrated circuit cell to adjust distances inside cell between diffusion layers and borders of cell | |
| US9082873B2 (en) | Method and structure for finFET with finely controlled device width | |
| US8881072B2 (en) | Method for compensating for variations in structures of an integrated circuit | |
| US6212492B1 (en) | Apparatus and method for circuit simulation which accounts for parasitic elements | |
| US8473876B2 (en) | Lithography aware timing analysis | |
| US7673270B1 (en) | Method and apparatus for compensating an integrated circuit layout for mechanical stress effects | |
| JP3099464B2 (ja) | 遅延計算装置 | |
| US6708318B2 (en) | Wiring resistance correcting method | |
| JP3895851B2 (ja) | マスクパターン補正方法 | |
| CN101290904A (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| US8122387B2 (en) | Optimizing integrated circuit chip designs for optical proximity correction | |
| US20070033558A1 (en) | Method and system for reshaping metal wires in VLSI design | |
| KR0133269B1 (ko) | 반도체 장치용 유리 마스크 및 그 제조방법 | |
| US20060036984A1 (en) | Device and method for extracting parasitic capacitance of semiconductor circuit | |
| US7024644B2 (en) | IC signal path resistance estimation method | |
| KR100676606B1 (ko) | Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법 | |
| CN105320791B (zh) | 平面设计至非平面设计的转换方法 | |
| US20230194974A1 (en) | Methods for optical proximity correction and methods of fabricating semiconductor devices using the same | |
| KR100567069B1 (ko) | 반도체 장치의 설계 방법 | |
| US10672861B1 (en) | Memory chip design for manufacturing | |
| US10283495B2 (en) | Mask optimization for multi-layer contacts | |
| JP2002064198A (ja) | デバイス・シミュレーション装置、方法および記録媒体 | |
| JPH05315450A (ja) | Ｌｓｉレイアウト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |