JP3107007B2

JP3107007B2 - 電界放出型冷陰極および電子管

Info

Publication number: JP3107007B2
Application number: JP21640697A
Authority: JP
Inventors: 美徳富張
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-08-11
Filing date: 1997-08-11
Publication date: 2000-11-06
Anticipated expiration: 2017-08-11
Also published as: US6163103A; JPH1167058A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出源となる
冷陰極、特に鋭利な先端から電子を放出する電界放出型
冷陰極、および該冷陰極を搭載した電子管に関する。

【０００２】

【従来の技術】微小な円錐状のエミッタと、エミッタの
すぐ近くに形成され、エミッタからの電流を引き出す機
能、ならびに電流制御機能を持つゲート電極で構成され
た微小冷陰極をアレイ状に並べた冷陰極素子構造（以
下、ＦＥＡｓと略記する）については、既に提案されて
いる(Journal of Applied Physics,Vol.39,No.7,p3504,
1968)。このような構造の冷陰極素子（ＦＥＡｓ）は開
発者の名前からスピント(Spindt)型冷陰極と呼ばれ、熱
陰極と比較して高い電流密度が得られ、放出電子の速度
分布が小さい等の利点を持つ。

【０００３】また、ＦＥＡｓは、従来の電子顕微鏡に使
用している単一の電界放出エミッタと比較して電流雑音
が小さく、数１０〜２００Ｖの低い電圧で動作する特徴
を持つ。さらに電子顕微鏡に使用している単一の電界放
出型エミッタは、動作環境として１０^-8Ｐａ程度の超高
真空度が必要とされるのに対し、ＦＥＡｓは、エミッタ
の極く近傍に構成されたゲート電極構造になっているこ
とと複数のエミッタを配置することにより、１０^-4〜１
０^-6Ｐａの真空環境の封じ切りガラス管でも動作すると
いう特徴も備えている。

【０００４】図５に従来技術であるスピント型冷陰極素
子主要部（ＦＥＡｓ）の構造の断面図を示す。シリコン
基板１０１の上に高さ約１μｍの微小な円錐状のエミッ
タ１０２が真空蒸着法によって形成され、エミッタ１０
２の周囲にはゲート電極１０３と絶縁層１０４が形成さ
れている。基板１０１とエミッタ１０２とは電気的に接
続されており、基板１０１およびエミッタ１０２とゲー
ト電極１０３の間には、ゲート電極１０３を正に約１０
０Ｖの直流電圧が印加されている。基板１０１とゲート
電極１０３の間は約１μｍ、ゲート電極の開口径も約１
μｍと狭く、エミッタ１０２の先端は極めて尖鋭に作ら
れているので、エミッタ１０２の先端には強い電界が加
わる。

【０００５】この電界強度が２〜５×１０⁷Ｖ／ｃｍ以
上になるとエミッタ１０２の先端から電子が放出され、
エミッタ１個当たり０.１〜数１０μＡの電流が得られ
る。このような構造の微小冷陰極を複数個基板１０１の
上にアレイ状に並べることにより大きな電流を放出する
平面状の陰極が構成される。

【０００６】このようなスピント型冷陰極の応用として
は、平面型表示装置、撮像管、マイクロ波管、およびブ
ラウン管等の電子管や各種センサーの電子源等が提案さ
れている。

【０００７】一般的に電界放出型冷陰極（ＦＥＡｓ）は
エミッタとゲート電極の間隔をμｍ〜サブμｍ程度まで
狭くし、さらにエミッタ先端を尖鋭化することにより、
強電界がエミッタ先端に加わるような構造としている。
そのため動作時の真空度が悪くなると、エミッタとゲー
ト電極の間で放電が起こり易くなる。放電が持続する
と、エミッタが溶解し、周りのゲート電極、絶縁層まで
溶解するような破壊が起こり、エミッタとゲート電極が
短絡してしまう。

【０００８】このような放電の持続によるエミッターゲ
ート電極間の短絡破壊を防止する方法として、ＵＳＰ
４,９４０,９１６号にエミッタ直下の基板の抵抗層を形
成し、エミッタに給電するための導電パターンをメッシ
ュ状にする方法が提案されている。しかし、この方法に
よると導電パターンをメッシュ構造にすることにより素
子の密度を高くすることができない。

【０００９】また、このメッシュの中で中央に配置され
たエミッタは、メッシュの端部に配置されたエミッタよ
りも抵抗が高くなるため、電子放出し難くなる等の欠点
を有していた。放電の持続を抑制しつつ、前記の欠点を
取り除く方法として、本出願人は図６に示すような、半
導体基板にエミッタの夫々の直下の領域を囲むようにし
て形成されたトレンチ部に絶縁体が充電されてなるエミ
ッタ直下領域包囲絶縁層を備えてなることを特徴とする
電界放出型冷陰極装置をすでに開示（特願平８-１３３
９５９号）している。

【００１０】このような装置は、エミッタ直下の領域
が、夫々エミッタ直下領域包囲絶縁層により包囲されて
いるため、キャリアが半導体基板表面の方向へ広がり低
抵抗化することがなく、よってたとえ放電が生じた場合
においても半導体基板の抵抗値をほぼ一定に維持するこ
とができるため、放電のピーク電流を抑制することがで
きるとしている。

【００１１】また、この抵抗はエミッタ直下領域包囲絶
縁層毎に分離されるので、通常動作時にこの抵抗で起こ
る電圧降下は、抵抗層に比べて非常に小さく（１／分割
数）なる。また、抵抗層のように横方向の距離を確保す
る必要がないために、素子密度を高くすることができ
る。

【００１２】

【発明が解決しようとする課題】しかしながら、図６に
示すような電界放出型冷陰極装置では、基板をエミッタ
直下領域包囲絶縁層毎（ブロック群）に分離するので、
該包囲領域における電圧降下は小さくなっているが、通
常動作時には、エミッタ直下領域包囲絶縁層毎に分離さ
れたエミッタより電子が放出されると、図７に示すよう
に絶縁層壁に沿って空乏層が形成されるため、該包囲分
離領域の抵抗値が大きくなってしまう。

【００１３】この空乏層は絶縁層壁を介して隣接するエ
ミッタの形成されていない基板との電位差によって生ず
るものである。つまりエミッタより電子が放出される
と、エミッタの形成された最外層における該包囲分離領
域の抵抗により、電圧降下が起こるためエミッタ直下の
電位が上昇し、絶縁層壁を介して隣接するエミッタの形
成されていない基板との間に電位差が生じ、空乏層が形
成されるのである。エミッションが大きくなるとこの現
象が顕著になり、図８に示すようにエミッション電流が
飽和してしまう。

【００１４】結果として絶縁層により包囲されたエミッ
タ領域群において、包囲された絶縁層を、他のエミッタ
領域群を包囲する絶縁層と共有する内部分離領域と他の
エミッタ領域群を包囲する絶縁層と共有しない最外周分
離領域との間にエミッション電流の不均一性が生じてし
まう。このような冷陰極を平面型表示装置等に適用した
場合、表示エリア内において画像の明るさの不均一性を
生じ、画質を著しく低下させてしまうという欠点を有し
ていた。

【００１５】また、本出願人の既出願（特願平９-８０
８４０号）によれば上記の空乏層の違いによるエミッシ
ョンの不均一性を解決するために、最外周分離領域を包
囲する絶縁層幅を広くしたり、最外周分離領域の大きさ
を大きくしたりする方法が開示されているが、この方法
によれば電界放出型冷陰極を作製する際に通常行われ
る、トレンチ埋設後のエッチバック工程において、トレ
ンチ埋設の交差点に近い部分からエッチングが進行し易
いために、結果としてブロックのコーナー部分がブロッ
クの中央付近に較べて凹んでしまい、ブロックコーナー
部のエミッタ高さが低くなることにより、該部のエミッ
タからのエミッションがし難くなるという欠点も有して
いた。

【００１６】本発明は、前述の問題点に鑑みなされたも
のであって、その目的とするところは、基板をエミッタ
直下領域包囲絶縁層毎（エミッタ領域群）に分離した電
界放出型低冷陰極において、通常動作時の内部分離領域
と最外周分離領域との間におけるエミッション電流の不
均一性を生じない、また、ブロックコーナー部分の凹み
を抑えた冷陰極、ならびに該冷陰極を搭載した電子管を
提供することにある。

【００１７】

【課題を解決するための手段】上記の課題・目的は以下
に示す本発明によって解決・達成される。すなわち本発
明は、シリコン基板上に絶縁層と導電性ゲート電極層を
順次積層し、該絶縁層とゲート電極層を貫通してシリコ
ン基板上に到達して開口された空洞内に形成された、尖
鋭な先端を有するほぼ円錐状のエミッタからなる電界放
出型冷陰極を少なくとも一つ包含するように、エミッタ
形成領域を所定の絶縁材で埋設されたトレンチにより包
囲することによりブロック化し、該ブロックを複数配置
する構造の電界放出型冷陰極において、各ブロックが、
該ブロックを包囲する独立したトレンチで各々分離され
てなることを特徴とする電界放出型冷陰極を開示するも
のである。

【００１８】また本発明は、電子放出源となる冷陰極を
有する電子管において、該冷陰極が前記本発明の電界放
出型冷陰極であることを特徴とする電子管を開示するも
のである。

【００１９】そして、前記の電界放出型冷陰極は前記ト
レンチの幅が、１.０μｍ以上であることを特徴とし、
また、前記ブロックの形状が、矩形、正三角形または正
六角形であることを特徴とし、さらに、前記トレンチを
埋設する絶縁材が、硼素および燐が混入されたシリカ・
ガラス、またはポリシリコンを含むことを特徴とするす
るものである。

【００２０】本発明は、図１に示すような、シリコン基
板内に複数のエミッタを包囲するように絶縁材料により
埋設したトレンチによって、基板を包囲してブロック群
を形成した構造の冷陰極において、各ブロックは、ブロ
ックを包囲する独立したトレンチで各々分離したことを
特徴とする冷陰極を提供する。

【００２１】上記の方法により、各ブロックにおけるト
レンチに形成される空乏層の延びを等しくすることがで
き、ブロック間のエミッション電流の不均一性を生じる
ことがない。また、トレンチ交差部がなくなることか
ら、エッチバック工程におけるブロックコーナー部分の
凹みを抑えることができる。

【００２２】

【発明の実施の形態】以下に、本発明の実施態様を具体
的に説明する。

【００２３】

【実施例】以下、本発明の詳細（電界放出型冷陰極）を
図面に基づいて説明する。［実施例１］図１は本発明の第１の実施例の電界放出型
冷陰極の構成を示す摸式図である。図１（ａ）は電界型
冷陰極を示す摸式平面図であり、図１（ｂ）は図１
（ａ）におけるＡ-Ａ'切断面の摸式断面拡大図である。

【００２４】本実施例の電界放出型冷陰極は、シリコン
基板２、エミッタ３、絶縁層４、ゲート電極５、ＢＰＳ
Ｇ(borophosphosilicate glass:硼素と燐が混入された
シリカガラス）膜６が埋設されているトレンチ１とから
構成されている。本実施例では、トレンチ１により矩形
に分割した３６個のブロックで構成された例を示してい
る。トレンチ１により分割された各ブロックは、ブロッ
クを包囲する独立したトレンチで各々分離した構造を有
している。

【００２５】まず、トレンチが隣接ブロック間で共有さ
れる場合の、電界放出型冷陰極の通常動作時のトレンチ
抵抗の影響を説明する。電流パスとなるトレンチに包囲
されたシリコン基板は、基板濃度、トレンチに包囲され
たブロックの大きさ、およびトレンチの深さで決まる抵
抗を持つため、各エミッタから電子を放出すると、電圧
降下が起こる。

【００２６】つまり、電子放出により基板電位よりエミ
ッタ直下の電位の方が高くなる。トレンチを挟んで互い
に対向し、且つ最外周部を包含しないブロック間では、
トレンチを境に同様の電位分布となっているが、エミッ
タ形成領域の最外周部を包含するブロックでは、最外周
部に隣接したブロックが存在しない非対称性のためにト
レンチを介して電位差が生じる。

【００２７】シリコン基板のエミッタ直下の電位が周り
より高くなるので、トレンチの側壁からエミッタ直下に
向かい空乏層が形成される。よって、実質的なブロック
占有面積が小さくなるため、抵抗値が増加する。この現
象はエミッション量が大きくなるほど顕著になるため、
ブロック内をパスとするエミッション電流は徐々に流れ
難くなり、やがて飽和してしまい、トレンチを挟んで互
いに対向し、且つ最外周部を包含しないブロック内をパ
スとするエミッション電流との間に大きな差が生じてし
まう。

【００２８】そこで本実施例の電界放出型冷陰極では、
トレンチにより分割された各ブロックは、ブロックを包
囲する独立したトレンチで各々分離した構造にして、各
ブロックにおける空乏層の延びを等しくしている。この
ような設計によりエミッタエリア内の全てのブロックに
おけるエミッション電流が均一化され、高品位の電界放
出型冷陰極を提供することができる。

【００２９】次に、このような構成を備えた電界放出型
冷陰極の製造方法の一例を図面を用いて説明する。ま
ず、図２（ａ）に示すように、シリコン基板２１上にＳ
iＯ₂膜２２を約５０００オングストローム、およびＳi₃
Ｎ₄膜２３を約１５００オングストローム順次堆積し、
さらに、フォトリソグラフィー技術によりＳi₃Ｎ₄膜２
３上にシリコン基板２１のトレンチを形成する位置の上
部領域を除いて、フォトレジスト２４（以下、ＰＲと略
記する）を塗布する。

【００３０】次に、図２（ｂ）に示すように、ＰＲ２４
をマスクとして、シリコン基板２１のトレンチを形成す
るためのパターニングを行った後、反応性イオンエッチ
ング（以下、ＲＩＥと略記する）により、ＳiＯ₂膜２２
およびＳi₃Ｎ₄膜２３を除去する。

【００３１】次に、図２（ｃ）に示すように、ＰＲ２４
をマスクとして、ＲＩＥによりＳiＯ₂膜２２、Ｓi₃Ｎ₄
膜２３の除去部の直下のシリコン基板２１を所定の深さ
まで掘り下げてトレンチ２５を形成する。次いで、図２
（ｄ）に示すように、ＰＲ２４を剥離してから、シリコ
ン基板のトレンチ２５の内部を薄く酸化する。

【００３２】次に、図２（ｅ）に示すように、化学気相
成長法（以下、ＣＶＤを略記する）により絶縁膜として
ＢＰＳＧ膜２６を厚く成長させてシリコン基板２１のト
レンチ２５内をＢＰＳＧ膜２６で充填し、熱処理により
リフローさせて平坦化する。ここでは絶縁膜としてＢＰ
ＳＧを用いたが、ポリシリコン等を用いてもよい。

【００３３】次に、図２（ｆ）に示すように、全面をＲ
ＩＥを用いてＢＰＳＧ膜２６をエッチバックするための
エッチングを行い、Ｓi₃Ｎ₄膜２３を露出させる。次い
で、図２（ｇ）に示すように、Ｓi₃Ｎ₄膜２３上にゲー
ト材をスパッタ、または蒸着等により成膜しゲート電極
２７を形成する。ここでゲート材としては、Ｗ,Ｍo,Ｗ
Ｓi₂等が用いられる。

【００３４】次に、図２（ｈ）に示すように、フォトリ
ソグラフィー技術を用いて、ゲート電極２７、Ｓi₃Ｎ₄
膜２３およびＳiＯ₂膜２２をＲＩＥでシリコン基板２１
が露出するまでエッチングして、複数の微小な開口部を
設ける。

【００３５】次に、図２（ｉ）に示されるように、Ｍg
Ｏ,Ａl等の犠牲層２８を斜め回転蒸着法により形成した
後、Ｗ,Ｍo等の高融点金属であるエミッタ材を垂直方向
に蒸着して、錐状のエミッタ２９を形成する。

【００３６】最後に、犠牲層２８をエッチングすること
により、ゲート電極２７上に形成された余分なエミッタ
材をリフトオフする。このようにして、図２（ｊ）に示
すような構造の電界放出型冷陰極を得ることができる。

【００３７】また、図２（ｆ）におけるエッチバック工
程において、パターン内のエッチング不均一性を考慮し
て十分な時間エッチングを行う（オーバーエッチ）こと
が一般的である。

【００３８】この際、トレンチの交差しない部分に比べ
てエッチングされるＢＰＳＧ膜２６の面積の大きいトレ
ンチ交差部では、エッチング進行が速いために、オーバ
ーエッチ時にブロックコーナー部への不要なエッチング
を発生し、凹みを生じることがある。

【００３９】しかしながら、本発明によれば、トレンチ
交差部をなくす構造となっているために、従来のブロッ
クコーナー部において凹みを生じていた不都合を抑える
ことができる。

【００４０】さらに、トレンチ幅は、放電時に隣接する
ブロック間に生じる電位差よりも十分な耐圧を必要とす
る。本発明者の試験によれば、トレンチをＢＰＳＧを用
いて充填した場合、トレンチ幅１μｍ以上において、１
００Ｖ以上の耐圧が確保された。

【００４１】なお、本実施例の説明では１つのブロック
内に１つのエミッタを形成する実施例で説明したが、１
つのブロック内にアレイ状に複数のエミッタが存在して
もよいことは言うまでもない。

【００４２】［実施例２］図３は本発明の第２の実施例
の電界放出型冷陰極の構成を説明する摸式平面図であ
る。本実施例の電界放出型冷陰極は、第１の実施例のト
レンチ１により矩形に分割したブロックで構成する代わ
りに、正三角形に分割したブロックで構成されている。
各ブロックは、ブロックを包囲する独立したトレンチで
各々分離した点は第１の実施例と同様である。

【００４３】本実施例においても、第１の実施例と同様
にトレンチにより分割された各ブロックにおける空乏層
の延びは等しくなり、エミッタエリア内の全てのブロッ
クにおけるエミッション電流が均一化されることと、エ
ッチバック工程においてブロックコーナー部の凹みを生
じていた不都合が抑えられることは明らかである。

【００４４】さらに、四角形のセルで構成されるような
デバイスにおいては、図１に示すようにトレンチ１によ
り四角形のブロックに分離することは有効ではあるが、
ブラウン管等の電子源としての応用では、概略円形のエ
ミッションエリアに面積一定のブロックを配置する場
合、正三角形配列に比べて四角形のブロックを配列する
ことはエミッタ３の配置密度の低下を招く。

【００４５】［実施例３］図４は本発明の第３の実施例
の電界放出型冷陰極の構成を説明する摸式平面図であ
る。本実施例の電界放出型冷陰極は、第１の実施例のト
レンチ１により矩形に分割したブロックで構成する代わ
りに、正六角形に分割したブロックで構成されている。
各ブロックは、ブロックを包囲する独立したトレンチで
各々分離した点は第１の実施例と同様である。

【００４６】本実施例においても、第１の実施例と同様
にトレンチにより分割された各ブロックにおける空乏層
の延びは等しくなり、エミッタエリア内の全てのブロッ
クにおけるエミッション電流が均一化されることと、エ
ッチバック工程においてブロックコーナー部の凹みを生
じていた不都合が抑えられることは明らかである。

【００４７】さらに、第２の実施例と同様に、図３に示
す電界放出型冷陰極では、概略円形のエミッションエリ
アに面積一定のブロックを配置する場合、四角形のブロ
ックを配列する場合に比べて、エミッタ３の配置密度の
低下を少なくすることができる。

【００４８】

【発明の効果】上記のように、本発明による特定構造と
することにより、通常動作時のエミッタエリア内の全て
のブロックにおけるエミッション電流を均一化すること
ができ、また、ブロックコーナー部における凹みを抑え
られる良好な形状が得られることから、平面型表示装置
等の電子源に適用した場合、表示エリア全域において均
一な画像の明るさを確保することが可能となり、高品位
の電界放出型冷陰極、ならびに該冷陰極を搭載した電子
管を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の電界放出型冷陰極を示
す摸式平面図（但し、（ｂ）は（ａ）のＡ-Ａ'切断面の
摸式断面図）。

【図２】本発明の第１の実施例の製造工程を示す説明
図。

【図３】本発明の第２の実施例の電界放出型冷陰極を示
す摸式平面図。

【図４】本発明の第３の実施例の電界放出型冷陰極を示
す摸式平面図。

【図５】従来のスピント型冷陰極素子主要部を示す摸式
断面図。

【図６】出願人の既出願（特願平８-１３３９５９号）
に開示される電界放出型冷陰極を示す摸式断面図。

【図７】電界放出型冷陰極の空乏層形成状態を示す摸式
図。

【図８】図７に示す構造の電界放出型冷陰極の電圧電流
特性を示すグラフ図。

【符号の説明】

１,２５,１０５トレンチ２,２１,１０１シリコン基板３,２９,１０２エミッタ４,１０４絶縁層５,２７,１０３ゲート電極６,２６ＢＰＳＧ膜２２ＳiＯ₂膜２３Ｓi₃Ｎ₄膜２４ＰＲ（フォトレジスト）２８犠牲層

Claims

(57)【特許請求の範囲】

【請求項１】シリコン基板上に絶縁層と導電性ゲート
電極層を順次積層し、該絶縁層とゲート電極層を貫通し
てシリコン基板上に到達して開口された空洞内に形成さ
れた、尖鋭な先端を有するほぼ円錐状のエミッタからな
る電界放出型冷陰極を少なくとも一つ包含するように、
エミッタ形成領域を所定の絶縁材で埋設されたトレンチ
により包囲することによりブロック化し、該ブロックを
複数配置する構造の電界放出型冷陰極において、各ブロ
ックが、該ブロックを包囲する独立したトレンチで各々
分離されてなることを特徴とする電界放出型冷陰極。
【請求項２】前記トレンチの幅が、１.０μｍ以上で
あることを特徴とする、請求１記載の電界放出型冷陰
極。
【請求項３】前記ブロックの形状が、矩形、正三角形
または正六角形であることを特徴とする、請求１記載の
電界放出型冷陰極。
【請求項４】前記トレンチを埋設する絶縁材が、硼素
および燐が混入されたシリカ・ガラスを含むことを特徴
とする、請求項１ないし３のいずれかに記載の電界放出
型冷陰極。
【請求項５】前記トレンチを埋設する絶縁材が、ポリ
シリコンを含むことを特徴とする、請求項１ないし３の
いずれかに記載の電界放出型冷陰極。
【請求項６】電子放出源となる冷陰極を有する電子管
において、該冷陰極が、請求項１ないし５のいずれかに
記載の電界放出型冷陰極であることを特徴とする電子
管。