Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3110743B2 - レール間入力能力を有する迅速応答差動増幅器 - Google Patents
[go: Go Back, main page]

JP3110743B2 - レール間入力能力を有する迅速応答差動増幅器 - Google Patents

レール間入力能力を有する迅速応答差動増幅器

Info

Publication number
JP3110743B2
JP3110743B2 JP02235481A JP23548190A JP3110743B2 JP 3110743 B2 JP3110743 B2 JP 3110743B2 JP 02235481 A JP02235481 A JP 02235481A JP 23548190 A JP23548190 A JP 23548190A JP 3110743 B2 JP3110743 B2 JP 3110743B2
Authority
JP
Japan
Prior art keywords
voltage
amplifier
supply
input
amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02235481A
Other languages
English (en)
Other versions
JPH03104407A (ja
Inventor
フィリップ テロ ジョン
Original Assignee
コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ filed Critical コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ
Publication of JPH03104407A publication Critical patent/JPH03104407A/ja
Application granted granted Critical
Publication of JP3110743B2 publication Critical patent/JP3110743B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路の形態で作り得る差動増幅
器に関するものであり、更に具体的には、第一の入力端
子と第二の入力端子間に差動的に加えられた入力信号を
増幅するために、第一の電圧と第二の電圧の差を供給電
圧の範囲を限定する電力供給電圧とし、該二つの電圧源
間に結合される電子回路に関するものである。
〔従来の技術〕
差動入力信号を増幅する場合、集積回路の部分を形成
する差動増幅器には、低電力供給電圧がしばしば使われ
る。これは、入力信号のコモンモード差動部の電圧の範
囲を厳しく別限するものである。従って増幅器は、レー
ル間の入力能力を有するものであることが望ましい。即
ち、増幅された出力信号は、コモンモード電圧が電力供
給電圧の全範囲を移動するに従い、入力信号を表すもの
でなければならない。
レール間入力能力を達成するために、補足的な対の入
力トランジスタを用いた差動増幅器に関する幾つかの実
施態様が、米国特許第4,555,673号に述べられている。
図面に関して、第1図は米国特許第4,555,673号に開示
された、バイポーラの実施態様の一つを示すものであ
る。この装置は、入力電圧をVI1とVI2として、入力端子
TI1とTI2との間に差動的に与えられる入力信号を増幅す
るものである。入力信号のコモンモード電圧VCMは、VI1
+VI2/2である。
第1図の装置は、高供給電圧VHH(高レール)と低供
給電圧VLL(低レール)源間に結合される。電圧差VHH
VLLは、増幅器への全部の電力供給源である。VPSは、2V
BEより幾らか大きい。ここで、VBEはバイポーラ・トラ
ンジスタがT度ターンオンする時に、そのベースエミッ
タの結合点を通る標準電圧の絶対値である。VBEは約0.6
〜0.8ボルトである。
この増幅器は、供給点P1とVLLの供給との間に結合さ
れ、主電流源6を有する。電流源6は、一対の差動部8
と10へ主電流ILを与える。第1図の回路では、電流IL
主として動作電流IP1とIP2に分けられる。
差動部8は、増幅器によって信号を高レール迄増幅さ
せているNPN入力トランジスタQ1とQ2から構成される。
電圧VI1とVI2は、トランジスタQ1とQ2のベースに加えら
れる。これらのエミッタは、動作電流IP1を受け入れら
れるよう、P1点で一緒に結合される。入力コモンモード
の電圧VCMが、VHHから低下し、VLLより大きい前記電圧
との間を移動するVPSの範囲の一部にある場合、トラン
ジスタQ1とQ2は、電流IP1の殆どを中間電流IAとIBとに
分けることによって、入力信号を増幅させる。ここで中
間電流IAとIBとの差は、入力信号を表すものである。差
動部10は、コモンモード信号により入力信号を、少なく
ともVCMより高いシフトされた差動信号に変換する電圧
レベルシフト回路を含んでいる。レベルシフト回路12
は、増幅器により信号を低レール迄下げるPNP入力トラ
ンジスタQ3とQ4のまわりに集められる。電圧VI1とV
I2は、トランジスタQ3とQ4のベースに与えられる。これ
らのコレクタはVLL供給に結合される。
トランジスタQ3とQ4のエミッタは、シフトされた差動
信号が加えられる接続点N1とN2へ、レベルシフト抵抗器
RL1とRL2を介して結合される。Q3とQ4のベースエミッタ
の結合点は、レベルシフトのIVBEの部分になるようにす
る。抵抗器RL1とRL2は、必要に応じ1VBE以上のレベルシ
フトに増加する。
電流源16と18は、レベルシフトのために供給電流IH1
とIH2を加える。電流源16は、接続点N1とVHH供給との間
に結合される。同様に、電流源18は接続点N2とVHH供給
との間に結合される。
差動部10での実際の信号は、NPNトランジスタQ5とQ6
からなる増幅回路14によって増幅させる。接続点N1とN2
でシフトされた差動信号は、トランジスタQ5とQ6のベー
スに与えられる。これらのエミッタは、動作電流IP2
受け入れられるように、共に供給点P2で結合される。電
圧VCMがVLLから、VHHより低い前記電圧迄の範囲の部分
にある場合、トランジスタQ5とQ6は殆どの電流を、中間
電流ICとIDに分けることにより(レベルシフトされた形
態で)、差動入力信号を増幅する。ここで、中間電流IC
とIDの差は入力信号を表す。
増幅器の最終構成要素は、NPN制御トランジスタであ
り、そのエミッタとコレクタはそれぞれP1点とP2点に結
合される。トランジスタQNは、そのベースに加えられる
制御電圧VRNに応答し、VCMの関数として電流IP1とIP2
値を調節する。制御電圧VRNは、VLL+VSM+VBEからVHH
−VSM−VBE迄の範囲にある。VSMの安全の余裕は小さ
く、通常0.2〜0.3ボルトである。
第2図は、第1図の回路の動作を理解する上で有用な
理想的なグラフである。前記方法にて電圧VRNを選択す
ることにより、差動部8と10が信号を増幅するVPSの範
囲の部分が部分的に重複する。差動部8と10は、VCM
通常VRNに集まっている狭い中間のサブレンジ内にある
場合、共に作動上導電状態にある。第2図ではこのサブ
レンジは、VRN−VWからVRN+VWの間に広がり、ここで2
VWは約100ミリボルトのサブレンジ巾である。
VCMがVLCからVHHへ増加するにつれ、差動部10はま
ず、全ての信号を与える。VLCからVRN−VWの範囲の低サ
ブレンジを通過する。すると、トランジスタQ3〜Q6がタ
ーンオンとなる。トランジスタQ1とQ2は、差動部8が非
導電状態になるようターンオフする。そこで増幅器は、
トランシスタQNが次第にVRN−VWからVRN+VWの範囲の中
間サブレンジを通過する。トランジスタQ5とQ6は、トラ
ンジスタQ1とQ2が次第にターンオンとなるにつれ、次第
にターンオフとなる。
差動増幅器は最終的には、差動部8が全ての信号を与
えるところのVRN+VWとVHHの範囲の高サブレンジを通過
する。トランジスタQ1とQ2は完全にターンオンとなる。
トランジスタQ5とQ6は、この様に差動部10がターンオフ
となるよう、非導電状態にある。もしVCMがVHHに十分近
ければ、トランジスタQ3とQ4はターンオフとなる。
回路相互コンダクタンス、つまり出力電流の差I01−I
02の増分変化と入力電圧コレクタVI1−VI2の増分変化の
差との比、は第1図の差動増幅器中の電流IP1とIP2の合
計に比例する。トランジスタQNが与える電流動作により
IP1とIP2の合計は、VPSの範囲にあるVCMがどんな値をと
っても、ILにほぼ等しい。この結果、相互コンダクタン
スは殆ど一定である。VCMがVPSの範囲を通過するにつ
れ、相互コンダクタンス中に大きな変化が生ずる状態に
対して、差動増幅器が負のフィードバックを有する演算
増幅器の状態で使用される場合、第1図の回路の一定の
相互インダクタンスはVCMの値とは無関係に、最適周波
数での応答をできるようにする。
VCMが、トランジスタQ3とQ4がターンオフとなるに十
分な点に迄高くなると、レベルシフトの電流源16と18は
飽和になるか、もしくはターンオフとなる。VCMがトラ
ンジスタQ3とQ4をターンオン状態に戻すに足る程十分に
低下した場合、電流源16と18がそれにより、通常の非飽
和の十分な導電状態に戻るために、比較的長い時間がか
かる。従って、入力差VI1−VI2の値の変化に対する増幅
器の回路の応答は著しく遅い。トランジスタQ3とQ4のタ
ーンオフが基本的に避けられない限り、電流源16と18が
回路の差動の間に飽和にならぬよう、或いは又、ターン
オフとならぬようにすることが強く望まれる。従って本
発明の目的は、この問題を打破する解決策を与えるもの
である。
〔発明の概要〕
本発明に係わる電子回路は、第一及び第二入力端子間
に作動的に加えられる入力信号を増幅するために、第一
供給電圧と第二供給電圧の差が供給電圧の範囲を限定す
る電力供給電圧である該二つの電圧源の間に連結された
電子回路であって、上記回路は、コモンモード電圧VCM
が第二供給電圧に及ぶ供給範囲の一部にある場合に入力
信号を増幅するための第一差動手段であって、第一極性
型の同様に形成された第一及び第二入力増幅器を備えて
おり、該第一及び第二増幅器はそれぞれ第一及び第二入
力端子に連結された各制御電極を有し、各第一1フロー
電極は第一供給点に連結される一方、各第二フロー電極
はそれぞれと第一及び第二出力端子に連結される第一差
動手段と、コモンモード電圧VCMが第一供給電に及ぶ供
給範囲の一部にある場合に入力信号を増幅するための第
二差動手段であって、上記供給範囲の二つの部分は一部
重複しており、(a)第一極性型とは逆の第二極性型の
同様に形成された第三及び第四入力増幅器であって、そ
れぞれ第一及び第二入力端子に連結された各制御電極を
有し、各第一フロー電極はそれぞれ第一及び第二結合点
に連結される一方、各第二フロー電極は第一供給電圧源
に連結される第三及び第四増幅器と、(b)第一結合点
と第二供給電圧源の間に連結された第一電流供給と、
(c)第二結合点と第二供給電圧源との間に連結された
第二電流供給源と、(d)第一極性型の同様に形成され
た第5及び第6増幅器であって、それぞれ第一及び第二
結合点に連結された各制御電極を有し、各第一フロー電
極は第二供給点に連結される一方、各第三フロー電極は
それぞれ第一及び第二出力端子に連結される第五及び第
六増幅器とを備えた第二差動手段と、第一供給点と第一
供給電圧源との間に連結された主電流源と、第一極性型
の制御増幅器であって、制御電圧を受容するための制御
電極を有して、第一フロー電極は第一供給点に連結され
る一方、第二フロー電極は第二供給点に連結される制御
増幅器とを備えている。
この電子回路の特長は、VCMが本質的に全供給範囲を
通過するにつれ、第1と第2の電流源を動作上導電状態
にしておく電流動作手段にある。
この電流動作手段により、VCMが全供給範囲を通過す
るにつれ、第一と第二のレベルシフト電流源は、動作上
導電状態に保たれる。電圧のレベルシフト回路がターン
オフになると、電流動作手段はレベルシフト電流源から
与えられた電流のために、第一の電圧供給に通路を開
く。これは一般的に、第一と第二の接続点で電圧を適切
に固定することを必要とする。VCMが第二の供給電圧に
近づくと、レベルシフト供給は望ましくない状態になる
のを防ぐ。従って本電子回路は、VCMが全供給範囲間を
変化するにつれ、入力電圧差の変化に対し迅速に応答す
るものである。
〔実施例〕
以下、本発明の実施例を添付図面を参照して説明す
る。
第3図は、相対するレール間入力能力と制御相互イン
ダクタンスを有する差動増幅器の全体構成を図解したも
のである。入力コモンモードVCMが、VCCからVHH迄のVPS
全範囲に渡る変化の値に関わらず迅速な応答ができるよ
う、本発明の教示に基づき電流動作機構が増幅器に用い
られる。
第3図の増幅装置では、文字Aで始まる参照記号によ
り識別される種々の三電極が使われる。Aの各増幅器に
は、フロー電極(1Eと2E)間の電流量を制御するため
に、制御電極(1E)、第二のフロー電極(2E)、及び制
御電極(CE)が設けられる。Aの各増幅器のフロー電極
間を移動する電荷キャリヤ、即ち電子又はホールは、第
一のフロー電極から流れ始め、第二のフロー電極で終わ
る。制御電極と第一のフロー電極間の電圧が特定の限界
レベルを越えるとき、電流が流れ始める。制御電極に流
れる電流(もしあるとすれば)は、別のフロー電極間を
流れる電流よりはるかに小さい。
Aの各増幅器は、なるべくなら単一のトランジスタで
構成するようにした方が良い。バイポーラ・トランジス
タの場合、そのエミッタ、コレクタ、ベースなどはそれ
ぞれ、第一電極、第二電極、制御電極に相当する。これ
らのエレメントは、それぞれ絶縁ゲート又は接合タイプ
のいずれかのフィールド効果トランジスタ(FET)に対
するソース、ドレーン、ゲートである。
ある場合には、Aの各増幅器には1個以上のトランジ
スタを用いても良い。一例としてバイポーラ・ダーリン
トン回路があるが、ここでは入力トランジスタのエミッ
タが付随トランジスタのベースに結合されている。この
場合、増幅器Aの制御電極は入力トランジスタのベース
(に結合され)、一方第一と第二の制御電極は付随トラ
ンジスタのエミッタとコレクタ(に結合される)。
二つ(又はそれぞれ)の増幅器Aを述べるときに用い
る如く、「類似構成の」とは、増幅器が同じ方法で相互
結合される対応エレメントを有すること、及び対応エレ
メントの各セットが同じ半導体の極性から成っているこ
とを意味する。同様にダーリントン回路では、入力トラ
ンジスタが同じ極性から成り、且つ付随トランジスタが
同じ極性(入力トランジスタの極性と違ったものであっ
ても)である限り、類似構成である。
もし電子が、一つの増幅器Aのフロー電極間を移動
し、一方ホールは別の増幅器Aのフロー電極間を移動す
る場合、二つの増幅器を「補足的」又は「異極性的」と
呼ぶことができる。このようにして、PNPトランジスタ
で形成される増幅器Aは、NPNトランジスタで形成され
る異極性から成る。第3図の差動増幅器は、P1点とVLL
間に結合される主電流源6から供給電流ILを受け入れる
ところの差動的に増幅する差動部20と22のまわりに集め
られる。差動部20と22は、共に入力電圧VI1とVI2との差
で形成される入力信号を増幅するように作動する。VCM
が低下して、VLLより幾分大きい前記電圧VAL迄VPSの範
囲の部分にある場合は、差動部20は動作上導電状態にあ
る。VCMがVLLから上昇して、VHHより幾らか小さい前記
電圧VAH迄のVPSの範囲の部分にある場合、差動部22は動
作上導電状態にある。回路パラメータは、VAHがVALより
大きくなるように選ぶ。即ち、VPSの範囲の二つの部分
は部分的に重複する。その結果差動部20と22は、差動増
幅器が相対レール入力能力を可能とするように、中間の
VALからVAH迄のサブレンジ内で共に導電状態にある。
差動部20は、第一の極性型、類似構成の入力増幅器A1
とA2によって形成される。増幅器A1とA2の第一の電極
は、動作電流IP1を受け入れるために供給点P1で共に結
合される。入力電圧VI1とVI2は、増幅器A1とA2の制御電
極へ供給される。その中の第二の電極は、差動20の出力
信号として補足的中間電流IAとIBを加える。VCMがVAL
VHHの範囲にあるときは、差が入力信号を表す値のこと
ろで、増幅器A1とA2は電流IP1の殆どをIAとIBに振り分
ける。
差動部22は、差動信号をコモンモード電圧が特定の量
だけVCMより大きくなるシフトされた差動信号に変換す
るために、電圧レベルシフト回路24を含む。レベルシフ
ト回路の主要部分は、第一の極性タイプとは正反対の第
二の極性タイプの、類似構成の入力増幅器A3とA4とから
構成される。電圧VI1とVI2は、増幅器A3とA4の制御電極
により与えられる。増幅器A3とA4は、増幅器A1とA2に対
し補足的であるため、差動部22は差動部20からVPSの反
対側の端で信号を増幅する。
A3とA4の第一の電極は、シフトされた差動信号が供給
される接続点N1とN2に結合される。電圧レベルシフト
は、増幅器A3、A4各々の制御電極と第一の電極との間で
起こる。もしレベルシフトが、必要とする全レベルシフ
ト以下の場合、レベルシフトエレメント26は接続点N1
A3の第一の電極との間に結合される。
レベルシフト電流源16と18は、供給電流IH1を与えら
れるために、接続点N1とN2でVHH供給へ結合される。電
流IH1とIH2は実質上等しい。増幅器A3とA4が、レベルシ
フト回路24が導電状態となるようにターンオンとなる
と、電流IH1とIH2はレベルシフト26と28及び増幅器A3
A4を各々VLL供給へと流れる。
増幅器A3とA4がレベルシフト回路24を非導電状態とな
るようターンオンするVHHへVCMが十分近づくと、電流動
作回路はIH1とIH2がVLL供給へ流れるよう代わりの通路
を与える。電流動作回路の作動は、増幅器A3とA4がター
ンオンとなると、飽和又はターンオフのような好ましく
ない状態になるのを防ぐ。従って電流源16と18は、VCM
がVPSの範囲を十分に通過する迄(非飽和な)完全な導
電状態を維持する。
電流動作の作動は、接続点N1とN2での電圧が、VCMがV
HHに近づくと電流源16と18を好ましくない状態となる値
に上昇するのを防いだりもする。特に電流動作回路は、
接続点N1での電圧と固定している関連電圧との差VC1
特定の値VCM AXを越えるのを防ぐ。この動作回路は又、
接続点N2での電圧と電圧VPCとの差VC2がVCM AXを越える
のを防ぐ。
N1の電圧とVHHとの差が、最低値VMI NH又はそれ以下
になった場合、電流源16は好ましくない状態(つまり飽
和)に陥ることがある。同様に、N2での電圧とVHHがVMI
NHと等しいかそれ以下になると、電流源18は好ましく
ない状態になることがある。この結果、VCM AXはVHH−V
MI NH−VRCより若干低い。VMI NHは一般的に0.1〜0.3ボ
ルトである。
差動増幅器がレベルシフト26と28を含む通常の場合に
対しては、電流動作回路はなるべくなら第3図に示すよ
うなクランプ30と32を用いるようにした方が良い。クラ
ンプ30は、レベルシフト26とA3の第一の電極との間の通
路にある接続点N3とVLL供給との間に結合される。同様
にクランプ32は、レベルシフト28とA4の第一の電極との
間の通路にある接続点N4とVLL供給との間に結合され
る。
前記状態において、クランプ30と32は接続点N3とN4
の電圧にのみ直接作用する。即ちクランプ30は、VRCとN
3での電圧が与えられた値以上になるのを防ぎ、一方ク
ランプ32はVRCとN4での電圧が与えられた値以上になる
のを防ぐ。接続点N1とN2でのクランピングは、レベルシ
フト26と28を通して行われ、これらのレベルシフトはク
ランプ30と32のクランピング電圧に加えられる。これに
よりレベルシフト26と28は、ここで電流動作回路の部分
を形成する。この構成の利点は又、VCMがVHHに極めて接
近するとき、クランピング30と32はエレメント26と28が
ターンオフとなるのを防ぐという点である。
或いはクランプ30と32は、第3図で点線で示されるよ
うに接続点N1とN2に直接結合される。代替的に、レベル
シフト26と28の存在の有無に関わらず使用できる。もし
エレメント26と28がある場合は、無論上記利点はなくな
る。
クランプ30と32は、第3図に示すように構成される。
主たる構成部分は、第二の極性タイプの同様に形成され
たクランピング増幅器AC1とAC2である。増幅器AC1とAC2
の第一の電極は、接続点N3とN4に接続される。関連電圧
VRCは、増幅器AC1とAC2の制御電極に与えられる。それ
らの第二の電極は、VLL供給に結合される。
クランプ30は、接続点N3とAC1の第一の電極との間に
接続されるRC1を含めても良い。その場合クランプ32に
は、接続点N4とAC2の第二の電極との間に接続されるマ
ッチング抵抗器RC2を含める。
前述の説明で示す如く、増幅器AC1とAC2は増幅器A3
A4として同一の極性から成る。増幅器AC1とAC2は接続点
N3を介して共に結合されるので、増幅器AC1は増幅器A3
がターンオフとなるにつれてターンオンとなる。逆も又
同様である。同様に、接続点N4を介しての結合であるの
で、増幅器AC2は増幅器A4がターンオフとなるにつれタ
ーンオフとなり、逆も又同様である。
同様に形成された増幅器A5とA6で形成される増幅回路
34は、実際の信号を差動部22で増幅する接続点N1とN2
シフトされた差動信号は、増幅器A5とA6の制御電極へ与
えられる。それらの第一の電極は、動作電流IP2を受け
入れるために供給点P2で共に結合される。A5とA6の第二
の極性は、差動部22の出力信号として補足的中間電流IC
を与える。VCMがVLLからVAHの範囲にある場合、増幅器A
5とA6は電流IP2の殆どを電流ICとIDとに振り分けるが、
その二つの電流の先は接続点N1とN2間の電圧差を表すも
のであり、従って差動入力信号を表すものである。
A1とA5の第二の電極は、IA+ICに等しい値で出力電流
I01を出力端子T01に与えるためにそれへ結合される。A2
とA6の第二の電極は、IB+IDに等しい値で補足的出力電
流I02を出力端子T02へ与えるために、それへ結合され
る。VHH供給に接続している抵抗負荷36は、なるべくな
ら電流I01とI02を補足的出力電圧V01とV02に変換するの
が良い。或いは、加算回路38はI01とI02の差の代表値で
ある合成出力電流I0を与えるため、電流I01とI02の一方
を他方から減ずることも可能である。
第一の極性タイプの制御増幅器ANは、電流IP1とIP2
差動部20と22に与えられる値を制御する。制御増幅器AN
は、点P1とP2にそれぞれ接続する第一と第二の電極を有
する。制御電圧VRNは、差動部20と22が共に中間のVAL
らVAHのサブレンジで動作上導電状態とするに足る十分
の値をANの制御電極に与える。VRNは一般的にVALからV
AH迄のサブレンジのほぼ中間である。増幅器ANが与える
制御電流は、回路の相互インダクタンスを望ましい方法
で調整するようにする。
本発明の差動増幅器は、VCMがVHHに近づいても電流源
16と18が望ましくない状態に陥らないという点を除け
ば、前述の先行技術の回路と同様の方法で作動する。つ
まり、VCMが低レールVLLから高レールVHHに上昇する
と、以下のように作動が進行する。
VCMがVLLからVALに増大するにつれ、増幅器ANは十分
な導電状態となり、電流ILの全てを差動部22へ向けて進
める。IP2はILと等しい。増幅器A3〜A6は、十分にター
ンオンとなる。差動部22は、十分動作的導電状態にな
る。IP1は零である。増幅器A1とA2は、差動部20が導電
状態でないようにするため、ターンオフとなる。クラン
プ30と32から成る動作回路は、作動しない。第3図に示
す特別な実施態様では、増幅器AC1とAC2はターンオフと
なる。
VCMがVALから(VRNを経て)VAHに達すると、増幅器AN
は差動部22から差動部20に向けて次第により近くの主供
給電流を振り向けるために、増幅器ANは次第にターンオ
ンとなる。IP1はILへと増大する。増幅器A1とA2は、差
動部20がその非導電状態から十分な動作的導電状態にな
るにつれ、次第にターンオンとなる。逆にIP2は、次第
に零に低下する。増幅器A5とA6は次第にターンオフとな
り、差動部22を十分な導電状態から非導電状態にする。
VCMがVAHからVHHへと増大するにつれ、増幅器ANは十
分なターンオフの状態になる。全ての主供給電流は、差
動部20に向けて流れる。IP1はILと等しい。増幅器A1とA
2は、完全にターンオフとなる。差動部20は、十分な導
電状態になる。IP2は零となる。増幅器A5とA6は、差動
部22が非導電状態になるように共にターンオフとなる。
VCMがVHHに十分近づくと、増幅器A3とA4はターンオフ
となる。これが起こるにつれて、本発明による電流動作
回路は、電流源16と18が十分に導電(非飽和)状態を確
実に維持するために作動的になる。電流IH1とIH2は、動
作回路を通じてVLKへ振り向けられる。
第3図に示すクランプ30と32の点線態様に対し、増幅
器A1とA2は、増幅器A3とA4がターンオフするにつれ、タ
ーンオンする。これはVCMがVRCの近傍の、一般的には大
きいときに起こる。これにより、VLL供給に流すため
に、抵抗器RC1とRC2(もしあるとすれば)及び供給電流
IH1とIH2のための増幅器AC1とAC2を通して、代わりの通
路が開となる。
IHが電流IH1とIH2の各々の安定状態での値を表し、一
方RCがRC1とRC2各々の値を表すものとする。抵抗器RC1
とRC2を横切る電圧は、増幅器AC1とAC2が十分導電状態
になると、IHRCと等しくなる。VLS Eを、レベルシフト
エレメント26と28により与えられる特別なレベルシフト
電圧とする。増幅器AC1とAC2の制御電極から、それらの
各々の第一の電極迄の電圧は、ほぼその値と同じになる
が、これをここではVLS Cと表す。この結果、N1とN2
電圧は、VRC+VCM AXと同じ値にクランプされる。ここ
でVMA Xは、VLS E+IH RC+VLS Cに等しい。
仮にクランプ30と32が、増幅器ANが電流IP2を零に減
ずる前に、N1とN2の電圧を前述の値に固定すると、回路
34中の増幅器A5とA6による増幅は、早めにカットオフさ
れる。これは、相互コレダクタンスのロスを招くことに
なる。この問題は、電圧VRCの値及び増幅器AC1とAC2、A
3、A4と抵抗器RC1とRC2の特性を選択することにより、I
PCが実質的に全く零に低下する迄は増幅器AC1とAC2がタ
ーンオンを開始しているという方法で避けることができ
る。特にVRCは、VRNより大きいか又は等しくなるように
選ばれる。
増幅器AC1とAC2が導電状態になり始める値VCMは、VAH
より大きくなってはならない。増幅器ANが差動的に増幅
器A1とA2に結合する方法は、抵抗器RC1とRC2があるとい
うことを除けば、増幅器AC1とAC2が差動的に増幅器A3
A4に結合する方法と似ている。仮に増幅器ANが、VAH−V
ALにほぼ等しい電圧幅の中で完全な導電状態から非導電
状態に切り換わる場合、又仮に、VRCがVRNと同じくらい
低い場合、パラメータIH RCはVAH−VALとほぼ等しくな
くてはならない。これは、増幅器A5とA6が早めにカット
オフとなるのを避けるため、VAHより十分高い値VCMで、
増幅器AC1とAC2が非導電状態から十分な導電状態に切り
換わることを確実にするものである。しかしながら、仮
にVRCがVRNより大きいと、IHR Cは低くなることがあ
る。例えば、もしVRC−VRNがVAH−VALに等しい場合に
は、IH RCは零になることがある。
接続点N1とN2がクランプされている場合、電流源16と
18の各々を横切る電圧は、VHH−VLS E−IH RC−VLS C
VRCと等しい。
さて、レベルシフトの必要とするものを見るならば、
VLS Iが増幅器A3とA4がそれらの制御電極からその各々
の第一の電極迄を与えるレベルシフトを表すものとしよ
う。接続点N1とN2でレベルシフト回路により合与えられ
る全体のレベルシフトVLS TO Tは、VLS I+VLS Eと等し
い。
増幅器A5とA6は、VCMがVLLのときにターンオンする。
増幅器ANも又ターンオンとなるので、VLS TO Tは、TMI
NL+VMI NN+VLS Oより大きいか等しくなければならな
い。ここで、VMI NLは電流源6(つまり点P1とVLLの点
の間)を横切る最小許容電圧であり、VMI NLは増幅器AN
(つまり点P1とP2の間)を横切る最小許容電圧であり、
VLS Oは増幅器A5とA6がそれらの制御電極から各々の第
一の電極迄を与える電圧である。VMI NLとVMI NNは、一
般的に0.1〜0.3ボルトである。もしVLS OがVLS Iとほぼ
等しいならば、それはエレメント26と28により与えられ
るレベルシフトVLS Eが、VMI NL+VMI NNより大きいと
いうことだけしか必要としないことがわかる。
電圧VRNに目を転ずると、これはVLL+VMI NL+VLS N
を越えてはならない。ここでVLS Nは、増幅器ANが十分
に導電状態である場合、その制御電極と第一の電極との
間の電圧である。VRNも又、VHH−VMI NH−VLS E−VLS I
以下である。差動部22を経ての伝送遅れは、差動部20を
通るそれよりも幾らか大きい。従って差動部20がVPS
範囲を横切る信号を、できるだけ大きく増幅することが
望ましい。このため、VRNは通常下限に近い値に設定さ
れる。
第4図は、増幅器A1〜A6とANが第1図に示されるよう
なトランジスタQ1〜Q6とQNを構成している前記装置の、
よりこのましいバイポーラの実施態様を示したものであ
る。VLS NとVLS Iは共に1VBEに等しいので、VRNはVLL
VMI NL+VBEからVHH−VMI NH−VBE−VLS E迄の範囲にあ
る。これは通常、第1図の先行技術の回路として、先に
示した範囲と等しい。従って第4図の作動増幅器の相互
インダクタンスは、本質的には一定である。
第4図において、電流源6は基準電圧VRLに応答する
抵抗器RLと、NPNのトランジスタQLを有する従来の方法
とで構成される。電流源16は、従来の方法で配置される
PNPのトランジスタQH1と抵抗器RH1とで構成される。同
様に電流源18は、従来の方法で配置されるPNPのトラン
ジスタQH2と抵抗器RH2とで構成される。トランジスタQ
H1とQH2は共に、同様の基準電圧VRHに応答する。
レベルシフト26は、シリーズに結合されるPNのダイオ
ードD1XとD1Yとから成る。同様にレベルシフト28は、シ
リーズに結合されるPNのダイオードD2XとD2Yとから成
る。この結果、、VLS Eは2VBEに等しい。それぞれのダ
イオードD1X、D1Y、D2X、D2Yは、図に示すように構成さ
れており、ベース・レジスタンスとベース負荷蓄積効果
がもたらす伝送遅れを最小にするために、そのベースの
後部に結合されるコレクタを有したNPNトランジスタで
ある。
第4図における本発明の動作回路には、接続点N3とN4
に直接結合されるクランプ30と32が用いられる。更にこ
の配置によって、トランジスタQ3とQ3がターンオンする
ときに、ダイオードD1X、D1Y、D2X、D2Yがターンオフし
ないようにすべく、回路内の望ましくない温度要因を除
去している。
第3図において、クランプ30と32内の増幅器AC1とAC2
は、第4図のPNPトランジスタQC1とQC2により作動す
る。クランプ30と32は又、このバイポーラの実施態様に
おける抵抗器RC1とRC2を含む。調査の結果、VCM AXは3V
BE+IH RLに等しい。接続点N1とN2がクランプされてい
る場合、各々の抵抗器RC1とRC2を横切るときの電圧降下
IR RCは、少なくとも120ミリボルトであり、一般的には
200ミリボルトである。これは別な方法でトランジスタQ
5とQ6の早期のターンオフの結果から生ずる。前述の増
幅ノッチを十分防ぐものである。
第4図での実施態様は、補足的出力電圧V01とV02を加
えるために、負荷36を用いている。負荷36は、図示の如
く配置される抵抗器R1〜R3とコンデンサC1から成る。コ
ンデンサC1は、疑似のコモンモード信号がVHH供給ライ
ン上に現れるのを防ぐ。或いは、エレメントC1とR3を省
くことも可能である。
この好ましい実施例では、VHHとVLLはそれぞれ5.0ボ
ルトと0.0ボルトである。VRN/VRC、VRL、VRHはぞれぞれ
1.25、0.9、4.1ボルトである。IL、IH/VRC、VRL、VRH
それぞれ、380及び200マイクロアンペアであり、RH1/R
H2、RC1/RC2、R1/R2、R3はそれぞれ500、1.250、750、1
00オームである。C1は150コファラッドである。差動増
幅器は、半導体ウェアにおける活性部位を分離するため
に、酸化物アイソレーションを用いてモノリシック集積
回路の一部として形成されている。
以上、本発明の詳細な実施例に関して述べたことは、
単に説明のためのものであり、前記特許請求の範囲を限
定するものと解釈すべきではない。例えば、上述のもの
とは逆の極性の半導体エレメントを、同じ結果を得るた
めに使用しても良いし、又、FETSをバイポーラ・トラン
ジスタの幾つか或いは全てと置き換えることも可能であ
る。1989年2月10日出願の米国特許出願番号第309,469
号に述べてあるタイプの入力レベルシフト回路を差動増
幅器が1ボルト又はわずかに低い電力供給電圧で動作で
きるよう、差動部20と22の前に挿入することも可能であ
る。従って、当業者は前記特許請求の範囲に記載した本
発明の真の範囲や意図から逸脱することなく、種々の改
良や応用を成し得るものである。
【図面の簡単な説明】
第1図は、従来技術の増幅器の回路図を示す。 第2図は、第1図と第4図の差動増幅器の特性を表した
グラフを示す。 第3図は、本発明による一般的差動増幅器の回路図を示
す。 第4図は、第3図の差動増幅器のバイポーラの実施態様
の回路図を示す。 図中、同一記号は同一又は類似の部分を表す。 6、16、18……電流源、 8、10、20、22……差動部、 12、24、26、28……レベルシフト回路、 30、32……クランプ、36……負荷。
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 3/45

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】第1及び第2入力端子間に差動的に加えら
    れる入力信号を増幅するために、第1供給電圧源と第2
    供給電圧源であって、それらの電圧源の供給電圧の差が
    供給電圧の範囲を限定する電力供給電圧である上記2つ
    の電圧源の間に連結された電子回路において、 コモンモード電圧VCMが第2供給電圧に及ぶ供給範囲の
    一部にある場合に入力信号を増幅するための第1差動手
    段であって、第1極性型の同様に形成された第1及び第
    2入力増幅器を備えており、該第1及び第2入力増幅器
    は、それぞれ第1及び第2入力端子に連結された各制御
    電極と、第1供給点に連結された各第1フロー電極と、
    それぞれ第1及び第2出力端子に連結された各第2フロ
    ー電極とを有している、上記第1差動手段と、 コモンモード電圧VCMが第1供給電圧に及ぶ供給範囲の
    一部にある場合に入力信号を増幅するための第2差動手
    段であって、上記供給範囲の二つの部分は一部重複して
    おり、(a)第1極性型とは逆の第2極性型の同様に形
    成された第3及び第4入力増幅器であって、それぞれ第
    1及び第2入力端子に連結された各制御電極、それぞれ
    第1及び第2結合点に連結された各第1フロー電極及び
    第1供給電圧源に連結された各第2フロー電極を有して
    いる上記第3及び第4入力増幅器と、(b)第1結合点
    と第2供給電圧源の間に連結された第1電流供給源と、
    (c)第2結合点と第2供給電圧源との間に連結された
    第2電流供給源と、(d)第1極性型の同様に形成され
    た第5及び第6増幅器であって、それぞれ第1及び第2
    結合点に連結された各制御電極、第2供給点に連結され
    た各第1フロー電極及びそれぞれ第1及び第2出力端子
    に連結された各第2フロー電極を有している上記第5及
    び第6増幅器とを備えている、上記第2差動手段と、 第1供給点と第1供給電圧源との間に連結された主電流
    源と、 第1極性型の制御増幅器であって、制御電圧を受容する
    ための制御電極と、第1供給点に連結された第1フロー
    電極と、第2供給点に連結された第2フロー電極とを有
    している上記制御増幅器と、 (a)第1結合点と第1供給電圧源との間に連結された
    第1電圧クランプと、(b)第2結合点と第1供給電圧
    源との間に連結された第2電圧クランプとを有する電流
    動作手段と、 を備え、それにより、VCMが実質的に全供給範囲を移動
    するとき、第1及び第2電流供給源が作動上伝導性を維
    持し得るようにしたことを特徴とする電子回路。
  2. 【請求項2】上記第1及び第2電圧クランプはそれぞれ
    第2極性型の第1及び第2クランピング増幅器より成
    り、該第1及び第2電圧クランピング増幅器は、クラン
    ピング基準電圧を受容するための各制御電圧と、それぞ
    れ第1及び第2結合点に連結された各第1フロー電極
    と、第1供給電圧源に連結された各第2フロー電極とを
    有していることを特徴とする特許請求の範囲第1項記載
    の回路。
  3. 【請求項3】各々の増幅器のフロー電極間を移動する電
    荷キャリヤが、制御電極による制御による制御のもと
    に、第1フロー電極から動き始め第2フロー電極で終わ
    ることを特徴とする特許請求の範囲第1項記載の回路。
  4. 【請求項4】上記第2差動手段が、(a)第1結合点と
    第3入力増幅器の第1フロー電極との間の通路で連結さ
    れた第1電圧レベルシフト素子と、(b)第2結合点と
    第4入力増幅器の第1フロー電極との間の通路で連結さ
    れた第2電圧レベルシフト素子とを備えていることを特
    徴とする特許請求の範囲第1項記載の回路。
  5. 【請求項5】上記電流動作手段が、(a)第1供給電圧
    源と、第1電圧レベルシフト素子と第3入力増幅器の第
    1フロー電極との間の通路に位置する第3結合点との間
    で連結される第1電圧クランプと、(b)第1供給電圧
    源と、第2電圧レベルシフト素子と第4入力増幅器の第
    1フロー電極との間の通路に位置する第4結合点との間
    で連結される第2電圧クランプとを備えていることを特
    許請求の範囲第4項記載の回路。
  6. 【請求項6】上記第1及び第2電圧クランプはそれぞれ
    第2極性型の第1及び第2クランピング増幅器より成
    り、該該第1及び第2電圧クランピング増幅器は、クラ
    ンピング基準電圧を受容するための各制御電極と、それ
    ぞれ第3及び第4結合点に連結された各第1フロー電極
    と、第1供給電圧源に連結された各第2フロー電極とを
    有していることを特徴とする特許請求の範囲第5項記載
    の回路。
  7. 【請求項7】各々の増幅器が、その増幅器の制御電極、
    第1フロー電極、第2フロー電極にそれぞれ連結された
    ベース、エミッタ、コレクタを有するバイポーラトラン
    ジスタから成ることを特徴とする特許請求の範囲第6項
    記載の回路。
  8. 【請求項8】上記第1電圧クランプが更に、第3結合点
    と、第1クランピング増幅器内のトランジスタのエミッ
    タとの間に連結された第1クランピング抵抗器を有する
    ことと、上記第2電圧クランプが更に、第4結合点と第
    2クランピング増幅器内のトランジ スタのエミッタとの間に連結された第2クランピング抵
    抗器を有することを特徴とする特許請求の範囲第7項記
    載の回路。
  9. 【請求項9】各々の電圧レベルシフト素子が少なくとも
    一つのダイオードより成ることを特徴とする特許請求の
    範囲第8項記載の回路。
  10. 【請求項10】上記第1及び第2クランピング増幅器と
    第3及び第4入力増幅器内のトランジスタが、PNPトラ
    ンジスタであり、残りのトランジスタが全てNPNトラン
    ジスタであることを特徴とする特許請求の範囲第8項記
    載の回路。
  11. 【請求項11】上記クランピング基準電圧が制御電圧と
    実質的に等しいことを特徴とする特許請求の範囲第8項
    記載の回路。
JP02235481A 1989-09-08 1990-09-05 レール間入力能力を有する迅速応答差動増幅器 Expired - Fee Related JP3110743B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/405,485 US4977378A (en) 1989-09-08 1989-09-08 Rapid-response differential amplifier with rail-to-rail input capability
US405485 1995-03-16

Publications (2)

Publication Number Publication Date
JPH03104407A JPH03104407A (ja) 1991-05-01
JP3110743B2 true JP3110743B2 (ja) 2000-11-20

Family

ID=23603893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02235481A Expired - Fee Related JP3110743B2 (ja) 1989-09-08 1990-09-05 レール間入力能力を有する迅速応答差動増幅器

Country Status (6)

Country Link
US (1) US4977378A (ja)
EP (1) EP0416703B1 (ja)
JP (1) JP3110743B2 (ja)
KR (1) KR0146358B1 (ja)
DE (1) DE69020266T2 (ja)
HK (1) HK164996A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182477A (en) * 1990-03-22 1993-01-26 Silicon Systems, Inc. Bipolar tunable transconductance element
JP3383042B2 (ja) * 1993-12-22 2003-03-04 株式会社東芝 差動入力回路
AU691554B2 (en) * 1994-03-09 1998-05-21 Nec Corporation Analog multiplier using multitail cell
US5546030A (en) * 1994-12-30 1996-08-13 Sgs-Thomson Microelectronics, Inc. Differential high speed inductive driver with a bidirectional current limiting output stage
JPH08335881A (ja) * 1995-06-06 1996-12-17 Mitsubishi Electric Corp 相補型電流源回路
US5666083A (en) * 1995-11-17 1997-09-09 Harris Corporation Discrete programming methodology and circuit for an active transconductance-C filter
JPH11504791A (ja) * 1996-03-05 1999-04-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 演算増幅器
US5973561A (en) * 1997-06-03 1999-10-26 Texas Instruments Incorporated Differential clamp for amplifier circuits
JP4036506B2 (ja) * 1997-10-21 2008-01-23 日本テキサス・インスツルメンツ株式会社 差動増幅器
US6028479A (en) * 1998-01-07 2000-02-22 Plato Labs, Inc. Low voltage transmission line driver
DE10115099B4 (de) * 2001-03-27 2008-02-21 Atmel Germany Gmbh Verfahren zur Amplitudenbegrenzung und Schaltungsanordnung
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
US6741121B2 (en) * 2002-08-27 2004-05-25 Micron Technology, Inc. Differential amplifier common mode noise compensation
US6731150B2 (en) 2002-08-28 2004-05-04 Micron Technology, Inc. Amplifiers with variable swing control
US6693485B1 (en) * 2002-08-29 2004-02-17 Micron Technology, Inc. Differential amplifiers with increased input ranges
JP4401097B2 (ja) * 2003-03-28 2010-01-20 株式会社ルネサステクノロジ 半導体装置
US7646220B2 (en) * 2007-09-27 2010-01-12 Omnivision Technologies, Inc. Reduced voltage subLVDS receiver
US7671677B2 (en) * 2008-02-13 2010-03-02 National Semiconductor Corporation Current sense amplifier with extended common mode voltage range
JP5504032B2 (ja) 2009-06-05 2014-05-28 ローム株式会社 オーディオ信号増幅回路
US8102211B2 (en) * 2010-06-08 2012-01-24 Qualcomm, Incorporated Rail-to-rail input stage circuit with dynamic bias control
US10826810B1 (en) 2019-09-30 2020-11-03 International Business Machines Corporation Versatile signal detector circuit using common mode shift with all-pass characteristics

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516564A (en) * 1978-07-24 1980-02-05 Hitachi Ltd Transistor amplifier circuit
US4555673A (en) * 1984-04-19 1985-11-26 Signetics Corporation Differential amplifier with rail-to-rail input capability and controlled transconductance
DE3642620A1 (de) * 1986-12-13 1988-06-23 Philips Patentverwaltung Schaltungsanordnung mit steuerbarer verstaerkung
US4757273A (en) * 1987-07-13 1988-07-12 Derek Bray Complementary transconductance amplifiers

Also Published As

Publication number Publication date
EP0416703B1 (en) 1995-06-21
KR910007242A (ko) 1991-04-30
EP0416703A2 (en) 1991-03-13
DE69020266D1 (de) 1995-07-27
JPH03104407A (ja) 1991-05-01
DE69020266T2 (de) 1996-02-15
HK164996A (en) 1996-09-13
KR0146358B1 (ko) 1998-12-01
EP0416703A3 (en) 1991-07-24
US4977378A (en) 1990-12-11

Similar Documents

Publication Publication Date Title
JP3110743B2 (ja) レール間入力能力を有する迅速応答差動増幅器
KR0135971B1 (ko) 회로 입력 신호의 차동 증폭용 전자 회로
GB2076246A (en) Amplifier biasing circuits
US4636744A (en) Front end of an operational amplifier
GB2084420A (en) Output amplifier
US4361816A (en) Current mirror amplifiers with programmable gain
US4833424A (en) Linear amplifier with transient current boost
EP0857372B1 (en) Amplifier circuit
US5923216A (en) Frequency selective amplifier circuit
KR950000162B1 (ko) 증폭기 장치 및 푸시풀 증폭기
US5939944A (en) NPN push-pull output stage with folded cascode JFETs
US4922208A (en) Output stage for an operational amplifier
GB2066013A (en) Efficient power amplifier with staggered power supply voltages
US4460876A (en) Low consumption, wide-band linear amplifier operating in sliding class A
US3553599A (en) Bias control circuit for semiconductor amplifier
US5343165A (en) Amplifier having a symmetrical output characteristic
EP0126330B1 (en) Enhanced-accuracy semiconductor power amplifier
US6879213B2 (en) Rail to rail class AB output for an amplifier
JPH0626287B2 (ja) 増幅装置
US5122759A (en) Class-A differential amplifier and method
US6559706B2 (en) Mixer circuitry
GB2330465A (en) Amplifier with means for eliminating crossover distortion and integrator therefor
JPS6246328Y2 (ja)
JPH0145764B2 (ja)
JPH0715250A (ja) 増幅回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees