Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3124601B2 - 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器 - Google Patents
[go: Go Back, main page]

JP3124601B2 - 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器 - Google Patents

浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器

Info

Publication number
JP3124601B2
JP3124601B2 JP03341453A JP34145391A JP3124601B2 JP 3124601 B2 JP3124601 B2 JP 3124601B2 JP 03341453 A JP03341453 A JP 03341453A JP 34145391 A JP34145391 A JP 34145391A JP 3124601 B2 JP3124601 B2 JP 3124601B2
Authority
JP
Japan
Prior art keywords
current
output
voltage
transistor
transconductance amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03341453A
Other languages
English (en)
Other versions
JPH04352508A (ja
Inventor
ウルリヒ・テウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JPH04352508A publication Critical patent/JPH04352508A/ja
Application granted granted Critical
Publication of JP3124601B2 publication Critical patent/JP3124601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45281—One SEPP output stage being added to the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は入力電圧用の差動入力を
有する電圧電流変換器を含み、さらに電圧電流変換器の
電流出力に結合された制御入力を有する出力電流ミラー
を含み、出力電流ミラーの高インピーダンス出力はトラ
ンスコンダクタンス増幅器の出力電流、負荷電流が得ら
れることが可能な出力ノードに接続されているＣＭＯＳ
モノリシック集積回路に関する。
【０００２】
【従来の技術】このような高トランスコンダクタンス増
幅器はまた“演算トランスコンダクタンス増幅器”と呼
ばれている。それらはスイッチドキャパシタフィルタ用
の増幅素子として使用され、できるだけ高い利得を有し
ていることが必要である。高トランスコンダクタンスに
よって、これらのキャパシタの各充電状態はできるだけ
速く新しい電位状態にされる。この再充電プロセスの安
定性は負荷容量自身によって保証される。
【０００３】
【発明が解決しようとする課題】ＣＭＯＳモノリシック
集積トランスコンダクタンス増幅器の１つの欠点はＭＯ
Ｓトランジスタの比較的低いトランスコンダクタンスで
ある。別の欠点はＭＯＳトランジスタがこのような増幅
器においてソースホロアとして使用された場合にソース
ホロアが比較的高い内部抵抗を有しているコトである。
さらに、キャパシタの再充電から生じる負荷電流の広範
囲な変動により２乗法則の電流電圧特性は偶数高調波成
分による歪みを生じる大信号動作の再充電プロセスに入
る欠点がある。
【０００４】したがって、本発明の目的は低い静止電流
消費にもかかわらず高電流生成および最大トランスコン
ダクタンスを有する浮遊動作点を有するＣＭＯＳトラン
スコンダクタンス増幅器を生成することである。
【０００５】本発明の別の目的は、ＣＭＯＳ回路を駆動
するためにモノリシック集積電圧調整回路の一部を形成
するＣＭＯＳモノリシック集積トランスコンダクタンス
増幅器を提供することである。チップ領域はＣＭＯＳ回
路によって本質的に占有され、回路設計中にセルライブ
ラリから獲得できるデジタル動作セルから構成されるこ
とが好ましい。
【０００６】本発明のさらに別の目的はそれが付加的な
外部フィルタ手段を必要としないようにチップ上で電圧
調整回路を設計することである。これは外部端子の数を
減少させる。
【０００７】
【課題を解決するための手段】上記の目的は、本発明の
トランスコンダクタンス増幅器に因って達成される。本
発明は、入力電圧を供給される差動入力部を有する電圧
電流変換器と、出力電流ミラーとを具備し、出力電流ミ
ラーの制御入力部は電圧電流変換器の電流出力部に結合
され、力電流ミラーの高インピーダンスの電流出力部は
出力ノードに接続され、この出力ノードがトランスコン
ダクタンス増幅器の出力電流である負荷電流を出力する
出力ノードを構成しているＣＭＯＳトランスコンダクタ
ンス増幅器において、負荷電流に比例する補助電流を発
生してその補助電流を一定の静止電流と共に電圧電流変
換器の電流供給点に供給する正のフィードバック回路を
具備し、電圧電流変換器は能動負荷を電流出力段として
含み、入力電圧に依存した比率の電圧電流変換器を流れ
る第１および第２の電流の差電流を能動負荷との第１の
接合点において出力し、出力電流ミラーの低インピーダ
ンスの制御入力部は差電流を結合して取出すために第１
の接合点に接続され、出力電流ミラーの高インピーダン
スの出力部が出力トランジスタの高インピーダンス電流
出力部によって形成されていることを特徴とする。
【０００８】以下、添付図面を参照して本発明をさらに
詳細に説明する。
【０００９】
【実施例】図１に示されたＣＭＯＳトランスコンダクタ
ンス増幅器の入力段は、ｎ型チャンネルの第１および第
２のトランジスタｔ1 ，ｔ2 から成る電圧電流変換器ｕ
ｉを具備している。第１および第２のトランジスタのゲ
ート端子は反転および非反転入力ｉおよびｐにそれぞれ
接続され、これらの端子に対して入力電圧ｕが電圧差と
して供給される。第１および第２のトランジスタｔ1 ，
ｔ2 の相互接続されたソース端子はｎ型チャンネル電流
バンクｎｂから静止電流ｉｏを供給される電流供給点Ｓ
を形成する。
【００１０】第２および第１のトランジスタｔ2 ，ｔ1
のドレイン端子は第１の接合点Ａおよび第２の接合点Ｂ
にそれぞれ接続される。電圧電流変換器ｕｉは第１の電
流ｉ1 および第２の電流ｉ2 に電流供給点Ｓに供給され
た電流を分割する。第２の電流ｉ2 は第１の接合点Ａか
ら得られることができ、第１の電流ｉ1 は第２の接合点
Ｂから得られることができ、加重比率は入力電圧ｕに依
存している。
【００１１】２つのｐ型トランジスタ、すなわち第３お
よび第４のトランジスタｔ3 ，ｔ4で構成した能動負荷
ａｌの出力および入力は第１の接合点Ａと第２の接合点
Ｂとの間に接続され、ｐ型電流ミラーを形成する。
【００１２】第１の接合点Ａにおける第２のトランジス
タｔ2 の出力電流と能動負荷ａｌの組合せは結果的に第
１の電流ｉ1 と第２の電流ｉ2 との間の差を形成する。
第１の接合点Ａは差電流ｉｄに対する電圧電流変換器ｕ
ｉの電流出力を形成する。
【００１３】差電流ｉｄはｐ型チャンネルトランジスタ
から形成される低インピーダンス出力電流ミラーｐ1 に
よって結合して取出される。結合トランジスタｔａは第
１の接合点Ａに接続されたそれの共通ゲートドレイン端
子を有し、それによって出力電流ミラーｐ1 の共通ゲー
ト相互接続ラインのレベルを限定する。この電流ミラー
ｐ1 のソース端は正の電源Ｕｂに接続されている。出力
電流ミラーｐ1 は出力トランジスタｔｒ、正のフィード
バック回路ｍｋの入力を形成する別のトランジスタｔ11
および結合トランジスタｔａを具備している。
【００１４】電流供給点Ｓに供給される定常静電流ｉｏ
は、ゲートがｎ型電流バンクｎｂのゲート相互接続ライ
ンに接続されたｎ型チャンネルの第５のトランジスタｔ
5 によってｎ型チャンネル電流バンクｎｂを形成する。
【００１５】図１のＣＯＭＳトランスコンダクタンス増
幅器の出力段はソースドレイン路が直列に接続された相
補的なトランジスタ対ｔｒ，ｔ7 を具備し、共通ドレイ
ン端子が負荷電流ｉｌが得られることができる出力ノー
ドｋを形成する。しかしながら、非常に少ない駆動電力
だけがｎチャンネル電流バンクｎｂを通して第２の出力
トランジスタｔ7 に供給されるため、後者の一定のドレ
インソース電流は電圧電流変換器ｕｉの低い定常静電流
ｉｏにほぼ等しい。さらに、第２の出力トランジスタｔ
7 の幅対長さ（Ｗ／Ｌ）比は約1000の係数だけ第１の出
力トランジスタｔｒのものより小さいため、大きい電流
のある場合の負荷電流ｉｌに対する影響は無視できる。
【００１６】第１および第２のトランジスタｔ1 ，ｔ2
、出力トランジスタｔｒおよび結合トランジスタｔａ
のＷ／Ｌ比によって、並びに定常静電流ｉｏによってＣ
ＭＯＳトランスコンダクタンス増幅器のトランスコンダ
クタンスが調節できる。しかしながら、トランスコンダ
クタンスのこの調節には上限がある。特に、接合点Ａは
軽く容量的に負荷されるだけである。これは、そうでな
ければ回路が不安定になるためである。出力トランジス
タｔｒにおける大きいＷ／Ｌ比は拡大されたゲート面積
によって接合点Ａに容量性負荷を与える。
【００１７】１つの負荷電流方向だけがオンチップ電圧
調整装置においてＣＭＯＳトランスコンダクタンス増幅
器の意図された使用のために必要であるため、第２の出
力トランジスタｔ7 には高い電流生成が不要である。こ
のトランジスタは負荷のない状態下において出力電位の
浮遊状態を阻止するように設計されている。ｎ型チャン
ネル電流バンクｎｂのゲート相互接続ラインに小さい第
２の出力トランジスタｔ7 を接続すれば十分であるた
め、定常静電流ｉｏに比例するまたはそれに等しい小さ
い一定電流がそのドレインソース路を通って流れる。共
通ゲート相互接続ラインの電位は、ゲートドレイン端子
がカスコード電流源を通して正の電源Ｕｂにより結合さ
れるｎ型チャンネル制御トランジスタｔ8 によって制御
される。カスコード電流源の第１および第２のトランジ
スタｔ9 ，ｔ10のゲート端子は第１のバイアスｕ1 およ
び第２のバイアスｕ2 にそれぞれ接続されている。正の
電源Ｕｂはまた能動負荷ａｌおよび出力電流ミラーｐ1
の一端を形成する。
【００１８】出力トランジスタｔｒのＷ／Ｌ比は本発明
によると容量性負荷のために結合トランジスタｔａのも
のに比較して任意に大きく形成されることができないた
め、ＣＭＯＳトランスコンダクタンス増幅器のトランス
コンダクタンスをさらに増加するために正のフィードバ
ック回路ｍｋによる異なる方法が取られている。正のフ
ィードバック回路ｍｋは負荷電流に比例し、一定の定常
静電流ｉｏに付加され、それによって電圧電流変換器ｏ
ｉの制御電流の浮遊動作点を生じさせる補助電流ｉｐを
発生する。それはｐ型チャンネルの第１の正フィードバ
ックトランジスタｔ11、並びにｎ型チャンネル電流ミラ
ーｎ1 を形成するために一緒に接続されるｎ型チャンネ
ルの第２および第３の正のフィードバックトランジスタ
ｔ12，ｔ13だけを含む。第１の正フィードバックトラン
ジスタｔ11は出力電流ミラーｐ1の一部を形成し、その
ドレイン端子がｎ型チャンネル電流ミラーｎ1 の入力に
接続されている。後者の出力は第３の正のフィードバッ
クトランジスタｔ13のドレイン端子によって形成され、
電流供給点Ｓに接続されている。第３の正のフィードバ
ックトランジスタｔ13のドレイン端子は補助電流ｉｐに
対して高インピーダンス電流シンクを表わす。ｎ型チャ
ンネル電流ミラーｎ1 の下端は負の電源端子であり、通
常接地接続Ｍでもある。
【００１９】本発明によるトランスコンダクタンス増幅
器の本質的な利点は、特に負荷電流ｉｌが流れていない
とき、高い全体的なトランスコンダクタンスにかかわら
ず出力トランジスタｔｒの定常静電流が無視できること
である。これは全電力消費を軽減し、したがって良好な
動作を容易にする。これは以下のような能動負荷ａｌお
よび結合トランジスタｔａによる低インピーダンスダイ
オード路の並列の組合せによって達成される：０ボルト
の入力電圧ｕにおいて、２つの電流ｉ1 ，ｉ2は等し
い。その結果、第４のトランジスタｔ4 における能動負
荷ａｌの出力電流は第２のトランジスタｔ2 のドレイン
電流に等しいため、第１の接合点Ａにおける電流差はゼ
ロになる。したがって、出力電流ミラーｐ1 を駆動する
ために残っている電流はないため、出力トランジスタｔ
ｒは第２の出力トランジスタｔ7 の小さい一定の電流を
除いて電流を伝送しない。これは低いまたは無視できる
負荷電流ｉｌが存在するだけでＣＭＯＳトランスコンダ
クタンス増幅器の低電力消費を保証する。
【００２０】出力トランジスタｔｒの電流生成は、例え
ば静止状態における２マイクロアンペアから電力オン状
態の５マイクロアンペアの範囲をカバーする。静止状態
のＣＭＯＳトランスコンダクタンス増幅器の電力消費の
合計はほぼ５マイクロアンペアであり、これはｎ型チャ
ンネル電流バンクｎｂの電力消費である。
【００２１】電力オン状態で短時間の短絡回路が生じた
場合、約30ミリアンペアに最大負荷電流ｉｌを制限する
ために、第１および第２の電流リミタｆ1 ，ｆ2 から構
成される電流制限装置が設けられる。第１の電流リミタ
ｆ1 において、ソースホロアとして接続されたｎ型チャ
ンネルトランジスタｔ14は第１の接合点Ａにおける電流
が予め定められた値より下に降下することを阻止する。
このトランジスタｔ14のゲートおよびドレイン端子は第
１のバイアスｕ1 および正の電源Ｕｂにそれぞれ接続さ
れる。第２の電流リミタｆ2 は２つの基体のｐｎｐ型ト
ランジスタｔ15，ｔ16から成るダーリントン対であり、
トランジスタｔ15のエミッタはｎ型チャンネル電流ミラ
ーｎ1 の共通ゲート端子に接続される。トランジスタｔ
16のベース端子はｎ型チャンネル電流バンクｎｂの共通
ゲート相互接続ラインに接続される。図１に示された電
流制限装置は非常に小さい負荷回路を必要とするだけで
あり、さらに効率的な電流制限を行うために取られるス
テップはもっと複雑な回路を要求するが、それらは当業
者に良く知られている。
【００２２】ＣＭＯＳトランスコンダクタンス増幅器が
図２に示された回路構造において使用された場合、トラ
ンジスタの一部に対して通常のＣＭＯＳトランジスタよ
り高いドレインソース短絡電圧を有している必要があ
る。それは正の供給電圧Ｕｂが通常のＣＭＯＳ供給電圧
より大きい電圧、典型的に約５Ｖの場合である。ＣＭＯ
Ｓトランスコンダクタンス増幅器が例えば自動車で使用
された場合、回路板上の電圧は約24Ｖより上に上昇する
可能性がある。この電圧はＣＭＯＳトランスコンダクタ
ンス増幅器のほとんどのトランジスタ、特に図１におけ
るトランジスタｔ1 ，ｔ2 ，ｔ10，ｔ11およびｔｒによ
って安全な範囲に維持されることができる。安全で対称
的な接地に関して結合トランジスタｔａおよび第２の出
力トランジスタｔ7 のような別のトランジスタがこのよ
うな高電圧を維持するように設計される。ＣＭＯＳ回路
ｌにおける論理信号処理回路の個々の回路ブロックは通
常のセルライブラリから取出され、個々のセルの設計は
所定の回路技術および調整された供給電圧Ｕｃにほぼ等
しい定められた供給電圧に対して最適化される。
【００２３】図１の回路はｎ型ウェル技術の回路を示
し、ウエル端子が正の供給電圧Ｕｂに接続される。ｐ型
ウェル技術を使用して実現することは明らかに等価であ
る。
【００２４】図２はオンチップ電圧調整装置における上
記のＣＭＯＳトランスコンダクタンス増幅器の使用を概
略的に示す。トランスコンダクタンス増幅器ｔｃは、半
導体チップｃｐ上でＣＭＯＳ論理回路ｌと共に集積され
た電圧調整装置ｖｃ内の直列調整装置として機能する。
電圧調整装置ｖｃは基準電圧Ｕｒ、例えば 2.5Ｖを発生
する電圧基準源ｑを具備している。この電圧基準は負荷
することができないため、それは利得ｇの電気メータ増
幅器ｖによって後続される。ｇ＝２の利得により電気メ
ータｖの出力は約５Ｖの電圧を供給し、これはトランス
コンダクタンス増幅器の非反転入力ｐに供給される。後
者の出力ノードｋは反転入力ｉに接続されているため、
出力ノードｋの電圧は電気メータ増幅器ｖの出力電圧に
等しい。トランスコンダクタンス増幅器ｔｃはインピー
ダンス変成器として動作する。５Ｖの調整された供給電
圧Ｕｃを供給する出力ノードｋはＣＭＯＳ回路ｌの正の
供給ラインｐｆに接続される。電圧基準ソースｑおよび
電気メータ増幅器ｖは正の供給電圧Ｕｂを直接供給され
る。この電圧は調整されていないが、比較的安定してい
る。
【００２５】正の供給ラインｐｆと接地接続Ｍとの間で
ＣＭＯＳ回路ｌ中の個々のゲートをスイッチングするこ
とによって発生させられた過渡電流スパイクは、例えば
１ナノファラドの容量を有するオンチップキャパシタｃ
によって阻止される。容量ｃの迅速な再充電は約１メガ
ヘルツであるトランスコンダクタンス増幅器の高いカッ
トオフ周波数によって補助される。これに関連して、演
算増幅器と異なり全ての負のフィードバックにもかかわ
らずトランスコンダクタンス増幅器ｔｃは、生成するも
のがゆっくりである内部周波数補償を必要としない利点
がある。その安定性は出力ノードｋに対する集積された
キャパシタｃの接続によって達成され、キャパシタｃは
また過渡電流スパイクをバッファするように機能する。
集積されたキャパシタｃのこの二重効果は図２の回路の
外部フィルタ手段および関連した外部端子の必要性をな
くする。この付加的な利点は特に購入者および自動車の
適用において重要である。
【図面の簡単な説明】
【図１】ＣＯＭＳトランスコンダクタンス増幅器の１実
施例の回路の概略図。
【図２】ＣＭＯＳ論理回路のオンチップ電圧調整装置の
ブロック図。
フロントページの続き (56)参考文献 Ｌｕｄｗｉｇ Ｇ．Ａ．Ｃａｌｌｅｗ ａｅｒｔ ｅｔ ａｌ．“Ｃａｓｓ Ａ Ｂ ＣＭＯＳ Ａｍｐｌｉｆｉｅｒｓ ｗｉｔｈ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎ ｃｙ” ＩＥＥＥ ＪＯＵＲＮＡＬ Ｏ Ｆ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣ ＵＩＴＳ，ｖｏｌ．25，ｎｏ．３，Ｊｕ ｎ．1990，ｐ．684−691 (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45 H03F 1/02

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力電圧（ｕ）を供給される差動入力部
    を有する電圧電流変換器（ｕｉ）と、出力電流ミラー
    (ｐ1)とを具備し、前記出力電流ミラー (ｐ1)の制御入力部は前記電圧電流
    変換器（ｕi)の電流出力部に結合され、前記出力電流ミ
    ラー（ｐ１）の高インピーダンスの電流出力部は出力ノ
    ード（ｋ）に接続され、この出力ノード（ｋ）がトラン
    スコンダクタンス増幅器の出力電流である負荷電流を出
    力する出力ノードを構成 しているＣＭＯＳトランスコン
    ダクタンス増幅器において、負荷電流に比例する補助電流（ｉp)を発生してその補助
    電流（ｉp)を一定の静止電流（ｉo)と共に前記電圧電流
    変換器（ｕｉ）の電流供給点（Ｓ）に供給する正のフィ
    ードバック回路（ｍｋ）を具備し、 前記 電圧電流変換器（ｕi)は能動負荷（ａｌ）を電流出
    力段として含み、入力電圧（ｕ）に依存した比率の前記
    電圧電流変換器（ｕi)を流れる第１および第２の電流
    （ｉ1 ，ｉ2 ）の差電流を能動負荷（ａｌ）との第１の
    接合点（Ａ）において出力し、 前記 出力電流ミラー（ｐ1)の低インピーダンスの制御入
    力部は差電流（ｉｄ）を結合して取出すために第１の接
    合点（Ａ）に接続され、前記 出力電流ミラー（ｐ1)の高インピーダンスの出力部
    が出力トランジスタ（ｔr)の高インピーダンス電流出力
    部によって形成されていることを特徴とするトランスコ
    ンダクタンス増幅器。
  2. 【請求項２】 正のフィードバック回路（ｍｋ）の入力
    部は前記出力電流ミラー（ｐ1)の一部であり、この出力
    電流ミラー（ｐ1)の入力部は結合トランジスタ（ｔa)の
    共通のゲートドレイン端子であり、 正のフィードバック回路（ｍｋ）の出力部は出力電流ミ
    ラー（ｐ1)とは別の電流ミラー（ｎ1)によって形成さ
    れ、その出力部が前記電流供給点（Ｓ）に結合され、こ
    の別の電流ミラー（ｎ1)の入力が出力電流ミラー（ｐ1)
    の別の出力部から供給されることを特徴とする請求項１
    記載のトランスコンダクタンス増幅器。
  3. 【請求項３】 前記電圧電流変換器（ｕi)は差動モード
    で動作し、共通のソース端子が前記電流供給点（Ｓ）を
    形成するｎチャンネル型の第１および第２のトランジス
    タ（ｔ1, ｔ2)と、ｐチャンネル型能動負荷（ａｌ）を
    形成している第３および第４のトランジスタ（ｔ3,ｔ4)
    とを具備し、 第１のトランジスタ（ｔ1)のドレイン端子は第３のトラ
    ンジスタ（ｔ3)のゲートドレイン共通端子および第４の
    トランジスタ（ｔ4)のゲート端子に接続され、第４のト
    ランジスタ（ｔ4)のドレイン端子が第２のトランジスタ
    （ｔ2)のドレイン端子と接続されて第１の接合点（Ａ）
    を形成しており、 前記 出力電流ミラー（ｐ1)は結合トランジスタ (ｔa)
    と、出力トランジスタ (ｔr)と、正のフィードバック回
    路（ｍｋ）への入力部を形成する第１の正のフィードバ
    ックトランジスタ（ｔ11）とから構成されるｐチャンネ
    ル型電流ミラーであり、出力電流ミラー（ｐ1)の一端部
    が正の電源（Ｕｂ）に接続され、共通のゲート接続ライ
    ンが結合トランジスタ (ｔa)のゲートドレイン共通端子
    に接続されていることを特徴とする請求項２記載のトラ
    ンスコンダクタンス増幅器。
  4. 【請求項４】 正のフィードバック回路（ｍｋ）は、 第１の正のフィードバックトランジスタ（ｔ11）のドレ
    イン端子がｎチャンネル型の第２および第３の正のフィ
    ードバックトランジスタ（ｔ12, ｔ13) から形成された
    ｎチャンネル型電流ミラー（ｎ1)の入力部に接続され、 第３の正のフィードバックトランジスタ（ｔ13）のドレ
    イン端子は前記電流供給点（Ｓ）に接続されていること
    を特徴とする請求項３記載のトランスコンダクタンス増
    幅器。
  5. 【請求項５】 電流リミタ（ｆ1,ｆ2)が負荷電流（ｉ
    ｌ）の最大値を限定することを特徴とする請求項４記載
    のトランスコンダクタンス増幅器。
  6. 【請求項６】 前記電圧電流変換器（ｕｉ）の少なくと
    も第１および第２のトランジスタ（ｔ1,ｔ2)、出力トラ
    ンジスタ (ｔr)および第１の正のフィードバックトラン
    ジスタ（ｔ11）は、それらのソースドレイン破壊電圧が
    調整されていない電源（ｕｂ）における動作によって越
    えられないような値に選定されていることを特徴とする
    請求項４記載のトランスコンダクタンス増幅器。
  7. 【請求項７】 信号処理ＣＭＯＳ回路（ｌ）および電圧
    調整装置（ｖｃ）が単一の半導体チップ上に集積され、 電圧調整装置（ｖｃ）は、調整されない電源から直列の
    調整装置として調整された電源電圧を生成してそれを前
    記信号処理ＣＭＯＳ回路（ｌ）に供給し、前記 電圧調整装置（ｖｃ）は、外部フィルタ手段を有しておらず、 電圧基準源（ｑ）と、 この電圧基準源（ｑ）に後続して接続された 電子メータ
    増幅器（ｖ）と、トランスコンダクタンス増幅器（ｔｃ）と、 集積キャパシタ（Ｃ）とを具備し、 前記トランスコンダクタンス増幅器（ｔｃ）はその 非反
    転入力部（ｐ）が電子メータ増幅器（ｖ）の出力部に接
    続され、反転入力部（ｉ）がトランスコンダクタンス増
    幅器（ｔｃ）の出力ノード（ｋ）に接続され、請求項１
    に記載された浮遊動作点を有するトランスコンダクタン
    ス増幅器として構成され、前記集積キャパシタ（Ｃ）は、 出力ノード（ｋ）に接続
    された第１の端子および固定基準電位（Ｍ）に接続され
    た第２の端子を有し、トランスコンダクタンス増幅器
    （ｔｃ）を安定させ、信号処理ＣＭＯＳ回路（ｌ）のス
    イッチング過渡電流スパイクをバッファするように機能
    することを特徴とするＣＭＯＳモノリシック集積回路。
  8. 【請求項８】 信号処理ＣＭＯＳ回路（ｌ）は複数の論
    理セルから構成されたデジタル回路を含み、 個々の論理セルの設計は特定の回路技術および調整され
    た電源電圧（Ｕｃ）にほぼ等しい特定の電源電圧に対し
    て最適化されていることを特徴とする請求項７記載のＣ
    ＭＯＳモノリシック集積回路。
JP03341453A 1990-12-22 1991-12-24 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器 Expired - Fee Related JP3124601B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE90125348:4 1990-12-22
EP90125348A EP0491980B1 (de) 1990-12-22 1990-12-22 Spannungsregler mit einem CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt

Publications (2)

Publication Number Publication Date
JPH04352508A JPH04352508A (ja) 1992-12-07
JP3124601B2 true JP3124601B2 (ja) 2001-01-15

Family

ID=8204889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03341453A Expired - Fee Related JP3124601B2 (ja) 1990-12-22 1991-12-24 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器

Country Status (5)

Country Link
US (1) US5182525A (ja)
EP (1) EP0491980B1 (ja)
JP (1) JP3124601B2 (ja)
KR (1) KR100210174B1 (ja)
DE (1) DE59010535D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184087A (en) * 1991-03-30 1993-02-02 Goldstar Electron Co., Ltd. Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source
USRE38482E1 (en) * 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
US5485490A (en) * 1992-05-28 1996-01-16 Rambus, Inc. Method and circuitry for clock synchronization
DE69229731T2 (de) * 1992-09-16 1999-12-23 Stmicroelectronics S.R.L., Agrate Brianza Von dem Eingangssignal dynamisch gesteuerter Transkonduktanz-Differenzverstärker
DE4242989C1 (de) * 1992-12-18 1994-05-11 Itt Ind Gmbh Deutsche Spannungsregler
US5550495A (en) * 1994-05-12 1996-08-27 Sierra Semiconductor Corporation All MOS voltage to current converter
US5510699A (en) * 1994-05-31 1996-04-23 Deutsche Itt Industries Gmbh Voltage regulator
DE4421072C2 (de) * 1994-06-16 1996-09-05 Telefunken Microelectron Schaltungsanordnung
JP2681001B2 (ja) * 1994-08-31 1997-11-19 日本電気アイシーマイコンシステム株式会社 コンパレータ回路
US5637992A (en) * 1995-05-31 1997-06-10 Sgs-Thomson Microelectronics, Inc. Voltage regulator with load pole stabilization
DE19543866C1 (de) * 1995-11-24 1997-08-14 Itt Ind Gmbh Deutsche CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt
KR100400379B1 (ko) * 1997-11-01 2003-12-24 엘지.필립스 엘시디 주식회사 연산증폭기와이를이용한디지털-아날로그변환기
FR2770947B1 (fr) * 1997-11-07 1999-12-24 Sgs Thomson Microelectronics Amplificateur differentiel a transistor mos
FR2793087B1 (fr) 1999-04-28 2001-06-29 St Microelectronics Sa Circuit et procede de compensation de la tension de decalage dans un amplificateur operationnel
US6366169B1 (en) * 2000-03-16 2002-04-02 Texas Instruments Incorporated Fast rail-to-rail class AB output stage having stable output bias current and linear performance
DE10119858A1 (de) 2001-04-24 2002-11-21 Infineon Technologies Ag Spannungsregler
US7233171B1 (en) 2005-06-29 2007-06-19 National Semiconductor Corporation Apparatus and method for transconductance stage with high current response to large signals
TWI721932B (zh) * 2020-10-08 2021-03-11 立錡科技股份有限公司 多級放大電路
US11977402B2 (en) * 2021-11-29 2024-05-07 Texas Instruments Incorporated Transconductors with improved slew performance and low quiescent current
CN119382632B (zh) * 2024-08-31 2025-10-10 西北工业大学 一种cmos体驱动跨导放大器电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355341A (en) * 1980-06-30 1982-10-19 Rca Corporation Power protection circuit for transistors
US4480230A (en) * 1983-07-05 1984-10-30 National Semiconductor Corporation Large swing CMOS power amplifier
JPS62214707A (ja) * 1986-03-14 1987-09-21 Nippon Gakki Seizo Kk 増幅回路
US4897612A (en) * 1988-05-09 1990-01-30 National Semiconductor Corporation Operational transconductance amplifier with improved current source capability
US4859963A (en) * 1988-05-24 1989-08-22 Maxim Integrated Products High speed low gain stable amplifier
US5068622A (en) * 1988-12-09 1991-11-26 Synaptics, Incorporated CMOS amplifier with offset adaptation
EP0460263B1 (de) * 1990-06-07 1996-08-28 Deutsche ITT Industries GmbH Lineare CMOS-Ausgangsstufe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｌｕｄｗｉｇ Ｇ．Ａ．Ｃａｌｌｅｗａｅｒｔ ｅｔ ａｌ．"Ｃａｓｓ ＡＢ ＣＭＯＳ Ａｍｐｌｉｆｉｅｒｓ ｗｉｔｈ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ" ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ｖｏｌ．２５，ｎｏ．３，Ｊｕｎ．１９９０，ｐ．６８４−６９１

Also Published As

Publication number Publication date
DE59010535D1 (de) 1996-11-14
KR100210174B1 (ko) 1999-07-15
KR920013881A (ko) 1992-07-29
JPH04352508A (ja) 1992-12-07
US5182525A (en) 1993-01-26
EP0491980B1 (de) 1996-10-09
EP0491980A1 (de) 1992-07-01

Similar Documents

Publication Publication Date Title
JP3124601B2 (ja) 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器
US6437645B1 (en) Slew rate boost circuitry and method
JP3158759B2 (ja) 同相モード安定性が強化された差動増幅器
US7605650B2 (en) Switched capacitor amplifier with higher gain and improved closed-loop gain accuracy
KR100353295B1 (ko) 동적 보상 증폭기 및 그 방법
Duisters et al. A-90-dB THD rail-to-rail input opamp using a new local charge pump in CMOS
Giustolisi et al. 1.2-V CMOS op-amp with a dynamically biased output stage
CN101105696A (zh) 一种用于线性稳压器的电压缓冲电路
US4484148A (en) Current source frequency compensation for a CMOS amplifier
EP0643478B1 (en) Cascode circuit operable at a low working voltage and having a high output impedance
EP0488315A2 (en) A balanced cascode current mirror
US5315264A (en) Rail-to-rail opamp with large sourcing current and small quiescent current
JP2003298368A (ja) 増幅回路
US6624696B1 (en) Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption
US5515006A (en) Low distortion efficient large swing CMOS amplifier output
JPH11510672A (ja) 能動ブートストラップ式利得向上技術を適用した増幅器
KR20060046045A (ko) 정전압 출력 회로
US11742812B2 (en) Output pole-compensated operational amplifier
US6639457B1 (en) CMOS transconductor circuit with high linearity
EP1168602B1 (en) Completely differential operational amplifier of the folded cascode type
JP2003046347A (ja) 高出力増幅器
CN210183292U (zh) 带内置负反馈的跟随器电路结构
US5963093A (en) Class AB output stage wih reduced distortion
US6084477A (en) Class AB output stage for an audio power amplifier
JP3801412B2 (ja) Ｍｏｓレギュレータ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees