Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3129281B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JP3129281B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3129281B2
JP3129281B2 JP10097176A JP9717698A JP3129281B2 JP 3129281 B2 JP3129281 B2 JP 3129281B2 JP 10097176 A JP10097176 A JP 10097176A JP 9717698 A JP9717698 A JP 9717698A JP 3129281 B2 JP3129281 B2 JP 3129281B2
Authority
JP
Japan
Prior art keywords
film
heat treatment
polyimide
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10097176A
Other languages
Japanese (ja)
Other versions
JPH11297684A (en
Inventor
正英 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10097176A priority Critical patent/JP3129281B2/en
Publication of JPH11297684A publication Critical patent/JPH11297684A/en
Application granted granted Critical
Publication of JP3129281B2 publication Critical patent/JP3129281B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221Structures or relative sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/242Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、素子が形成された半導体基板
と、この半導体基板を封入するモールド樹脂との間で熱
膨張係数が相違することによる熱歪を和らげるために、
半導体基板とモールド樹脂との間にバッファコート(熱
応力緩衝)膜を備える半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device, wherein a semiconductor substrate on which elements are formed and a mold resin for encapsulating the semiconductor substrate have different coefficients of thermal expansion. To relieve the thermal strain caused by
The present invention relates to a method for manufacturing a semiconductor device having a buffer coat (thermal stress buffer) film between a semiconductor substrate and a mold resin.

【0002】[0002]

【従来の技術】従来、この種の半導体装置の製造方法に
おいては、半導体素子の多層化、高集積化に伴い、パッ
ケージと称される多種多様の実装技術が開発されてい
る。これまでに用いられていた多くの実装技術では、外
部引き出し電極を有する金属板(以下、リードフレーム
と称する)に、半導体素子を半田ペースト等を用いて接
着する方法や、半導体素子上に接着テープを介してリー
ドフレームを接着する方法等、上述のバッファコート膜
を形成した後に薬液処理を行わない方法が採用されてい
る。
2. Description of the Related Art Conventionally, in a method of manufacturing a semiconductor device of this type, various mounting techniques called a package have been developed with the increase in the number of semiconductor elements and the degree of integration. Many mounting techniques used so far include a method of bonding a semiconductor element to a metal plate having an external lead electrode (hereinafter referred to as a lead frame) using a solder paste or the like, and a method of bonding an adhesive tape on a semiconductor element. For example, a method in which a chemical solution treatment is not performed after the above-mentioned buffer coat film is formed, such as a method in which a lead frame is adhered through the substrate, is employed.

【0003】また、一部の実装技術では、外部引き出し
用電極パッド(以下、ボンディングパッドと称する)上
に金属製の柱を形成し、この柱を外部へ引き出す方法が
採用されている。この方法では、金属ピラーを形成した
後、使用したレジストを、例えば、ポロピレングリコー
ルモノメチルエーテルアセテート(PGMEA)、メチ
ルエチルケトン(MEK)、酢酸ブチル等の有機溶剤で
剥離する薬液処理を行っており、バッファコート膜とし
て用いられるポリイミドはこれらの有機溶剤に対して十
分な耐性を有するものであった。
[0003] In some mounting techniques, a method of forming a metal pillar on an external lead electrode pad (hereinafter referred to as a bonding pad) and pulling the pillar to the outside is adopted. In this method, after a metal pillar is formed, a chemical solution treatment is performed in which the used resist is stripped with an organic solvent such as, for example, propylene glycol monomethyl ether acetate (PGMEA), methyl ethyl ketone (MEK), or butyl acetate. The polyimide used as the coating film had sufficient resistance to these organic solvents.

【0004】しかしながら、上述した従来の方法では、
半導体素子の高集積化、高速化に伴い対応が困難になっ
てきたために、新しい方法が採用されるようになった。
この新しい方法は、フリップチップ法と称されるもの
で、バッファコート膜上に金属膜を形成し、この金属膜
にボンディングパッドパターンを形成し、形成されたパ
ッドパターンの上に半田ボールを形成し、この後、半導
体素子の表面の洗浄を行なう方法である。このフリップ
チップ法では、金属膜のパターン加工時及び表面洗浄時
に薬液処理を行っており、この薬液処理では、硫酸、フ
ッ酸等の無機酸や、アセトン、アミン系溶液等の有機溶
剤等、様々な薬液が用いられている。
However, in the conventional method described above,
Since it has become difficult to cope with high integration and high speed of semiconductor elements, a new method has been adopted.
This new method is called the flip chip method. A metal film is formed on a buffer coat film, a bonding pad pattern is formed on the metal film, and a solder ball is formed on the formed pad pattern. Thereafter, the surface of the semiconductor element is cleaned. In the flip chip method, chemical processing is performed during pattern processing of metal films and surface cleaning. In this chemical processing, various chemicals such as inorganic acids such as sulfuric acid and hydrofluoric acid, and organic solvents such as acetone and amine-based solutions are used. Chemicals are used.

【0005】ここで、図7及び図8を参照して、従来の
フリップチップ法(以下、第1の従来フリップチップ法
ともいう)を用いて半導体装置を具体的に製造する方法
について説明する。まず、素子や金属配線パターン1a
の作り込まれた半導体基板2aの上に、化学気相成長法
(以下、CVD法と称する)によりパッシベーション
膜、例えば、厚み1μmのシリコン窒化膜3aを形成す
る(図7(a))。次いで、フォトリソグラフィ技術に
より、シリコン窒化膜3aに対して、金属配線パターン
1aのボンディングパッド形成予定領域4aの上面が露
出するようにパターン加工を行なう(同図(b))。
Here, a method of manufacturing a semiconductor device using a conventional flip chip method (hereinafter, also referred to as a first conventional flip chip method) will be specifically described with reference to FIGS. First, the element and the metal wiring pattern 1a
A passivation film, for example, a silicon nitride film 3a having a thickness of 1 μm is formed on the semiconductor substrate 2a in which is formed by a chemical vapor deposition method (hereinafter, referred to as a CVD method) (FIG. 7A). Next, pattern processing is performed on the silicon nitride film 3a by photolithography so that the upper surface of the bonding pad formation region 4a of the metal wiring pattern 1a is exposed (FIG. 4B).

【0006】次いで、パターニングされたシリコン窒化
膜3aの上に、バッファコート膜として、例えば膜厚が
20μmのポリイミド膜5aを形成した後(同図
(c))、フォトリソグラフィ技術を用いて、ポリイミ
ド膜5aに対してパターン加工を行って、所定形状のボ
ンディングパッド用凹部6aを形成する(同図
(d))。次いで、パターニングされたポリイミド膜5
aに、適当な熱処理炉を用いて窒素雰囲気中で熱処理を
施すことにより、このポリイミド膜5a中の溶媒を除去
するとともにポリマの縮合反応を行なう。これにより、
ポリイミド膜5aが硬化して、ポリイミド硬化膜7aと
なる(図8(e))。
Next, a polyimide film 5a having a thickness of, for example, 20 μm is formed as a buffer coat film on the patterned silicon nitride film 3a (FIG. 3C). The film 5a is patterned to form a bonding pad recess 6a having a predetermined shape (FIG. 4D). Next, the patterned polyimide film 5
By subjecting a to a heat treatment in a nitrogen atmosphere using a suitable heat treatment furnace, the solvent in the polyimide film 5a is removed and a polymer condensation reaction is performed. This allows
The polyimide film 5a is cured to become a cured polyimide film 7a (FIG. 8E).

【0007】図9及び図10は、上記熱処理工程におけ
る熱処理シーケンスの複数の例を示したもので、図9
は、最高均熱処理を含む全ての熱処理工程を窒素雰囲気
中で行なった場合の熱処理シーケンスを、図10は、略
150℃で略75分間予備均熱処理を行なう際に、溶媒
除去とともにコーティングしたポリイミド中に含まれる
密着助剤を機能(活性化)させるために酸素ガスを導入
した場合の熱処理シーケンスを、それぞれ示している。
何れの熱処理工程においても、最高均熱処理は、ポリイ
ミド膜5aの酸化を防止するために酸素濃度が0.5%
以下の窒素雰囲気中で行なう必要がある。
FIGS. 9 and 10 show a plurality of examples of a heat treatment sequence in the heat treatment step.
FIG. 10 shows a heat treatment sequence when all the heat treatment steps including the highest soaking heat treatment are performed in a nitrogen atmosphere. FIG. Shows a heat treatment sequence in the case where oxygen gas is introduced to activate (activate) the adhesion assistant contained in the above.
In any of the heat treatment steps, the highest uniform heat treatment has an oxygen concentration of 0.5% in order to prevent oxidation of the polyimide film 5a.
It must be performed in the following nitrogen atmosphere.

【0008】再び、図8の説明に戻ると、上述の熱処理
により得られたポリイミド硬化膜7aの上に、スパッタ
技術により、例えばTiW膜8aとCu膜9aとを積層
してなるバリア金属膜10aを形成し、フォトリソグラ
フィ法により、このバリア金属膜10a上にレジストパ
ターンを形成した後、ウェットエッチング法により、こ
のバリア金属膜10aに所定の形状の凹パターンを加工
してボンディングパッド11aを形成する(図8
(f))。
Referring again to FIG. 8, a barrier metal film 10a formed by laminating, for example, a TiW film 8a and a Cu film 9a on the polyimide cured film 7a obtained by the above-described heat treatment by a sputtering technique. After forming a resist pattern on the barrier metal film 10a by a photolithography method, a concave pattern of a predetermined shape is processed on the barrier metal film 10a by a wet etching method to form a bonding pad 11a. (FIG. 8
(F)).

【0009】このウェットエッチングの際に用いられる
薬液としては、Cu膜9aのエッチングには、硫酸、過
酸化水素水、純水を例えば2:3:12の割合で混合し
た薬液が、また、TiW膜8aのエッチングには、過酸
化水素水を主成分とする薬液が、それぞれ用いられる。
次いで、ボンディングパッド11a上に半田ボール12
aを形成し(同図(g))、この後、フラックスを除去
するためにアミン系溶液、例えばモノエタノールアミン
を用いて表面を洗浄し、チップの実装を行い、モールド
樹脂で封入する。
As a chemical solution used in this wet etching, a chemical solution obtained by mixing sulfuric acid, hydrogen peroxide solution, and pure water at a ratio of, for example, 2: 3: 12 is used for etching the Cu film 9a. For etching the film 8a, a chemical solution containing hydrogen peroxide as a main component is used.
Next, the solder balls 12 are placed on the bonding pads 11a.
Then, the surface is washed with an amine-based solution such as monoethanolamine to remove the flux, the chip is mounted, and sealed with a mold resin.

【0010】一方、図11及び図12に示すように、パ
ターニングされたバッファコート膜をマスクとして、パ
ッシベーション膜のパターニングを行なうフリップチッ
プ法(以下、第2の従来フリップチップ法ともいう)も
知られている。この方法は、まず、素子や金属配線パタ
ーン1bの作り込まれた半導体基板2bの上に、CVD
法により、パッシベーション膜として、例えば、厚み1
μmのシリコン窒化膜3bを形成する(図11
(a))。次いで、形成されたシリコン窒化膜3の上
に、バッファコート膜として、例えば膜厚が20μmの
ポリイミド膜5bを形成する(同図(b))。
On the other hand, as shown in FIGS. 11 and 12, a flip chip method (hereinafter, also referred to as a second conventional flip chip method) for patterning a passivation film using a patterned buffer coat film as a mask is also known. ing. In this method, a CVD method is first performed on a semiconductor substrate 2b on which elements and a metal wiring pattern 1b are formed.
According to the method, as a passivation film, for example, a thickness of 1
A silicon nitride film 3b of μm is formed (FIG. 11)
(A)). Next, a polyimide film 5b having a thickness of, for example, 20 μm is formed as a buffer coat film on the formed silicon nitride film 3 (FIG. 2B).

【0011】次いで、フォトリソグラフィ技術を用い
て、ポリイミド膜5bのボンディングパッド形成予定領
域に対してパターン加工を行って、凹部6bを形成した
後(同図(c))、このポリイミド膜5bに、適当な熱
処理炉を用いて窒素雰囲気中で熱処理を施すことによ
り、このポリイミド膜5b中の溶媒を除去するとともに
ポリマの縮合反応を行なう。これにより、ポリイミド膜
5bが硬化して、ポリイミド硬化膜7bとなる(同図
(d))。この熱処理工程における熱処理シーケンス
は、第1の従来フリップチップ法において述べたと略同
様である(図9及び図10参照)。
Next, a pattern processing is performed on the bonding pad formation region of the polyimide film 5b by using a photolithography technique to form a concave portion 6b (FIG. 3 (c)). By performing a heat treatment in a nitrogen atmosphere using a suitable heat treatment furnace, the solvent in the polyimide film 5b is removed and a condensation reaction of the polymer is performed. As a result, the polyimide film 5b is cured to become a cured polyimide film 7b (FIG. 4D). The heat treatment sequence in this heat treatment step is substantially the same as that described in the first conventional flip chip method (see FIGS. 9 and 10).

【0012】次いで、この熱処理により得られたポリイ
ミド硬化膜7bをマスクとするドライエッチング技術に
より、シリコン窒化膜3bに対して、金属配線パターン
1bのボンディングパッド形成予定領域4bの上面が露
出するようにパターン加工を行なう(図12(e))。
次いで、パターン加工を施したポリイミド硬化膜7bの
上に、スパッタ技術を用いて、例えば、TiW膜8bと
Cu膜9bとの2層膜からなるバリア金属膜10bを形
成し、この後、フォトリソグラフィ法により、このバリ
ア金属膜10bの上にレジストパターンを形成し、さら
に、ウェットエッチング法により、このバリア金属膜1
0bに所定の形状のパターニング加工してボンディング
パッド11bを形成する(同図(f))。
Then, the upper surface of the bonding pad formation region 4b of the metal wiring pattern 1b is exposed to the silicon nitride film 3b by a dry etching technique using the polyimide cured film 7b obtained by this heat treatment as a mask. Pattern processing is performed (FIG. 12E).
Next, a barrier metal film 10b composed of, for example, a two-layer film of a TiW film 8b and a Cu film 9b is formed on the patterned polyimide cured film 7b by using a sputtering technique. A resist pattern is formed on the barrier metal film 10b by a wet etching method, and the barrier metal film 1 is formed by a wet etching method.
A bonding pad 11b is formed by patterning a predetermined shape on the bonding pad 11b (FIG. 1F).

【0013】このウェットエッチングを行なう際に使用
する薬液としては、Cu膜9bのエッチングには、硫
酸、過酸化水素水、純水を例えば2:3:12の割合で
混合した薬液が、また、TiW膜8bのエッチングに
は、過酸化水素水を主成分とする薬液が、それぞれ用い
られる。これらの薬液を用いてTiW膜8b、Cu膜1
1それぞれのパターン加工を行った後、このバリア金属
膜10bのボンディングパッド13の上に半田ボール1
2bを形成し(同図(g))、この後、フラックスを除
去するために、アミン系溶液、例えばモノエタノールア
ミンを用いて表面を洗浄し、チップの実装を行って、モ
ールド樹脂で封入する。
As a chemical solution used for performing the wet etching, a chemical solution obtained by mixing sulfuric acid, hydrogen peroxide solution and pure water at a ratio of, for example, 2: 3: 12 is used for etching the Cu film 9b. For the etching of the TiW film 8b, a chemical solution containing hydrogen peroxide as a main component is used. Using these chemicals, TiW film 8b and Cu film 1
After performing each pattern processing, the solder ball 1 is placed on the bonding pad 13 of the barrier metal film 10b.
2b is formed (FIG. 9 (g)), and thereafter, in order to remove the flux, the surface is washed with an amine-based solution, for example, monoethanolamine, and the chip is mounted and sealed with a mold resin. .

【0014】[0014]

【発明が解決しようとする課題】ところで、上記第1及
び第2の従来フリップチップ法による半導体装置の製造
方法では、バリア金属膜10a,10bのパターン加工
時及び表面洗浄時に、硫酸、フッ酸、アセトン、アミン
系溶液等を用いた薬液処理が施される。しかしながら、
ポリイミド硬化膜7a,7b等のバッファコート膜で
は、上述した薬液に対する耐性が低く、バッファコート
膜にクラック等が発生し、デバイスの信頼性に悪影響を
与える虞がある、という問題がある。例えば、ポリイミ
ド膜5の最高均熱処理における条件(酸素濃度が0.5
%以下の窒素雰囲気中)では、新しい実装方法で使用す
る薬液、例えば、硫酸、過酸化水素水、アミン系水溶液
等を用いて表面処理を行なうと、バッファコート膜であ
るポリイミド膜5にクラックが入り信頼性に悪影響を与
える虞がある。
By the way, in the first and second conventional methods of manufacturing a semiconductor device by the flip-chip method, sulfuric acid, hydrofluoric acid, and the like are used at the time of pattern processing and surface cleaning of the barrier metal films 10a and 10b. Chemical treatment using acetone, an amine-based solution, or the like is performed. However,
The buffer coat films such as the polyimide cured films 7a and 7b have a problem that the resistance to the above-mentioned chemical solution is low, cracks or the like are generated in the buffer coat film, and the reliability of the device may be adversely affected. For example, the conditions (maximum oxygen concentration of 0.5
% Or less in a nitrogen atmosphere), when a surface treatment is performed using a chemical solution used in a new mounting method, for example, sulfuric acid, hydrogen peroxide solution, an amine-based aqueous solution, or the like, cracks occur in the polyimide film 5 serving as a buffer coat film. There is a possibility that the reliability may be adversely affected.

【0015】バッファコート膜の耐薬品性を向上させる
手段としては、熱処理温度を上げるたり、大気中あるい
は酸素濃度が20%以上の雰囲気中で熱処理を行なえば
良いのであるが、反面、熱処理時の酸素濃度が高くなる
ことから、ポリイミド膜5が酸化されることにより着色
し、バッファコート膜の色が黒化してしまい、組立時に
チップの認識が困難になったり、ポリイミド膜5中のポ
リマ構造が変化し、機械的強度、電気的性質、密着性等
が低下する、という問題がある。
Means for improving the chemical resistance of the buffer coat film may be to raise the heat treatment temperature or to perform the heat treatment in the air or in an atmosphere having an oxygen concentration of 20% or more. Since the oxygen concentration is increased, the polyimide film 5 is colored by being oxidized, and the color of the buffer coat film is blackened, making it difficult to recognize the chip at the time of assembling, or the polymer structure in the polyimide film 5 may be deteriorated. And the mechanical strength, electrical properties, adhesion, and the like are reduced.

【0016】この発明は、上記の事情に鑑みてなされた
ものであって、バッファコート膜の色調の変化を最小限
に抑えるとともに、機械的強度、電気的性質、密着性等
を低下させることなく耐薬品性を向上させることのでき
る半導体装置の製造方法を提供することを目的としてい
る。
The present invention has been made in view of the above circumstances, and minimizes a change in the color tone of a buffer coat film without deteriorating mechanical strength, electrical properties, adhesion, and the like. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of improving chemical resistance.

【0017】[0017]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、素子が形成された半導体基
板上に、炭素環式化合物を含む樹脂を主成分とするバッ
ファコート膜を形成する工程と、該バッファコート膜を
熱処理する工程とを有する半導体装置の製造方法に係
り、上記熱処理工程を、酸素濃度Xが0.5v/v%<
X≦20v/v%の範囲内の雰囲気中で行なうことを特
徴としている。
According to a first aspect of the present invention, there is provided a buffer coat film comprising a resin containing a carbocyclic compound as a main component on a semiconductor substrate having an element formed thereon. And a step of heat-treating the buffer coat film, wherein the heat treatment step is performed when the oxygen concentration X is 0.5 v / v% <
It is characterized in that it is performed in an atmosphere within the range of X ≦ 20 v / v%.

【0018】また、請求項2記載の発明は、請求項1記
載の半導体装置の製造方法に係り、少なくとも最高均熱
処理を酸素濃度Xが0.5v/v%<X≦20v/v%
の範囲内の雰囲気中で行なうことを特徴としている。
According to a second aspect of the present invention, there is provided the method of manufacturing a semiconductor device according to the first aspect, wherein the oxygen concentration X is at least 0.5 v / v% <X ≦ 20 v / v% at the highest soaking temperature.
Is performed in an atmosphere within the range of (1).

【0019】また、請求項3記載の発明は、請求項1記
載の半導体装置の製造方法に係り、上記樹脂が、ポリイ
ミド、ポリベンゾオキサゾール及びベンゾシクロオレフ
ィンの中から選ばれた少なくとも1種を有してなること
を特徴としている。
According to a third aspect of the present invention, there is provided the method of manufacturing a semiconductor device according to the first aspect, wherein the resin has at least one selected from the group consisting of polyimide, polybenzoxazole and benzocycloolefin. It is characterized by becoming.

【0020】また、請求項4記載の発明は、請求項3記
載の半導体装置の製造方法に係り、上記ポリイミドが、
感光性ポリイミドであることを特徴としている。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the third aspect, wherein the polyimide comprises:
It is a photosensitive polyimide.

【0021】また、請求項5記載の発明は、請求項3記
載の半導体装置の製造方法に係り、上記ポリベンゾオキ
サゾールが、ポリベンゾ1,3−オキサゾールであるこ
とを特徴としている。
According to a fifth aspect of the present invention, there is provided the method of manufacturing a semiconductor device according to the third aspect, wherein the polybenzoxazole is polybenzo-1,3-oxazole.

【0022】また、請求項6記載の発明は、請求項3記
載の半導体装置の製造方法に係り、上記ベンゾシクロオ
レフィンが、ベンゾシクロブテンであることを特徴とし
ている。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the third aspect, wherein the benzocycloolefin is benzocyclobutene.

【0023】[0023]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第1実施例 図1及び図2は、この発明の第1実施例である半導体装
置の製造方法を示す過程図である。この例の半導体装置
を製造するには、まず、素子や金属配線パターン1cの
作り込まれた半導体基板2c上に、CVD法により、パ
ッシベーション膜として、例えば、厚み1μmのシリコ
ン窒化膜3cを形成する(図1(a))。次に、シリコ
ン窒化膜3cの上にフォトレジストを塗布して露光を行
い、必要なパターン、例えば、ボンディングパッド、冗
長回路切り替えヒューズ(リダンダンシーヒューズ)、
スクライブ線等のパターン形成を行った後、ドライエッ
チング技術を用いて、このレジストパターンをマスクに
して、シリコン窒化膜3cのパターン加工を行なう。こ
れにより、シリコン窒化膜3cが露出して、金属配線パ
ターン1cのボンディングパッド形成予定領域4cが露
出する(同図(b))。次に、パターンニングされたシ
リコン窒化膜3cの上に、例えばポリイミド等を塗布し
て、バッファコート膜としてのポリイミド膜5cを形成
する(同図(c))。次いで、フォトリソグラフィ技術
により、ポリイミド膜5cをパターニングして、所定形
状のボンディングパッド用凹部6c等を形成する(同図
(d))。
Embodiments of the present invention will be described below with reference to the drawings. The description will be made specifically using an embodiment. First Embodiment FIGS. 1 and 2 are process diagrams showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention. In order to manufacture the semiconductor device of this example, first, for example, a silicon nitride film 3c having a thickness of 1 μm is formed as a passivation film on a semiconductor substrate 2c on which elements and metal wiring patterns 1c are formed by a CVD method. (FIG. 1 (a)). Next, a photoresist is applied onto the silicon nitride film 3c and exposed, and a necessary pattern such as a bonding pad, a redundant circuit switching fuse (redundancy fuse),
After forming a pattern such as a scribe line, the silicon nitride film 3c is patterned by dry etching using the resist pattern as a mask. As a result, the silicon nitride film 3c is exposed, and the bonding pad formation region 4c of the metal wiring pattern 1c is exposed (FIG. 2B). Next, on the patterned silicon nitride film 3c, for example, a polyimide or the like is applied to form a polyimide film 5c as a buffer coat film (FIG. 3C). Next, the polyimide film 5c is patterned by photolithography to form a bonding pad recess 6c or the like having a predetermined shape (FIG. 4D).

【0024】次いで、適当な熱処理炉を用いて、パター
ニングされたポリイミド膜5cに対して、図3に示すよ
うな熱処理シーケンスにて熱処理を行なうことにより、
ポリイミド膜5cのイミド化反応を行なう。イミド化反
応が完了したポリイミド膜5cが硬化して、ポリイミド
硬化膜7cとなる(図2(e))。この熱処理シーケン
スにおいては、図3に示すように、略50℃の出し入れ
時、略150℃の予備均熱処理、350℃±10℃の最
高均熱処理を含む全ての熱処理期間内における雰囲気
を、酸素濃度Xが0.5v/v%<X≦20v/v%の
範囲内の適当な濃度、例えば略19v/v%であり、残
部が窒素であるように調整する。ここで、熱処理対象物
を炉に出し入れする際の温度を略50℃に設定したの
は、作業者の安全のためであり、略150℃の予備均熱
処理を設けるのは、材料の急激な発報を回避するためで
あり、最高均熱処理を350℃±10℃に設定したの
は、反応促進を図るためである。
Next, the patterned polyimide film 5c is subjected to a heat treatment in a heat treatment sequence as shown in FIG.
An imidation reaction of the polyimide film 5c is performed. The polyimide film 5c having undergone the imidization reaction is cured to become a cured polyimide film 7c (FIG. 2E). In this heat treatment sequence, as shown in FIG. 3, the atmosphere in all heat treatment periods including the preliminary heat treatment at approximately 50 ° C., the heat treatment at 350 ° C. ± 10 ° C., and the oxygen concentration at approximately 50 ° C. Adjust so that X is an appropriate concentration in the range of 0.5 v / v% <X ≦ 20 v / v%, for example, about 19 v / v%, and the balance is nitrogen. Here, the temperature at which the object to be heat-treated is taken in and out of the furnace is set at about 50 ° C. for the safety of workers, and the provision of the preliminary soaking at about 150 ° C. The reason why the maximum soaking temperature was set at 350 ° C. ± 10 ° C. is to promote the reaction.

【0025】再び、図2に戻って説明を続けると、上述
の熱処理(図3)により得られたポリイミド硬化膜7c
及び金属配線パターン1cの露出面(ボンディングパッ
ド用凹部6c)の上を、スパッタ法を用いて、例えば、
膜厚が0.2μmのTiW膜8cで被覆した後、引き続
き、膜厚が5μmのCu膜9cで被覆することで、積層
構造のバリア金属膜10cを成膜する。この後、フォト
リソグラフィ法により、このバリア金属膜10cに対し
てパターニングを行い、続くウェットエッチング法によ
り、レジストパターンをマスクにして、バリア金属膜1
0cの不要部分を除去することで、ボンディングパッド
11cを形成する(図2(f))。
Returning to FIG. 2, the explanation will be continued. The polyimide cured film 7c obtained by the above-described heat treatment (FIG. 3)
On the exposed surface of the metal wiring pattern 1c (the concave portion 6c for bonding pad), for example,
After coating with the TiW film 8c having a thickness of 0.2 μm, and subsequently coating with the Cu film 9c having a thickness of 5 μm, a barrier metal film 10c having a multilayer structure is formed. Thereafter, the barrier metal film 10c is patterned by a photolithography method, and the barrier metal film 1c is formed by a subsequent wet etching method using the resist pattern as a mask.
The bonding pad 11c is formed by removing an unnecessary portion of 0c (FIG. 2F).

【0026】この例のウェットエッチングでは、Cu膜
9cのエッチングには、硫酸と過酸化水素水と水(純
水)を例えば略2:3:12の割合で混合した薬液を、
また、TiW膜8cのエッチングには過酸化水素水をそ
れぞれ用いる。次いで、形成されたボンディングパッド
11cの上に、冶具を用いて半田ボール12cを乗せ、
この後熱処理を行い、半田ボール12cをボンディング
パッド11cの上に接着させる(同図(g))。この
後、洗浄液として、アミン系溶液、例えばモノエタノー
ルアミンを用いて表面を洗浄し、フラックスを除去す
る。
In the wet etching of this example, a chemical solution obtained by mixing sulfuric acid, hydrogen peroxide solution and water (pure water) at a ratio of about 2: 3: 12 is used for etching the Cu film 9c.
Hydrogen peroxide solution is used for etching the TiW film 8c. Next, a solder ball 12c is placed on the formed bonding pad 11c using a jig,
Thereafter, heat treatment is performed to bond the solder balls 12c onto the bonding pads 11c (FIG. 9G). Thereafter, the surface is cleaned using an amine-based solution, for example, monoethanolamine, as a cleaning liquid to remove the flux.

【0027】◇第2実施例 図4及び図5は、この発明の第2実施例である半導体装
置の製造方法を示す過程図である。この例の構成が、上
述の第1実施例のそれと大きく異なるところは、バッフ
ァコート膜の塗布に先立ってパッシベーション膜をパタ
ーニングする手順に代えて、いまだパターニングされて
いないパッシベーション膜の上にバッファコート膜を塗
布形成した後、バッファコート膜をパターニングし、次
いで、パターニングされたバッファコート膜をセルフア
ラインマスクとして、パッシベーション膜のパターニン
グを行なうようにした点、及び、ポリイミド膜に対する
熱処理時の酸素濃度Xを、最高均熱処理時のみ、0.5
v/v%<X≦20v/v%に調整するようにした点で
ある。
Second Embodiment FIGS. 4 and 5 are process diagrams showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention. The configuration of this example is significantly different from that of the first embodiment in that the buffer coat film is formed on the unpatterned passivation film instead of the procedure of patterning the passivation film prior to the application of the buffer coat film. After coating and forming the buffer coat film, the passivation film is patterned using the patterned buffer coat film as a self-aligned mask. , 0.5 only for maximum soaking
The point is that v / v% <X ≦ 20 v / v%.

【0028】この例の半導体装置を製造するには、ま
ず、素子や金属配線パターン1dの作り込まれた半導体
基板2dの上に、CVD法により、パッシベーション
膜、例えば、厚み1μmのシリコン窒化膜3dを形成す
る(図4(a))。次に、シリコン窒化膜3dの上にポ
リイミドをスピンコートすることにより、バッファコー
ト膜としてのポリイミド膜5dを形成する(同図
(b))。
In order to manufacture the semiconductor device of this example, first, a passivation film, for example, a silicon nitride film 3d having a thickness of 1 μm is formed on a semiconductor substrate 2d on which elements and metal wiring patterns 1d are formed by a CVD method. Is formed (FIG. 4A). Next, a polyimide film 5d is formed as a buffer coat film by spin-coating polyimide on the silicon nitride film 3d (FIG. 4B).

【0029】次いで、フォトリソグラフィ技術を用い
て、ポリイミド膜5dのボンディングパッド形成予定領
域に対してパターン加工を行って、凹部6dを形成する
(同図(c))。次いで、適当な熱処理炉を用いて、凹
部6dが形成されたポリイミド膜5dに対して、図6に
示すような熱処理シーケンスにて、窒素雰囲気中で熱処
理を施すことにより、このポリイミド膜5d中の溶媒を
除去するとともにポリマの縮合反応を行なう。これによ
り、ポリイミド膜5dが硬化して、ポリイミド硬化膜7
dとなる(同図(d))。
Next, using a photolithography technique, pattern processing is performed on a region where the bonding pad of the polyimide film 5d is to be formed, thereby forming a concave portion 6d (FIG. 3C). Next, using a suitable heat treatment furnace, the polyimide film 5d in which the concave portions 6d are formed is subjected to a heat treatment in a nitrogen atmosphere in a heat treatment sequence as shown in FIG. The solvent is removed and a condensation reaction of the polymer is carried out. Thereby, the polyimide film 5d is cured, and the polyimide cured film 7 is cured.
d (FIG. 2D).

【0030】この熱処理シーケンスでは、図6に示すよ
うに、350℃±10℃の最高均熱処理の際における雰
囲気を、酸素濃度Xが0.5v/v%<X≦20v/v
%の範囲内の適当な濃度、例えば略19v/v%であ
り、残部が窒素であるように調整する(最高均熱処理以
外の期間では、酸素の供給を停止する)。次いで、この
熱処理により得られたポリイミド硬化膜7dをセルフア
ラインマスクとするドライエッチング技術により、シリ
コン窒化膜3dに対して、金属配線パターン1dのボン
ディングパッド形成予定領域4dの上面が露出するよう
にパターン加工を行なう(図5(e))。次に、ポリイ
ミド硬化膜7d及び金属配線パターン1dの露出面(ボ
ンディングパッド形成予定領域4d)を、スパッタ技術
を用いて、例えば、膜厚が0.2μmのTiW膜8dと
膜厚が5μmのCu膜9dとの2層膜からなるバリア金
属膜10dで被覆する。この後、フォトリソグラフィ法
により、このバリア金属膜10dに対してパターニング
を行い、さらに、レジストパターンをマスクとして、バ
リア金属膜10dの不要領域をウェットエッチング除去
することで、ボンディングパッド11dを形成する(同
図(f))。なお、この場合のエッチング条件は、第1
実施例で述べた条件と略同様であるので、その説明を省
略する。次いで、このボンディングパッド11dの上
に、冶具を用いて、半田ボール12dを乗せた後、熱処
理を行って、半田ボール12dをボンディングパッド1
1dの上に接着させる(同図(g))。この後、洗浄液
として、アミン系溶液、例えばモノエタノールアミンを
用い、フラックス除去を行なう。
In this heat treatment sequence, as shown in FIG. 6, the atmosphere at the time of the highest uniform heat treatment at 350 ° C. ± 10 ° C. is set so that the oxygen concentration X is 0.5 v / v% <X ≦ 20 v / v.
%, For example, approximately 19 v / v%, with the balance being nitrogen (oxygen supply is stopped during periods other than the highest soak). Then, a pattern is formed on the silicon nitride film 3d by a dry etching technique using the polyimide cured film 7d obtained by this heat treatment as a self-alignment mask so that the upper surface of the bonding pad formation region 4d of the metal wiring pattern 1d is exposed. Processing is performed (FIG. 5E). Next, the exposed surface of the cured polyimide film 7d and the metal wiring pattern 1d (the region 4d where the bonding pad is to be formed) is formed by sputtering, for example, using a TiW film 8d having a thickness of 0.2 μm and a Cu film having a thickness of 5 μm. It is covered with a barrier metal film 10d composed of a two-layer film with the film 9d. Thereafter, patterning is performed on the barrier metal film 10d by a photolithography method, and an unnecessary region of the barrier metal film 10d is wet-etched and removed using the resist pattern as a mask to form a bonding pad 11d ( FIG. The etching conditions in this case are as follows:
Since the conditions are almost the same as those described in the embodiment, the description thereof will be omitted. Next, a solder ball 12d is placed on the bonding pad 11d by using a jig, and then a heat treatment is performed to attach the solder ball 12d to the bonding pad 1d.
It is adhered on 1d (FIG. 9 (g)). Thereafter, flux removal is performed using an amine-based solution, for example, monoethanolamine, as a cleaning solution.

【0031】次に、表1乃至表4を参照して、上述の第
1及び第2実施例の効果を確認するために、従来技術と
の比較を行った試験結果について述べる。なお、ここで
は、従来技術1として、酸素濃度XがX<0.5v/v
%の範囲の熱処理条件で、従来技術2として、20v/
v%<Xの範囲の熱処理条件で、試料となる半導体装置
をそれぞれ作製した後、各種試験を行い、第1及び第2
実施例との比較を行った。表1は、バッファコート膜と
してのポリイミド硬化膜の膜特性の比較試験結果を示し
たものである。
Next, with reference to Tables 1 to 4, a description will be given of test results in comparison with the prior art in order to confirm the effects of the first and second embodiments. Here, as the conventional technology 1, the oxygen concentration X is X <0.5 v / v.
% Under the heat treatment conditions in the range of 20% / v
Under the heat treatment conditions in the range of v% <X, each of the semiconductor devices to be sampled was manufactured, and then various tests were performed.
A comparison with the example was performed. Table 1 shows a comparison test result of the film characteristics of the cured polyimide film as the buffer coat film.

【0032】[0032]

【表1】 [Table 1]

【0033】表1によれば、第1及び第2実施例によっ
て得られた試料の機械的強度が13kg/mm2、機械
的伸度が11%、ヤング率が300kg/mm2、透過
率が66.2〜70.5%であるのに対し、従来技術
1,2で作製された試料の機械的強度が10〜11kg
/mm2、機械的伸度が12%、ヤング率が260〜2
80kg/mm2、透過率が47〜72%であることか
ら、第1及び第2実施例のポリイミド硬化膜の膜質が、
従来技術1,2のものと比べて、ほとんど変わらないこ
とがわかる。
According to Table 1, the samples obtained by the first and second examples had a mechanical strength of 13 kg / mm 2 , a mechanical elongation of 11%, a Young's modulus of 300 kg / mm 2 , and a transmittance of 300 kg / mm 2 . 66.2 to 70.5%, whereas the mechanical strength of the samples prepared by the prior arts 1 and 2 is 10 to 11 kg.
/ Mm 2 , mechanical elongation 12%, Young's modulus 260-2
80 kg / mm 2 , and the transmittance is 47 to 72%, the film quality of the polyimide cured film of the first and second examples is
It can be seen that there is almost no difference as compared with the prior arts 1 and 2.

【0034】表2は、ポリイミド硬化膜の耐薬品性の比
較試験結果を示したものである。ここでは、試料を室温
の薬液中に略10分間浸漬した後に取り出し、顕微鏡を
用いて、ポリイミド硬化膜の表面の観察を行い、表面に
クラック等の変化の無いものを耐性有り(○)、変化が
認められたものを耐性無し(×)とした。
Table 2 shows the results of a comparative test on the chemical resistance of the cured polyimide film. Here, the sample was immersed in a chemical solution at room temperature for about 10 minutes, and then taken out. The surface of the cured polyimide film was observed using a microscope. The sample with no was evaluated as no resistance (x).

【0035】[0035]

【表2】 [Table 2]

【0036】表2によれば、第1及び第2実施例の試料
が、試験を行った全ての薬品に対して耐薬品性を有して
いるのに対し、従来技術1(酸素濃度XがX<0.5v
/v%の場合)の試料では、フッ酸、硫酸及びモノエタ
ノールアミンに対して耐薬品性が低下していることがわ
かる。なお、従来2(酸素濃度Xが20v/v%<Xの
場合)の試料は、試験を行った全ての薬品に対して耐薬
品性を有していた。
According to Table 2, the samples of the first and second embodiments have chemical resistance to all the chemicals tested, while the conventional technology 1 (oxygen concentration X X <0.5v
/ V%) shows that the chemical resistance to hydrofluoric acid, sulfuric acid and monoethanolamine is reduced. Note that the conventional sample 2 (when the oxygen concentration X is 20 v / v% <X) had chemical resistance to all the chemicals tested.

【0037】表3は、ポリイミド硬化膜の下地密着性を
評価するための高温高湿度加速試験、いわゆるPCT
(Pressure Cooker Test)試験結果を示したものであ
る。ここでは、試料を125℃の雰囲気中に所定時間放
置した後、所定の強度で引張試験を行った場合の全数1
00個に対する剥離数を示した。引張試験はJIS規格
に準拠して実施した。
Table 3 shows a high-temperature high-humidity acceleration test for evaluating the adhesion of the polyimide cured film under the substrate, that is, a so-called PCT.
(Pressure Cooker Test) shows the results of the test. Here, after leaving the sample in an atmosphere of 125 ° C. for a predetermined time, a total number of samples obtained by performing a tensile test at a predetermined strength is 1
The number of peelings for 00 pieces is shown. The tensile test was performed according to JIS standards.

【0038】[0038]

【表3】 [Table 3]

【0039】表3によれば、第1及び第2実施例のもの
が、500時間放置後でも剥離したものが全く無かった
のに対し、従来技術2(酸素濃度Xが20v/v%<
X)のものでは、放置時間が長くなるに従って剥離数が
増加し、300時間放置後では全てのものが剥離した。
なお、従来技術1(酸素濃度XがX<0.5v/v%)
のものでは、500時間放置後でも剥離したものが全く
無かった。
According to Table 3, while none of the first and second examples peeled off even after standing for 500 hours, the conventional technique 2 (oxygen concentration X was 20 v / v% <
In the case of X), the number of peelings increased as the standing time became longer, and after leaving for 300 hours, all peeled off.
Conventional technology 1 (oxygen concentration X is X <0.5 v / v%)
With respect to the sample, none was peeled off even after standing for 500 hours.

【0040】表4は、ポリイミド硬化膜のモールド樹脂
密着性を示したものである。ここでは、密着性の評価は
PCT比較試験の前後のせん断強度を測定することによ
り行った。また、PCT比較試験の条件は、125℃の
雰囲気中に48時間放置とした。
Table 4 shows the mold resin adhesion of the cured polyimide film. Here, the adhesion was evaluated by measuring the shear strength before and after the PCT comparison test. The conditions for the PCT comparison test were that the sample was left in an atmosphere at 125 ° C. for 48 hours.

【0041】[0041]

【表4】 [Table 4]

【0042】表4によれば、第1及び第2実施例のもの
が48時間放置後でも4.0kg/cm2のせん断強度
を有しているのに対し、従来技術1,2のものでは、せ
ん断強度が、3.5kg/cm2又はそれ以下にまで低
下していることがわかる。
According to Table 4, while those of the first and second embodiments have a shear strength of 4.0 kg / cm 2 even after being left for 48 hours, those of the prior arts 1 and 2 have a shear strength of 4.0 kg / cm 2. It can be seen that the shear strength has dropped to 3.5 kg / cm 2 or less.

【0043】このように、第1及び第2実施例のもの
は、ポリイミド硬化膜の膜特性が従来技術のものとほと
んど変わらず、しかも耐薬品性、下地密着性、モールド
樹脂密着性のいずれにおいても従来技術のものと比べて
優れていることがわかる。一方、従来技術のものは、耐
薬品性、下地密着性のいずれかが大きく低下し、またモ
ールド樹脂密着性も低下しているのが明かである。
As described above, in the first and second embodiments, the film characteristics of the cured polyimide film are almost the same as those of the prior art, and furthermore, in any of the chemical resistance, the base adhesion, and the mold resin adhesion. Is also superior to that of the prior art. On the other hand, in the case of the prior art, it is clear that either the chemical resistance or the base adhesion is greatly reduced, and the mold resin adhesion is also reduced.

【0044】このように、第1及び第2の実施例の構成
によれば、図3及び図6に示すように、パターニングが
なされたポリイミド膜5c,5dに、少なくとも最高均
熱処理を、酸素濃度Xが0.5v/v%<X≦20v/
v%の範囲内にあるような雰囲気中で行なうこととした
ので、この最高均熱処理時にポリイミド膜5c,5d中
のイミド閉環率を高めることができ、膜質を変えること
なく耐薬品性が向上したポリイミド硬化膜7c,7dを
得ることができる。したがって、ポリイミド硬化膜7
c,7dの上に成膜されたTiW膜8c,8d及びCu
膜9c,9dからなる積層構造のバリア金属膜10c,
10dのパターン加工を安全確実に行なうことができ
る。
As described above, according to the structures of the first and second embodiments, as shown in FIGS. 3 and 6, at least the highest uniform heat treatment is applied to the patterned polyimide films 5c and 5d. X is 0.5 v / v% <X ≦ 20 v /
v%, the imide ring-closing rate in the polyimide films 5c and 5d can be increased during the maximum soaking process, and the chemical resistance is improved without changing the film quality. The polyimide cured films 7c and 7d can be obtained. Therefore, the cured polyimide film 7
TiW films 8c and 8d formed on c and 7d, and Cu
A barrier metal film 10c having a laminated structure including the films 9c and 9d;
10d pattern processing can be performed safely and reliably.

【0045】また、最高均熱処理を、酸素濃度Xが0.
5v/v%<X≦20v/v%の範囲内の雰囲気中で行
うことで、ポリイミド膜5c,5d中のイミド閉環率を
高めながら、ポリイミド膜5c,5dの酸化による着色
を抑制できるので、組立時の認識性の低下、ひいては、
作業ミスを防止することができる。
In addition, the maximum soaking heat treatment was carried out when the oxygen concentration X was 0.1.
By performing in an atmosphere within the range of 5v / v% <X ≦ 20v / v%, the imide ring closure rate in the polyimide films 5c and 5d can be increased, and the coloring of the polyimide films 5c and 5d due to oxidation can be suppressed. Recognition at the time of assembly declines, and eventually
Work errors can be prevented.

【0046】また、最高均熱処理における雰囲気中の酸
素濃度Xを0.5v/v%<X≦20v/v%の範囲内
とすることで、酸素濃度Xの規格を緩和することができ
るので、酸素濃度XがX<0.5v/v%の窒素雰囲気
を用いる従来の装置と比べて装置の構成を簡便化でき
る。また、窒素による置換時間を短縮することができる
ので、熱処理工程に要する時間を短縮することができ、
熱処理工程における生産効率を向上させることができ
る。つまり、上述の第1及び第2実施例の構成によれ
ば、ポリイミド硬化膜7の色調の変化を最小限に抑える
とともに、機械的強度、電気的性質、耐薬品性、下地密
着性、モールド樹脂密着性のいずれをも向上させること
ができる。
Further, by setting the oxygen concentration X in the atmosphere in the highest uniform heat treatment to be in the range of 0.5 v / v% <X ≦ 20 v / v%, the specification of the oxygen concentration X can be relaxed. The configuration of the apparatus can be simplified as compared with a conventional apparatus using a nitrogen atmosphere where the oxygen concentration X is X <0.5 v / v%. Further, since the replacement time with nitrogen can be reduced, the time required for the heat treatment step can be reduced,
The production efficiency in the heat treatment step can be improved. That is, according to the configurations of the first and second embodiments, the change in the color tone of the cured polyimide film 7 is minimized, and the mechanical strength, electrical properties, chemical resistance, base adhesion, and mold resin Any of the adhesiveness can be improved.

【0047】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施形態に限られるも
のではなく、この発明の要旨を逸脱しない範囲の設計の
変更等があってもこの発明に含まれる。例えば、上述の
実施例では、バッファコート膜として感光性ポリイミド
樹脂を用いる場合について述べたが、これに限らず、ポ
リイミド樹脂以外の炭素環式化合物を含む樹脂、例え
ば、ポリベンゾ1,3−オキサゾール等のポリベンゾオ
キサゾール、ベンゾシクロブテン等のベンゾシクロオレ
フィン等を用いても良い。
Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and there are design changes and the like without departing from the gist of the present invention. Is also included in the present invention. For example, in the above-described embodiment, the case where a photosensitive polyimide resin is used as the buffer coat film has been described. However, the present invention is not limited to this, and a resin containing a carbocyclic compound other than the polyimide resin, for example, polybenzo-1,3-oxazole, etc. Benzocycloolefin such as polybenzoxazole and benzocyclobutene may be used.

【0048】[0048]

【発明の効果】以上説明したように、この発明の構成に
よれば、素子が形成された半導体基板上に、炭素環式化
合物を含む樹脂を主成分とするバッファコート膜を形成
する工程と、該バッファコート膜を熱処理する工程とを
有し、上記熱処理工程を、酸素濃度Xが0.5v/v%
<X≦20v/v%の範囲内の雰囲気中で行なうことと
したので、バッファコート膜の色調の変化を最小限に抑
えるとともに、機械的強度、電気的性質、密着性等を低
下させることなく耐薬品性を向上させることができる。
As described above, according to the structure of the present invention, a step of forming a buffer coat film mainly containing a resin containing a carbocyclic compound on a semiconductor substrate on which an element is formed, Heat treating the buffer coat film, wherein the oxygen concentration X is 0.5 v / v%.
<X ≦ 20 v / v%, so that the change in the color tone of the buffer coat film is minimized and the mechanical strength, electrical properties, adhesion, etc. are not reduced. Chemical resistance can be improved.

【0049】つまり、酸素濃度Xが0.5v/v%<X
≦20v/v%の範囲内の雰囲気中で熱処理を行なうこ
とで、従来の均熱処理の条件(酸素濃度が0.5v/v
%以下の窒素雰囲気)と比べてバッファコート膜中の閉
環の割合を高めることができ、この結果、耐薬品性を向
上させることができる。
That is, when the oxygen concentration X is 0.5 v / v% <X
By performing the heat treatment in an atmosphere within a range of ≦ 20 v / v%, the conditions of the conventional soaking treatment (the oxygen concentration is 0.5 v / v
% Nitrogen atmosphere), the ratio of ring closure in the buffer coat film can be increased, and as a result, chemical resistance can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1実施例である半導体装置の製
造方法を説明するための過程図である。
FIG. 1 is a process diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】 同半導体装置の製造方法を説明するための過
程図である。
FIG. 2 is a process diagram illustrating a method for manufacturing the semiconductor device.

【図3】 同製造方法における熱処理シーケンスを示す
図である。
FIG. 3 is a view showing a heat treatment sequence in the same manufacturing method.

【図4】 この発明の第2実施例である半導体装置の製
造方法を説明するための過程図である。
FIG. 4 is a process diagram illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図5】 同半導体装置の製造方法を説明するための過
程図である。
FIG. 5 is a process diagram for describing a method for manufacturing the same semiconductor device.

【図6】 同製造方法における熱処理シーケンスを示す
図である。
FIG. 6 is a view showing a heat treatment sequence in the same manufacturing method.

【図7】 従来における半導体装置の製造方法を説明す
るための過程図である。
FIG. 7 is a process diagram illustrating a conventional method for manufacturing a semiconductor device.

【図8】 同半導体装置の製造方法を説明するための過
程図である。
FIG. 8 is a process diagram for describing the method for manufacturing the semiconductor device.

【図9】 従来の熱処理シーケンスの一例を示す図であ
る。
FIG. 9 is a diagram showing an example of a conventional heat treatment sequence.

【図10】 従来の熱処理シーケンスの他の一例を示す
図である。
FIG. 10 is a diagram showing another example of a conventional heat treatment sequence.

【図11】 従来における半導体装置の別の製造方法を
説明するための過程図である。
FIG. 11 is a process diagram for explaining another conventional method for manufacturing a semiconductor device.

【図12】 同半導体装置の製造方法を説明するための
過程図である。
FIG. 12 is a process diagram for describing the method for manufacturing the semiconductor device.

【符号の説明】[Explanation of symbols]

1c,1d 金属配線パターン 2c,2d 半導体基板 3c,3d シリコン窒化膜 5c,5d ポリイミド膜 7c,7d ポリイミド硬化膜(バッファコート
膜) 8c,8d TiW膜 9c,9d Cu膜 10c,10d バリア金属膜 11c,11d ボンディングパッド
1c, 1d Metal wiring pattern 2c, 2d Semiconductor substrate 3c, 3d Silicon nitride film 5c, 5d Polyimide film 7c, 7d Polyimide cured film (buffer coat film) 8c, 8d TiW film 9c, 9d Cu film 10c, 10d Barrier metal film 11c , 11d bonding pad

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/312 H01L 21/60 H01L 21/56 H01L 23/29 - 23/31 ──────────────────────────────────────────────────の Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/312 H01L 21/60 H01L 21/56 H01L 23/29-23/31

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 素子が形成された半導体基板上に、炭素
環式化合物を含む樹脂を主成分とするバッファコート膜
を形成する工程と、該バッファコート膜を熱処理する工
程とを有してなる半導体装置の製造方法であって、 前記熱処理工程を、酸素濃度Xが0.5v/v%<X≦
20v/v%の範囲内の雰囲気中で行なうことを特徴と
する半導体装置の製造方法。
1. A method comprising: forming a buffer coat film containing a resin containing a carbocyclic compound as a main component on a semiconductor substrate on which an element is formed; and heat-treating the buffer coat film. A method for manufacturing a semiconductor device, wherein the heat treatment step is performed by setting an oxygen concentration X to 0.5 v / v% <X ≦
A method for manufacturing a semiconductor device, wherein the method is performed in an atmosphere within a range of 20 v / v%.
【請求項2】 前記熱処理工程では、少なくとも最高均
熱処理を酸素濃度Xが0.5v/v%<X≦20v/v
%の範囲内の雰囲気中で行なうことを特徴とする請求項
1記載の半導体装置の製造方法。
2. In the heat treatment step, at least the highest uniform heat treatment is performed when the oxygen concentration X is 0.5 v / v% <X ≦ 20 v / v.
2. The method of manufacturing a semiconductor device according to claim 1, wherein the method is performed in an atmosphere within the range of%.
【請求項3】 前記樹脂が、ポリイミド、ポリベンゾオ
キサゾール及びベンゾシクロオレフィンの中から選ばれ
た少なくとも1種を有してなることを特徴とする請求項
1記載の半導体装置の製造方法。
3. The method according to claim 1, wherein the resin comprises at least one selected from the group consisting of polyimide, polybenzoxazole and benzocycloolefin.
【請求項4】 前記ポリイミドが、感光性ポリイミドで
あることを特徴とする請求項3記載の半導体装置の製造
方法。
4. The method according to claim 3, wherein the polyimide is a photosensitive polyimide.
【請求項5】 前記ポリベンゾオキサゾールが、ポリベ
ンゾ1,3−オキサゾールであることを特徴とする請求
項3記載の半導体装置の製造方法。
5. The method according to claim 3, wherein the polybenzoxazole is polybenzo-1,3-oxazole.
【請求項6】 前記ベンゾシクロオレフィンが、ベンゾ
シクロブテンであることを特徴とする請求項3記載の半
導体装置の製造方法。
6. The method according to claim 3, wherein the benzocycloolefin is benzocyclobutene.
JP10097176A 1998-04-09 1998-04-09 Method for manufacturing semiconductor device Expired - Fee Related JP3129281B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10097176A JP3129281B2 (en) 1998-04-09 1998-04-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10097176A JP3129281B2 (en) 1998-04-09 1998-04-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11297684A JPH11297684A (en) 1999-10-29
JP3129281B2 true JP3129281B2 (en) 2001-01-29

Family

ID=14185283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10097176A Expired - Fee Related JP3129281B2 (en) 1998-04-09 1998-04-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3129281B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4722532B2 (en) * 2005-04-07 2011-07-13 シャープ株式会社 SEMICONDUCTOR DEVICE, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
JPH11297684A (en) 1999-10-29

Similar Documents

Publication Publication Date Title
US6613663B2 (en) Method for forming barrier layers for solder bumps
JP4068293B2 (en) Rearrangement chip size package and manufacturing method thereof
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
EP0200082B1 (en) Barrierless high-temperature lift-off process for forming a patterned interconnection layer
US7202568B2 (en) Semiconductor passivation deposition process for interfacial adhesion
US6586323B1 (en) Method for dual-layer polyimide processing on bumping technology
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
US6956292B2 (en) Bumping process to increase bump height and to create a more robust bump structure
KR101413380B1 (en) Method for manufacturing semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby
JP3383329B2 (en) Method for manufacturing semiconductor device
US11257679B2 (en) Method for removing a sacrificial layer on semiconductor wafers
JP2002057252A (en) Semiconductor device and manufacturing method thereof
JP2817664B2 (en) Method for manufacturing semiconductor device
JP3129281B2 (en) Method for manufacturing semiconductor device
JP2008205387A (en) Support plate processing method
JP2002270735A (en) Semiconductor device and manufacturing method thereof
US6852617B2 (en) Semiconductor device fabrication method
JPH1012605A (en) Method for manufacturing semiconductor device
JP2003258014A (en) Method for forming metal bumps on a semiconductor surface
JP3506686B2 (en) Method for manufacturing semiconductor device
JPH1135915A (en) Resin-sealed semiconductor device
JP2662554B2 (en) Removal method of polyimide film
US8536062B2 (en) Chemical removal of oxide layer from chip pads
JPH0794639A (en) Semiconductor device and manufacturing method
JPH0562982A (en) Method of manufacturing bump electrode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees