Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3131074B2 - Feedback amplifier circuit - Google Patents
[go: Go Back, main page]

JP3131074B2 - Feedback amplifier circuit - Google Patents

Feedback amplifier circuit

Info

Publication number
JP3131074B2
JP3131074B2 JP05126785A JP12678593A JP3131074B2 JP 3131074 B2 JP3131074 B2 JP 3131074B2 JP 05126785 A JP05126785 A JP 05126785A JP 12678593 A JP12678593 A JP 12678593A JP 3131074 B2 JP3131074 B2 JP 3131074B2
Authority
JP
Japan
Prior art keywords
feedback
terminal
amplifier
circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05126785A
Other languages
Japanese (ja)
Other versions
JPH06338732A (en
Inventor
成一 横川
隆典 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP05126785A priority Critical patent/JP3131074B2/en
Publication of JPH06338732A publication Critical patent/JPH06338732A/en
Application granted granted Critical
Publication of JP3131074B2 publication Critical patent/JP3131074B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、差動増幅器と帰還回
路とを備えて、直流信号を含んだ微小交流信号を増幅す
る帰還増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a feedback amplifier circuit provided with a differential amplifier and a feedback circuit for amplifying a minute AC signal including a DC signal.

【0002】[0002]

【従来の技術】図5は従来の帰還増幅回路を示してい
る。この帰還増幅回路は、差動増幅器A11と、帰還回
路F11を備えている。差動増幅器A11は、便宜上、
理想的な差動増幅器、すなわち入力インピーダンス∞、
出力インピーダンス0、オープンループゲイン∞で働く
ものとし、周波数特性に関しても十分な周波数帯域を有
しているものとする。帰還回路F11は、差動増幅器A
11の出力端子とマイナス(−)側入力端子との間に直
列に接続された2個の帰還抵抗R12,R11と、上記
出力端子と上記入力端子との間に接続された帰還容量C
11と、ベース端子が帰還抵抗R11とR12との間の
接続点P11に接続されたNPNトランジスタQ11
と、このトランジスタQ11のエミッタ端子と差動増幅
器A11の上記入力端子との間に接続された帰還抵抗R
13とからなっている。なお、トランジスタQ11のコ
レクタ端子は電源に接続されている。
2. Description of the Related Art FIG. 5 shows a conventional feedback amplifier circuit. This feedback amplification circuit includes a differential amplifier A11 and a feedback circuit F11. The differential amplifier A11 is, for convenience,
An ideal differential amplifier, ie, input impedance ∞,
It is assumed that the circuit operates with an output impedance of 0 and an open loop gain 、, and has a sufficient frequency band with respect to frequency characteristics. The feedback circuit F11 includes a differential amplifier A
11, two feedback resistors R12 and R11 connected in series between the output terminal of the first output terminal 11 and the negative (-) side input terminal, and a feedback capacitor C connected between the output terminal and the input terminal.
11 and an NPN transistor Q11 whose base terminal is connected to a connection point P11 between feedback resistors R11 and R12.
And a feedback resistor R connected between the emitter terminal of the transistor Q11 and the input terminal of the differential amplifier A11.
13 Note that the collector terminal of the transistor Q11 is connected to a power supply.

【0003】帰還回路F11全体のインピーダンスをZ
11とすると、入力信号Iinが与えられたとき、差動増
幅器A11の出力Voは次式(1)で表される。 Vo=Iin×Z11 …(1)
The impedance of the entire feedback circuit F11 is Z
Assuming that the input signal Iin is 11, the output Vo of the differential amplifier A11 is expressed by the following equation (1). Vo = Iin × Z11 (1)

【0004】定性的に言うと、入力Iinに含まれる直流
電流成分が小さいときは、点P11の電圧V1が小さ
い。したがって、トランジスタQ11が動作せず、帰還
インピーダンスZ11はR11,R12およびC11に
よって決まる。逆に、入力Iinに含まれる直流電流成分
が大きいときは、電圧V1が大きくなって、トランジス
タQ11が動作する。したがって、トランジスタQ1
1,帰還抵抗R13を通しても電流が帰還され、帰還イ
ンピーダンスZ11はQ11,R11,R12,R13
およびC11によって決まる。つまり、トランジスタQ
11,帰還抵抗R13は、直流電流成分が増大したと
き、この帰還増幅回路のゲインを低下させて、この回路
が飽和するのを避ける働きをする。
[0004] Speaking qualitatively, when the DC current component included in the input Iin is small, the voltage V1 at the point P11 is small. Therefore, transistor Q11 does not operate, and feedback impedance Z11 is determined by R11, R12 and C11. Conversely, when the DC current component included in the input Iin is large, the voltage V1 increases and the transistor Q11 operates. Therefore, transistor Q1
1, the current is also fed back through the feedback resistor R13, and the feedback impedance Z11 is Q11, R11, R12, R13
And C11. That is, the transistor Q
11, the feedback resistor R13 functions to reduce the gain of this feedback amplifier circuit when the DC current component increases, thereby avoiding saturation of this circuit.

【0005】次に、上記帰還増幅回路の特性を定量的に
説明する。
Next, the characteristics of the feedback amplifier circuit will be described quantitatively.

【0006】(A)まず、入力Iinに含まれる直流電流
成分が小さく、点P11の電圧V1がトランジスタQ1
1の動作に必要なベース−エミッタ間電圧(以下「しき
い値電圧」という。)VBE11よりも小さいものとす
る。すなわち、 V1<VBE11 …(2) であるものとする。上に述べたように、トランジスタQ
11は動作せず、帰還抵抗R13には電流が流れないの
で、帰還インピーダンスはR11,R12およびC11
によって決まる。このときの帰還インピーダンスをZ1
1aとすると、 Z11a=(R11+R12)/{1+jωC11(R11+R12)} …(3) と表される。ただし、ωは角周波数である。
(A) First, the DC current component contained in the input Iin is small, and the voltage V1 at the point P11 is
It is assumed that the base-emitter voltage (hereinafter referred to as “threshold voltage”) VBE11 required for the operation of No. 1 is lower than VBE11. That is, it is assumed that V1 <VBE11 (2). As mentioned above, transistor Q
11 does not operate, and no current flows through the feedback resistor R13, so that the feedback impedance is R11, R12 and C11.
Depends on The feedback impedance at this time is Z1
Assuming 1a, Z11a = (R11 + R12) / {1 + jωC11 (R11 + R12)} (3) Here, ω is an angular frequency.

【0007】上記Z11aの絶対値は、 |Z11a|=(R11+R12)/(1+(ωC11(R11+R12))2)1/2 …(4) となる。また、カットオフ周波数fc11aは、 fc11a=1/(2πC11(R11+R12)) …(5) となる。The absolute value of Z11a is | Z11a | = (R11 + R12) / (1+ (ωC11 (R11 + R12)) 2 ) 1/2 (4) Further, the cutoff frequency fc11a is as follows: fc11a = 1 / (2πC11 (R11 + R12)) (5)

【0008】(B)次に、入力Iinに含まれる直流電流
成分が大きく、点P11の電圧V1が上記しきい値電圧
VBE11よりも大きいものとする。すなわち、 V1>VBE11 …(6) であるものとする。厳密には、トランジスタQ11のエ
ミッタ抵抗RE、電流増幅率hfeおよび周波数特性も
回路動作に関係してくるが、ここでは簡単のため、R1
3>>REで、電流増幅率も十分大きく、また周波数特
性も無視できると仮定する。このとき、出力電圧Voの
変化によって発生する直流帰還電流Ifは、 If≒Vo/(R11+R12)+VoR11/(R11+R12)/R13 …(7) となる。ここで、帰還インピーダンスZ11のうち帰還
容量C11を除いた部分を帰還抵抗Rfとすると、 Rf=Vo/If≒(R11+R12)R13/(R11+R13) …(8) となる。このときの全体の帰還インピーダンスをZ11
bとすると、Z11bおよびその絶対値|Z11b|
は、それぞれ上述の式(3),(4)中の(R11+R
12)の部分をRfに置き換えることによって、 Z11b=Rf/{1+jωC11Rf} …(9) |Z11b|=Rf/(1+(ωC11Rf)2)1/2 …(10) と表される。また、カットオフ周波数fc11bは、 fc11b=1/(2πC11Rf) …(11) となる。
(B) Next, it is assumed that the direct current component included in the input Iin is large and the voltage V1 at the point P11 is higher than the threshold voltage VBE11. That is, it is assumed that V1> VBE11 (6). Strictly speaking, the emitter resistance RE, the current amplification factor hfe, and the frequency characteristic of the transistor Q11 are also related to the circuit operation.
It is assumed that 3 >> RE, the current amplification factor is sufficiently large, and the frequency characteristics can be neglected. At this time, the DC feedback current If generated by the change of the output voltage Vo is If ≒ Vo / (R11 + R12) + VoR11 / (R11 + R12) / R13 (7) Here, assuming that a portion of the feedback impedance Z11 other than the feedback capacitance C11 is a feedback resistor Rf, Rf = Vo / If ≒ (R11 + R12) R13 / (R11 + R13) (8) The total feedback impedance at this time is Z11
b, Z11b and its absolute value | Z11b |
Are (R11 + R) in the above formulas (3) and (4), respectively.
By replacing the part 12) with Rf, Z11b = Rf / {1 + jωC11Rf} (9) | Z11b | = Rf / (1+ (ωC11Rf) 2 ) 1/2 (10) Further, the cutoff frequency fc11b is as follows: fc11b = 1 / (2πC11Rf) (11)

【0009】上記帰還抵抗R11,R12,R13および
帰還容量C11の値を、それぞれR11=R12=10
0KΩ R13=20KΩ C11=1pFとした
とき、帰還インピーダンスの絶対値|Z11a|、|Z
11b|の周波数特性(計算値)は、図6のように表さ
れる。図中、実線が|Z11a|、破線が|Z11b|
を示している。この例では、低周波領域で|Z11b|
が|Z11a|の約6分の1に低減されている。
The values of the feedback resistors R11, R12, R13 and the feedback capacitance C11 are respectively represented by R11 = R12 = 10
0KΩ R13 = 20KΩ When C11 = 1pF, absolute value of feedback impedance | Z11a |, | Z
The frequency characteristic (calculated value) of 11b | is represented as shown in FIG. In the figure, the solid line is | Z11a | and the broken line is | Z11b |
Is shown. In this example, | Z11b |
Has been reduced to about 1/6 of | Z11a |.

【0010】[0010]

【発明が解決しようとする課題】ところで、入力信号I
inの直流電流成分が増大したときに、図6に示したよ
うに帰還インピーダンスは低減されるが、同時に、周波
数帯域幅が広がる。すなわち、上記式(5)および(1
1)から分かるように、帰還抵抗成分(R11+R1
2),Rfが減少すると、それに反比例する形で周波数
帯域が広くなる。このため、上記従来の帰還増幅回路
は、入力信号Iinの直流電流成分が増加したとき、十
分な帯域制限もしくは位相補償がかからなくなり、回路
が発振しやすくなるという問題があった。
By the way, the input signal I
When the DC current component of “in” increases, the feedback impedance is reduced as shown in FIG. 6, but at the same time, the frequency bandwidth is widened. That is, the above equations (5) and (1)
As can be seen from 1), the feedback resistance component (R11 + R1
2) As Rf decreases, the frequency band becomes wider in inverse proportion thereto. For this reason, the conventional feedback amplifier circuit has a problem that when the DC current component of the input signal Iin increases, sufficient band limitation or phase compensation is not performed, and the circuit easily oscillates.

【0011】そこで、この発明の目的は、入力信号の直
流電流成分が増大したとき、周波数帯域が広がるのを抑
制して、回路の発振を防止できる帰還増幅回路を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a feedback amplifying circuit which can suppress the expansion of the frequency band when the direct current component of the input signal increases, thereby preventing the oscillation of the circuit.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するた
め、請求項1に記載の帰還増幅回路は、入力端子に受け
た信号を増幅して出力端子に出力する増幅器と、この増
幅器が所定の増幅率を示すように上記増幅器の出力を上
記入力端子に帰還させる帰還回路とを備え、上記帰還回
路は、上記増幅器の上記出力端子と入力端子との間に直
列に接続された2個の第1の帰還抵抗と、上記出力端子
と入力端子との間に接続された第1の帰還容量と、ベー
ス端子が上記第1の帰還抵抗の間の接続点に接続され、
かつ、コレクタ端子が電源または上記出力端子に接続さ
れたトランジスタと、このトランジスタのエミッタ端子
と上記増幅器の上記入力端子との間に接続された第2の
帰還抵抗とを有する帰還増幅回路において、上記トラン
ジスタのエミッタ端子と上記入力端子との間に第2の帰
還容量が接続されていることを特徴としている。
According to a first aspect of the present invention, there is provided a feedback amplifier circuit for amplifying a signal received at an input terminal and outputting the amplified signal to an output terminal. A feedback circuit that feeds back the output of the amplifier to the input terminal so as to indicate an amplification factor, wherein the feedback circuit includes two second terminals connected in series between the output terminal and the input terminal of the amplifier. A first feedback resistor, a first feedback capacitor connected between the output terminal and the input terminal, and a base terminal connected to a connection point between the first feedback resistors;
A feedback amplifier circuit having a transistor having a collector terminal connected to a power supply or the output terminal, and a second feedback resistor connected between an emitter terminal of the transistor and the input terminal of the amplifier. A second feedback capacitor is connected between the emitter terminal of the transistor and the input terminal.

【0013】また、請求項2に記載の帰還増幅回路は、
請求項1の帰還増幅回路において、上記第1の帰還抵抗
の総和値と上記第1の帰還容量の値との積からなる時定
数と、上記第2の帰還抵抗の値と上記第2の帰還容量の
値との積からなる時定数とが、略等しく設定されている
ことを特徴としている。
Further, the feedback amplifier circuit according to claim 2 is
2. The feedback amplifier circuit according to claim 1, wherein a time constant consisting of a product of a total value of said first feedback resistance and a value of said first feedback capacitance, a value of said second feedback resistance, and said second feedback. It is characterized in that a time constant consisting of a product of the capacitance value and the time constant is set substantially equal.

【0014】また、請求項3に記載の帰還増幅回路は、
入力端子に受けた信号を増幅して出力端子に出力する増
幅器と、この増幅器が所定の増幅率を示すように上記増
幅器の出力を上記入力端子に帰還させる帰還回路とを備
え、上記帰還回路は、Nを自然数としたとき、上記増幅
器の上記出力端子と入力端子との間に直列に接続された
(N+1)個の第1の帰還抵抗と、上記出力端子と入力
端子との間に接続された第1の帰還容量と、ベース端子
が上記第1の帰還抵抗の間の接続点にそれぞれ接続さ
れ、かつ、コレクタ端子が電源または上記出力端子に接
続されたN個のトランジスタと、上記各トランジスタの
エミッタ端子と上記入力端子との間にそれぞれ接続され
たN個の第2の帰還抵抗と、 上記各トランジスタのエ
ミッタ端子と上記入力端子との間にそれぞれ接続された
N個の第2の帰還容量とを有することを特徴としてい
る。
Further, the feedback amplifier circuit according to claim 3 is
An amplifier that amplifies a signal received at the input terminal and outputs the amplified signal to an output terminal; and a feedback circuit that feeds back the output of the amplifier to the input terminal so that the amplifier exhibits a predetermined amplification factor. , N are natural numbers, and (N + 1) first feedback resistors connected in series between the output terminal and the input terminal of the amplifier, and the first feedback resistor connected between the output terminal and the input terminal. A first feedback capacitor, N transistors each having a base terminal connected to a connection point between the first feedback resistors, and a collector terminal connected to a power supply or the output terminal; N second feedback resistors respectively connected between the emitter terminal of the transistor and the input terminal; and N second feedback resistors respectively connected between the emitter terminal of each of the transistors and the input terminal. capacity And characterized in that:

【0015】[0015]

【作用】請求項1に記載のの帰還増幅回路は、入力信号
の直流電流成分が増大して、第1の帰還抵抗の間の接続
点の電圧がトランジスタのしきい値電圧よりも大きくな
ったとき、帰還回路のインピーダンスが低下する。これ
により、回路の増幅率が制御される。しかも、実施例の
欄で詳細に述べるように、第2の帰還容量の働きによっ
て周波数帯域の広がりが抑制される。したがって、十分
な位相補償が行われ、回路の発振が効果的に防止され
る。
According to the feedback amplifying circuit of the present invention, the DC current component of the input signal increases, and the voltage at the connection point between the first feedback resistors becomes larger than the threshold voltage of the transistor. At this time, the impedance of the feedback circuit decreases. Thereby, the amplification factor of the circuit is controlled. Moreover, as described in detail in the section of the embodiment, the function of the second feedback capacitor suppresses the spread of the frequency band. Therefore, sufficient phase compensation is performed, and oscillation of the circuit is effectively prevented.

【0016】また、請求項2に記載の帰還増幅回路で
は、第1の帰還抵抗の総和値と第1の帰還容量の値との
積からなる時定数と、第2の帰還抵抗の値と第2の帰還
容量の値との積からなる時定数とが、略等しく設定され
ている。この場合、入力信号の直流成分が上記トランジ
スタのしきい値を超えない場合と超えた場合とで、カッ
トオフ周波数が略等しくなる。したがって、さらに十分
な位相補償が行われ、回路の発振が効果的に防止され
る。
Further, in the feedback amplifying circuit according to the present invention, a time constant consisting of a product of a total value of the first feedback resistance and a value of the first feedback capacitance, a value of the second feedback resistance and a value of the second feedback resistance. The time constant, which is the product of the feedback capacitance value and the value of the feedback capacitance of 2, is set substantially equal. In this case, the cutoff frequency is substantially equal between the case where the DC component of the input signal does not exceed the threshold value of the transistor and the case where the DC component exceeds the threshold value. Therefore, more sufficient phase compensation is performed, and oscillation of the circuit is effectively prevented.

【0017】また、請求項3に記載の帰還増幅回路で
は、第1の帰還抵抗の間のN個の接続点の電圧が各トラ
ンジスタのベース・エミッタ間のしきい値電圧を超えた
とき、各トランジスタのエミッタ端子につながる第2の
帰還抵抗および第2の帰還容量に電流が流れる。この結
果、請求項1または請求項2の帰還増幅回路と同様に、
回路の増幅率が制御される。しかも、周波数帯域が広が
るのが抑制される。したがって、十分な位相補償が行わ
れ、回路の発振が効果的に防止される。
Further, in the feedback amplifying circuit according to the present invention, when the voltage at the N nodes between the first feedback resistors exceeds the threshold voltage between the base and the emitter of each transistor, A current flows through the second feedback resistor and the second feedback capacitor connected to the emitter terminal of the transistor. As a result, similar to the feedback amplifier circuit of claim 1 or claim 2,
The gain of the circuit is controlled. In addition, the expansion of the frequency band is suppressed. Therefore, sufficient phase compensation is performed, and oscillation of the circuit is effectively prevented.

【0018】[0018]

【実施例】以下、この発明の帰還増幅回路を実施例によ
り詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a feedback amplifier circuit according to the present invention will be described in detail with reference to embodiments.

【0019】図1は第1実施例の帰還増幅回路を示して
いる。この帰還増幅回路は、入力端子に受けた信号を増
幅して出力端子に出力する差動増幅器A1と、この差動
増幅器A1が所定の増幅率を示すように差動増幅器A1
の出力を上記入力端子に帰還させる帰還回路F1を備え
ている。差動増幅器A1は、図5に示した従来例のもの
と同様に、理想的な差動増幅器、すなわち入力インピー
ダンス∞、出力インピーダンス0、オープンループゲイ
ン∞で働き、周波数特性に関しても十分な周波数帯域を
有している。帰還回路F1は、差動増幅器A1の出力端
子とマイナス(−)側入力端子との間に直列に接続され
た2個の第1の帰還抵抗R2,R1と、上記出力端子と
上記入力端子との間に接続された第1の帰還容量C1と
を有している。また、ベース端子が帰還抵抗R1とR2
との間の接続点P1に接続されたNPNトランジスタQ
1と、このトランジスタQ1のエミッタ端子と上記入力
端子との間に接続された第2の帰還抵抗R3と、この帰
還抵抗R3に並列に接続された第2の帰還容量C2とを
有している。なお、この例では、トランジスタQ1のコ
レクタ端子は電源に接続されている。
FIG. 1 shows a feedback amplifier circuit according to the first embodiment. This feedback amplifier circuit amplifies a signal received at an input terminal and outputs the amplified signal to an output terminal, and a differential amplifier A1 such that the differential amplifier A1 exhibits a predetermined amplification factor.
Is provided to the input terminal. The differential amplifier A1 works with an ideal differential amplifier, that is, an input impedance ∞, an output impedance 0, and an open loop gain 同 様, similarly to the conventional example shown in FIG. have. The feedback circuit F1 includes two first feedback resistors R2 and R1 connected in series between an output terminal of the differential amplifier A1 and a negative (−) input terminal, and the output terminal and the input terminal. And a first feedback capacitor C1 connected between the first feedback capacitor C1 and the first feedback capacitor C1. Also, the base terminals are feedback resistors R1 and R2
Transistor Q connected to a connection point P1 between
1, a second feedback resistor R3 connected between the emitter terminal of the transistor Q1 and the input terminal, and a second feedback capacitor C2 connected in parallel to the feedback resistor R3. . In this example, the collector terminal of the transistor Q1 is connected to a power supply.

【0020】この帰還増幅回路の基本的な動作は、従来
例のものと略同じであるが、トランジスタQ1が動作し
たときの周波数特性が異なっている。次に、上記帰還増
幅回路の特性を詳細に説明する。
The basic operation of this feedback amplifier circuit is substantially the same as that of the conventional example, but the frequency characteristics when the transistor Q1 operates are different. Next, the characteristics of the feedback amplifier circuit will be described in detail.

【0021】帰還回路F1全体のインピーダンスをZ1
とすると、入力信号Iinが与えられたとき、差動増幅器
A1の出力Voは次式(12)で表される。 Vo=Iin×Z1 …(12)
The impedance of the entire feedback circuit F1 is Z1
Then, when the input signal Iin is given, the output Vo of the differential amplifier A1 is expressed by the following equation (12). Vo = Iin × Z1 (12)

【0022】(A)まず、入力Iinに含まれる直流電流
成分が小さく、点P1の電圧V1がトランジスタQ1の
動作に必要なしきい値電圧VBE1よりも小さいものと
する。すなわち、 V1<VBE1 …(13) であるものとする。この場合、トランジスタQ1は動作
せず、帰還抵抗R3には電流が流れないので、帰還イン
ピーダンスはR1,R2およびC1によって決まる。こ
のときの帰還インピーダンスをZ1aとすると、 Z1a=(R1+R2)/{1+jωC1(R1+R2)} …(14) と表される。ただし、ωは角周波数である。
(A) First, it is assumed that the DC current component included in the input Iin is small and the voltage V1 at the point P1 is lower than the threshold voltage VBE1 required for the operation of the transistor Q1. That is, V1 <VBE1 (13). In this case, since the transistor Q1 does not operate and no current flows through the feedback resistor R3, the feedback impedance is determined by R1, R2 and C1. Assuming that the feedback impedance at this time is Z1a, Z1a = (R1 + R2) / {1 + jωC1 (R1 + R2)} (14) Here, ω is an angular frequency.

【0023】上記Z1aの絶対値は、 |Z1a|=(R1+R2)/(1+(ωC1(R1+R2))2)1/2 …(15) となる。また、カットオフ周波数fc1aは、 fc1a=1/(2πC1(R1+R2)) …(16) となる。The absolute value of Z1a is as follows: | Z1a | = (R1 + R2) / (1+ (ωC1 (R1 + R2)) 2 ) 1/2 (15) Further, the cutoff frequency fc1a is as follows: fc1a = 1 / (2πC1 (R1 + R2)) (16)

【0024】(B)次に、入力Iinに含まれる直流電流
成分が大きく、点P1の電圧V1が上記しきい値電圧V
BE1よりも大きいものとする。すなわち、 V1>VBE1 …(17) であるものとする。
(B) Next, the DC current component contained in the input Iin is large, and the voltage V1 at the point P1 is
It is assumed to be larger than BE1. That is, V1> VBE1 (17).

【0025】さらに、簡単のため、帰還容量C2がない
場合(従来例の場合)のカットオフ周波数fc11b
(式(11)参照)が、帰還容量R3と帰還容量C2と
で構成される部分のインピーダンスZxのカットオフ周
波数[1/(2πC2R3)]よりも十分大きいものとす
る(通常、このように設計する。)。この場合、C1は
略無視できる。このときの帰還インピーダンスをZ1b
とすると、Z1bは式(8)中のR13をZxに置き換
えた形で表され、 Z1b≒(R1+R2)Zx/(R1+Zx) …(18) ≒(R1+R2)/(1+R1/Zx) …(19) となる。この式(19)から分かるように、Z1bの周
波数特性は、Zxの周波数特性に応じて決まる。R1/
Zxが1よりも十分に大きければ、Z1bの絶対値は略
Zxに比例する。
Further, for simplicity, the cutoff frequency fc11b when there is no feedback capacitance C2 (in the case of the conventional example)
(See equation (11)) is set to be sufficiently higher than the cutoff frequency [1 / (2πC2R3)] of the impedance Zx of the portion formed by the feedback capacitance R3 and the feedback capacitance C2 (usually, such a design I do.) In this case, C1 can be substantially ignored. The feedback impedance at this time is Z1b
Then, Z1b is expressed by replacing R13 in the equation (8) with Zx. Z1b ≒ (R1 + R2) Zx / (R1 + Zx) (18) ≒ (R1 + R2) / (1 + R1 / Zx) (19) Becomes As can be seen from equation (19), the frequency characteristic of Z1b is determined according to the frequency characteristic of Zx. R1 /
If Zx is sufficiently larger than 1, the absolute value of Z1b is approximately proportional to Zx.

【0026】また、カットオフ周波数は、fc1bは、 fc1b≒1/(2πC2R3) …(20) となる。The cutoff frequency fc1b is as follows: fc1b ≒ 1 / (2πC2R3) (20)

【0027】上記帰還抵抗R1,R2,R3および帰還
容量C1,C2の値を、それぞれ R1=R2=100KΩ R3=20KΩ C1=1pF C2=10pF …(21) (R1,R2,R3およびC1の値は従来例と同じ)と
したとき、帰還インピーダンスの絶対値|Z1a|、|
Z1b|の周波数特性(計算値)は、図3のように表さ
れる。図中、実線が|Z1a|、破線が|Z1b|を示
している。この例で、低周波領域で|Z1b|が|Z1
a|の約6分の1に低減されている点は従来と同様であ
る。しかし、周波数帯域については異なる。すなわち、
従来(図6)は|Z11b|の周波数帯域が|Z11a
|の周波数帯域よりも広がっているのに対して、この例
では、|Z1b|の周波数帯域が|Z1a|の周波数帯
域と略等しくなっている。
The values of the feedback resistors R1, R2, R3 and the feedback capacitances C1, C2 are expressed as follows: R1 = R2 = 100 KΩ R3 = 20 KΩ C1 = 1 pF C2 = 10 pF (21) (Values of R1, R2, R3 and C1) Is the same as the conventional example), the absolute value of the feedback impedance | Z1a |, |
The frequency characteristic (calculated value) of Z1b | is represented as shown in FIG. In the figure, the solid line indicates | Z1a |, and the broken line indicates | Z1b |. In this example, | Z1b |
The point that is reduced to about 1/6 of a | is the same as the conventional one. However, they are different for frequency bands. That is,
Conventionally (FIG. 6), the frequency band of | Z11b | is | Z11a.
In this example, the frequency band of | Z1b | is substantially equal to the frequency band of | Z1a |, whereas the frequency band of | Z1a |

【0028】また、この第1実施例では、式(21)か
ら分かるように、時定数C1(R1+R2)の値と時定数
C2R3の値とが等しく設定されている。したがって、
式(16),(20)から導かれるように、カットオフ
周波数fc1a,fc1bが略等しくなる。
In the first embodiment, as can be seen from the equation (21), the value of the time constant C1 (R1 + R2) is set equal to the value of the time constant C2R3. Therefore,
As derived from the equations (16) and (20), the cutoff frequencies fc1a and fc1b become substantially equal.

【0029】このように、この帰還増幅回路では、入力
信号の直流電流成分が増大したとき、周波数帯域が広が
るのを抑制することができる。したがって、十分な位相
補償を行うことかでき、回路の発振を有効に防止するこ
とができる。
As described above, in the feedback amplifier circuit, when the DC current component of the input signal increases, the expansion of the frequency band can be suppressed. Therefore, sufficient phase compensation can be performed, and oscillation of the circuit can be effectively prevented.

【0030】図2は第2実施例の帰還増幅回路を示して
いる。この帰還増幅回路は、図1に示したNPNトラン
ジスタQ1をPNPトランジスタQ2に置き換えた点が
異なっている。すなわち、この帰還増幅回路は、差動増
幅器A2と、帰還回路F2を備えている。差動増幅器A
2は、理想的な差動増幅器、すなわち入力インピーダン
ス∞、出力インピーダンス0、オープンループゲイン∞
で働き、周波数特性に関しても十分な周波数帯域を有し
ている。帰還回路F2は、差動増幅器A2の出力端子と
マイナス(−)側入力端子との間に直列に接続された2
個の第1の帰還抵抗R5,R4と、上記出力端子と上記
入力端子との間に接続された第1の帰還容量C3とを有
している。また、ベース端子が帰還抵抗R5とR4との
間の接続点P2に接続されたNPNトランジスタQ2
と、このトランジスタQ2のエミッタ端子と上記入力端
子との間に接続された第2の帰還抵抗R6と、この帰還
抵抗R6に並列に接続された第2の帰還容量C4とを有
している。
FIG. 2 shows a feedback amplifier circuit according to the second embodiment. This feedback amplifier circuit is different in that the NPN transistor Q1 shown in FIG. 1 is replaced with a PNP transistor Q2. That is, this feedback amplification circuit includes a differential amplifier A2 and a feedback circuit F2. Differential amplifier A
2 is an ideal differential amplifier, ie, input impedance ∞, output impedance 0, open loop gain ∞
And has a sufficient frequency band with respect to frequency characteristics. The feedback circuit F2 is connected in series between the output terminal of the differential amplifier A2 and the negative (−) input terminal.
A plurality of first feedback resistors R5 and R4, and a first feedback capacitor C3 connected between the output terminal and the input terminal. An NPN transistor Q2 having a base terminal connected to a connection point P2 between feedback resistors R5 and R4.
And a second feedback resistor R6 connected between the emitter terminal of the transistor Q2 and the input terminal, and a second feedback capacitor C4 connected in parallel to the feedback resistor R6.

【0031】この帰還増幅回路は、第1実施例のものと
全く同様に動作する。すなわち、入力信号の直流電流成
分が増大して、点P2の電圧V1がしきい値電圧VBE
2よりも大きくなったとき、帰還回路F2のインピーダ
ンスZ2が低下して回路の増幅率を制御することがで
き、しかも、周波数帯域が広がるのを抑制することがで
きる。したがって、十分な位相補償を行うことかでき、
回路の発振を効果的に防止することができる。
This feedback amplifier operates in exactly the same way as that of the first embodiment. That is, the DC current component of the input signal increases, and the voltage V1 at the point P2 becomes the threshold voltage VBE.
When the value becomes larger than 2, the impedance Z2 of the feedback circuit F2 decreases and the amplification factor of the circuit can be controlled, and further, the expansion of the frequency band can be suppressed. Therefore, it is possible to perform sufficient phase compensation,
Circuit oscillation can be effectively prevented.

【0032】なお、この例では、トランジスタQ2のコ
レクタ端子は差動増幅器A2の出力端子に接続されてい
るが、これに限られるものではない。トランジスタQ2
の出力端子は、インピーダンスが十分低く、かつ、PN
PトランジスタQ2が飽和せずに動作できるような直流
電圧を供給する端子に接続すれば良い。
Although the collector terminal of the transistor Q2 is connected to the output terminal of the differential amplifier A2 in this example, the present invention is not limited to this. Transistor Q2
Output terminal has sufficiently low impedance and PN
What is necessary is just to connect to the terminal which supplies DC voltage so that P transistor Q2 can operate without being saturated.

【0033】図4は第3実施例の帰還増幅回路を示して
いる。この帰還増幅回路は、概して言えば、図1のトラ
ンジスタQ1、帰還抵抗R3および帰還容量C2をN組
(Nは自然数)設けた構成になっている。すなわち、こ
の帰還増幅回路は、差動増幅器A001と、帰還回路F
001とを備えている。上記帰還回路F001は、Nを
自然数としたとき、差動増幅器A001の出力端子と入
力端子との間に直列に接続された(N+1)個の第1の
帰還抵抗R101,…,R10N(全体をR001で示
す)と、上記出力端子と入力端子との間に接続された第
1の帰還容量C001とを有している。また、ベース端
子が上記第1の帰還抵抗の間の接続点P1,…,PNに
それぞれ接続されたNPNトランジスタQ001,…,
QNと、上記各トランジスタのエミッタ端子と上記入力
端子との間にそれぞれ接続されたN個の第2の帰還抵抗
R002,…,RN+1と、上記各トランジスタのエミ
ッタ端子と上記入力端子との間にそれぞれ接続されたN
個の第2の帰還容量C002,…,CN+1とを有して
いる。なお、各トランジスタQ001,…,QNのコレ
クタ端子は、いずれも上記差動増幅器A001の出力端
子に接続されている。
FIG. 4 shows a feedback amplifier circuit according to the third embodiment. This feedback amplification circuit generally has a configuration in which N sets (N is a natural number) of the transistor Q1, the feedback resistor R3, and the feedback capacitance C2 of FIG. 1 are provided. That is, this feedback amplifier circuit includes a differential amplifier A001 and a feedback circuit F001.
001. When N is a natural number, the feedback circuit F001 has (N + 1) first feedback resistors R101,..., R10N connected in series between the output terminal and the input terminal of the differential amplifier A001. R001) and a first feedback capacitor C001 connected between the output terminal and the input terminal. Also, NPN transistors Q001,..., Whose base terminals are connected to connection points P1,.
QN, N second feedback resistors R002,..., RN + 1 connected between the emitter terminal of each of the transistors and the input terminal, respectively, between the emitter terminal of each of the transistors and the input terminal. N connected each
, CN + 1. The collector terminals of the transistors Q001,..., QN are all connected to the output terminal of the differential amplifier A001.

【0034】この帰還増幅回路は、点P1,…,PNの
電圧が各トランジスタQ001,…,QNのベース・エ
ミッタ間のしきい値電圧を超えたとき、各トランジスタ
のエミッタ端子につながる第2の帰還抵抗および第2の
帰還容量に電流が流れる。この結果、第1,第2の実施
例と同様に、回路の増幅率を制御することができ、しか
も、周波数帯域が広がるのを抑制できる。したがって、
十分な位相補償を行うことができ、回路の発振を効果的
に防止することができる。
This feedback amplifier circuit has a second circuit connected to the emitter terminal of each transistor when the voltage at points P1,..., PN exceeds the threshold voltage between the base and emitter of each transistor Q001,. A current flows through the feedback resistor and the second feedback capacitance. As a result, similarly to the first and second embodiments, the amplification factor of the circuit can be controlled, and furthermore, the expansion of the frequency band can be suppressed. Therefore,
Sufficient phase compensation can be performed, and oscillation of the circuit can be effectively prevented.

【0035】[0035]

【発明の効果】以上より明らかなように、請求項1に記
載の帰還増幅回路は、従来例と同様に、入力信号の直流
電流成分が増大して、第1の帰還抵抗の間の接続点の電
圧がトランジスタのしきい値電圧(ベース・エミッタ間
電圧)よりも大きくなったとき、帰還回路のインピーダ
ンスを低下させて、回路の増幅率を制御できる。しか
も、第2の帰還容量の働きによって周波数帯域の広がり
を抑制することができる。したがって、十分な位相補償
を行うことができ、回路の発振を効果的に防止すること
ができる。
As is apparent from the above description, in the feedback amplifying circuit according to the first aspect, the direct current component of the input signal is increased and the connection point between the first feedback resistors is increased as in the conventional example. Is higher than the threshold voltage (base-emitter voltage) of the transistor, the impedance of the feedback circuit can be reduced to control the amplification factor of the circuit. Moreover, the expansion of the frequency band can be suppressed by the function of the second feedback capacitance. Therefore, sufficient phase compensation can be performed, and oscillation of the circuit can be effectively prevented.

【0036】また、請求項2に記載の帰還増幅回路で
は、第1の帰還抵抗の総和値と第1の帰還容量の値との
積からなる時定数と、第2の帰還抵抗の値と第2の帰還
容量の値との積からなる時定数とが、略等しく設定され
ているので、入力信号の直流成分が上記トランジスタの
しきい値を超えない場合と超えた場合とで、カットオフ
周波数が略等しくなる。したがって、さらに十分な位相
補償を行うことができ、回路の発振を効果的に防止する
ことができる。
Further, in the feedback amplifier circuit according to the second aspect, a time constant consisting of a product of a total value of the first feedback resistance and a value of the first feedback capacitance, a value of the second feedback resistance and a value of the second feedback resistance. Since the time constant, which is the product of the feedback capacitance value and the value of the feedback capacitance of 2, is set to be substantially equal, the cutoff frequency differs depending on whether the DC component of the input signal does not exceed the threshold value of the transistor. Become approximately equal. Therefore, more sufficient phase compensation can be performed, and oscillation of the circuit can be effectively prevented.

【0037】また、請求項3に記載の帰還増幅回路で
は、第1の帰還抵抗の間のN個の接続点の電圧が各トラ
ンジスタのベース・エミッタ間のしきい値電圧を超えた
とき、上記各トランジスタのエミッタ端子につながる第
2の帰還抵抗および第2の帰還容量に電流が流れる。こ
の結果、請求項1または請求項2の帰還増幅回路と同様
に、回路の増幅率を制御できる。しかも、周波数帯域が
広がるのを抑制できる。したがって、十分な位相補償を
行うことができ、回路の発振を効果的に防止できる。
Further, in the feedback amplifying circuit according to the third aspect, when the voltage at the N connection points between the first feedback resistors exceeds the threshold voltage between the base and emitter of each transistor, A current flows through the second feedback resistor and the second feedback capacitance connected to the emitter terminal of each transistor. As a result, the gain of the circuit can be controlled as in the case of the feedback amplifier circuit of the first or second aspect. Moreover, the spread of the frequency band can be suppressed. Therefore, sufficient phase compensation can be performed, and oscillation of the circuit can be effectively prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の第1実施例の帰還増幅回路を示す
回路図である。
FIG. 1 is a circuit diagram showing a feedback amplifier circuit according to a first embodiment of the present invention.

【図2】 この発明の第2実施例の帰還増幅回路を示す
回路図である。
FIG. 2 is a circuit diagram showing a feedback amplifier circuit according to a second embodiment of the present invention.

【図3】 上記第1実施例の帰還増幅回路の特性を示す
図である。
FIG. 3 is a diagram showing characteristics of the feedback amplifier circuit of the first embodiment.

【図4】 この発明の第3実施例の帰還増幅回路を示す
回路図である。
FIG. 4 is a circuit diagram showing a feedback amplifier circuit according to a third embodiment of the present invention.

【図5】 従来の帰還増幅回路を示す回路図である。FIG. 5 is a circuit diagram showing a conventional feedback amplifier circuit.

【図6】 上記従来の帰還増幅回路の特性を示す図であ
る。
FIG. 6 is a diagram showing characteristics of the conventional feedback amplifier circuit.

【符号の説明】[Explanation of symbols]

A1,A2,A001 差動増幅器 C1,C3,C001 第1の帰還容量 C2,C4,C002,…,CN+1 第2の帰還容量 F1,F2,F001 帰還回路 Q1,Q002,…,QN NPNトランジスタ Q2 PNPトランジスタ R1,R2,R4,R5,R101,…,R10N 第
1の帰還抵抗 R3,R6,R002,…,RN+1 第2の帰還抵抗
A1, A2, A001 Differential amplifier C1, C3, C001 First feedback capacitance C2, C4, C002, ..., CN + 1 Second feedback capacitance F1, F2, F001 Feedback circuit Q1, Q002, ..., QN NPN transistor Q2 PNP Transistors R1, R2, R4, R5, R101, ..., R10N First feedback resistors R3, R6, R002, ..., RN + 1 Second feedback resistors

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 3/45 Continuation of front page (58) Field surveyed (Int.Cl. 7 , DB name) H03F 1/00-3/45

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力端子に受けた信号を増幅して出力端
子に出力する増幅器と、この増幅器が所定の増幅率を示
すように上記増幅器の出力を上記入力端子に帰還させる
帰還回路とを備え、上記帰還回路は、上記増幅器の上記
出力端子と入力端子との間に直列に接続された2個の第
1の帰還抵抗と、上記出力端子と入力端子との間に接続
された第1の帰還容量と、ベース端子が上記第1の帰還
抵抗の間の接続点に接続され、かつ、コレクタ端子が電
源または上記出力端子に接続されたトランジスタと、こ
のトランジスタのエミッタ端子と上記増幅器の上記入力
端子との間に接続された第2の帰還抵抗とを有する帰還
増幅回路において、 上記トランジスタのエミッタ端子と上記入力端子との間
に第2の帰還容量が接続されていることを特徴とする帰
還増幅回路。
1. An amplifier for amplifying a signal received at an input terminal and outputting the amplified signal to an output terminal, and a feedback circuit for feeding back the output of the amplifier to the input terminal so that the amplifier exhibits a predetermined amplification factor. , The feedback circuit includes two first feedback resistors connected in series between the output terminal and the input terminal of the amplifier, and a first feedback resistor connected between the output terminal and the input terminal. A transistor having a feedback capacitor, a base terminal connected to a connection point between the first feedback resistor, and a collector terminal connected to a power supply or the output terminal; an emitter terminal of the transistor and the input terminal of the amplifier; A feedback amplifier circuit having a second feedback resistor connected between the input terminal and a second feedback resistor, wherein a second feedback capacitor is connected between the emitter terminal of the transistor and the input terminal; Instead amplifier circuit.
【請求項2】 上記第1の帰還抵抗の総和値と上記第1
の帰還容量の値との積からなる時定数と、上記第2の帰
還抵抗の値と上記第2の帰還容量の値との積からなる時
定数とが、略等しく設定されていることを特徴とする請
求項1に記載の帰還増幅回路。
2. The first feedback resistor according to claim 1, wherein
And a time constant consisting of a product of the value of the second feedback resistor and the value of the second feedback capacitance is set to be substantially equal. The feedback amplifier circuit according to claim 1, wherein
【請求項3】 入力端子に受けた信号を増幅して出力端
子に出力する増幅器と、この増幅器が所定の増幅率を示
すように上記増幅器の出力を上記入力端子に帰還させる
帰還回路とを備え、 上記帰還回路は、Nを自然数としたとき、 上記増幅器の上記出力端子と入力端子との間に直列に接
続された(N+1)個の第1の帰還抵抗と、 上記出力端子と入力端子との間に接続された第1の帰還
容量と、 ベース端子が上記第1の帰還抵抗の間の接続点にそれぞ
れ接続され、かつ、コレクタ端子が電源または上記出力
端子に接続されたN個のトランジスタと、 上記各トランジスタのエミッタ端子と上記入力端子との
間にそれぞれ接続されたN個の第2の帰還抵抗と、 上記各トランジスタのエミッタ端子と上記入力端子との
間にそれぞれ接続されたN個の第2の帰還容量とを有す
ることを特徴とする帰還増幅回路。
3. An amplifier for amplifying a signal received at an input terminal and outputting the amplified signal to an output terminal, and a feedback circuit for feeding back the output of the amplifier to the input terminal so that the amplifier exhibits a predetermined amplification factor. The feedback circuit includes: (N + 1) first feedback resistors connected in series between the output terminal and the input terminal of the amplifier, where N is a natural number; A first feedback capacitor connected between the first feedback resistor and a base terminal connected to a connection point between the first feedback resistors, and a collector terminal connected to a power supply or the output terminal. N second feedback resistors respectively connected between the emitter terminal of each of the transistors and the input terminal; and N second feedback resistors respectively connected between the emitter terminal of each of the transistors and the input terminal And a second feedback capacitor.
JP05126785A 1993-05-28 1993-05-28 Feedback amplifier circuit Expired - Fee Related JP3131074B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05126785A JP3131074B2 (en) 1993-05-28 1993-05-28 Feedback amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05126785A JP3131074B2 (en) 1993-05-28 1993-05-28 Feedback amplifier circuit

Publications (2)

Publication Number Publication Date
JPH06338732A JPH06338732A (en) 1994-12-06
JP3131074B2 true JP3131074B2 (en) 2001-01-31

Family

ID=14943881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05126785A Expired - Fee Related JP3131074B2 (en) 1993-05-28 1993-05-28 Feedback amplifier circuit

Country Status (1)

Country Link
JP (1) JP3131074B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6220895B1 (en) 1997-05-16 2001-04-24 Molex Incorporated Shielded electrical connector

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035867A (en) 2009-08-06 2011-02-17 Renesas Electronics Corp Amplifier circuit and light receiving amplifier circuit employing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6220895B1 (en) 1997-05-16 2001-04-24 Molex Incorporated Shielded electrical connector

Also Published As

Publication number Publication date
JPH06338732A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
JPH01272308A (en) Linear automatic gain control amplifier with wide operation range
US5382919A (en) Wideband constant impedance amplifiers
US5751184A (en) Low electrical power consumption filter circuit
JP3131074B2 (en) Feedback amplifier circuit
US4437070A (en) Amplifier arrangement whose overall gain is controllable by means of a control voltage
US5115204A (en) Differential amplifier
US4034306A (en) D.C. amplifier for use with low supply voltage
US5977827A (en) Circuit arrangement including a differential amplifier stage
US3260949A (en) High input impedance direct-coupled transistor amplifier including negative-feedback means
JP3219346B2 (en) Automatic gain control amplifier
EP0388890B1 (en) Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value
EP0508711B1 (en) Transistor direct-coupled amplifier
US4330755A (en) Power-amplifying circuit
JP3565258B2 (en) Ripple filter circuit and amplifier using the same
US4027272A (en) Amplifier
CN111277227B (en) A common emitter and base amplifier circuit and signal processing system with improved phase characteristics
JP2001509992A (en) Method and apparatus for low power, high linearity log-linear control
JPH06224692A (en) Method and circuit for obtaining impedance, and impedance circuit
JP3591162B2 (en) Active filter
CA1078931A (en) D.c. amplifier for use with low supply voltage
JPS6325768Y2 (en)
JPH01268302A (en) Amplifier circuit
WO2024167015A1 (en) Power amplifier
JPH0746060A (en) Arithmetic amplifier
JPS6330013A (en) Amplifier circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees