JP3132444B2 - Supply device of multi-phase image signal for liquid crystal display device in which display is performed by multi-phase image signal - Google Patents
Supply device of multi-phase image signal for liquid crystal display device in which display is performed by multi-phase image signalInfo
- Publication number
- JP3132444B2 JP3132444B2 JP09314622A JP31462297A JP3132444B2 JP 3132444 B2 JP3132444 B2 JP 3132444B2 JP 09314622 A JP09314622 A JP 09314622A JP 31462297 A JP31462297 A JP 31462297A JP 3132444 B2 JP3132444 B2 JP 3132444B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- image signal
- signal
- signal processing
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 26
- 239000011159 matrix material Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 7
- 238000003705 background correction Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 2
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は多相化された画像信
号によって表示が行なわれる液晶表示装置に対する多相
化された画像信号の供給装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for supplying a multi-phase image signal to a liquid crystal display device in which display is performed by the multi-phase image signal.
【0002】[0002]
【従来の技術】縦横に配列された画素を完全に分離し
て、クロストークの無い駆動が行なわれるように、信号
電極(信号線)と走査電極との交点に、各画素への印加
電圧を断続するスイッチ[例えば、トランジスタのスイ
ッチ(薄膜トランジスタ…TFTのスイッチ、MOSト
ランジスタのスイッチ)その他]を設けてあるアクティ
ブマトリックス型の液晶表示装置において、画素毎に画
像信号に対応した電圧を保持する記憶素子の周波数特性
が悪かったり、画素の切換えを行なうためのトランジス
タのスイッチの応答性が悪かったりした場合の解決策と
して、従来から表示の対象にされる画像信号を多相信
号、例えばN相(Nは2以上の自然数)の信号に変換す
ることにより、各相毎の画像信号の占有周波数帯域が、
もとの画像信号の占有周波数帯域の1/Nに低下されて
いる状態の画像信号を、液晶表示装置に供給するように
することが行なわれている。2. Description of the Related Art A voltage applied to each pixel is applied to an intersection of a signal electrode (signal line) and a scanning electrode so that pixels arranged vertically and horizontally are completely separated and driving without crosstalk is performed. In an active matrix type liquid crystal display device provided with intermittent switches [for example, a transistor switch (thin film transistor: TFT switch, MOS transistor switch) and the like], a storage element that holds a voltage corresponding to an image signal for each pixel In the case where the frequency characteristic of the image signal is poor or the response of the switch of the transistor for switching the pixel is poor, an image signal to be displayed conventionally is converted into a multi-phase signal, for example, an N-phase (N Is a natural number of 2 or more), so that the occupied frequency band of the image signal for each phase is
2. Description of the Related Art An image signal reduced to 1 / N of the occupied frequency band of an original image signal is supplied to a liquid crystal display device.
【0003】図2は多相の画像信号が供給されるアクテ
ィブマトリックス型の液晶表示装置及び駆動回路との概
略構成を示すブロック図であり、図2において1はアク
ティブマトリックス型の液晶表示装置、2は水平駆動
部、3は垂直駆動部、4は駆動信号源、5は画像信号源
である。前記したアクティブマトリックス型の液晶表示
装置1は、一対の基板間に液晶が封入されており、前記
した一対の基板における一方の基板上には共通電極が配
置され、また、他方の基板上には、縦横に配列されてい
る画素と個別に対応して設けられている画素電極及び前
記した画素電極に接続されている記憶素子と、前記した
記憶素子に画像信号を供給するための信号線#H1,#
H2…#H1920(1920=P)と、記憶素子を選
択するためのアドレス線#V1,#V2…#V1035
(1035=Q)とが配設されている。さらに、TFT
は画素毎に設けられているスイッチ用の薄膜トランジス
タであり、またCSは画素毎に設けられている記憶素子
(静電容量)である。FIG. 2 is a block diagram showing a schematic configuration of an active matrix type liquid crystal display device to which multi-phase image signals are supplied and a driving circuit. In FIG. Denotes a horizontal drive unit, 3 denotes a vertical drive unit, 4 denotes a drive signal source, and 5 denotes an image signal source. In the active matrix type liquid crystal display device 1 described above, liquid crystal is sealed between a pair of substrates, a common electrode is disposed on one of the pair of substrates, and A pixel electrode provided corresponding to each of the pixels arranged vertically and horizontally, a storage element connected to the pixel electrode, and a signal line # H1 for supplying an image signal to the storage element. , #
H2 ... # H1920 (1920 = P) and address lines # V1, # V2 ... # V1035 for selecting storage elements
(1035 = Q). Furthermore, TFT
Is a switch thin film transistor provided for each pixel, and CS is a storage element (capacitance) provided for each pixel.
【0004】図2(及び図3)において水平駆動部2に
は、駆動信号源4から伝送線6によって、水平シフトレ
ジスタ9(図3)のスタートパルスH−ST,2相のク
ロックパルスH−C1,H−C2,シフト方向制御信号
R/L−CTLなどが供給されており、また、画像信号
源5から伝送線8によって、表示の対象にされている画
像信号を多相化した画像信号[以下の説明では4相(N
=4)の画像信号であるとされている]も供給されてい
る。図3は主として、図2中の水平駆動部2の具体的な
構成態様を例示したブロック図であり、図3中において
1はアクティブマトリックス型の液晶表示装置1であっ
て、図3中のP1,P2,P3…P1920は、図1中の
アクティブマトリックス型の液晶表示装置1における1
行目の画素配列を代表例として示している。#H1…#
H16…H1913…は、図2中に示されているP本の
信号線#H1,#H2…#H1920と対応している。[0004] In FIG. 2 (and FIG. 3), a horizontal driving unit 2 receives a start pulse H-ST of a horizontal shift register 9 (FIG. 3) and a two-phase clock pulse H- C1, H-C2, a shift direction control signal R / L-CTL, and the like are supplied, and an image signal obtained by multiplying an image signal to be displayed by the transmission line 8 from the image signal source 5 [In the following description, four phases (N
= 4) is also supplied. FIG. 3 is a block diagram mainly illustrating a specific configuration of the horizontal drive unit 2 in FIG. 2. In FIG. 3, reference numeral 1 denotes an active matrix type liquid crystal display device 1; , P2, P3... P1920 are 1 in the active matrix type liquid crystal display device 1 in FIG.
The pixel array in the row is shown as a representative example. # H1 ... #
H1913 correspond to the P signal lines # H1, # H2... # H1920 shown in FIG.
【0005】ところで、アクティブマトリックス型の液
晶表示装置1の横方向に配列されている1920個(P
個)の画素P1,P2…P1920と対応して、水平駆
動部2とアクティブマトリックス型の液晶表示装置1と
の間に設けられている1920本の信号線#H1,#H
2…#H1920によって行なわれる前記した画素P
1,P2…P1920に対する画像信号の供給態様は、
前記の画像信号が単相の場合には水平駆動部2に設けら
れているシフトレジスタ9のシフト動作によって、信号
線#H1,#H2…#H1920が時間軸上で1つずつ
順次に選択されて、順次に1個ずつの画素P1,P2…
P1920に対して画像信号が供給されるのであるが、
アクティブマトリックス型の液晶表示装置1を多相化さ
れている画像信号で表示動作を行なわせる場合には、画
像信号の相数(N相)と対応する個数(N個)の画素を
一群として、前記の一群の画素が同時に選択されるよう
な態様で一群を構成している画素に対する画像信号の供
給が行なわれる。By the way, 1920 pixels (P) arranged in the horizontal direction of the active matrix type liquid crystal display device 1 are arranged.
1920) signal lines # H1, #H provided between the horizontal drive unit 2 and the active matrix type liquid crystal display device 1 in correspondence with the pixels P1, P2.
2. The pixel P described above performed by # H1920
1, P2... P1920 are supplied with image signals in the following manner.
When the image signal is single-phase, the signal lines # H1, # H2,... # H1920 are sequentially selected one by one on the time axis by the shift operation of the shift register 9 provided in the horizontal drive unit 2. , One by one pixels P1, P2,.
An image signal is supplied to P1920.
When the active matrix type liquid crystal display device 1 performs a display operation with a multi-phase image signal, the number (N) of pixels corresponding to the number of phases (N phases) of the image signal is defined as one group. An image signal is supplied to the pixels forming a group in such a manner that the group of pixels is simultaneously selected.
【0006】前記したアクティブマトリックス型の液晶
表示装置1を多相化されている画像信号で表示動作を行
なわせる場合について、具体的に説明すると次のとおり
である。今、表示の対象にされている画像信号の相数を
Nとし、また、アクティブマトリックス型の液晶表示装
置1の横方向に配列されている画素P1,P2…の総数
をP個とした場合に、時間軸上で同時に選択される一群
の画素の画素数は、P/Nとなる。例えば画像信号を4
相(N=4)に分割し、アクティブマトリックス型の液
晶表示装置1の横方向に配列されている画素P1,P2
…の総数Pを、1920個とした場合には、アクティブ
マトリックス型の液晶表示装置1の横方向に配列されて
いる1920個の画素は、4個の画素を一群とする19
20/4=480個の画素群に分割されることになる。
図3中のシフトレジスタ9からレベルシフタ10に接続
されている出力線#1H,#2H…#480Hは、前記
した480個の画素群と対応して設けられた480本の
信号線(信号電極)である。なお、アクティブマトリッ
クス型の液晶表示装置1の縦方向に配列されている画素
数はQ個である。A case where the above-mentioned active matrix type liquid crystal display device 1 performs a display operation with a multi-phase image signal will be specifically described as follows. Assume that the number of phases of an image signal to be displayed is N, and the total number of pixels P1, P2,... Arranged in the horizontal direction of the active matrix type liquid crystal display device 1 is P. , The number of pixels of a group of pixels simultaneously selected on the time axis is P / N. For example, if the image signal is 4
The pixels P1 and P2 which are divided into phases (N = 4) and are arranged in the horizontal direction of the active matrix type liquid crystal display device 1
If the total number P of... Is 1920, the 1920 pixels arranged in the horizontal direction of the active matrix type liquid crystal display device 1 have four pixels as one group.
It is divided into 20/4 = 480 pixel groups.
The output lines # 1H, # 2H... # 480H connected from the shift register 9 to the level shifter 10 in FIG. 3 are 480 signal lines (signal electrodes) provided corresponding to the 480 pixel groups. It is. The number of pixels arranged in the vertical direction of the active matrix type liquid crystal display device 1 is Q.
【0007】前記したシフトレジスタ9の各出力線#1
H,#2H…#480Hからレベルシフタ10に供給さ
れた出力信号は、前記した各出力線毎に、それぞれ特定
な一群の画素を構成している連続するN(設例ではN=
4)個の画素が同時的に選択されるように動作するスイ
ッチSWの開閉制御信号として用いられる。図3中の
,,,は図2中の画像信号源5から水平駆動部
2に供給されているN相(設例ではN=4)の画像信号
#1,#2…#4が伝送される伝送線8(図1中に示し
てある伝送線8と対応している)を示している。前記し
たN相の画像信号における第1相目の画像信号は、シフ
トレジスタ9の出力線#1Hに出力が現われたときに閉
じるスイッチSWによって信号線#H1に供給され、ま
た、シフトレジスタ9の出力線#2Hに出力が現われた
ときに閉じるスイッチSWによって信号線#H5に供給
される、というように、シフトレジスタ9の出力線#K
H(ただし、Kは1,2…480)に出力が現われたと
きに閉じるスイッチSWによって信号線#H[1+(K
−1)N]に第1相目の画像信号が供給される。Each output line # 1 of the shift register 9
The output signals supplied from H, # 2H... # 480H to the level shifter 10 are continuous N (N = N in the example) constituting a specific group of pixels for each of the output lines.
4) It is used as an open / close control signal for a switch SW that operates so that pixels are simultaneously selected. ., # 4 of N-phase (N = 4 in the example) supplied from the image signal source 5 in FIG. 2 to the horizontal drive unit 2 are transmitted. The transmission line 8 (corresponding to the transmission line 8 shown in FIG. 1) is shown. The first-phase image signal in the N-phase image signal is supplied to the signal line # H1 by a switch SW that closes when an output appears on the output line # 1H of the shift register 9, and the signal of the shift register 9 The output line #K of the shift register 9 is supplied to the signal line # H5 by a switch SW that closes when an output appears on the output line # 2H, and so on.
H (where K is 1, 2,..., 480) is closed by a switch SW which closes when an output appears on the signal line #H [1+ (K
-1) N] is supplied with the image signal of the first phase.
【0008】また、画像信号源5から水平駆動部2に供
給されているN相(設例ではN=4)の画像信号中の第
2相目の画像信号は、シフトレジスタ9の出力線#1H
に出力が現われたときに閉じるスイッチSWによって信
号線#H2に供給され、また、シフトレジスタ9の出力
線#2Hに出力が現われたときに閉じるスイッチSWに
よって信号線#H6に供給される、というように、シフ
トレジスタ9の出力線#KH(ただし、Kは1,2…4
80)に出力が現われたときに閉じるスイッチSWによ
って信号線#H[2+(K−1)N]に第2相目の画像
信号が供給される。 また、画像信号源5から水平駆動
部2に供給されているN相(設例ではN=8)の画像信
号中の第3相目の画像信号は、シフトレジスタ9の出力
線#1Hに出力が現われたときに閉じるスイッチSWに
よって信号線#H3に供給され、また、シフトレジスタ
9の出力線#2Hに出力が現われたときに閉じるスイッ
チSWによって信号線#H7に供給される、というよう
に、シフトレジスタ9の出力線#KH(ただし、Kは
1,2…480)に出力が現われたときに閉じるスイッ
チSWによって信号線#H[3+(K−1)N]に第3
相目の画像信号が供給されることになる。The second-phase image signal in the N-phase (N = 4 in the example) image signal supplied from the image signal source 5 to the horizontal drive unit 2 is output from the output line # 1H of the shift register 9.
Is supplied to the signal line # H2 by a switch SW that closes when an output appears on the output line, and is supplied to the signal line # H6 by a switch SW that closes when an output appears on the output line # 2H of the shift register 9. Thus, the output line #KH of the shift register 9 (where K is 1, 2,.
The image signal of the second phase is supplied to the signal line #H [2+ (K-1) N] by the switch SW that closes when the output appears at 80). The image signal of the third phase in the N-phase (N = 8 in the example) image signal supplied to the horizontal drive unit 2 from the image signal source 5 is output to the output line # 1H of the shift register 9. It is supplied to the signal line # H3 by the switch SW that closes when it appears, and is supplied to the signal line # H7 by the switch SW that closes when the output appears on the output line # 2H of the shift register 9, and so on. A switch SW that closes when an output appears on the output line #KH (where K is 1, 2,... 480) of the shift register 9 is connected to the third signal line #H [3+ (K−1) N].
The image signal of the phase is supplied.
【0009】以下、同様にして、画像信号源5から水平
駆動部2に供給されているN相(設例ではN=4)の画
像信号中の第4相目の画像信号は、シフトレジスタ9の
出力線#1Hに出力が現われたときに閉じるスイッチS
Wによって信号線#H4に供給され、また、シフトレジ
スタ9の出力線#2Hに出力が現われたときに閉じるス
イッチSWによって信号線#H8に供給される、という
ように、シフトレジスタ9の出力線#KH(ただし、K
は1,2…480)に出力が現われたときに閉じるスイ
ッチSWによって信号線#H[4+(K−1)N]に第
4相目の画像信号が供給される。前記のようにして、画
像信号源5から水平駆動部2に供給されているN相(設
例ではN=4)の画像信号における各相の画像信号は、
シフトレジスタ9の出力線#KH(ただし、Kは1,2
…480)に出力が現われたときに同時的に閉じるN個
のスイッチSWによって、N本の信号線#H[i+(K
−1)N](ただし、iは1から4までの数)に供給さ
れることになる。Similarly, the image signal of the fourth phase in the N-phase (N = 4 in the example) image signal supplied from the image signal source 5 to the horizontal drive unit 2 Switch S that closes when an output appears on output line # 1H
W is supplied to the signal line # H4, and is supplied to the signal line # H8 by the switch SW that closes when an output appears on the output line # 2H of the shift register 9, and so on, and so on. #KH (however, K
480), the fourth-phase image signal is supplied to the signal line #H [4+ (K-1) N] by the switch SW which closes when an output appears at 1, 2,... 480). As described above, the image signal of each phase in the N-phase (N = 4 in the example) image signal supplied to the horizontal drive unit 2 from the image signal source 5 is as follows.
The output line #KH of the shift register 9 (where K is 1, 2)
.. 480) are simultaneously closed by an N number of switches SW when an output appears on the signal lines #H [i + (K
-1) N] (where i is a number from 1 to 4).
【0010】一方、図2における垂直駆動部3には、駆
動信号源4から伝送線7によって、垂直シフトレジスタ
のスタートパルスVSTや、2相のクロックパルスVC
1,VC2が供給されている。それで垂直駆動部4に設
けられている垂直シフトレジスタからは、順次の走査電
極#V1,#V2…#V1035に対して出力が供給さ
れるから、アクティブマトリックス型の液晶表示装置1
では、水平方向について画像信号の相数と対応する個数
の画素を一群の画素として同時に選択して、次々の一群
を構成している画素についての表示を行ないながら、垂
直方向に走査されることにより、画像の表示が行なわれ
ることになる。On the other hand, a vertical drive section 3 shown in FIG. 2 is connected to a start signal VST of a vertical shift register and a two-phase clock pulse VC by a transmission line 7 from a drive signal source 4.
1, VC2. Then, the output is supplied from the vertical shift register provided in the vertical drive unit 4 to the sequential scanning electrodes # V1, # V2,... # V1035.
In the horizontal scanning direction, the number of pixels corresponding to the number of phases of the image signal is simultaneously selected as a group of pixels, and scanning is performed in the vertical direction while displaying the pixels forming a group one after another. , An image is displayed.
【0011】前記のように画像信号を多相化することに
より、アクティブマトリックス型の液晶表示装置1に供
給される各相毎の画像信号は、もとの画像信号の占有周
波数帯域よりも狭い占有周波数帯域の画像信号とされる
ために、アクティブマトリックス型の液晶表示装置1に
おける画素毎に画像信号に対応した電圧を保持する記憶
素子の周波数特性が悪かったり、画素の切換えを行なう
ためのトランジスタのスイッチの応答性が悪かったりし
た場合でも、良好な表示画像を表示させることが可能と
なる。By making the image signal multi-phase as described above, the image signal for each phase supplied to the active matrix type liquid crystal display device 1 is occupied narrower than the occupied frequency band of the original image signal. Since the image signal is in the frequency band, the frequency characteristic of the storage element that holds the voltage corresponding to the image signal for each pixel in the active matrix type liquid crystal display device 1 is poor, or a transistor for switching the pixel is used. Even if the response of the switch is poor, it is possible to display a good display image.
【0012】[0012]
【発明が解決しようとする課題】ところで、投射型表示
装置によってスクリーン上に画像を表示させる場合には
スクリーンの正面側に投射型表示装置を設置してスクリ
ーンに画像を表示させたり、あるいはスクリーンの裏面
側に投射型表示装置を設置してスクリーンに画像を表示
させたりすることが行なわれている。前記のように、ス
クリーンの正面側に投射型表示装置を設置してスクリー
ンに画像を表示させる場合と、スクリーンの裏面側に投
射型表示装置を設置してスクリーンに画像を表示させる
場合とでは、水平方向における画像の向きを逆転させる
ことが必要とされる。When an image is displayed on a screen by a projection type display device, the projection type display device is installed on the front side of the screen to display the image on the screen. 2. Description of the Related Art A projection type display device is installed on the back side to display an image on a screen. As described above, in the case where the projection type display device is installed on the front side of the screen to display an image on the screen, and in the case where the projection type display device is installed on the back side of the screen and the image is displayed on the screen, It is necessary to reverse the orientation of the image in the horizontal direction.
【0013】そして、単相の画像信号が供給されるアク
ティブマトリックス型の液晶表示装置の場合に、スクリ
ーンに投射された画像の水平方向における画像の向きを
反対にするのには、単に、水平駆動部2に設けられてい
る水平シフトレジスタのシフト方向を逆にすればよい
が、アクティブマトリックス型の液晶表示装置が多相化
されている画像信号で表示動作を行なっている場合に、
単に、水平駆動部2に設けられている水平シフトレジス
タのシフト方向を逆にしただけでは、水平方向について
画像信号の相数と対応する個数の画素からなる一群の画
素を単位とする画素群の配列の順序は反転されるが、各
画素群内における画素の配列順序は反転しないために、
正常な画像が表示できないことになる。In the case of an active matrix type liquid crystal display device to which a single-phase image signal is supplied, in order to reverse the image direction in the horizontal direction of the image projected on the screen, simply use horizontal driving. The shift direction of the horizontal shift register provided in the section 2 may be reversed. However, when the active matrix type liquid crystal display device performs a display operation with a multi-phase image signal,
Simply by reversing the shift direction of the horizontal shift register provided in the horizontal drive unit 2, a pixel group in units of a group of pixels of the number corresponding to the number of phases of the image signal in the horizontal direction is set. Although the arrangement order is reversed, since the arrangement order of the pixels in each pixel group is not reversed,
Normal images cannot be displayed.
【0014】それで、多相化されている画像信号が供給
されることによって表示動作を行なうように構成態様の
アクティブマトリックス型の液晶表示装置で、スクリー
ンに投射された画像の水平方向における画像の向きが反
対にされても、スクリーン上に正常な画像が投射される
ようにするためには、既述のように水平方向に画像信号
の相数と対応する個数の画素からなる一群の画素を単位
とする画素群の配列の順序が反転されている状態にされ
るとともに、各画素群内における画素の配列順序も反転
された状態にされるように、アクティブマトリックス型
の液晶表示装置に対する画像信号の供給状態を変更させ
ることが必要とされる。In the active matrix type liquid crystal display device configured to perform the display operation by supplying the multi-phased image signal, the image direction in the horizontal direction of the image projected on the screen is provided. In order to allow a normal image to be projected on the screen even if it is reversed, a group of pixels consisting of a number of pixels corresponding to the number of phases of the image signal in the horizontal direction is used as described above. Of the image signals to the active matrix type liquid crystal display device so that the arrangement order of the pixel groups to be set is reversed and the arrangement order of the pixels in each pixel group is also reversed. It is necessary to change the supply state.
【0015】ところで、多相化されている画像信号によ
って表示動作が行なわれるアクティブマトリックス型の
液晶表示装置に対して多相化された画像信号を供給する
ための画像信号の供給装置が、1個の集積回路として構
成された場合には、集積回路における入出力のデータ端
子が多くなるとともに、集積回路中に多数の信号切換手
段を備えることが必要とされるために、回路規模が大き
くなってコスト高をもたらすことになる。また、前記し
たアクティブマトリックス型の液晶表示装置に対して多
相化された画像信号を供給するための画像信号の供給装
置を、複数個の集積回路に分割したものとして構成され
た場合には、既述したスクリーン上の投射画像の水平方
向における画像の向きの切換えのために、複数に分割し
た集積回路間でのデータの受け渡しを行なうことが必要
となるので、各集積回路における入出力データ端子が増
加し、コスト高になることが問題になった。By the way, there is provided one image signal supply device for supplying a multi-phase image signal to an active matrix type liquid crystal display device in which a display operation is performed by the multi-phase image signal. In the case of being configured as an integrated circuit, the number of input / output data terminals in the integrated circuit increases, and it is necessary to provide a large number of signal switching means in the integrated circuit. This results in higher costs. Further, when the image signal supply device for supplying the multi-phase image signal to the active matrix type liquid crystal display device is configured as divided into a plurality of integrated circuits, Since it is necessary to exchange data between a plurality of divided integrated circuits in order to switch the image direction in the horizontal direction of the projected image on the screen as described above, input / output data terminals in each integrated circuit are required. The problem was that the cost increased and the cost increased.
【0016】[0016]
【課題を解決するための手段】本発明は一対の基板間に
液晶が封入されており、前記した一対の基板における一
方の基板上には共通電極が配置され、また、他方の基板
上には(横P個×縦Q個)の画素と個別に対応して設け
られている画素電極及び前記した画素電極に接続されて
いる記憶素子と、N相(ただしNは2以上の自然数)に
分解されて多相化された画像信号を前記した記憶素子に
供給するための(P/N)N本の信号線と、記憶素子を
選択するためのQ本のアドレス線とが配設されていて、
前記の多相化された入力画像信号の各相の電圧に応じて
前記した記憶素子に蓄積された電荷に基づいて液晶によ
る光変調が行なわれる液晶表示装置に対して、液晶表示
装置によって表示の対象にされている多相化されたN相
の画像信号の各相毎の画像信号について個別に信号処理
を行なうN系列の信号処理回路を有する1個の信号処理
回路群から多相化されたN相の画像信号を供給する画像
信号の供給装置であって、前記した1個の信号処理回路
群を構成しているN系列の信号処理回路における各1系
列の信号処理回路の入力側に、それぞれ2個のデータラ
ッチと、前記した2個のデータラッチの出力の一方を選
択して後続回路に供給する表示方向反転部とを設け、ま
た、前記した各1系列の信号処理回路の入力側に2個ず
つ設けてあるデータラッチの一方のものに対しては、相
番号#1,#2…#nで示されるN相の画像信号におけ
るそれぞれ異なる特定な1個の相番号で示される1相の
画像信号を供給し、また、前記した各1系列の信号処理
回路の入力側に設けた2個のデータラッチの他方のもの
に対しては、前記の相番号の数値との和の数値がn+1
になるような数値の相番号で示される特定な1相の画像
信号を供給し、さらに液晶表示装置における水平方向で
の画素の表示順序の正逆の切換えと対応して、前記した
1個の信号処理回路群における各信号処理回路における
表示方向反転部によって所定の相の画像信号が信号処理
の対象にされる画像信号とされるように切換えるように
してなる多相化された画像信号によって表示が行なわれ
る液晶表示装置に対する多相化された画像信号の供給装
置を提供する。According to the present invention, a liquid crystal is sealed between a pair of substrates, a common electrode is arranged on one of the pair of substrates, and a common electrode is arranged on the other substrate. (P horizontal x Q vertical) Pixel electrodes provided individually corresponding to the pixels and storage elements connected to the above-mentioned pixel electrodes are separated into N phases (N is a natural number of 2 or more). (P / N) N signal lines for supplying the multi-phased image signal to the storage element and Q address lines for selecting the storage element are provided. ,
For a liquid crystal display device in which light modulation by liquid crystal is performed based on the electric charge stored in the storage element in accordance with the voltage of each phase of the multi-phased input image signal, display of the liquid crystal display device is performed. A single-phase signal processing circuit group having an N-sequence signal processing circuit that individually performs signal processing on the image signal for each phase of the target multi-phased N-phase image signal has been polyphased. An image signal supply device for supplying an N-phase image signal, wherein each of the N-series signal processing circuits constituting the one signal processing circuit group has an input side for each one-series signal processing circuit. A display direction inverting section for selecting one of the outputs of the two data latches and supplying the selected data to a subsequent circuit; Data provided by two One of the latches is supplied with a single-phase image signal indicated by a different specific one of the N-phase image signals indicated by phase numbers # 1, # 2,. In addition, for the other of the two data latches provided on the input side of each of the series of signal processing circuits, the sum of the phase number and the number is n + 1.
A specific one-phase image signal indicated by a numerical phase number is supplied. Further, in response to the switching of the display order of the pixels in the horizontal direction in the liquid crystal display device between the forward and reverse, the one- A display is performed by a display direction inverting unit in each signal processing circuit of the signal processing circuit group so that an image signal of a predetermined phase is switched to an image signal to be subjected to signal processing. To supply a multi-phased image signal to a liquid crystal display device in which the above-mentioned is performed.
【0017】[0017]
【発明の実施の形態】以下、添付図面を参照して本発明
の多相化された画像信号によって表示が行なわれる液晶
表示装置に対する多相化された画像信号の供給装置の具
体的な内容を詳細に説明する。図1は本発明の多相化さ
れた画像信号によって表示が行なわれる液晶表示装置に
対する多相化された画像信号の供給装置の1実施例の概
略構成を示すブロック図である。本発明の多相化された
画像信号によって表示が行なわれる液晶表示装置に対す
る多相化された画像信号の供給装置は、液晶表示装置に
よって表示の対象にされているN相(Nは2以上の自然
数)に分割されて多相化された画像信号の各相毎の画像
信号について個別に信号処理を行なうように設けられた
N系列の信号処理回路を備えて構成される。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a liquid crystal display device for displaying images by using a multi-phase image signal according to the present invention; This will be described in detail. FIG. 1 is a block diagram showing a schematic configuration of an embodiment of a supply device of a multi-phase image signal for a liquid crystal display device in which display is performed by a multi-phase image signal according to the present invention. The apparatus for supplying a multi-phase image signal to a liquid crystal display device that performs display by using a multi-phase image signal according to the present invention is an N-phase (N is 2 or more) target to be displayed by the liquid crystal display device. (Numerical number), and is provided with an N-sequence signal processing circuit provided so as to individually perform signal processing on an image signal for each phase of an image signal divided into polyphases.
【0018】図1に示す多相化された画像信号の供給装
置は、液晶表示装置によって表示の対象にされている多
相化された画像信号が4相(N=4)の画像信号である
場合に、各相毎の画像信号について個別に信号処理を行
なうように設けられた4系列の信号処理回路(各系列の
区別は、各系列の信号処理回路の構成部分の図面符号
に、A,B,C,Dを付加して示してある)を有する1
個の信号処理回路群SADとして構成させた場合の構成
例を例示している。前記した信号処理回路群を構成して
いる個々の1系列の信号処理回路は、それぞれ、2個の
入力データラッチ11,12と、前記した2個の入力デ
ータラッチ11,12の内の1個の入力データラッチで
ラッチされたデータを切換え選択する表示方向反転部1
3と、ガンマ補正部14と、シェーディング補正部15
と、利得調整部16と、デジタルアナログ変換器17と
によって構成されている。In the supply device of the multi-phase image signal shown in FIG. 1, the multi-phase image signal to be displayed by the liquid crystal display device is a four-phase (N = 4) image signal. In this case, four series of signal processing circuits provided so as to individually perform signal processing on image signals for each phase (each series is distinguished by A, A, B, C, and D)
FIG. 3 illustrates a configuration example in the case where the signal processing circuit group SAD is configured. Each of the series of signal processing circuits constituting the signal processing circuit group includes two input data latches 11 and 12 and one of the two input data latches 11 and 12. Display direction inverting unit 1 for switching and selecting data latched by the input data latch
3, a gamma correction unit 14, and a shading correction unit 15
, A gain adjustment unit 16 and a digital-to-analog converter 17.
【0019】前記した信号処理回路群SADに設けられ
ている4系列の信号処理回路を、上方から第1の信号処
理回路(A)、第2の信号処理回路(B)、第3の信号
処理回路(C)、第4の信号処理回路(D)と呼ぶこと
にして、図1に示されているように信号処理回路群SA
Dの第1の信号処理回路(A)における2個の入力デー
タラッチ11A,12Aの内の一方の入力データラッチ
11Aには、4相の画像信号における第1相の画像信号
(図1中の左上端に#1で示す。なお、前記の#1は第
1相の画像信号を示すが、相番号としても使用される。
この点は後述の#2〜#4についても同様である)が供
給され、他方の入力データラッチ12Aには、4相の画
像信号における第4相の画像信号(図1中の左上端に#
4で示す)が供給される。The four signal processing circuits provided in the signal processing circuit group SAD are divided into a first signal processing circuit (A), a second signal processing circuit (B), and a third signal processing circuit from above. The circuit (C) and the fourth signal processing circuit (D) are called a signal processing circuit group SA as shown in FIG.
The first input data latch 11A of the two input data latches 11A and 12A in the first signal processing circuit (A) D has a first phase image signal (figure 1 in FIG. 1) of a four phase image signal. It is indicated by # 1 at the upper left corner, where # 1 indicates the image signal of the first phase, which is also used as the phase number.
This is the same for # 2 to # 4 described later), and the other input data latch 12A supplies a fourth-phase image signal (# at the upper left corner in FIG. 1) of the four-phase image signal.
4).
【0020】また、前記した信号処理回路群SADの第
2の信号処理回路(B)における2個の入力データラッ
チ11B,12Bの内の一方の入力データラッチ11B
には、4相の画像信号における第2相の画像信号(図1
中の左上端に#2で示す)が供給され、他方の入力デー
タラッチ12Bには、4相の画像信号における第3相の
画像信号(図1中の右上端に#3で示す)が供給され
る。さらに、前記した信号処理回路群SADの第3の信
号処理回路(C)における2個の入力データラッチ11
C,12Cの内の一方の入力データラッチ11Cには、
4相の画像信号における第3相の画像信号(図1中の左
上端に#3で示す)が供給され、他方の入力データラッ
チ12Cには、4相の画像信号における第2相の画像信
号(図1中の右上端に#2で示す)が供給される。Further, one of the two input data latches 11B and 12B in the second signal processing circuit (B) of the signal processing circuit group SAD is one of the input data latches 11B.
The second phase image signal in the four phase image signal (FIG. 1)
The upper left of the middle is supplied with # 2), and the other input data latch 12B is supplied with the third phase image signal of the four-phase image signal (shown as # 3 at the upper right end in FIG. 1). Is done. Further, two input data latches 11 in the third signal processing circuit (C) of the signal processing circuit group SAD described above.
One of the input data latches 11C of C and 12C has:
A third phase image signal (shown by # 3 at the upper left corner in FIG. 1) of the four phase image signal is supplied to the other input data latch 12C, and a second phase image signal of the four phase image signal is supplied to the other input data latch 12C. (Indicated by # 2 at the upper right end in FIG. 1).
【0021】さらにまた、前記した信号処理回路群SA
Dの第4の信号処理回路(D)における2個の入力デー
タラッチ11D,12Dの内の一方の入力データラッチ
11Dには、4相の画像信号における第4相の画像信号
(図1中の左上端に#4で示す)が供給され、他方の入
力データラッチ12Dには、4相の画像信号における第
1相の画像信号(図1中の右上端に#1で示す)が供給
される。Further, the above-described signal processing circuit group SA
One of the two input data latches 11D and 12D in the D fourth signal processing circuit (D) has a fourth phase image signal (figure 1 in FIG. 1) of the four phase image signal. The upper left end is supplied with # 4), and the other input data latch 12D is supplied with the first phase image signal (shown as # 1 at the upper right end in FIG. 1) of the four-phase image signal. .
【0022】すなわち、信号処理回路群を構成している
N系列の信号処理回路(n個の信号処理回路)における
各1系列の信号処理回路の入力側に、2個ずつ設けてあ
るデータラッチ11,12における一方のもの、例えば
データラッチ11に対しては、相番号#1,#2…#n
で示されるN相の画像信号におけるそれぞれ異なる特定
な1個の相番号で示される1相の画像信号が供給され、
また、前記した各1系列の信号処理回路の入力側に設け
た2個のデータラッチ11,12の内の他方のデータラ
ッチ12に対しては、前記の相番号の数値との和の数値
がn+1になるような数値の相番号で示される特定な1
相の画像信号が供給されるのである。前記した各データ
ラッチ11,12に入力される各相の画像信号は、それ
ぞれ所定のビット数のデジタル画像データである。That is, two data latches 11 are provided on the input side of each one-series signal processing circuit in the N-series signal processing circuits (n number of signal processing circuits) constituting the signal processing circuit group. , 12, for example, the data latch 11, the phase numbers # 1, # 2,.
A single-phase image signal indicated by a different one specific phase number in the N-phase image signal indicated by
In addition, for the other data latch 12 of the two data latches 11 and 12 provided on the input side of each of the series of signal processing circuits described above, the sum of the phase number and the numerical value of the phase number is set to a value. A specific 1 indicated by a numerical phase number such that it becomes n + 1
The phase image signal is supplied. The image signal of each phase input to each of the data latches 11 and 12 is digital image data having a predetermined number of bits.
【0023】図1中の各入力データラッチ11,12と
表示方向反転部13との間に記載されている「正」
「(逆)」の表記の内の「正」の表記は、スクリーンの
正面側に投射型表示装置を設置してスクリーンに画像を
表示させる場合に、表示方向反転部では図中に正と表示
してある方のデータを出力している入力データラッチ1
1の出力データを選択して後続回路に与えるということ
を説明するために用いられるのであり、また図中の
「(逆)」の表記は、スクリーンの裏面側に投射型表示
装置を設置してスクリーンに画像を表示させる場合に、
表示方向反転部では図中に(逆)と表示してある方のデ
ータを出力している入力データラッチ12の出力データ
を選択して後続回路に与えるということを説明するため
に用いられる。"Positive" described between each input data latch 11, 12 and the display direction inverting unit 13 in FIG.
The notation of “positive” in the notation of “(reverse)” indicates that the display direction reversing unit displays “positive” in the figure when a projection display device is installed on the front side of the screen and an image is displayed on the screen. Input data latch 1 that outputs the data of the
This is used to explain that the output data of No. 1 is selected and given to the subsequent circuit, and the notation “(reverse)” in the figure indicates that the projection display device is installed on the back side of the screen. When displaying an image on the screen,
The display direction inversion unit is used to explain that the output data of the input data latch 12 that outputs the data indicated as (reverse) in the drawing is selected and given to the subsequent circuit.
【0024】そして、表示方向反転部が、正と表示して
ある方のデータを出力している入力データラッチの出力
データを選択した場合には、図1の右方に示してある増
幅器18からは#1,#2,#3,#4と表記してある
相の画像信号が出力され、また、表示方向反転部が、
(逆)と表示してある方のデータを出力している入力デ
ータラッチの出力データを選択した場合には、図1の右
方に示してある増幅器からは(#1),(#2),(#
3),(#4)と表記してある相の画像信号が出力され
る。なお、前記した#1,#2,#3,#4の表記法
と、(#1),(#2),(#3),(#4)の表記法
とは、前記した正,(逆)の表記法と対応づけて、説明
を容易にするために採用したのである。When the display direction inverting unit selects the output data of the input data latch which outputs the data indicated as positive, the amplifier 18 shown on the right side of FIG. Outputs image signals of the phases denoted by # 1, # 2, # 3, and # 4.
When the output data of the input data latch that outputs the data indicated as (reverse) is selected, the amplifiers shown on the right side of FIG. 1 output (# 1) and (# 2). , (#
3) and (# 4) are output. Note that the notation of # 1, # 2, # 3, and # 4 and the notation of (# 1), (# 2), (# 3), and (# 4) are the same as the positive, ( It is adopted in correspondence with the notation of (reverse) to facilitate explanation.
【0025】投射型表示装置をスクリーンの正面側に設
置してスクリーンに画像を表示させる場合には、図示さ
れていない制御部から供給される切換え制御信号によ
り、前記した信号処理回路群SADに設けられている前
記した4系列の信号処理回路にそれぞれ備えられている
各表示方向反転部13は、それぞれ対応して設けられて
いるデータラッチ11の出力データを選択して、それを
後続のガンマ補正部14に供給する。また、投射型表示
装置をスクリーンの裏面側に設置してスクリーンに画像
を表示させる場合には、図示されていない制御部から供
給される切換え制御信号により、前記した信号処理回路
群SADに設けられている前記した4系列の信号処理回
路にそれぞれ備えられている表示方向反転部13は、そ
れぞれ対応して設けられているデータラッチ12の出力
データを選択して、それを後続のガンマ補正部14に供
給する。When the projection type display device is installed on the front side of the screen to display an image on the screen, the projection type display device is provided in the signal processing circuit group SAD by a switching control signal supplied from a control unit (not shown). Each of the display direction inverting units 13 provided in the four series of signal processing circuits described above selects output data of the corresponding data latch 11 and performs gamma correction on the output data. To the unit 14. When the projection type display device is installed on the back side of the screen to display an image on the screen, the projection type display device is provided in the signal processing circuit group SAD by a switching control signal supplied from a control unit (not shown). The display direction inverting units 13 provided in the four series of signal processing circuits select the output data of the data latches 12 provided correspondingly, and output the selected data to the subsequent gamma correction unit 14. To supply.
【0026】前記のように、個別の系列の各信号処理回
路中に設けられている前記の表示方向反転部13によっ
て選択された画像データは、前記のガンマ補正部14
と、それに後続するシェーディング補正部15、利得調
整部16において、それぞれ周知の画像信号処理動作が
行なわれた後に、デジタルアナログ変換器17でアナロ
グ信号形態の画像信号とされる。前記した各系列の信号
処理回路から出力された画像信号の各相毎の画像信号
は、それぞれ個別の増幅器18で増幅された後に、伝送
線8を介して水平駆動部2に供給される。As described above, the image data selected by the display direction inverting unit 13 provided in each signal processing circuit of an individual series is converted into the gamma correction unit 14 by the gamma correction unit 14.
After a well-known image signal processing operation is performed in the shading correction unit 15 and the gain adjustment unit 16 subsequent thereto, the digital / analog converter 17 converts the image signal into an analog signal image signal. The image signals for each phase of the image signals output from the signal processing circuits of the respective series are amplified by individual amplifiers 18 and then supplied to the horizontal drive unit 2 via the transmission line 8.
【0027】そして、投射型表示装置をスクリーンの正
面側に設置してスクリーンに画像を表示させる場合にお
ける各相毎の画像信号#1,#2,#3,#4は、図1
の右側に#1,#2,#3,#4のように表記されてい
る状態、すなわち第1相の画像信号#1は伝送線8の
によって伝送され、また、第2相の画像信号#2は伝送
線8のによって伝送され、さらに第3相の画像信号#
3は伝送線8のによって伝送され、第4相の画像信号
#4は伝送線8のによって伝送されるという状態で伝
送線8を介して水平駆動部2に供給される。The image signals # 1, # 2, # 3, and # 4 for each phase when the projection display device is installed on the front side of the screen to display an image on the screen are shown in FIG.
, # 1, # 2, # 3, # 4 on the right side, ie, the first phase image signal # 1 is transmitted by the transmission line 8 and the second phase image signal # 2 is transmitted by the transmission line 8 and the third phase image signal #
3 is transmitted by the transmission line 8, and the fourth-phase image signal # 4 is supplied to the horizontal driving unit 2 via the transmission line 8 in a state of being transmitted by the transmission line 8.
【0028】また、投射型表示装置をスクリーンの裏面
側に設置してスクリーンに画像を表示させる場合におけ
る各相毎の画像信号#1,#2,#3,#4は、図1の
右側に(#1),(#2),(#3),(#4)のよう
に表記されている状態、すなわち、第1相の画像信号
(#1)は伝送線8のによって伝送され、また、第2
相の画像信号(#2)は伝送線8のによって伝送さ
れ、さらに第3相の画像信号(#3)は伝送線8のに
よって伝送され、第4相の画像信号(#4)は伝送線8
のによって伝送される。When the projection display device is installed on the back side of the screen to display an image on the screen, image signals # 1, # 2, # 3, and # 4 for each phase are shown on the right side of FIG. The state described as (# 1), (# 2), (# 3), (# 4), that is, the first phase image signal (# 1) is transmitted by the transmission line 8, and , Second
The phase image signal (# 2) is transmitted by the transmission line 8, the third phase image signal (# 3) is transmitted by the transmission line 8, and the fourth phase image signal (# 4) is transmitted by the transmission line. 8
Transmitted by
【0029】ところで、スクリーンの正面側に投射型表
示装置を設置してスクリーンに画像を表示させる場合に
は、駆動信号源4から伝送線6を介して水平駆動部2に
設けられているシフトレジスタ9に供給されるシフト方
向制御信号R/L−CTLによって、シフトレジスタ9
は正方向のシフト動作を行なうようにされて、シフトレ
ジスタ9は正方向のシフト動作により、出力線#1H→
#2H→#3H…#480Hの順序に出力を送出する。When an image is displayed on the screen by installing a projection display device on the front side of the screen, a shift register provided in the horizontal drive unit 2 from the drive signal source 4 via the transmission line 6 is used. 9 is supplied to the shift register 9 by the shift direction control signal R / L-CTL.
Performs a shift operation in the positive direction, and the shift register 9 outputs the output line # 1H →
The outputs are transmitted in the order of # 2H → # 3H... # 480H.
【0030】また、スクリーンの裏面側に投射型表示装
置を設置してスクリーンに画像を表示させる場合には、
駆動信号源4から伝送線6を介して水平駆動部2に設け
られているシフトレジスタ9に供給されるシフト方向制
御信号R/L−CTLによって、シフトレジスタ9は逆
方向のシフト動作を行なうようにされて、シフトレジス
タ9は逆方向のシフト動作により、出力線#480H→
…#3H→#2H→#1Hの順序に出力を送出する。When an image is displayed on a screen by installing a projection display device on the back side of the screen,
The shift register 9 performs a shift operation in the reverse direction by the shift direction control signal R / L-CTL supplied from the drive signal source 4 to the shift register 9 provided in the horizontal drive unit 2 via the transmission line 6. Then, the shift register 9 outputs the output line # 480H →
... Outputs are transmitted in the order of # 3H → # 2H → # 1H.
【0031】スクリーンの正面側に投射型表示装置を設
置してスクリーンに画像を表示させる場合には、前記の
ようにシフトレジスタ9が正方向のシフト動作を行なっ
て、出力線#1H→#2H→#3H…#480Hの順序
に出力を送出しており、また伝送線8を介して水平駆動
部2に供給されている各相の画像信号は、第1相の画像
信号#1は伝送線8のにより伝送され、第2相の画像
信号#2は伝送線8のにより伝送され、さらに第3相
の画像信号#3は伝送線8のによって伝送され、第4
相の画像信号#4は伝送線8のによって水平駆動部2
に供給されて来ているから、アクティブマトリックス型
の液晶表示装置では、スクリーン上に正常な画像を投射
させうるような状態で画像を表示できる。When an image is displayed on the screen by installing a projection display device on the front side of the screen, the shift register 9 performs a forward shift operation as described above, and the output lines # 1H to # 2H. The outputs are transmitted in the order of # 3H... # 480H, and the image signals of each phase supplied to the horizontal drive unit 2 via the transmission line 8 are the first-phase image signals # 1 8, the second phase image signal # 2 is transmitted by the transmission line 8, and the third phase image signal # 3 is transmitted by the transmission line 8;
The phase image signal # 4 is transmitted to the horizontal drive unit 2 by the transmission line 8.
The active matrix type liquid crystal display device can display an image in a state where a normal image can be projected on a screen.
【0032】また、スクリーンの裏面側に投射型表示装
置を設置してスクリーンに画像を表示させる場合には、
前記のようにシフトレジスタ9が逆方向のシフト動作を
行なって、出力線#480H→…#3H→#2H→#1
Hの順序に出力を送出しており、また、伝送線8を介し
て水平駆動部2に供給されている各相の画像信号は、第
1相の画像信号#1は伝送線8のにより伝送され、第
2相の画像信号#2は伝送線8のにより伝送され、さ
らに第3相の画像信号#3は伝送線8のによって伝送
され、さらにまた、第4相の画像信号#4の画像信号
は、伝送線8のによって水平駆動部2に供給されて来
ているから、アクティブマトリックス型の液晶表示装置
では、スクリーン上に正常な画像を投射させうるような
状態で画像を表示できる。When an image is displayed on a screen by installing a projection display device on the back side of the screen,
As described above, the shift register 9 performs the reverse shift operation, and the output lines # 480H... # 3H → # 2H → # 1
H, and the image signal of each phase supplied to the horizontal drive unit 2 via the transmission line 8 is transmitted through the transmission line 8 for the image signal # 1 of the first phase. The second phase image signal # 2 is transmitted by the transmission line 8, the third phase image signal # 3 is transmitted by the transmission line 8, and the image of the fourth phase image signal # 4 is further transmitted. Since the signal is supplied to the horizontal drive unit 2 by the transmission line 8, the active matrix type liquid crystal display device can display an image in a state where a normal image can be projected on a screen.
【0033】[0033]
【発明の効果】以上、詳細に説明したところから明らか
なように本発明の多相化された画像信号によって表示が
行なわれる液晶表示装置に対する多相化された画像信号
の供給装置は、液晶表示装置によって表示の対象にされ
ている多相化されたN相の画像信号の各相毎の画像信号
について個別に信号処理を行なうように設けられたN系
列の信号処理回路を有する1個の信号処理回路群を構成
しているN系列の信号処理回路における各1系列の信号
処理回路の入力側に、それぞれ2個のデータラッチと、
前記した2個のデータラッチの出力の一方を選択して後
続回路に供給する表示方向反転部とを設け、また、前記
した各1系列の信号処理回路の入力側に2個ずつ設けて
あるデータラッチの一方のものに対しては、相番号#
1,#2…#nで示されるN相の画像信号におけるそれ
ぞれ異なる特定な1個の相番号で示される1相の画像信
号を供給し、また、前記した各1系列の信号処理回路の
入力側に設けた2個のデータラッチの他方のものに対し
ては、前記の相番号の数値との和の数値がn+1になる
ような数値の相番号で示される特定な1相の画像信号を
供給し、さらに液晶表示装置における水平方向での画素
の表示順序の正逆の切換えと対応して、前記した1個の
信号処理回路群における各信号処理回路における表示方
向反転部によって所定の相の画像信号が信号処理の対象
にされる画像信号とされるように切換えるようにしてな
る多相化された画像信号によって表示が行なわれるよう
にしたことにより、スクリーンの正面側に投射型表示装
置を設置してスクリーンに画像を表示させたり、あるい
はスクリーンの裏面側に投射型表示装置を設置してスク
リーンに画像を表示させたりするときに必要とされる水
平方向における画像の向きの反転を、水平方向について
画像信号の相数と対応する個数の画素からなる一群の画
素を単位とする画素群の配列の順序の反転とともに、各
画素群内における画素の配列順序も反転させて正常な画
像を表示させるための構成を簡単なものにできる。As will be apparent from the above description, the apparatus for supplying a multi-phase image signal to a liquid crystal display device according to the present invention for performing display by using a multi-phase image signal is a liquid crystal display. One signal having an N-sequence signal processing circuit provided to individually perform signal processing on the image signal for each phase of the multi-phased N-phase image signal to be displayed by the device Two data latches are respectively provided on the input side of each one-series signal processing circuit in the N-series signal processing circuits constituting the processing circuit group,
A display direction inverting unit for selecting one of the outputs of the two data latches and supplying the selected output to a subsequent circuit; and two data latches provided on the input side of each of the one series of signal processing circuits. Phase number # for one of the latches
One-phase image signals indicated by different specific one-phase numbers in the N-phase image signals indicated by 1, # 2... #N are supplied to the respective one-series signal processing circuits. For the other of the two data latches provided on the side, a specific one-phase image signal indicated by a numerical phase number such that the sum of the numerical values of the above-mentioned phase numbers is n + 1 In addition, in response to the switching of the display order of the pixels in the horizontal direction in the liquid crystal display device, the display direction inverting unit in each signal processing circuit in the one signal processing circuit group described above causes a predetermined phase. The display is performed by a multi-phased image signal which is switched so that the image signal is an image signal to be subjected to signal processing. Install and set Inverting the orientation of the image in the horizontal direction required when displaying an image on the screen or installing a projection display device on the back side of the screen and displaying the image on the screen In order to display a normal image by inverting the arrangement order of the pixel groups in units of a group of pixels corresponding to the number of phases of the image signal and also inverting the arrangement order of the pixels in each pixel group Can be simplified.
【図1】多相化された画像信号によって表示が行なわれ
る液晶表示装置に対する多相化された画像信号の供給装
置の概略構成を示すブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of a supply device of a multi-phase image signal for a liquid crystal display device that performs display by using a multi-phase image signal.
【図2】多相の画像信号が供給されるアクティブマトリ
ックス型の液晶表示装置及び駆動回路との概略構成を示
すブロック図である。FIG. 2 is a block diagram illustrating a schematic configuration of an active matrix type liquid crystal display device to which a multi-phase image signal is supplied and a driving circuit.
【図3】多相の画像信号が供給されるアクティブマトリ
ックス型の液晶表示装置と駆動回路の一部の概略構成を
示すブロック図である。FIG. 3 is a block diagram illustrating a schematic configuration of an active matrix liquid crystal display device to which a multi-phase image signal is supplied and a part of a driving circuit.
1…アクティブマトリックス型の液晶表示装置、2…水
平駆動部、3…垂直駆動部、4…駆動信号源、5…画像
信号源、6〜8…伝送線、9…水平シフトレジスタ、1
0…レベルシフタ、11,12…データラッチ、13…
表示方向反転部、14…ガンマ補正部、15…シェーデ
ィング補正部、16…利得調整部、17…デジタルアナ
ログ変換器、18…増幅器、SAD…信号処理回路群、
SW…スイッチ、DESCRIPTION OF SYMBOLS 1 ... Active matrix type liquid crystal display device, 2 ... Horizontal drive part, 3 ... Vertical drive part, 4 ... Drive signal source, 5 ... Image signal source, 6-8 ... Transmission line, 9 ... Horizontal shift register, 1
0: Level shifter, 11, 12: Data latch, 13:
Display direction inverting unit, 14 gamma correction unit, 15 shading correction unit, 16 gain adjustment unit, 17 digital-to-analog converter, 18 amplifier, SAD signal processing circuit group,
SW ... Switch,
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H04N 9/31 H04N 9/31 Z (58)調査した分野(Int.Cl.7,DB名) G09G 3/36 G02F 1/13 G02F 1/133 G09G 3/20 H04N 5/74 H04N 9/31 ──────────────────────────────────────────────────の Continuation of the front page (51) Int.Cl. 7 identification code FI H04N 9/31 H04N 9/31 Z (58) Field surveyed (Int.Cl. 7 , DB name) G09G 3/36 G02F 1 / 13 G02F 1/133 G09G 3/20 H04N 5/74 H04N 9/31
Claims (1)
前記した一対の基板における一方の基板上には共通電極
が配置され、また、他方の基板上には(横P個×縦Q
個)の画素と個別に対応して設けられている画素電極及
び前記した画素電極に接続されている記憶素子と、N相
(ただしNは2以上の自然数)に分解されて多相化され
た画像信号を前記した記憶素子に供給するための(P/
N)N本の信号線と、記憶素子を選択するためのQ本の
アドレス線とが配設されていて、前記の多相化された入
力画像信号の各相の電圧に応じて前記した記憶素子に蓄
積された電荷に基づいて液晶による光変調が行なわれる
液晶表示装置に対して、液晶表示装置によって表示の対
象にされている多相化されたN相の画像信号の各相毎の
画像信号について個別に信号処理を行なうN系列の信号
処理回路を有する1個の信号処理回路群から多相化され
たN相の画像信号を供給する画像信号の供給装置であっ
て、前記した1個の信号処理回路群を構成しているN系
列の信号処理回路における各1系列の信号処理回路の入
力側に、それぞれ2個のデータラッチと、前記した2個
のデータラッチの出力の一方を選択して後続回路に供給
する表示方向反転部とを設け、また、前記した各1系列
の信号処理回路の入力側に2個ずつ設けてあるデータラ
ッチの一方のものに対しては、相番号#1,#2…#n
で示されるN相の画像信号におけるそれぞれ異なる特定
な1個の相番号で示される1相の画像信号を供給し、ま
た、前記した各1系列の信号処理回路の入力側に設けた
2個のデータラッチの他方のものに対しては、前記の相
番号の数値との和の数値がn+1になるような数値の相
番号で示される特定な1相の画像信号を供給し、さらに
液晶表示装置における水平方向での画素の表示順序の正
逆の切換えと対応して、前記した1個の信号処理回路群
における各信号処理回路における表示方向反転部によっ
て所定の相の画像信号が信号処理の対象にされる画像信
号とされるように切換えるようにしてなる多相化された
画像信号によって表示が行なわれる液晶表示装置に対す
る多相化された画像信号の供給装置。1. A liquid crystal is sealed between a pair of substrates,
A common electrode is arranged on one of the pair of substrates, and (P × H × Q) is disposed on the other substrate.
) Pixels and a memory element connected to the pixel electrode and N-phase (N is a natural number of 2 or more) to form a multi-phase. (P /) for supplying an image signal to the above-described storage element.
N) N signal lines and Q address lines for selecting storage elements are provided, and the storage is performed in accordance with the voltage of each phase of the multi-phase input image signal. An image for each phase of a polyphased N-phase image signal to be displayed by the liquid crystal display device for a liquid crystal display device in which light modulation by liquid crystal is performed based on the electric charge stored in the element. An image signal supply apparatus for supplying a multi-phased N-phase image signal from one signal processing circuit group having an N-sequence signal processing circuit for individually performing signal processing on a signal. In each of the N-series signal processing circuits constituting the signal processing circuit group of (1), two data latches and one of the outputs of the two data latches are selected on the input side of each one-series signal processing circuit. Display direction supplied to subsequent circuits Preparative provided, also, with respect to those of one of the data latches are provided two by two on the input side of the signal processing circuits of the 1 series and above, the phase number # 1, # 2 ... # n
Supplies one-phase image signals indicated by different specific one-phase numbers in the N-phase image signals indicated by, and two two-phase image signals provided on the input side of each one-series signal processing circuit described above. The other one of the data latches is supplied with a specific one-phase image signal represented by a numerical phase number such that the sum of the numerical value and the numerical value of the above-mentioned phase number becomes n + 1. In response to the switching of the display order of the pixels in the horizontal direction between the normal and reverse directions, the image signal of a predetermined phase is subjected to signal processing by the display direction inverting unit of each signal processing circuit in the one signal processing circuit group. An apparatus for supplying a multi-phase image signal to a liquid crystal display device in which display is performed by a multi-phase image signal which is switched so as to be changed to an image signal to be displayed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09314622A JP3132444B2 (en) | 1997-10-31 | 1997-10-31 | Supply device of multi-phase image signal for liquid crystal display device in which display is performed by multi-phase image signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09314622A JP3132444B2 (en) | 1997-10-31 | 1997-10-31 | Supply device of multi-phase image signal for liquid crystal display device in which display is performed by multi-phase image signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11133932A JPH11133932A (en) | 1999-05-21 |
| JP3132444B2 true JP3132444B2 (en) | 2001-02-05 |
Family
ID=18055532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09314622A Expired - Lifetime JP3132444B2 (en) | 1997-10-31 | 1997-10-31 | Supply device of multi-phase image signal for liquid crystal display device in which display is performed by multi-phase image signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132444B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3606270B2 (en) | 2001-07-09 | 2005-01-05 | セイコーエプソン株式会社 | Electro-optical device driving method, image processing circuit, electronic apparatus, and correction data generation method |
-
1997
- 1997-10-31 JP JP09314622A patent/JP3132444B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11133932A (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1139328B1 (en) | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same | |
| JP3039404B2 (en) | Active matrix type liquid crystal display | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| KR100424034B1 (en) | Driving circuit for display device | |
| US4736137A (en) | Matrix display device | |
| US5982347A (en) | Drive circuit for color display device | |
| JP3364114B2 (en) | Active matrix type image display device and driving method thereof | |
| KR100648141B1 (en) | Display device and drive method thereof | |
| JP2714161B2 (en) | Liquid crystal display device | |
| US20060164363A1 (en) | Active matrix display | |
| JP3132444B2 (en) | Supply device of multi-phase image signal for liquid crystal display device in which display is performed by multi-phase image signal | |
| JP3056631B2 (en) | Liquid crystal display | |
| JP2506582B2 (en) | Active liquid crystal display | |
| JP3322175B2 (en) | Apparatus for supplying a multi-phase image signal to a liquid crystal display device in which display is performed by the multi-phase image signal | |
| JPH084330B2 (en) | Liquid crystal display device | |
| JP3131411B2 (en) | Liquid crystal display device | |
| WO2000045364A1 (en) | Liquid crystal driving method and liquid crystal driving circuit | |
| JPH10149141A (en) | Liquid crystal display | |
| JP3371319B2 (en) | Display device | |
| JPH07281648A (en) | Liquid crystal display device | |
| JP2001027887A (en) | Driving method of flat panel display | |
| JPH07261714A (en) | Active matrix display device and display system | |
| JP2002099251A (en) | Liquid crystal display device | |
| JPH10326089A (en) | Display device drive circuit | |
| JP2663882B2 (en) | Image data line drive circuit for active matrix type liquid crystal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |