JP3133736B2 - デジタルコスタスループ回路 - Google Patents
デジタルコスタスループ回路Info
- Publication number
- JP3133736B2 JP3133736B2 JP11051827A JP5182799A JP3133736B2 JP 3133736 B2 JP3133736 B2 JP 3133736B2 JP 11051827 A JP11051827 A JP 11051827A JP 5182799 A JP5182799 A JP 5182799A JP 3133736 B2 JP3133736 B2 JP 3133736B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase difference
- signal
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル受信信号
からキャリア除去するデジタルコスタスループ回路、特
に、速やかなキャリア再生動作を実現するものに関す
る。
からキャリア除去するデジタルコスタスループ回路、特
に、速やかなキャリア再生動作を実現するものに関す
る。
【０００２】
【従来の技術】デジタルコスタスループ回路を含むデジ
タル受信機におけるフロントエンド部の一般的な構成を
図３に示す。なお、このようなデジタル受信機は、デジ
タルテレビ衛星放送の受信などに利用される。
タル受信機におけるフロントエンド部の一般的な構成を
図３に示す。なお、このようなデジタル受信機は、デジ
タルテレビ衛星放送の受信などに利用される。
【０００３】デジタル受信機におけるフロントエンド部
では、アンテナ３１によって受信した信号をチューナ３
２により任意の中間周波信号（ＩＦ信号）にダウンコン
バートする。次に、直交検波回路３３にて直交検波し、
ベースバンドのアナログＩ信号（ＩＡ）、Ｑ信号
（ＱＡ）を得る。このアナログＩ信号、Ｑ信号は、ＡＤ
コンバータ３４によりデジタルＩ信号（ＩＤ）、Ｑ信号
（ＱＤ）に変換されナイキストフィルタ３５に入力され
る。ナイキストフィルタ３５は、不要な高周波成分を除
去するとともに符号間干渉を防止するためのフィルタ処
理を行う。
では、アンテナ３１によって受信した信号をチューナ３
２により任意の中間周波信号（ＩＦ信号）にダウンコン
バートする。次に、直交検波回路３３にて直交検波し、
ベースバンドのアナログＩ信号（ＩＡ）、Ｑ信号
（ＱＡ）を得る。このアナログＩ信号、Ｑ信号は、ＡＤ
コンバータ３４によりデジタルＩ信号（ＩＤ）、Ｑ信号
（ＱＤ）に変換されナイキストフィルタ３５に入力され
る。ナイキストフィルタ３５は、不要な高周波成分を除
去するとともに符号間干渉を防止するためのフィルタ処
理を行う。
【０００４】ここで、直交検波回路３３にて直交信号成
分を生成する際、完全なキャリアの同期検波が行われな
いと、ベースバンドのアナログＩ信号、Ｑ信号およびデ
ジタルＩ信号、Ｑ信号にキャリア成分が残留する。この
残留したキャリア成分を除去するためにデジタルコスタ
スループ回路３６を有しており、このデジタルコスタス
ループ回路によって、残留キャリア成分が除去されたデ
ジタルＩ’信号（Ｉ’ Ｄ）、Ｑ’信号（Ｑ’Ｄ）が得ら
れる。
分を生成する際、完全なキャリアの同期検波が行われな
いと、ベースバンドのアナログＩ信号、Ｑ信号およびデ
ジタルＩ信号、Ｑ信号にキャリア成分が残留する。この
残留したキャリア成分を除去するためにデジタルコスタ
スループ回路３６を有しており、このデジタルコスタス
ループ回路によって、残留キャリア成分が除去されたデ
ジタルＩ’信号（Ｉ’ Ｄ）、Ｑ’信号（Ｑ’Ｄ）が得ら
れる。
【０００５】デジタルコスタスループ回路３６は、Ｉ’
信号、Ｑ’信号から位相差成分を検出し、検出した位相
差成分をループフィルタ３６３に供給する。ループフィ
ルタ３６３は、十分に低い低域フィルタであり、供給さ
れる位相差成分の高域成分を除去する。ループフィルタ
３６３の出力は、ＮＣＯ３６４に供給され、このＮＣＯ
３６４は、ループフィルタ３６３の出力に基づいて、
Ｉ’信号、Ｑ’信号中の残留キャリア成分をうち消す制
御信号Θを生成し、これを出力する。ＳＩＮ，ＣＯＳＲ
ＯＭ３６５は、制御信号Θを入力としてそのアドレス値
に対応したｓｉｎ，ｃｏｓデータの値を該複素乗算回路
３６１に供給する。
信号、Ｑ’信号から位相差成分を検出し、検出した位相
差成分をループフィルタ３６３に供給する。ループフィ
ルタ３６３は、十分に低い低域フィルタであり、供給さ
れる位相差成分の高域成分を除去する。ループフィルタ
３６３の出力は、ＮＣＯ３６４に供給され、このＮＣＯ
３６４は、ループフィルタ３６３の出力に基づいて、
Ｉ’信号、Ｑ’信号中の残留キャリア成分をうち消す制
御信号Θを生成し、これを出力する。ＳＩＮ，ＣＯＳＲ
ＯＭ３６５は、制御信号Θを入力としてそのアドレス値
に対応したｓｉｎ，ｃｏｓデータの値を該複素乗算回路
３６１に供給する。
【０００６】複素乗算回路３６１は、 Ｉ’＝ Ｉ×ｃｏｓΘ−Ｑ×ｓｉｎΘ Ｑ’＝ Ｉ×ｓｉｎΘ＋Ｑ×ｃｏｓΘ の演算が行われ、残留キャリア成分が除去されたデジタ
ルＩ’信号、Ｑ’信号が得られる。
ルＩ’信号、Ｑ’信号が得られる。
【０００７】このようにして、直交検波回路３３におい
て、完全な同期検波が行われなくても、デジタルコスタ
スループ回路によって、残留したキャリア成分を除去す
ることができ、受信したデジタルデータを復調すること
ができる。
て、完全な同期検波が行われなくても、デジタルコスタ
スループ回路によって、残留したキャリア成分を除去す
ることができ、受信したデジタルデータを復調すること
ができる。
【０００８】
【発明が解決しようとする課題】上記デジタルコスタス
ループ回路３６ではループフィルタの出力によりＮＣＯ
が制御信号Θを生成している。この制御を安定して行う
ためには、ループフィルタにおいて信号の変化を十分に
抑制しなければならない。このため、キャリアの再生が
十分行われておらず、残留キャリア成分が大きい場合に
は、キャリアロックするまでに時間がかかるという問題
点があった。また、キャリアロックまでの時間を短縮し
ようとすると、安定した制御が行えなくなるため、ルー
プフィルタの設計が難しいという問題があった。
ループ回路３６ではループフィルタの出力によりＮＣＯ
が制御信号Θを生成している。この制御を安定して行う
ためには、ループフィルタにおいて信号の変化を十分に
抑制しなければならない。このため、キャリアの再生が
十分行われておらず、残留キャリア成分が大きい場合に
は、キャリアロックするまでに時間がかかるという問題
点があった。また、キャリアロックまでの時間を短縮し
ようとすると、安定した制御が行えなくなるため、ルー
プフィルタの設計が難しいという問題があった。
【０００９】また、従来例の一つとして、ＮＣＯ３６４
内に外部のコントローラなどから制御できるレジスタを
設け、外部のコントローラからソフトウェアの制御によ
り該レジスタを操作し、制御信号Θを所望の値に近づけ
ることが提案されている。しかし、この回路では、外部
のコントローラからソフトウェア制御するために、この
ための信号の入出力が必要となり、またソフトウェアに
よる制御が新たに必要となる等の問題があった。
内に外部のコントローラなどから制御できるレジスタを
設け、外部のコントローラからソフトウェアの制御によ
り該レジスタを操作し、制御信号Θを所望の値に近づけ
ることが提案されている。しかし、この回路では、外部
のコントローラからソフトウェア制御するために、この
ための信号の入出力が必要となり、またソフトウェアに
よる制御が新たに必要となる等の問題があった。
【００１０】本発明の目的は、比較的簡単な回路で、速
やかなキャリア再生動作を実現できるデジタルコスタス
ループ回路を提供することを目的とする。
やかなキャリア再生動作を実現できるデジタルコスタス
ループ回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明では、残留キャリ
ア成分を含むＩ，Ｑ信号から残留キャリア成分を位相差
成分として検出する位相差検出回路と、この位相差検出
回路からの位相差成分を残留キャリア成分除去のための
制御信号に変換する制御信号変換回路と、残留キャリア
成分を含むＩ，Ｑ信号と該制御信号を複素乗算すること
により、残留キャリア成分を除去する複素乗算回路と、
を備えるデジタルコスタスループ回路において、上記位
相差検出回路において検出した位相差成分に基づき、上
記制御信号変換回路に能動的に変化する位相差を供給し
上記制御信号を変化させる誤差発生回路を有する。
ア成分を含むＩ，Ｑ信号から残留キャリア成分を位相差
成分として検出する位相差検出回路と、この位相差検出
回路からの位相差成分を残留キャリア成分除去のための
制御信号に変換する制御信号変換回路と、残留キャリア
成分を含むＩ，Ｑ信号と該制御信号を複素乗算すること
により、残留キャリア成分を除去する複素乗算回路と、
を備えるデジタルコスタスループ回路において、上記位
相差検出回路において検出した位相差成分に基づき、上
記制御信号変換回路に能動的に変化する位相差を供給し
上記制御信号を変化させる誤差発生回路を有する。
【００１２】このように、従来のデジタルコスタスルー
プ回路に加えて、能動的に位相差を与える位相誤差発生
回路を新たに備えることにより、速やかなキャリア再生
動作を実現する。これにより、速やかなキャリア再生動
作を実現することが可能となる。
プ回路に加えて、能動的に位相差を与える位相誤差発生
回路を新たに備えることにより、速やかなキャリア再生
動作を実現する。これにより、速やかなキャリア再生動
作を実現することが可能となる。
【００１３】また、上記誤差発生回路は、位相差検出回
路において検出した位相差成分に基づいて、制御信号が
所定の精度を有するものかを判定するロック判定回路
と、このロック判定回路において、アンロックと判定さ
れたときに、能動的に変動する位相差を発生させる位相
誤差発生回路と、を有する。
路において検出した位相差成分に基づいて、制御信号が
所定の精度を有するものかを判定するロック判定回路
と、このロック判定回路において、アンロックと判定さ
れたときに、能動的に変動する位相差を発生させる位相
誤差発生回路と、を有する。
【００１４】これによって、位相差が小さなロック時に
は、制御信号に大きな変動を与えることなく、必要なと
きに限定して制御信号を変動させることができる。
は、制御信号に大きな変動を与えることなく、必要なと
きに限定して制御信号を変動させることができる。
【００１５】そして、上記位相差検出回路において、検
出した位相差成分を平滑するループフィルタと、このル
ープフィルタの出力の変動を検出する検出回路と、を有
し、この検出回路の検出値に応じて、ロック時における
上記位相誤差発生回路の出力を変動させ、上記制御信号
を変化させる。
出した位相差成分を平滑するループフィルタと、このル
ープフィルタの出力の変動を検出する検出回路と、を有
し、この検出回路の検出値に応じて、ロック時における
上記位相誤差発生回路の出力を変動させ、上記制御信号
を変化させる。
【００１６】このようにループフィルタの出力が偏り、
ロックがはずれそうになったときに、制御信号の基準を
ずらすことができ、ロックがはずれることを防止するこ
とができる。
ロックがはずれそうになったときに、制御信号の基準を
ずらすことができ、ロックがはずれることを防止するこ
とができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。
て、図面に基づいて説明する。
【００１８】図１に本実施の形態のデジタルコスタスル
ープ回路の概略構成を示す。図に示すように、ナイキス
トフィルタの出力であるＩ信号（ＩＤ）、Ｑ信号
（ＱＤ）は、複素乗算回路１１に入力される。この複素
乗算回路１１は、図３の従来例と同様に、制御信号Θに
基づく複素乗算を行い、残留キャリア成分を除去し、
Ｉ’信号（Ｉ’Ｄ）及びＱ’信号（Ｑ’Ｄ）を得る。位
相差検出回路１２は、Ｉ’信号、Ｑ’信号から位相差を
検出し、これをループフィルタ１３を介しＮＣＯ１５に
供給する。ＮＣＯ１５は、ループフィルタ１３から供給
される高域がカットされた位相差に基づいて、残留キャ
リア成分を除去するための制御信号Θを発生する。次
に、この制御信号ΘをＲＯＭ１６に供給し、ＲＯＭ１６
のＳＩＮＲＯＭ、ＣＯＳＲＯＭよりｓｉｎデータ、ｃｏ
ｓデータを読み出す。そして、複素乗算回路１１がｓｉ
ｎデータ、ｃｏｓデータにより、上述の従来例と同様の
複素演算を行い、残留キャリア成分の除去されたＩ’信
号、Ｑ’信号を得る。
ープ回路の概略構成を示す。図に示すように、ナイキス
トフィルタの出力であるＩ信号（ＩＤ）、Ｑ信号
（ＱＤ）は、複素乗算回路１１に入力される。この複素
乗算回路１１は、図３の従来例と同様に、制御信号Θに
基づく複素乗算を行い、残留キャリア成分を除去し、
Ｉ’信号（Ｉ’Ｄ）及びＱ’信号（Ｑ’Ｄ）を得る。位
相差検出回路１２は、Ｉ’信号、Ｑ’信号から位相差を
検出し、これをループフィルタ１３を介しＮＣＯ１５に
供給する。ＮＣＯ１５は、ループフィルタ１３から供給
される高域がカットされた位相差に基づいて、残留キャ
リア成分を除去するための制御信号Θを発生する。次
に、この制御信号ΘをＲＯＭ１６に供給し、ＲＯＭ１６
のＳＩＮＲＯＭ、ＣＯＳＲＯＭよりｓｉｎデータ、ｃｏ
ｓデータを読み出す。そして、複素乗算回路１１がｓｉ
ｎデータ、ｃｏｓデータにより、上述の従来例と同様の
複素演算を行い、残留キャリア成分の除去されたＩ’信
号、Ｑ’信号を得る。
【００１９】例えば、デジタルデータがＱＰＳＫ変調で
ある場合に、図４に示すような位相差が発生する。すな
わち、直行検波回路で完全なキャリアの同期検波が行わ
れた場合、Ｉ’信号、Ｑ’信号から得られるデータの位
相ｔａｎ−１（Ｑ’／Ｉ’）がＡ，Ｂ，Ｃ，Ｄの４点に
位置するはずである。しかし、完全なキャリアの同期検
波が行われず、Ｉ’信号、Ｑ’信号にキャリア成分が残
留すると、位相ずれが起こり、ａ，ｂ，ｃ，ｄ点に位置
することになる。そこで、この位相差を位相差検出回路
１２において検出し、位相差データとして出力する。
ある場合に、図４に示すような位相差が発生する。すな
わち、直行検波回路で完全なキャリアの同期検波が行わ
れた場合、Ｉ’信号、Ｑ’信号から得られるデータの位
相ｔａｎ−１（Ｑ’／Ｉ’）がＡ，Ｂ，Ｃ，Ｄの４点に
位置するはずである。しかし、完全なキャリアの同期検
波が行われず、Ｉ’信号、Ｑ’信号にキャリア成分が残
留すると、位相ずれが起こり、ａ，ｂ，ｃ，ｄ点に位置
することになる。そこで、この位相差を位相差検出回路
１２において検出し、位相差データとして出力する。
【００２０】位相差検出回路１２において検出した位相
差データは、位相誤差発生回路１４に供給される。この
位相誤差発生回路１４は、検出した位相差が十分大きい
ことでキャリアがアンロック状態と判定し、その場合に
は、ＮＣＯ１５に対し、能動的に位相差を変更する信号
を供給する。これによって、ＮＣＯ１５から出力される
制御信号Θが予め定められた態様で順次変更される。そ
こで、ループフィルタ１３から出力される位相差があま
り変化しなくても、制御信号Θを適切に変化させて、大
きな位相誤差を早期に解消することができる。一方、キ
ャリアがロック状態と判定された場合には、ループフィ
ルタ１３からの出力により制御信号Θが制御され、安定
した制御が行える。
差データは、位相誤差発生回路１４に供給される。この
位相誤差発生回路１４は、検出した位相差が十分大きい
ことでキャリアがアンロック状態と判定し、その場合に
は、ＮＣＯ１５に対し、能動的に位相差を変更する信号
を供給する。これによって、ＮＣＯ１５から出力される
制御信号Θが予め定められた態様で順次変更される。そ
こで、ループフィルタ１３から出力される位相差があま
り変化しなくても、制御信号Θを適切に変化させて、大
きな位相誤差を早期に解消することができる。一方、キ
ャリアがロック状態と判定された場合には、ループフィ
ルタ１３からの出力により制御信号Θが制御され、安定
した制御が行える。
【００２１】図２に、本発明の回路のさらに具体的な構
成を示す。本実施の形態においては、位相誤差発生回路
１４は、位相誤差発生カウンタ１４１と、タイミングカ
ウンタ１４２と、ロック判定回路１４３で構成される。
また、ＮＣＯ１５は、位相誤差微調回路１５１とループ
フィルタ出力カウンタ１５２で構成される。
成を示す。本実施の形態においては、位相誤差発生回路
１４は、位相誤差発生カウンタ１４１と、タイミングカ
ウンタ１４２と、ロック判定回路１４３で構成される。
また、ＮＣＯ１５は、位相誤差微調回路１５１とループ
フィルタ出力カウンタ１５２で構成される。
【００２２】位相誤差発生回路１４において、位相差検
出回路１２からの入力である位相差は、キャリアがロッ
ク状態に近づくと、０に近づいて行く。よって、ロック
判定回路１４３は、位相差検出回路１２からの位相差デ
ータが０から大きく離れた値である場合にアンロック状
態と判定する。そして、この場合、タイミングカウンタ
１４２にアンロック状態を示す状態信号：０を出力す
る。一方、位相差検出回路１２からの位相差データが０
付近に収束した値である場合は、キャリアがロックして
いると判定し、タイミングカウンタ１４２にロック状態
を示す状態信号：１を出力する。
出回路１２からの入力である位相差は、キャリアがロッ
ク状態に近づくと、０に近づいて行く。よって、ロック
判定回路１４３は、位相差検出回路１２からの位相差デ
ータが０から大きく離れた値である場合にアンロック状
態と判定する。そして、この場合、タイミングカウンタ
１４２にアンロック状態を示す状態信号：０を出力す
る。一方、位相差検出回路１２からの位相差データが０
付近に収束した値である場合は、キャリアがロックして
いると判定し、タイミングカウンタ１４２にロック状態
を示す状態信号：１を出力する。
【００２３】タイミングカウンタ１４２は、任意の長さ
のカウンタであり、キャリアがロック状態、すなわち該
状態信号が１の場合、動作は停止している。他方、キャ
リアがアンロック状態、すなわち該状態信号が０の場
合、所定のタイミング、例えばシステムクロックに同期
したタイミングでカウントアップを行い、カウンタがオ
ーバーフローする毎に次段位相誤差発生カウンタ１４１
に対してカウントパルス信号を出力する。なお、タイミ
ングカウンタ１４２がカウントアップするまでのカウン
タの長さは、カウントするクロックと、制御信号Θをど
のように変えたいかなどに基づいて決定される。
のカウンタであり、キャリアがロック状態、すなわち該
状態信号が１の場合、動作は停止している。他方、キャ
リアがアンロック状態、すなわち該状態信号が０の場
合、所定のタイミング、例えばシステムクロックに同期
したタイミングでカウントアップを行い、カウンタがオ
ーバーフローする毎に次段位相誤差発生カウンタ１４１
に対してカウントパルス信号を出力する。なお、タイミ
ングカウンタ１４２がカウントアップするまでのカウン
タの長さは、カウントするクロックと、制御信号Θをど
のように変えたいかなどに基づいて決定される。
【００２４】位相誤差発生カウンタ１４１は、タイミン
グカウンタ１４２からのカウントパルス信号により位相
誤差発生カウンタ１４１を変化させ、ＮＣＯ１５に位相
誤差データを出力する。例えば、位相誤差発生カウンタ
１４１を８ビットとすると、初期値は０から始まり、タ
イミングカウンタ１４２からのカウントパルス信号が入
力される毎に、−１，１，−２，２，−３，…，−１２
６，１２６，−１２７，１２７，−１２８と遷移して行
き元の０に戻る。
グカウンタ１４２からのカウントパルス信号により位相
誤差発生カウンタ１４１を変化させ、ＮＣＯ１５に位相
誤差データを出力する。例えば、位相誤差発生カウンタ
１４１を８ビットとすると、初期値は０から始まり、タ
イミングカウンタ１４２からのカウントパルス信号が入
力される毎に、−１，１，−２，２，−３，…，−１２
６，１２６，−１２７，１２７，−１２８と遷移して行
き元の０に戻る。
【００２５】キャリア再生がロック状態で、カウントパ
ルス信号が入力されなければ前記位相誤差カウンタは、
現状の状態を保持し続ける。ただし、ロック状態の時で
も、後述するループフィルタ出力カウンタ１５２からの
カウントアップパルス信号により位相誤差発生カウンタ
１４１は、カウントアップされ、またカウントダウンパ
ルス信号によりカウントダウンされる。
ルス信号が入力されなければ前記位相誤差カウンタは、
現状の状態を保持し続ける。ただし、ロック状態の時で
も、後述するループフィルタ出力カウンタ１５２からの
カウントアップパルス信号により位相誤差発生カウンタ
１４１は、カウントアップされ、またカウントダウンパ
ルス信号によりカウントダウンされる。
【００２６】すなわち、キャリアのアンロック状態にお
いては、位相誤差発生カウンタ１４１から制御信号Θを
能動的に変化させるための位相差データを出力する。そ
して、ロック状態になったときにタイミングカウンタ１
４２からのカウントパルスが止まるため、そのときの出
力でロックされる。ただし、上述のように、ループフィ
ルタ出力カウンタ１５２からのパルスにより、値が変化
する。
いては、位相誤差発生カウンタ１４１から制御信号Θを
能動的に変化させるための位相差データを出力する。そ
して、ロック状態になったときにタイミングカウンタ１
４２からのカウントパルスが止まるため、そのときの出
力でロックされる。ただし、上述のように、ループフィ
ルタ出力カウンタ１５２からのパルスにより、値が変化
する。
【００２７】ＮＣＯ１５において、位相誤差微調回路１
５１は、ループフィルタ１３の出力が０の時は、位相誤
差発生回路１４からの位相誤差データをそのまま制御信
号Θとして次段ＲＯＭ１６に出力する。また、ループフ
ィルタ１３の出力がマイナスの値の時、位相誤差発生回
路１４からの位相誤差データに１を加算した値を制御信
号Θとして次段ＲＯＭ１６に出力する。ループフィルタ
１３の出力がプラスの値の時は、位相誤差発生回路１４
からの位相誤差データから１を減算した値を制御信号Θ
として次段のＲＯＭ１６に出力する。
５１は、ループフィルタ１３の出力が０の時は、位相誤
差発生回路１４からの位相誤差データをそのまま制御信
号Θとして次段ＲＯＭ１６に出力する。また、ループフ
ィルタ１３の出力がマイナスの値の時、位相誤差発生回
路１４からの位相誤差データに１を加算した値を制御信
号Θとして次段ＲＯＭ１６に出力する。ループフィルタ
１３の出力がプラスの値の時は、位相誤差発生回路１４
からの位相誤差データから１を減算した値を制御信号Θ
として次段のＲＯＭ１６に出力する。
【００２８】これによって、キャリアのロック時におい
て、ループフィルタ１３からの信号に応じて制御信号Θ
が変更される。
て、ループフィルタ１３からの信号に応じて制御信号Θ
が変更される。
【００２９】また、ループフィルタ出力カウンタ１５２
は、内部で２つのカウンタを持ち、ループフィルタ１３
の出力を監視する。ループフィルタ１３の出力がプラス
の値の時は、プラス側のカウンタをインクリメントする
と同時に、マイナス側のカウンタをクリアする。また、
ループフィルタ１３の出力がマイナスの値の時は、マイ
ナス側のカウンタをインクリメントすると同時に、プラ
ス側のカウンタをクリアする。それぞれのカウンタは、
オーバーフローするとカウントアップパルス信号あるい
はカウントダウンパルス信号を位相誤差発生回路１４内
の位相信号発生カウンタ１４１に出力する。
は、内部で２つのカウンタを持ち、ループフィルタ１３
の出力を監視する。ループフィルタ１３の出力がプラス
の値の時は、プラス側のカウンタをインクリメントする
と同時に、マイナス側のカウンタをクリアする。また、
ループフィルタ１３の出力がマイナスの値の時は、マイ
ナス側のカウンタをインクリメントすると同時に、プラ
ス側のカウンタをクリアする。それぞれのカウンタは、
オーバーフローするとカウントアップパルス信号あるい
はカウントダウンパルス信号を位相誤差発生回路１４内
の位相信号発生カウンタ１４１に出力する。
【００３０】ループフィルタ１３の出力は、キャリアロ
ックされている状態では０を中心にプラス値とマイナス
値を行き来する。しかし、温度変化などに応じて、キャ
リアが徐々に一方側にずれていく場合がある。このよう
な場合、位相差データが順次大きくなり、そのままでは
キャリアロックがはずれてしまう。
ックされている状態では０を中心にプラス値とマイナス
値を行き来する。しかし、温度変化などに応じて、キャ
リアが徐々に一方側にずれていく場合がある。このよう
な場合、位相差データが順次大きくなり、そのままでは
キャリアロックがはずれてしまう。
【００３１】ところが、本実施の形態では、キャリアロ
ックが外れかかりループフィルタ１３の出力が、プラス
側あるいはマイナス側に偏った値となり、これによって
ループフィルタ出力カウンタ１５２が位相誤差発生カウ
ンタにカウントアップまたはカウントダウンの信号を出
力する。これによって、位相誤差発生カウンタが出力す
る位相誤差データが変更され、そのときの位相誤差にあ
った制御信号Θが出力されることになる。そこで、キャ
リアロックがはずれることなく、制御を継続することが
できる。
ックが外れかかりループフィルタ１３の出力が、プラス
側あるいはマイナス側に偏った値となり、これによって
ループフィルタ出力カウンタ１５２が位相誤差発生カウ
ンタにカウントアップまたはカウントダウンの信号を出
力する。これによって、位相誤差発生カウンタが出力す
る位相誤差データが変更され、そのときの位相誤差にあ
った制御信号Θが出力されることになる。そこで、キャ
リアロックがはずれることなく、制御を継続することが
できる。
【図１】 本発明におけるデジタルコスタスループ回路
の構成を表すブロック図である。
の構成を表すブロック図である。
【図２】 図１を具体的に表したブロック図である。
【図３】 従来のデジタルコスタスループ回路の一構成
を表すブロック図である。
を表すブロック図である。
【図４】 ＱＰＳＫの場合の位相差を示す図である。
１１ 複素乗算回路、１２ 位相差検出回路、１３ ル
ープフィルタ、１４位相誤差発生回路、１５ ＮＣＯ、
１６ ＲＯＭ。
ープフィルタ、１４位相誤差発生回路、１５ ＮＣＯ、
１６ ＲＯＭ。
Claims (1)
- 【請求項１】 残留キャリア成分を含むＩ，Ｑ信号から
残留キャリア成分を位相差成分として検出する位相差検
出回路と、 この位相差検出回路からの位相差成分を残留キャリア成
分除去のための制御信号に変換する制御信号変換回路
と、 残留キャリア成分を含むＩ，Ｑ信号と該制御信号を複素
乗算することにより、 残留キャリア成分を除去する複素乗算回路と、を備える
デジタルコスタスループ回路において、 位相差検出回路において検出した位相差成分に基づい
て、制御信号が所定の精度を有するものかを判定するロ
ック判定回路と、 このロック判定回路においてアンロックと判定されたと
きに、能動的に変動する位相差を発生させ上記制御信号
を変化させる位相誤差発生回路と、 上記位相差検出回路において検出した位相差成分を平滑
するループフィルタと、 このループフィルタの出力の変動を検出する検出回路
と、 上記ロック判定回路においてロックと判定されている時
における上記位相誤差発生回路の出力を前記検出回路の
検出値に応じて変動させ、上記制御信号を変化させる位
相誤差微調回路と、 を有することを特徴とするデジタルコスタスループ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051827A JP3133736B2 (ja) | 1999-02-26 | 1999-02-26 | デジタルコスタスループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051827A JP3133736B2 (ja) | 1999-02-26 | 1999-02-26 | デジタルコスタスループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000253089A JP2000253089A (ja) | 2000-09-14 |
| JP3133736B2 true JP3133736B2 (ja) | 2001-02-13 |
Family
ID=12897725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11051827A Expired - Fee Related JP3133736B2 (ja) | 1999-02-26 | 1999-02-26 | デジタルコスタスループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133736B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3518499B2 (ja) | 2000-10-03 | 2004-04-12 | 日本電気株式会社 | 復調装置 |
| JP2008236320A (ja) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | ディジタル変調波復調装置 |
| CN101567871B (zh) * | 2008-04-21 | 2011-08-03 | 电信科学技术研究院 | 一种改善aclr指标的方法及装置 |
| JP5969707B2 (ja) * | 2012-10-01 | 2016-08-17 | パーク、ジョシュアPARK, Joshua | Ｒｆキャリア同期と位相アライメントの方法及びシステム |
-
1999
- 1999-02-26 JP JP11051827A patent/JP3133736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000253089A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5402449A (en) | Process and device for converting digitally modulate high-frequency reception signals | |
| US5982821A (en) | Frequency discriminator and method and receiver incorporating same | |
| EP0805560A2 (en) | Digital PLL circuit and initial setting method | |
| MXPA00010470A (es) | Metodo de estimacion de error de fase para un demodulador en un receptor de television de alta definicion. | |
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| EP1039703A2 (en) | PSK demodulator with correction of DC offset | |
| JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| US20100308879A1 (en) | Phase synchronization device and phase synchronization method | |
| JP4541403B2 (ja) | 通信システムにおける搬送波再生で使われる方法および装置 | |
| JP3133736B2 (ja) | デジタルコスタスループ回路 | |
| US6404825B1 (en) | Digital radio receiver lock detector | |
| KR100505669B1 (ko) | 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법 | |
| JPH11177640A (ja) | 周波数シフトキーイング方式による復調器 | |
| EP1393551A2 (en) | Quadrature demodulator | |
| JP4292667B2 (ja) | 受信装置およびその方法 | |
| KR0166877B1 (ko) | 큐피에스케이 위상복조장치 | |
| KR20000045639A (ko) | 디지털 주파수 및 위상 고정 장치 | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| JP3404310B2 (ja) | ディジタル変調波の復調回路 | |
| JP3481486B2 (ja) | ディジタル復調装置 | |
| JP2002217992A (ja) | 復調装置および復調方法 | |
| JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP2003234790A (ja) | Ｆｓｋ復調信号の中心レベル検出補正回路 | |
| JP2000324192A (ja) | デジタル復調器及びその復調方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |