JP3134334B2 - ディストーション回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願各発明はディストーション回
路に関し、詳細には、ＤＳＰを用いて入力信号波形に多
くの倍音成分を含ませることにより豊かな音質の出力信
号を得るディストーション回路に関する。

【０００２】

【従来の技術】電子オルガンやシンセサイザー等の電子
楽器や他の音源で発生された音を加工して出力する楽音
装置等の音を取り扱う装置においては、いかに豊かな音
色の楽音を出すかが重要な課題となる。この豊かな音を
出すためにの手段として、従来から音源等で発生された
音の電気信号に倍音成分を含ませるディストーション処
理を施すことが行なわれている。ディストーション回路
としては、実開昭５６−１１５１８８号公報、実開昭５
６−８８２９１号公報および実開昭５６−３０３９２号
公報等に記載されたものがある。これらの各公報に記載
された従来のディストーション回路は、いずれもアナロ
グ入力信号の波形を所定信号レベルでクリップし、アナ
ログ入力信号の波形を歪ませることにより、入力信号に
倍音成分を入れて、出力信号としている。このアナログ
信号の波形を所定信号レベルでクリップする手段とし
て、実開昭５６−１１５１８８号公報記載のものは、デ
ィストーション回路の非線形素子としてシリコンダイオ
ードとゲルマニウムダイオードとを互いに逆極性で並列
に接続したものを使用しており、実開昭５６−８８２９
１号公報記載のものは、ディストーション回路として、
増幅器の出力端子から反転入力端子へ直列に接続された
２つの抵抗によって該増幅器の負帰還回路を設け、さら
に該直列に接続された抵抗の接続点とグランド間に互い
に逆方向に並列に接続されたダイオードを接続し、該抵
抗の接続点を出力端子としたものを使用している。ま
た、実開昭５６−３０３９２号公報記載のものは、音声
信号経路にトランジスタのコレクタを接続し、該トラン
ジスタのエミッタは、グランドに接続し、該トランジス
タのベースは該信号経路よりの音声電流を流すように接
続したものを、歪み波形形成回路として使用している。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のディストーション回路にあっては、上記公報
を掲げたものに限らず、いずれも、入力信号波形を所定
の信号レベルで単にクリップすることにより入力波形を
歪ませて、出力信号に倍音を含ませることにより、豊か
な音色の楽音を発生させようとしていたため、ある程度
の倍音成分を含ませることはできても、多彩な倍音成分
を含ませることができず、音色の豊かさを図る上でなお
改良の余地があった。そこで、本願各発明は、比較的簡
単な回路構成で、多くの倍音成分を含んだ出力信号を出
力できるディストーション回路を提供することを目的と
している。

【０００４】

【課題を解決するための手段】請求項１記載の発明は、
入力波形を歪ませることによりディストーション処理を
行なうディストーション回路に適用され、ディストーシ
ョン処理の対象となる入力信号の信号レベルを所定レベ
ルとを比較する比較手段と、入力信号の信号値を前記所
定信号レベルを基準として反転させる反転手段と、入力
信号が前記所定信号レベルに達したことを前記比較手段
が検出するまでは、当該入力信号をそのまま出力信号と
して出力させ、入力信号が前記所定レベルに達したこと
を前記比較手段が検出すると、前記反転手段により当該
入力信号を反転させた反転信号を出力信号として出力さ
せる制御手段と、を備えたことを特徴としている。

【０００５】前記比較手段は、例えば、請求項２記載の
ように、ディストーション処理の対象となる入力信号の
信号レベルを正側の所定信号レベル及び負側の所定信号
レベルと比較し、前記制御手段が、入力信号が該正側の
所定信号レベルおよび負側の所定信号レベルに達したこ
とを前記比較手段が検出するまでは、当該入力信号をそ
のまま出力信号として出力させ、入力信号が該正側の所
定信号レベルおよび負側の所定信号レベルに達したこと
を前記比較手段が検出すると、前記反転手段により入力
される入力信号を対応する前記所定信号レベルを基準と
して反転させた反転信号を出力信号として出力させるも
のである。

【０００６】また、前記比較手段は、例えば、請求項３
記載のように、ディストーション処理の対象となる入力
信号の信号レベルを２種類の所定信号レベルと比較し、
前記比較手段が、入力信号のレベルが前記２種類の信号
レベルの間にあることを検出すると、入力信号をそのま
ま出力信号とし出力させ、入力信号が前記２種類の所定
信号レベルの間以外にあることを検出すると、前記反転
手段により入力信号を前記所定信号レベルを基準として
反転された反転信号を出力信号として出力させるもので
あってもよい。

【０００７】

【０００８】

【作用】請求項１記載の発明では、ディストーション処
理の対象となる入力信号は、その信号レベルが比較手段
により所定信号レベルと比較され、比較手段が、その入
力信号の信号レベルが所定信号レベルに達していないこ
とを検出すると、制御手段が、入力信号をそのまま出力
信号として出力させる。入力信号の信号レベルが変化し
て、入力信号の信号レベルが所定信号レベルに達したこ
とを比較手段が検出すると、制御手段は、入力信号を反
転手段によりその信号値を反転させる反転手段により反
転させ、この反転手段により反転された入力信号を出力
信号として出力する。したがって、出力信号を、従来の
ように入力信号を所定信号レベルでクリップした場合よ
りも、複雑な波形に歪ませることができ、多くの倍音成
分を含ませることができる。その結果、出力信号に基づ
いて楽音を発生させると、従来よりも豊かな音色の楽音
を発生させることができる。

【０００９】請求項２記載の発明においては、ディスト
ーション処理の対象となる入力信号は、比較手段によ
り、その信号レベルが正側の所定信号レベルおよび負側
の所定信号レベルと比較され、入力信号が該正側の所定
信号レベルおよび該負側の所定信号レベルに達したこと
を比較手段が検出するまでは、前記制御手段が、入力信
号をそのまま出力信号として出力させる。入力信号が該
正側の所定信号レベルおよび該負側の所定信号レベルに
達したことを比較手段が検出すると、制御手段は、入力
信号を反転手段によりその信号値を反転させる反転手段
により反転させ、この反転手段により反転された入力信
号を出力信号として出力する。したがって、出力信号と
して、入力信号を正側の所定信号レベルと負側の所定信
号レベルとに基づいて反転させた信号を出力することが
でき、従来のように入力信号を所定信号レベルでクリッ
プした場合や一方反転させた場合よりも、より一層複雑
な波形に歪ませることができる。その結果、より多くの
倍音成分を含ませることができ、出力信号に基づいて楽
音を発生させると、より一層豊かな音色の楽音を発生さ
せることができる。

【００１０】ディストーション処理の対象となる入力信
号は、比較手段により、その信号レベルが２種類の信号
レベルと比較され、入力信号レベルが該２種類の信号レ
ベルの間にあることを検出すると、入力信号をそのまま
出力信号として出力させ、入力信号が前記２種類の所定
信号レベルの間以外にあることを検出すると、前記反転
手段により入力信号を前記所定信号レベルを基準として
反転された反転信号を出力信号として出力させる。した
がって、出力信号として、２種類の信号レベルの間以外
にある入力信号を反転させた信号を出力することがで
き、従来のように入力信号を所定信号レベルでクリップ
した場合よりも、より一層複雑で、任意の波形に歪ませ
ることができる。その結果、多彩な倍音成分を含ませる
ことができるとともに、任意の倍音成分を含ませること
ができ、出力信号に基づいて楽音を発生させると、より
一層豊かで、任意の音色の楽音を発生させることができ
る。

【００１１】

【００１２】

【実施例】以下、実施例に基づいて具体的に説明する。
図１から図６は、本願各発明のディストーション回路の
一実施例を示す図である。

【００１３】図１は、本願各発明のディストーション回
路としてＤＳＰ（ディジタル信号処理プロセッサ：Digi
tal Signal Processor）１の回路構成図であり、ＤＳＰ
１は、プログラムメモリ２、制御回路３、入力レジスタ
（ＰＩ）４、係数メモリ（Ｐ）５、ワークメモリ（Ｗ）
６、比較器７、フラグレジスタ（ＳＦ０）８、（ＳＦ
１）９、出力レジスタ（ＯＲ）10、乗算部20および加減
算部40等を有している。このＤＳＰ１は、例えば、電子
オルガンやシンセサイザー等の電子楽器のディストーシ
ョン回路として適用され、電子楽器に備えられているＣ
ＰＵや楽音発生装置等とともに動作して、その電子楽器
のディストーション回路として機能する。

【００１４】プログラムメモリ２には、本願各発明のデ
ィストーション回路としてのプログラムが格納されてお
り、このプログラムは、図外の電子楽器のＣＰＵから書
き込まれる。プログラムメモリ２には、図示しないアド
レスカウンタが接続されており、プログラムメモリ２
は、このアドレスカウンタのアドレス指定により順次プ
ログラム内容を制御回路３に供給する。

【００１５】制御回路（制御手段）３は、プログラムメ
モリ２内のプログラムに従ってＤＳＰ１の各部を制御し
て、本願各発明のディストーション処理を実行し、その
詳細な処理内容については後述する。

【００１６】入力レジスタ（ＰＩ）４には、図示しない
音源等、例えば、このＤＳＰ１が適用される電子オルガ
ン等の電子楽器の音源からのディジタル信号データが入
力され、入力レジスタ（ＰＩ）４は、このディジタル入
力信号データを一旦格納した後、内部バス７を介してＤ
ＳＰ１の各部に転送する。この入力データは、通常、音
源から発生されたアナログの信号を所定サンプリング間
隔でサンプリングし、ディジタル変換したものである。

【００１７】係数メモリ（Ｐ）５は、ＤＳＰ１によりデ
ィストーション処理を行なうために必要な各種係数を格
納するためのレジスタである。これら各種係数は、図外
の電子楽器の他のメモリに記憶されており、図外の電子
楽器のＣＰＵが、このメモリから係数を読み出して係数
メモリ（Ｐ）５に書き込む。係数メモリ（Ｐ）５にセッ
トされる係数としては、図２に係数メモリ（Ｐ）５のメ
モリマップとして示すように、そのアドレス０に、デー
タ名Ｐ（ｄ1 ）として定数（−１）が、そのアドレス１
に、データ名Ｐ（ｄ2 ）として定数（−１）が設定され
る。

【００１８】ワークメモリ（Ｗ）６は、入力レジスタ
（ＰＩ）４を介して入力されたディジタル入力信号の波
形（入力波形）や後述する乗算部10および加減算部30で
の演算結果のデータおよび出力波形等を一時的に格納す
るワーク用メモリである。このワークメモリ（Ｗ）６に
格納されるデータとしては、例えば、図３にワークメモ
リ（Ｗ）６のメモリマップとして示すように、そのアド
レス０に、データ名Ｗ（ａ）として入力波形が、そのア
ドレス１に、データ名Ｗ（ｍａｘ）として波形の最大値
が、そのアドレス２に、データ名Ｗ（ｚｒｏ）として０
値が、そのアドレス３に、データ名Ｗ（ｇ）として出力
波形が、そのアドレス４に、データ名Ｗ（ｅ1 ）として
正のスレショルドレベルが、そのアドレス５に、データ
名Ｗ（２ｅ1 ）として定数（＝２×ｅ1 ）が、そのアド
レス６に、データ名Ｗ（ｅ2 ）として負のスレショルド
レベルが、そのアドレス７に、データ名Ｗ（２ｅ2 ）と
して定数（＝２×ｅ2 ）が格納される。

【００１９】フラグレジスタ（ＳＦ０）８およびフラグ
レジスタ（ＳＦ１）９は、後述する加減算部40での加減
算の演算結果を入力するレジスタ（ＡＲ）の値が正であ
るか、負であるかを示すフラグをセットするためのレジ
スタである。

【００２０】比較器（比較手段、比較回路）７は、フラ
グレジスタ（ＳＦ０）８とフラグレジスタ（ＳＦ１）９
とのフラグの状態を比較し、その比較結果をワークメモ
リ（Ｗ）６に出力する。この比較器７の比較結果は、後
述するように、入力信号が所定信号レベルである正のス
レショルドレベルや負のスレショルドレベルに達したか
どうかを示している。

【００２１】乗算部（演算回路）20は、ゲート21、22、
レジスタ（Ｍ０）23、（Ｍ１）24、ゲート25、乗算器26
およびレジスタ27を有しており、ゲート21、22には、上
記係数メモリ（Ｐ）５やワークメモリ（Ｗ）６および入
力レジスタ（ＰＩ）４からの出力が入力される。ゲート
21、22は、上記制御回路３によりその動作が制御され、
入力されるどのデータをレジスタ（Ｍ０）23及びレジス
タ（Ｍ１）24に出力するかを制御している。レジスタ
（Ｍ０）23は、ゲート21を介して入力されるデータを一
時格納し、乗算器26に出力するとともに、ゲート21にフ
ィードバックする。レジスタ（Ｍ１）24は、ゲート22を
介して入力されるデータを一時格納し、ゲート25を介し
て乗算器26に出力するとともに、ゲート22にフィードバ
ックする。ゲート25には、後述する加減算部40からのデ
ータも入力されており、ゲート25は、制御回路３の制御
下で作動して、レジスタ（Ｍ１）24および加減算部40か
らのデータを選択して乗算器26に出力する。

【００２２】乗算器26は、レジスタ（Ｍ０）23およびレ
ジスタ（Ｍ１）24から入力されるデータを乗算処理し、
その演算結果をレジスタ（ＭＲ）27に出力する。レジス
タ（ＭＲ）27は、乗算器26の乗算結果を一時格納した
後、ゲート22および加減算部40に出力する。

【００２３】加減算部（演算回路）40は、ゲート41、4
2、レジスタ（Ａ０）43、レジスタ（Ａ１）44、ゲート4
5、46、加減算器47、レジスタ（ＡＲ）48、クリッパー4
9およびレジスタ（ＳＲ）50等を有しており、ゲート4
1、42には、上記係数メモリ（Ｐ）５やワークメモリ
（Ｗ）６および入力レジスタ（ＰＩ）４からの出力が入
力される。ゲート41、42は、上記制御回路３によりその
動作が制御され、入力されるどのデータをレジスタ（Ａ
０）43及びレジスタ（Ａ１）44に出力するかを制御して
いる。レジスタ（Ａ０）43は、ゲート41を介して入力さ
れるデータを一時格納し、ゲート45に出力するととも
に、ゲート41にフィードバックする。レジスタ（Ａ１）
44は、ゲート42を介して入力されるデータを一時格納
し、ゲート46に出力するとともに、ゲート42にフィード
バックする。ゲート45には、上記加減算部40のレジスタ
（ＭＲ）27からのデータも入力されており、ゲート45
は、制御回路３の制御下で作動して、レジスタ（Ａ０）
43および減算部20からのデータを選択して加減算器47に
出力する。ゲート46には、レジスタ（Ａ１）44からのデ
ータの他に、加減算器47の演算結果のデータがレジスタ
（ＡＲ）48を介して入力されており、ゲート46は、制御
回路３の制御下で作動して、入力データを選択して加減
算器47に出力する。 加減算器47は、入力データに加算
処理あるいは減算処理を行ない、演算結果を、クリッパ
ー49、およびゲート46に出力するとともに、フラグデー
タＦ（ＡＲ）としてフラグレジスタ（ＳＦ０）８に出力
する。クリッパー49は、データのオーバーフローを防止
するためのものであり、クリッパー49を通過したデータ
は、レジスタ（ＳＲ）50に供給される。レジスタ（Ｓ
Ｒ）50の出力は、ゲート25に出力されるとともに、ある
１音についての処理の演算結果として内部バス11を介し
てワークメモリ（Ｗ）６に供給される。

【００２４】これら乗算部20および加減算部40での演算
結果は、加減算部40からバス11を介してワークメモリ
（Ｗ）６に出力され、すべての演算処理の終了したデー
タは、ワークメモリ（Ｗ）６から出力レジスタ（ＯＲ）
10に出力され、出力レジスタ（ＯＲ）10は、入力された
データを電子楽器の後段の装置に出力する。

【００２５】次に作用について説明する。本願各発明
は、音の入力信号を所定信号レベルと比較し、その比較
結果に基づいて、入力信号をそのまま出力信号として出
力させるか、入力信号を反転させて出力信号として出力
させるかを選択している。

【００２６】本実施例では、この比較処理、反転処理及
び出力信号の選択処理をＤＳＰ１により行なっており、
図３に示したワークメモリ（Ｗ）６にセットされるデー
タからも分かるように、所定信号レベルとして、正のス
レショルドレベルｅ1 と負のスレショルドレベルｅ2 と
を設定し、入力信号がこれらのスレショルドレベルｅ1
、ｅ2 を超えると、入力信号を反転させて出力信号と
して出力する。

【００２７】ＤＳＰ１に入力される入力信号は、上述の
ように、アナログの音の信号を所定サンプリングタイミ
ングでサンプリングし、ディジタル変換したものであ
り、ＤＳＰ１は、この所定タイミング毎にサンプリング
された各サンプリングデータ（入力信号）毎に、以下に
説明するディストーション処理を行う。すなわち、ＤＳ
Ｐ１は、図４に示すように、入力信号ａを正のスレショ
ルドレベルｅ1 と比較し（ステップＰ１）、入力信号ａ
が正のスレショルドレベル以上の大きさでないときに
は、出力信号ｇとして入力信号ａを設定する（ステップ
Ｐ２）。ステップＰ１で、入力信号ａが正のスレショル
ドレベルを超えているときには、入力信号を反転させて
出力信号ｇとする（ステップＰ３）。この入力信号の反
転処理は、正のスレショルドレベルを２倍した値から入
力信号の値を減算する（ｇ＝２×ｅ1 ＋ｄ1 ×ａ）こと
により行なっている。ここで、ｄ1 は、上記係数メモリ
（Ｐ）５に設定されている定数（−１）である。

【００２８】正のスレショルドレベルに対する入力信号
の対応処理を終了すると、次に、負のスレショルドレベ
ルに対する入力信号の対応処理を行なう。すなわち、入
力信号ａを負のスレショルドレベルｅ2 と比較し（ステ
ップＰ４）、入力信号ａが負のスレショルドレベルｅ2
より大きいときには、入力信号ａは、正のスレショルド
レベルｅ1 と負のスレショルドレベルｅ2 との間にある
と判断し、ステップＰ２で、出力信号ｇとして設定した
入力信号ａを出力信号ｇとして出力する。ステップＰ４
で、入力信号ａが負のスレショルドレベルｅ2 よりも大
きくないとき（小さいとき）には、入力信号を反転させ
て出力信号ｇとする（ステップＰ５）。この入力信号の
反転処理は、負のスレショルドレベルを２倍した値から
入力信号の値を減算する（ｇ＝２×ｅ2＋ｄ2×ａ）こと
により行なっている。ここで、ｄ2 は、上記係数メモリ
（Ｐ）５に設定されている定数（−１）である。

【００２９】このように、ＤＳＰ１により比較処理、反
転処理および選択処理を行なうことにより入力信号ａを
正のスレショルドレベルｅ1 と負のスレショルドレベル
ｅ2を基準として反転させて出力することができる。

【００３０】以下、このＤＳＰ１での詳細な処理につい
て、図５に基づいて説明する。

【００３１】外部ＣＰＵによるデータ設定処理ＤＳＰ１
によりディストーション処理を行なうためには、まず、
目的とするディストーション処理を行なうのに必要なデ
ータを係数メモリ（Ｐ）５およびワークメモリ（Ｗ）６
に設定する必要がある。そこで、このＤＳＰ１の適用さ
れる電子楽器のＣＰＵは、必要なデータを図外のメモリ
から読み出して、係数メモリ（Ｐ）５およびワークメモ
リ（Ｗ）６に設定する。係数メモリ（Ｐ）５には、定数
ｄ1 、ｄ2 がセットされ、この定数ｄ1、ｄ2 は、入力
信号ａを反転処理する際に上記図４のステップＰ３およ
びステップＰ５で入力信号ａに乗算される定数である。
また、ワークメモリ（Ｗ）６には、波形最大値（入力波
形の最大値として予想される以上の値：例えば、７ＦＦ
ＦＦＦ）Ｗ（ｍａｘ）、入力波形の中心となる０値（例
えば、００００００）Ｗ（ｚｒｏ）、正のスレショルド
レベルｅ1 、負のスレショルドレベルｅ2 および定数Ｗ
（２×ｅ1 、２×ｅ2 ）がセットされる。ここで定数Ｗ
（２ｅ1 ）は、入力信号ａを正のスレショルドレベルｅ
1 に対して反転処理するための演算処理に利用する定数
であり、定数Ｗ（２ｅ2 ）は、入力信号ａを負のスレシ
ョルドレベルｅ2 に対して反転処理するための演算処理
に利用する定数である。

【００３２】ＤＳＰ１によるディストーション処理ＤＳ
Ｐ１は、入力レジスタ（ＰＩ）４に入力信号ａが入力さ
れると、図５に示すように、入力レジスタ（ＰＩ）４に
入力された入力信号ａをワークメモリ（Ｗ）６に入力波
形データＷ（ａ）として転送する（ステップＳ１）。ワ
ークメモリ（Ｗ）６に入力波形データＷ（ａ）が格納さ
れると、入力波形データＷ（ａ）と正のスレショルドレ
ベルｅ1との比較を行なうためのデータの設定処理及び
演算処理を行なう。

【００３３】すなわち、まず、波形最大値Ｗ（ｍａｘ）
のデータをワークメモリ（Ｗ）６から読み出し、ゲート
42を介してレジスタ（Ａ１）44に転送してセットする
（ステップＳ２）。次いで、０値Ｗ（ｚｒｏ）をワーク
メモリ（Ｗ）６から読み出し、ゲート41を介して、レジ
スタ（Ａ１）44に転送してセットする（ステップＳ
３）。レジスタ（Ａ０）43及びレジスタ（Ａ１）44にデ
ータがセットされると、ゲート45、46を介してレジスタ
（Ａ０）43及びレジスタ（Ａ１）44の波形最大値Ｗ（ｍ
ａｘ）及び０値Ｗ（ｚｒｏ）のデータを加減算器47に転
送し、波形最大値Ｗ（ｍａｘ）から０値Ｗ（ｚｒｏ）を
減算する減算処理（Ａ１−Ａ０）を実行するとともに、
入力波形データＷ（ａ）をゲート41を介してレジスタ
（Ａ０）43にセットする（ステップＳ４）。波形最大値
Ｗ（ｍａｘ）から０値Ｗ（ｚｒｏ）を減算する減算処理
（Ａ１−Ａ０）の減算処理結果は、レジスタ（ＡＲ）48
にセットされ、レジスタ（ＡＲ）48の符号をフラグレジ
スタ（ＳＦ０）８に転送してセットする（ステップＳ
５）。このフラグレジスタ（ＳＦ０）８に転送された符
号データは、後述するように、入力波形データＷ（ａ）
と正のスレショルドレベルｅ1との比較結果の判定に利
用される。

【００３４】レジスタ（ＡＲ）48の符号のフラグレジス
タ（ＳＦ０）８への転送が完了すると、レジスタ（Ａ
０）43にセットされた入力波形データＷ（ａ）を加減算
器47を通過させてレジスタ（ＡＲ）48にセットし（ステ
ップＳ５）、レジスタ（ＡＲ）48にセットされた入力波
形データＷ（ａ）を、レジスタ（ＳＲ）50及びバス11を
通過させてワークメモリ（Ｗ）６に出力波形データＷ
（ｇ）として格納する（ステップＳ６、Ｓ７）。

【００３５】次に、入力波形データＷ（ａ）をレジスタ
（Ａ０）43にセットし（ステップＳ７）、ワークメモリ
（Ｗ）６から正のスレショルドレベルｅ1 を読み出して
レジスタ（Ａ１）44にセットする（ステップＳ７、Ｓ
８）。入力波形データＷ（ａ）及び正のスレショルドレ
ベルｅ1 がレジスタ（Ａ０）43及びレジスタ（Ａ1）44
にセットされると、ゲート45及びゲート46を介して入力
波形データＷ（ａ）及び正のスレショルドレベルｅ1 を
加減算器47に転送し、正のスレショルドレベルｅ1 と入
力波形データＷ（ａ）との減算処理（Ａ１−Ａ０）を行
なって、その減算結果をレジスタ（ＡＲ）48にセットす
る（ステップＳ９）。この減算処理が終了すると、フラ
グレジスタ（ＳＦ０）８のフラグをフラグレジスタ（Ｓ
Ｆ１）９に転送してセットし、レジスタ（ＡＲ）48の符
号データをフラグレジスタ（ＳＦ０）８に転送してセッ
トする（ステップＳ10）。このフラグレジスタ（ＳＦ
０）８とフラグレジスタ（ＳＦ０）８の符号が一致する
かどうかにより入力波形データＷ（ａ）が正のスレショ
ルドレベルｅ1 を超えているかどうかの判定を行なうこ
とができるが、この判定は、直には行なわず、入力波形
データＷ（ａ）を反転処理したときの値を先に演算す
る。

【００３６】すなわち、入力波形データＷ（ａ）をゲー
ト22を介してレジスタ（Ｍ１）24に転送してセットし、
係数メモリ（Ｐ）５から定数Ｐ（ｄ1 ）を読み出してゲ
ート21を介してレジスタ（Ｍ０）23にセットする（ステ
ップＳ11）。レジスタ（Ｍ０）23及びレジスタ（Ｍ１）
24への定数Ｐ（ｄ1 ）及び入力波形データＷ（ａ）のセ
ットが完了すると、これらのデータを乗算器26に転送
し、乗算器26で乗算処理（Ｍ０×Ｍ１）を行なって、そ
の乗算結果をレジスタ（ＭＲ）27にセットする（ステッ
プＳ12）。レジスタ（ＭＲ）27にセットされた乗算結果
を加減算部40内を介して加減算部40のレジスタ（Ａ０）
43にセットする（ステップＳ13）。この乗算処理は、図
４のステップＰ３に示した入力波形データＷ（ａ）の反
転処理（ｇ＝２×ｅ1 ＋ｄ1 ×ａ）に使用する入力波形
データＷ（ａ）に反転符号を付す処理（ｄ1 ×ａ）であ
る。

【００３７】次に、この入力波形データＷ（ａ）の反転
処理（ｇ＝２×ｅ1 ＋ｄ1 ×ａ）において、正のスレシ
ョルドレベルｅ1 を基準とするための演算処理を行な
う。

【００３８】すなわち、ワークメモリ（Ｗ）６から定数
Ｗ（２ｅ1 ）を読み出し、レジスタ（Ａ１）44にセット
する（ステップＳ13）。次に、レジスタ（Ａ０）43及び
レジスタ（Ａ１）44にセットされた乗算結果及び定数Ｗ
（２ｅ1 ）を加減算器47に転送し、加減算器47で加算処
理して、その加算結果をレジスタ（ＡＲ）48にセットす
る（ステップＳ14）。この加算処理により正のスレショ
ルドレベルｅ1 を基準とした入力波形データＷ（ａ）の
反転処理のデータの作成が完了する。レジスタ（ＡＲ）
48にセットされた加算結果をクリッパー49を介してレジ
スタ（ＳＲ）50にセットし、入力波形データＷ（ａ）と
正のスレショルドレベルｅ1 との大小の判定結果を待つ
（ステップＳ15）。

【００３９】次に、入力波形データＷ（ａ）と正のスレ
ショルドレベルｅ1 との大小の比較処理を、フラグレジ
スタ（ＳＦ０）８の符号とフラグレジスタ（ＳＦ１）９
の符号とを比較して、一致しないかどうかチェックする
ことにより行なう（ステップＳ16）。

【００４０】すなわち、フラグレジスタ（ＳＦ１）９に
は、上記ステップＳ２からステップＳ５及びステップＳ
10の処理により波形最大値から０値を減算したときの符
号がセットされており、フラグレジスタ（ＳＦ０）８に
は、ステップＳ７からステップＳ10の処理により正のス
レショルドレベルｅ1 から入力波形データＷ（ａ）を減
算したときの符号がセットされている。したがって、こ
のフラグレジスタ（ＳＦ０）８とフラグレジスタ（ＳＦ
１）９との符号が一致している（ＳＦ０＝ＳＦ１）とき
には、入力波形データＷ（ａ）は正のスレショルドレベ
ルｅ1 の値に達していないときであるので、ステップＳ
１、ステップＳ４からステップＳ７において出力波形デ
ータＷ（ｇ）として設定した入力波形データＷ（ａ）を
上記反転した入力波形データＷ（ａ）に入れ変える処理
を行うことなく、次の処理、すなわち、入力波形データ
Ｗ（ａ）と負のスレショルドレベルｅ2 との比較処理に
移行する。フラグレジスタ（ＳＦ０）８とフラグレジス
タ（ＳＦ１）９との符号が一致していない（ＳＦ０≠Ｓ
Ｆ１）ときには、入力波形データＷ（ａ）は、正のスレ
ショルドレベルｅ1 の値に到達しているので、ステップ
Ｓ７からステップＳ15で求めた入力波形データＷ（ａ）
を反転しレジスタ（ＳＲ）50にセットした入力波形デー
タＷ（ａ）の反転波形を、レジスタ（ＳＲ）50からワー
クメモリ（Ｗ）６に出力波形データＷ（ｇ）として転送
して格納する（ステップＳ17）。したがって、ワークメ
モリ（Ｗ）６の出力波形データＷ（ｇ）は、ステップＳ
16の比較結果により入力波形データＷ（ａ）がセットさ
れた状態として維持されるか、入力波形データＷ（ａ）
の反転波形に書き換えられるかの処理が行われる。

【００４１】次に、負のスレショルドレベルｅ2 との比
較処理およびその比較結果による出力波形データＷ
（ｇ）の選択処理を行う。

【００４２】すなわち、ワークメモリ（Ｗ）６内の波形
最大値Ｗ（ｍａｘ）をゲート42を介してレジスタ（Ａ
１）44に転送し（ステップＳ18）、ワークメモリ（Ｗ）
６内の０値Ｗ（ｚｒｏ）をゲート41を介してレジスタ
（Ａ０）43に転送してセットする（ステップＳ19）。レ
ジスタ（Ａ１）44およびレジスタ（Ａ０）43内のデータ
をゲート45、46を介して加減算器47に転送し、波形最大
値Ｗ（ｍａｘ）から０値Ｗ（ｚｒｏ）を減算する減算処
理（Ａ１−Ａ０）を行って、減算結果をレジスタ（Ｓ
Ｒ）50に格納する（ステップＳ20）。また、定数Ｗ（ｅ
2）をワークメモリ（Ｗ）６から読み出してレジスタ
（Ａ０）43にセットする（ステップＳ20）。次に、ステ
ップＳ20でレジスタ（ＡＲ）48にセットした減算結果の
符号を、フラグレジスタ（ＳＦ０）８に転送してセット
するとともに、ワークメモリ（Ｗ）６内から入力波形デ
ータＷ（ａ）を読み出してレジスタ（Ａ１）44にセット
する（ステップＳ21）。レジスタ（Ａ１）44およびレジ
スタ（Ａ０）43へのデータのセットが完了すると、レジ
スタ（Ａ１）44およびレジスタ（Ａ０）43内のデータを
ゲート45、46を介して加減算器47に転送し、入力波形デ
ータＷ（ａ）から定数Ｗ（ｅ2 ）を減算する減算処理
（Ａ１−Ａ０）を行って、減算結果をレジスタ（ＡＲ）
48に格納する（ステップＳ22）。この減算処理結果の符
号により、後述するように、入力波形データＷ（ａ）が
負のスレショルドレベルｅ2 の値に到達したかどうかを
検出することができる。

【００４３】この減算処理と共にワークメモリ（Ｗ）６
内の入力波形データＷ（ａ）を乗算部20のレジスタ（Ｍ
１）24に転送し、格納するとともに、係数メモリ（Ｐ）
５内の定数Ｐ（ｄ2 ）を乗算部20のレジスタ（Ｍ０）23
に転送して格納する（ステップＳ22）。

【００４４】このようにして乗算処理すべきデータのレ
ジスタ（Ｍ０）23およびレジスタ（Ｍ１）24へのセット
が完了すると、まずフラグレジスタ（ＳＦ０）８のセッ
ト値をフラグレジスタ（ＳＦ１）９に転送して格納し、
上記ステップＳ22での入力波形データＷ（ａ）から負の
スレショルドレベルｅ2 を減算した減算結果の符号をフ
ラグレジスタ（ＳＦ０）８に転送して格納する（ステッ
プＳ23）。次に、レジスタ（Ｍ０）23及びレジスタ（Ｍ
１）24の値を乗算器26に転送して、入力波形データＷ
（ａ）と定数Ｐ（ｄ2 ）の乗算処理を行い、乗算結果を
レジスタ（ＭＲ）27に格納する（ステップＳ24）。レジ
スタ（ＭＲ）27に格納した乗算結果を加減算部40のレジ
スタ（Ａ０）43に転送し（ステップＳ25）、ワークメモ
リ（Ｗ）６内の定数Ｗ（２ｅ2 ）を乗算部40のレジスタ
（Ａ１）44に転送して格納する（ステップＳ25）。レジ
スタ（Ａ０）43及びレジスタ（Ａ１）44にデータがセッ
トされると、図９に示すように、加減算器47に転送し、
入力波形データＷ（ａ）に定数Ｐ（ｄ2 ）を乗算した乗
算結果と、定数Ｗ（２ｅ2 ）との加算処理を行って、加
算結果をレジスタ（ＡＲ）48に格納する（ステップＳ2
6）。この加算処理により、図４のステップＰ５で示し
た加算処理が完了したことになり、負のスレショルドレ
ベルｅ2 を基準とした入力波形データＷ（ａ）の反転波
形の演算処理が完了する。

【００４５】加算処理が完了すると、次に入力波形デー
タＷ（ａ）と負のスレショルドレベルｅ2 との比較処理
及び出力波形データＷ（ｇ）の選択処理を行う。

【００４６】すなわち、レジスタ（ＡＲ）48に格納した
加算結果をクリッパー49を介してレジスタ（ＳＲ）50に
転送して格納し（ステップＳ27）、上記フラグレジスタ
（ＳＦ０）８とフラグレジスタ（ＳＦ１）９との値が一
致しないかどうかチェックする（ステップＳ28）。フラ
グレジスタ（ＳＦ０）８とフラグレジスタ（ＳＦ１）９
との値が一致していない（ＳＦ０≠ＳＦ１）ときには、
入力波形データＷ（ａ）が負のスレショルドレベルｅ2
の大きさに到達していないのであるから、ワークメモリ
（Ｗ）６に上記ステップＳ７あるいはステップＳ17でセ
ットされた入力波形データＷ（ａ）あるいは入力波形デ
ータＷ（ａ）の反転波形（図４のステップＳ３の正のス
レショルドレベルｅ1 を基準とする反転波形）を出力レ
ジスタ（ＯＲ）10に転送して格納し、出力レジスタ（Ｏ
Ｒ）10からＤＳＰ１の適用された電子楽器等の次段の装
置に出力する（ステップＳ30）。

【００４７】ステップＳ28で、フラグレジスタ（ＳＦ
０）８とフラグレジスタ（ＳＦ１）９との値が一致して
いる（ＳＦ０＝ＳＦ１）ときには、入力波形データＷ
（ａ）が負のスレショルドレベルｅ2 の大きさに到達し
ているのであるから、上記ステップＳ18からステップＳ
27で演算処理してレジスタ（ＳＲ）50に格納した入力波
形の反転波形（図４のステップＰ５の負のスレショルド
レベルｅ2 を基準とする反転波形）をレジスタ（ＳＲ）
50からワークメモリ（Ｗ）６に出力波形データＷ（ｇ）
として転送し（ステップＳ29）、ワークメモリ（Ｗ）６
からこの出力波形データＷ（ｇ）を出力レジスタ（Ｏ
Ｒ）10に転送して格納して、出力レジスタ（ＯＲ）10か
らＤＳＰ１の適用された電子楽器等の次段の装置に出力
する（ステップＳ30）。上記処理を所定のサンプリング
タイミングでサンプリングされた各入力データについて
行い、一波形分の入力データについて上記処理を行うこ
とにより、一波形分のディストーション処理を完了する
ことになる。

【００４８】このように、上記実施例においては、ＤＳ
Ｐ１を使用して、図６(a)、(b)に示すように、ディジタ
ル入力信号を入力波形データＷ（ａ）を正のスレショル
ドレベルｅ1 及び負のスレショルドレベルｅ2 と比較処
理し、その比較結果に基づいて、入力波形データＷ
（ａ）をそのまま出力波形データＷ（ｇ）として出力す
るか、入力波形データＷ（ａ）を正のスレショルドレベ
ルｅ1 あるいは負のスレショルドレベルｅ2 を基準とし
て反転させて出力波形データＷ（ｇ）として出力させる
かを選択することができるので、入力信号を所定の信号
レベルに基づいて、反転処理して出力させることができ
る。したがって、出力信号を、従来のように所定信号レ
ベルにより入力波形をカットした場合より、複雑な波形
に歪ませることができ、多くの倍音成分を含ませること
ができる。その結果、出力信号に基づいて楽音を発生さ
せると、従来よりも音色豊かな楽音を発生させることが
できる。なお、図６(a)(b)では、説明を容易なものとす
るため、入力波形を正弦波としている。

【００４９】また、上記実施例では、従来から使用され
ているＤＳＰを使用してディストーション処理を行って
いるので、回路構成を簡単なものとして、コストを低減
することができるとともに、より一層きめ細かく入力信
号を歪ませて出力させることができ、より一層音色豊か
な楽音を発生させることができる。

【００５０】なお、上記実施例においては、入力信号と
比較する所定信号レベルとして、正側と負側の２つのレ
ベルを採用しているが、これに限るものではなく、所定
基準レベルの数は限定されず、目的とする音色に適した
レベルの数と、そのレベル値を設定することができる。
この場合、入力信号をより一層複雑な波形に歪ませて、
出力信号とすることができ、より多くの倍音成分を含ま
せることができる。その結果、出力信号に基づいて楽音
を発生させると、より一層豊かな音色の楽音を発生させ
ることができる。

【００５１】また、上記実施例においては、入力信号が
所定レベルを越えたときに、入力波形を反転させている
が、これに限るものではなく、例えば、入力信号が複数
の所定レベルの内任意の２つのレベルの間にあるとき
に、入力波形を反転させたり、任意の２つのレベル以外
のときに、入力波形を反転させるようにしてもよい。こ
の場合、入力信号を反転させる基準レベルとしては、任
意の２つの所定信号レベルの反転開始レベルから反転終
了レベルまで順次変化させることにより、入力信号を反
転開始信号レベルから反転終了信号レベルまで、連続的
に反転させることができる。したがって、出力信号とし
て、複数の所定信号レベルのうち任意の２つの所定信号
レベルの間にある入力信号を反転させた信号を出力する
ことができ、従来のように入力信号を所定信号レベルで
クリップした場合よりも、より一層複雑で、任意の波形
に歪ませることができる。その結果、より多くの倍音成
分を含ませることができるとともに、任意の倍音成分を
含ませることができ、出力信号に基づいて楽音を発生さ
せると、より一層豊かで、任意の音色の楽音を発生させ
ることができる。

【００５２】

【発明の効果】請求項１記載の発明によれば、ディスト
ーション処理の対象となる入力信号を、比較手段により
所定信号レベルと比較し、入力信号の信号レベルが所定
信号レベルに達していないときには、入力信号をそのま
ま出力信号として出力させ、入力信号の信号レベルが所
定信号レベルに達すると、入力信号を反転手段により反
転されて出力信号として出力することができるので、出
力信号を、従来のように入力信号を所定信号レベルでク
リップした場合よりも、複雑な波形に歪ませることがで
き、多くの倍音成分を含ませることができる。その結
果、出力信号に基づいて楽音を発生させると、豊かな音
色の楽音を発生させることができる。

【００５３】請求項２記載の発明によれば、ディストー
ション処理の対象となる入力信号を、比較手段により、
正側の所定信号レベルおよび負側の所定信号レベルと比
較し、入力信号が該正側の所定信号レベルおよび該負側
の所定信号レベルに達したことを比較手段が検出するま
では、入力信号をそのまま出力信号として出力させ、入
力信号が該正側の所定信号レベルおよび該負側の所定信
号レベルに達したことを比較手段が検出すると、入力信
号を反転手段により反転させて出力信号として出力する
ことができるので、出力信号として、入力信号を正側の
所定信号レベルと負側の所定信号レベルとの両方におい
て反転させた信号を出力することができ、従来のように
入力信号を所定信号レベルで単にクリップした場合や一
方の側だけ反転させた場合よりも、より一層複雑な波形
に歪ませることができる。その結果、より多くの倍音成
分を含ませることができ、出力信号に基づいて楽音を発
生させると、より一層豊かな音色の楽音を発生させるこ
とができる。

【００５４】請求項３記載の発明では、 ディストーシ
ョン処理の対象となる入力信号を、比較手段により、そ
の信号レベルが２種類の信号レベルと比較し、入力信号
レベルが該２種類の信号レベルの間にあることを検出す
ると、入力信号をそのまま出力信号として出力させ、入
力信号が前記２種類の所定信号レベルの間以外にあるこ
とを検出すると、前記反転手段により入力信号を前記所
定信号レベルを基準として反転された反転信号を出力信
号として出力させることができるので、出力信号とし
て、２種類の信号レベルの間以外にある入力信号を反転
させた信号を出力することができ、従来のように入力信
号を所定信号レベルでクリップした場合よりも、より一
層複雑で、任意の波形に歪ませることができる。その結
果、多彩な倍音成分を含ませることができるとともに、
任意の倍音成分を含ませることができ、出力信号に基づ
いて楽音を発生させると、より一層豊かで、任意の音色
の楽音を発生させることができる。

【００５５】

【図面の簡単な説明】

【図１】本願各発明によるディストーション回路の一実
施例を適用したＤＳＰの回路図。

【図２】本願各発明によるディストーション回路を適用
したＤＳＰの係数メモリの記憶内容を示す図。

【図３】本願各発明によるディストーション回路を適用
したＤＳＰのワークメモリの記憶内容を示す図。

【図４】本願各発明によるディストーション回路を適用
したＤＳＰによる基本的なディストーション処理を示す
フローチャート。

【図５】本願各発明によるディストーション回路を適用
したＤＳＰによるディストーション処理の詳細なフロー
チャートを示す図。

【図６】正・負の所定信号レベルに基づいて入力信号を
反転させるときのディストーション処理を、入力信号
（図６(a)）と出力信号（図６(b)）により説明するため
の図。

【符号の説明】 １ ＤＳＰ ２ プログラムメモリ ３ 制御回路 ４ 入力レジスタ（ＰＩ） ５ 係数メモリ（Ｐ） ６ ワークメモリ（Ｗ） ７ 比較器 ８ フラグレジスタ（ＳＦ０） ９ フラグレジスタ（ＳＦ１） 10 出力レジスタ（ＯＲ） 11 バス 20 乗算部 21、22、25 ゲート 23 レジスタ（Ｍ０） 24 レジスタ（Ｍ１） 26 乗算器 27 レジスタ（ＭＲ） 40 加減算部 41、42 ゲート 43 レジスタ（Ａ０） 44 レジスタ（Ａ１） 45、46 ゲート 47 加減算器 48 レジスタ（ＡＲ） 49 クリッパー 50 レジスタ（ＳＲ）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−260700（ＪＰ，Ａ) 特開 平４−56900（ＪＰ，Ａ) 特開 平２−203393（ＪＰ，Ａ) 特開 昭64−73397（ＪＰ，Ａ) 特開 平３−149597（ＪＰ，Ａ) 特開 昭64−44490（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10H 1/06 - 1/16

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力波形を歪ませることによりディストー
   ション処理を行なうディストーション回路において、 ディストーション処理の対象となる入力信号の信号レベ
   ルを所定レベルとを比較する比較手段と、 入力信号の信号値を前記所定信号レベルを基準として反
   転させる反転手段と、 入力信号が前記所定信号レベルに達したことを前記比較
   手段が検出するまでは、当該入力信号をそのまま出力信
   号として出力させ、入力信号が前記所定レベルに達した
   ことを前記比較手段が検出すると、前記反転手段により
   当該入力信号を反転させた反転信号を出力信号として出
   力させる制御手段と、 を備えたことを特徴とするディストーション回路。
2. 【請求項２】前記比較手段が、ディストーション処理の
   対象となる入力信号の信号レベルを正側の所定信号レベ
   ル及び負側の所定信号レベルと比較し、前記制御手段
   が、入力信号が該正側の所定信号レベルおよび負側の所
   定信号レベルに達したことを前記比較手段が検出するま
   では、当該入力信号をそのまま出力信号として出力さ
   せ、入力信号が該正側の所定信号レベルおよび負側の所
   定信号レベルに達したことを前記比較手段が検出する
   と、前記反転手段により入力される入力信号を対応する
   前記所定信号レベルを基準として反転させた反転信号を
   出力信号として出力させることを特徴とする請求項１記
   載のディストーション回路。
3. 【請求項３】前記比較手段が、ディストーション処理の
   対象となる入力信号の信号レベルを２種類の所定信号レ
   ベルと比較し、前記制御手段が、入力信号のレベルが前
   記２種類の信号レベルの間にあることを検出すると、入
   力信号をそのまま出力信号とし出力させ、入力信号が前
   記２種類の所定信号レベルの間以外にあることを検出す
   ると、前記反転手段により入力信号を前記所定信号レベ
   ルを基準として反転された反転信号を出力信号として出
   力させることを特徴とする請求項１記載のディストーシ
   ョン回路。