Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3134587B2 - Effect adding device and effect adding method - Google Patents
[go: Go Back, main page]

JP3134587B2 - Effect adding device and effect adding method - Google Patents

Effect adding device and effect adding method

Info

Publication number
JP3134587B2
JP3134587B2 JP05085517A JP8551793A JP3134587B2 JP 3134587 B2 JP3134587 B2 JP 3134587B2 JP 05085517 A JP05085517 A JP 05085517A JP 8551793 A JP8551793 A JP 8551793A JP 3134587 B2 JP3134587 B2 JP 3134587B2
Authority
JP
Japan
Prior art keywords
signal
input
register
audio signal
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05085517A
Other languages
Japanese (ja)
Other versions
JPH06274167A (en
Inventor
士郎 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP05085517A priority Critical patent/JP3134587B2/en
Publication of JPH06274167A publication Critical patent/JPH06274167A/en
Application granted granted Critical
Publication of JP3134587B2 publication Critical patent/JP3134587B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は効果付加装置及び効果付
加方法に関し、詳細には、入力される音響信号に簡単な
処理で、音色の変動しないコンプレッサー効果を付与す
る効果付加装置及び効果付加方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an effect-adding apparatus and an effect-adding method, and more particularly, to an effect-adding apparatus and an effect-adding method for applying a compressor effect that does not fluctuate in tone with a simple process to an input audio signal. About.

【0002】[0002]

【従来の技術】従来の電子弦楽器(例えば、電子ギター
等)等においては、ピッキングされた弦の弦振動をピッ
クアップにより電気信号に変換し、各弦の振動に対応し
た楽音を発生する。近年、電子弦楽器等においては、こ
の発生する楽音に対して音響効果を付与するものが提案
されている。このような音響効果の一つとしてコンプレ
ッサーがある。
2. Description of the Related Art In a conventional electronic stringed musical instrument (for example, an electronic guitar or the like), a picked-up string vibration is converted into an electric signal by a pickup to generate a musical tone corresponding to the vibration of each string. In recent years, there has been proposed an electronic stringed musical instrument or the like that imparts an acoustic effect to the generated musical sound. One of such sound effects is a compressor.

【0003】このコンプレッサーは、入力信号のダイナ
ミックレンジを圧縮するのに用いられ、電子弦楽器にお
いては、弦振動を検出して、この弦振動の検出信号を整
流積分してエンベロープ(EV)を抽出し、このエンベ
ロープを反転した反転信号(1−EV)を入力信号(弦
振動の検出信号)に乗算することにより、コンプレッサ
ー効果を付与している。
This compressor is used to compress the dynamic range of an input signal. In an electronic stringed instrument, a string vibration is detected, and a detection signal of the string vibration is rectified and integrated to extract an envelope (EV). A compressor effect is provided by multiplying the input signal (string vibration detection signal) by an inverted signal (1-EV) obtained by inverting the envelope.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のコンプレッサー効果を付与する電子弦楽器に
あっては、弦振動を検出して、この弦振動の検出信号の
エンベロープを抽出し、このエンベロープの反転信号を
入力信号に乗算することによりコンプレッサー効果を付
与していたため、複数の弦を有する電子弦楽器にあって
は、各弦に対してコンプレッサー効果が均等にかからな
いという問題があった。
However, in such a conventional electronic stringed musical instrument having a compressor effect, a string vibration is detected, an envelope of a detection signal of the string vibration is extracted, and the envelope of the envelope is extracted. Since a compressor effect is imparted by multiplying the input signal by the inverted signal, in an electronic stringed musical instrument having a plurality of strings, there is a problem that the compressor effect is not uniformly applied to each string.

【0005】すなわち、例えば、6弦を有する電子弦楽
器の場合、細い第1弦の振動はエネルギー量が少なく、
太い第6弦の振動はそのエネルギー量が大きいため、こ
れらの弦振動によるエンベロープを抽出してコンプレッ
サー効果を付与すると、第6弦の音に対しては、コンプ
レッサー効果が深くかかりすぎ、また、第1弦の音に対
しては、コンプレッサー効果が浅くしかかからず、各弦
に対してコンプレッサー効果が均等にかからないという
問題があった。
That is, for example, in the case of an electronic stringed musical instrument having six strings, the vibration of the thin first string has a small energy amount,
Since the vibration of the thick sixth string has a large amount of energy, if the envelope due to these string vibrations is extracted and a compressor effect is applied, the compressor effect is too deeply applied to the sound of the sixth string, and There is a problem that the compressor effect is applied to the sound of one string only shallowly, and the compressor effect is not applied equally to each string.

【0006】また、同一弦であっても、弦のフレット押
え位置によりコンプレッサー効果が変化して、均一なコ
ンプレッサー効果を付与することができないという問題
があった。
Further, even with the same string, the compressor effect varies depending on the fret pressing position of the string, and there is a problem that a uniform compressor effect cannot be provided.

【0007】すなわち、同一弦であっても、弦のフレッ
ト押え位置により弦の振動エネルギーが大きく異なり、
例えば、第1弦では、その振動周波数が開放で1KH
z、フレット押え位置が最も胴に近い方で1.5KHz
であり、また、第6弦では、その振動周波数が開放で8
0Hz、フレット押え位置が最も胴に近い方で300H
zであり、そのためフレット押え位置が異なることによ
りその振動エネルギーがフレット押え位置が胴側に近づ
けば近づくほど小さく、コンプレッサーのかかりが浅く
なるという問題があった。
That is, even if the strings are the same, the vibration energy of the strings greatly differs depending on the fret pressing position of the strings.
For example, in the first string, the vibration frequency is 1 KH when open.
z, 1.5KHz at fret holding position closest to body
In the sixth string, the vibration frequency is 8
0Hz, 300H at the fret holding position closest to the body
Therefore, there is a problem in that the vibration energy is smaller as the fret holding position is closer to the body side, and the compressor is less applied, because the fret holding position is different.

【0008】そこで、こうしたコンプレッサー効果が不
均一になるという問題を解決するために、弦振動を検出
するピックアップを各弦毎に検出できるヘキサピックア
ップを用い、各弦毎にコンプレッサーのかかり具合を外
部操作等で補正することも考えられるが、現在のヘキサ
ピックアップは、その検出部のコイルの巻数が少なく、
音質的に劣る欠点がある。
Therefore, in order to solve the problem that the compressor effect becomes non-uniform, a hexa pickup that can detect a string vibration for each string is used, and the degree of compressor operation for each string is externally controlled. Although it is conceivable to correct by such as, the current hexa pickup has a small number of turns of the coil of its detection unit,
There is a disadvantage that the sound quality is inferior.

【0009】また、上記コンプレッサー効果のかかり具
合を調整するために、入力信号のエンベロープを不用意
に変化させると、第1弦から第6弦の振動エネルギーの
バランスがアコースティック弦楽器と異なってしまい、
不自然な音になるという問題が新たに発生する。
If the envelope of the input signal is changed carelessly to adjust the degree of the compressor effect, the balance of the vibration energy of the first to sixth strings will differ from that of an acoustic stringed instrument.
A new problem of unnatural sound occurs.

【0010】さらに、上記フレット押え位置によってコ
ンプレッサー効果のかかり具合を均等にするために、例
えば、イコライザにより300Hz近辺のレベルを上げ
ることも考えられるが、この方法では、第6弦について
は、ある程度補正されるが、他の弦、例えば、第5弦や
第4弦については、300Hzよりも上の周波数でコン
プレッサーを深くかける必要があり、300Hz近辺の
レベルを上げると、かえってコンプレッサー効果がかか
り過ぎるという新たな問題が発生する。
Further, in order to equalize the degree of the compressor effect depending on the fret pressing position, for example, it is conceivable to raise the level around 300 Hz by an equalizer. However, in this method, the sixth string is corrected to some extent. However, for other strings, for example, the fifth and fourth strings, it is necessary to apply the compressor deeply at a frequency higher than 300 Hz. If the level near 300 Hz is increased, the compressor effect will be excessively applied. New problems arise.

【0011】そこで、本出願人は、先に、弦の種類にか
かわらず、均等にコンプレッサー効果を付与することの
できる電子弦楽器(特願平315774号)を提案して
いる。
In view of this, the present applicant has previously proposed an electronic stringed musical instrument (Japanese Patent Application No. 315774) capable of uniformly applying a compressor effect regardless of the type of string.

【0012】この電子弦楽器では、複数の弦のいずれか
の振動を第1検出手段が検出して該振動に対応する電気
信号に変換し、また、各弦の振動を第2検出手段が検出
して各弦毎の振動に対応する電気信号に変換する。この
第2検出手段の検出した各弦の電気信号のそれぞれを重
み付け加算手段が重み付け加算し、この重み付け加算手
段により得られた出力信号のエンベロープを、エンベロ
ープ抽出手段が抽出する。この抽出したエンベロープ信
号を、エンベロープ反転手段が反転し、乗算手段が、こ
のエンベロープ反転手段からの反転されたエンベロープ
信号と第1検出手段からの電気信号とを乗算して出力す
る。
In this electronic stringed musical instrument, the first detecting means detects any vibration of a plurality of strings and converts it into an electric signal corresponding to the vibration, and the second detecting means detects the vibration of each string. To convert it into an electric signal corresponding to the vibration of each string. Weighting and adding means weights and adds each of the electric signals of each string detected by the second detecting means, and the envelope extracting means extracts the envelope of the output signal obtained by the weighting and adding means. The extracted envelope signal is inverted by the envelope inverting means, and the multiplying means multiplies the inverted envelope signal from the envelope inverting means by the electric signal from the first detecting means and outputs the result.

【0013】したがって、各弦毎に検出した弦振動に重
み付け加算処理し、この重み付け加算処理した結果のエ
ンベロープの反転信号に別に検出した弦振動を乗算処理
して、コンプレッサー効果を付加することができ、弦の
種類にかかわらず、均等にコンプレッサー効果を付与す
ることができる。
Therefore, the compressor effect can be added by weighting and adding the string vibration detected for each string and multiplying the inverted signal of the envelope resulting from the weighted addition processing by the separately detected string vibration. Regardless of the type of string, the compressor effect can be imparted evenly.

【0014】ところが、この電子弦楽器では、なお、以
下のような改良すべき点が残されていた。
However, this electronic stringed instrument still has the following points to be improved.

【0015】すなわち、第1に、エンベロープ信号がよ
く揺れるため、音色に影響することが懸念されることで
あり、第2に、処理ステップ数が多く、処理時間が長い
ことである。
[0015] First, there is a concern that the envelope signal often fluctuates, which may affect the timbre. Second, the number of processing steps is large and the processing time is long.

【0016】そこで、本発明は、簡単な処理で、しかも
音色が変動しないコンプレッサー効果を付与することの
できる効果付加装置及び効果付加方法を提供することを
目的としている。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an effect adding device and an effect adding method which can provide a compressor effect with a simple process and in which a tone does not fluctuate.

【0017】[0017]

【課題を解決するための手段】請求項1記載の発明は、
効果付加装置が、入力される音響信号を2乗して重み付
けする乗算手段と、この入力される音響信号を重み付け
する重み付け手段と前記重み付け手段で重み付けされた
信号に前記入力された音響信号を加算する加算手段と、
前記入力される音響信号が所定レベル以上か否かを判別
する判別手段と、前記判別手段により前記入力される音
響信号が所定レベル以上であると判別されたときは、前
記加算手段からの信号から前記乗算手段で演算された信
号を減算するとともに、所定レベル以下であると判別さ
れたときは、前記加算手段からの信号と前記乗算手段で
演算された信号とを加算して出力する加減算手段と、を
備えることにより、上記目的を達成している。
According to the first aspect of the present invention,
An effect adding device for squaring and weighting the input audio signal, weighting means for weighting the input audio signal, and adding the input audio signal to the signal weighted by the weighting device; Addition means for performing
Discriminating means for discriminating whether or not the input sound signal is equal to or higher than a predetermined level; and when the input sound signal is judged to be not lower than a predetermined level, the signal from the adding means is used. Adding and subtracting means for subtracting the signal calculated by the multiplying means and adding and outputting the signal from the adding means and the signal calculated by the multiplying means when it is determined that the signal is below a predetermined level; , The above object is achieved.

【0018】この場合、前記判別手段は、例えば、請求
項2に記載するように、前記入力される音響信号が0レ
ベル以上か否かを判別するものであってもよい。
In this case, the determination means may determine whether or not the input audio signal has a level of 0 or more, for example, as described in claim 2.

【0019】請求項3記載の発明は、効果付加方法が、
入力される音響信号を2乗して重み付けする乗算処理
と、この入力される音響信号を重み付けする重み付け処
理と、前記重み付け処理で重み付けされた信号に前記入
力された音響信号を加算する加算処理と、前記入力され
る音響信号が所定レベル以上か否かを判別する判別処理
と、前記判別処理により前記入力される音響信号が所定
レベル以上であると判別されたときは、前記加算処理で
演算された信号から前記乗算処理で演算された信号を減
算するとともに、所定レベル以下であると判別されたと
きは、前記加算処理で演算された信号と前記乗算処理で
演算された信号とを加算する加減算処理と、を行うこと
により、上記目的を達成している。
According to a third aspect of the present invention, the method for adding an effect comprises:
Multiplication processing for squaring and weighting the input audio signal, weighting processing for weighting the input audio signal, and addition processing for adding the input audio signal to the signal weighted in the weighting processing. A discriminating process of discriminating whether or not the input audio signal is equal to or higher than a predetermined level, and calculating in the adding process when the input audio signal is judged to be higher than a predetermined level by the discriminating process. Subtracting the signal calculated by the multiplication process from the processed signal, and adding or subtracting the signal calculated by the addition process and the signal calculated by the multiplication process when it is determined that the signal is below a predetermined level. The above object is achieved by performing the processing.

【0020】この場合、前記判別処理は、例えば、請求
項4に記載するように、前記入力される音響信号が0レ
ベル以上か否かを判別するものであってもよい。
In this case, the discrimination processing may be, for example, a step of discriminating whether or not the input audio signal is at or above a zero level.

【0021】[0021]

【作用】本発明によれば、入力音響信号を2乗して重み
付けし、この2乗した信号に重み付けした後、入力音響
信号を加算する。そして、入力される音響信号が所定レ
ベル以上か否かを判別し、この判別結果が、所定レベル
以上のときには、前記加算した信号から前記入力音響信
号を2乗して重み付けした信号を減算して出力し、所定
レベル以下のときには、前記加算した信号から前記2乗
して重み付けした信号を加算して出力しているので、簡
単な処理でコンプレッサー効果を付与することができる
とともに、入力音響信号のレベルが変動しても音色の変
動しないコンプレッサー効果を付与することができる。
According to the present invention, the input audio signal is squared and weighted, and after the squared signal is weighted, the input audio signal is added. Then, it is determined whether or not the input audio signal is equal to or higher than a predetermined level. When the determination result is equal to or higher than the predetermined level, a signal obtained by squaring the input audio signal and weighting the input signal is subtracted from the added signal. When the signal is equal to or lower than a predetermined level, a signal weighted by squaring from the added signal is added and output, so that a compressor effect can be given by simple processing, and the input sound signal Even if the level fluctuates, a compressor effect in which the tone does not fluctuate can be provided.

【0022】[0022]

【実施例】以下、本発明を実施例に基づいて具体的に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below based on embodiments.

【0023】図1〜図10は、本発明の効果付加装置及
び効果付加処理の一実施例を示す図である。
FIGS. 1 to 10 are diagrams showing an embodiment of the effect adding device and the effect adding process of the present invention.

【0024】図1は、本発明の効果付加装置及び効果付
加方法を適用した効果付加回路1のブロック構成図であ
り、この効果付加回路1は、電子弦楽器、例えば、電子
ギター等に適用される。
FIG. 1 is a block diagram of an effect adding circuit 1 to which an effect adding device and an effect adding method of the present invention are applied. The effect adding circuit 1 is applied to an electronic stringed instrument, for example, an electronic guitar. .

【0025】図1において、効果付加回路1は、A/D
変換器2、DSP(Digital SignalProcessor)3、C
PU(Central Processing Unit)4、D/A変換器5、
ROM(Read Only Memory)6、RAM(Random Access
Memory)7等を備えており、A/D変換器2には、電子
ギター等に設けられたピックアップで検出されたアナロ
グの音響信号が入力される。
In FIG. 1, the effect adding circuit 1 has an A / D
Converter 2, DSP (Digital Signal Processor) 3, C
PU (Central Processing Unit) 4, D / A converter 5,
ROM (Read Only Memory) 6, RAM (Random Access
Memory 7) and the like, and the A / D converter 2 receives an analog sound signal detected by a pickup provided in an electronic guitar or the like.

【0026】A/D変換器2は、アナログの入力音響信
号をディジタル信号に変換して、ディジタルの音響信号
INとしてDSP3に出力する。
The A / D converter 2 converts the input audio signal of the analog to digital signal, and outputs the DSP3 as an acoustic signal W IN digital.

【0027】DSP3は、その入力端子に、A/D変換
器2からの音響信号WINが入力され、信号処理を施し
て、その出力端子からD/A変換器5にディジタルの出
力信号として出力する。
The DSP3 has at its input terminal, an acoustic signal W IN from A / D converter 2 is input, performs signal processing, output as a digital output signal from the output terminal to the D / A converter 5 I do.

【0028】D/A変換器5は、DSP3から入力され
るディジタルの出力信号をアナログ変換し、アナログの
出力信号として図外のアンプやスピーカ等で構成された
楽音発生装置に出力する。
The D / A converter 5 converts the digital output signal input from the DSP 3 into an analog signal, and outputs the analog output signal to a musical sound generator including an amplifier and a speaker (not shown).

【0029】CPU4は、ROM6内のプログラムに従
って効果付加回路1の各部を制御して効果付加回路1と
しての処理を実行する。すなわち、ROM6には、効果
付加回路1としてのプログラム及びその他必要なデータ
や係数等が格納しており、CPU4は、RAM7をワー
クエリアとして利用して各種処理を実行する。CPU4
は、ROM6内のプログラムをDSP3に転送し、後述
するように、DSP3に乗算処理、重み付け処理、符号
判別処理及び加減算処理等の各種処理を行なわせて、コ
ンプレッサー効果付加処理を行なわせる。
The CPU 4 controls each part of the effect adding circuit 1 in accordance with a program in the ROM 6 to execute processing as the effect adding circuit 1. That is, the ROM 6 stores a program as the effect adding circuit 1 and other necessary data and coefficients, and the CPU 4 executes various processes using the RAM 7 as a work area. CPU4
Transfers the program in the ROM 6 to the DSP 3, and causes the DSP 3 to perform various processes such as a multiplication process, a weighting process, a sign discrimination process, and an addition / subtraction process, as described later, to perform a compressor effect adding process.

【0030】この効果付加回路1には、コンソール部8
が接続されており、コンソール部8は、この効果付加回
路1の適用されたギター等を演奏操作する際に使用する
各種スイッチやボリュウム等を備えている。コンソール
部8は、CPU4に接続されており、CPU4は、コン
ソール部8を走査して、コンソール部8の操作状態に応
じて各種処理を行う。
The effect adding circuit 1 includes a console unit 8
The console unit 8 is provided with various switches, volumes, and the like that are used when performing a performance operation of a guitar or the like to which the effect adding circuit 1 is applied. The console unit 8 is connected to the CPU 4, and the CPU 4 scans the console unit 8 and performs various processes according to the operation state of the console unit 8.

【0031】DSP3は、図2に示すように回路構成さ
れており、プログラムメモリ11、制御回路12、入力
レジスタ(PI)13、係数メモリ(P)14、ワーク
メモリ(W)15、フラグレジスタ(SF0)16、出
力レジスタ(OR)17、乗算部100及び加減算部2
00等を有している。このDSP3の各部は、内部バス
18により接続されている。
The DSP 3 has a circuit configuration as shown in FIG. 2, and includes a program memory 11, a control circuit 12, an input register (PI) 13, a coefficient memory (P) 14, a work memory (W) 15, and a flag register ( SF0) 16, output register (OR) 17, multiplication unit 100, and addition / subtraction unit 2
00 etc. Each part of the DSP 3 is connected by an internal bus 18.

【0032】プログラムメモリ11には、コンプレッサ
ー効果を付加する処理プログラムが格納され、このプロ
グラムは、図1に示すCPU4から書き込まれる。プロ
グラムメモリ11には、図示しないアドレスカウンタが
接続されており、プログラムメモリ11は、このアドレ
スカウンタのアドレス指定により順次プログラム内容を
制御回路12に供給する。
A processing program for adding a compressor effect is stored in the program memory 11, and this program is written from the CPU 4 shown in FIG. An address counter (not shown) is connected to the program memory 11, and the program memory 11 sequentially supplies the program contents to the control circuit 12 by specifying the address of the address counter.

【0033】制御回路12は、プログラムメモリ11内
のプログラムに従ってDSP3の各部を制御して、コン
プレッサー効果付加処理を実行する。その詳細な処理内
容については後述する。
The control circuit 12 controls each part of the DSP 3 according to a program in the program memory 11 to execute a compressor effect adding process. The details of the processing will be described later.

【0034】入力レジスタ(PI)13には、図1のA
/D変換器2から音響信号WINが入力され、入力レジス
タ(PI)13は、この音響信号WINを一旦格納した
後、内部バス18を介してワークメモリ(W)15に転
送する。
The input register (PI) 13 has A
/ D converter 2 from the acoustic signal W IN is input, the input register (PI) 13, after temporarily storing the audio signal W IN, is transferred to the work memory (W) 15 through the internal bus 18.

【0035】係数メモリ(P)14は、DSP3により
コンプレッサー効果付加処理を行なうために必要な各種
係数を格納するためのレジスタである。これら各種係数
は、上述のように、図1のROM6に記憶されており、
CPU4が、ROM6から係数を読み出して係数メモリ
(P)14に書き込む。係数メモリ(P)14にセット
される係数としては、図3に係数メモリ(P)14のメ
モリマップとして示すように、係数名P(00)として
重み付け係数が設定されている。
The coefficient memory (P) 14 is a register for storing various coefficients necessary for the DSP 3 to perform a compressor effect adding process. These various coefficients are stored in the ROM 6 of FIG.
The CPU 4 reads out the coefficients from the ROM 6 and writes them into the coefficient memory (P) 14. As a coefficient set in the coefficient memory (P) 14, a weighting coefficient is set as a coefficient name P (00) as shown in a memory map of the coefficient memory (P) 14 in FIG.

【0036】ワークメモリ(W)15は、入力レジスタ
(PI)13を介して入力された音響信号WIN及び後述
する乗算部100及び加減算部200での演算結果のデ
ータ等を一時的に格納するワーク用メモリである。この
ワークメモリ(W)15に格納されるデータとしては、
例えば、図4にワークメモリ(W)15のメモリマップ
として示すように、データ名W(INP)として入力波
形が、データ名W(CRT)として加算波形が、データ
名W(VRT)として乗算波形が、データ名W(CM
P)として出力波形が、そして、データ名W(ZRO)
として定数(=0)が、格納される。
The work memory (W) 15 temporarily stores the acoustic signal W IN input via the input register (PI) 13 and data of the calculation result in the multiplication unit 100 and the addition / subtraction unit 200 described later. Work memory. The data stored in the work memory (W) 15 includes:
For example, as shown in FIG. 4 as a memory map of the work memory (W) 15, an input waveform is used as a data name W (INP), an addition waveform is used as a data name W (CRT), and a multiplication waveform is used as a data name W (VRT). Is the data name W (CM
P) is the output waveform, and data name is W (ZRO)
Is stored as a constant (= 0).

【0037】フラグレジスタ(SF0)16は、後述す
るように、加減算部200の加減算器207での加減算
の演算結果が入力されるレジスタ(AR)208の値が
正であるか、負であるかを示すフラグをセットするため
のレジスタである。
As will be described later, the flag register (SF0) 16 determines whether the value of a register (AR) 208 to which the result of addition / subtraction performed by the adder / subtractor 207 of the adder / subtractor 200 is input is positive or negative. This is a register for setting a flag indicating "."

【0038】乗算部100は、ゲート101、102、
レジスタ(M0)103、(M1)104、ゲート10
5、乗算器106及びレジスタ(MR)107を有して
おり、ゲート101、102には、上記係数メモリ
(P)14やワークメモリ(W)15及び入力レジスタ
(PI)13からの出力が入力される。
The multiplication unit 100 includes gates 101 and 102,
Register (M0) 103, (M1) 104, gate 10
5, a multiplier 106 and a register (MR) 107, and outputs from the coefficient memory (P) 14, the work memory (W) 15 and the input register (PI) 13 are input to the gates 101 and 102. Is done.

【0039】ゲート101、102は、上記制御回路1
2によりその動作が制御され、入力されるどのデータを
レジスタ(M0)103及びレジスタ(M1)104に
出力するかを制御している。レジスタ(M0)103
は、ゲート101を介して入力されるデータを一時格納
し、乗算器106に出力するとともに、ゲート101に
フィードバックする。レジスタ(M1)104は、ゲー
ト102を介して入力されるデータを一時格納し、ゲー
ト105を介して乗算器106に出力するとともに、ゲ
ート102にフィードバックする。ゲート105には、
後述する加減算部200からのデータも入力され、ゲー
ト105は、制御回路12の制御下で作動して、レジス
タ(M1)104及び加減算部200からのデータを選
択して乗算器106に出力する。乗算器106は、レジ
スタ(M0)103及びレジスタ(M1)104から入
力されるデータを乗算処理し、その演算結果をレジスタ
(MR)107に出力する。レジスタ(MR)107
は、乗算器106の乗算結果を一時格納した後、ゲート
102及び加減算部200に出力する。
The gates 101 and 102 are connected to the control circuit 1
2 controls its operation, and controls which input data is output to the register (M0) 103 and the register (M1) 104. Register (M0) 103
Temporarily stores data input through the gate 101, outputs the data to the multiplier 106, and feeds back the data to the gate 101. The register (M1) 104 temporarily stores data input through the gate 102, outputs the data to the multiplier 106 through the gate 105, and feeds back the data to the gate 102. In the gate 105,
The data from the addition / subtraction unit 200 described later is also input, and the gate 105 operates under the control of the control circuit 12 to select the data from the register (M1) 104 and the addition / subtraction unit 200 and output the data to the multiplier 106. The multiplier 106 multiplies the data input from the register (M0) 103 and the register (M1) 104, and outputs the result of the multiplication to the register (MR) 107. Register (MR) 107
After temporarily storing the multiplication result of the multiplier 106, the multiplication result is output to the gate 102 and the addition / subtraction unit 200.

【0040】加減算部200は、ゲート201、20
2、レジスタ(A0)203、レジスタ(A1)20
4、ゲート205、206、加減算器207、レジスタ
(AR)208、クリッパー209及びレジスタ(S
R)210等を有しており、ゲート201、202に
は、上記係数メモリ(P)14やワークメモリ(W)1
5及び入力レジスタ(PI)13からの出力が入力され
る。
The addition / subtraction unit 200 includes gates 201 and 20
2. Register (A0) 203, Register (A1) 20
4, gates 205 and 206, adder / subtractor 207, register (AR) 208, clipper 209, and register (S
R) 210 and the like, and the gates 201 and 202 have the coefficient memory (P) 14 and the work memory (W) 1
5 and the output from the input register (PI) 13 are input.

【0041】ゲート201、202は、上記制御回路1
2によりその動作が制御され、入力されるどのデータを
レジスタ(A0)203及びレジスタ(A1)204に
出力するかを制御している。レジスタ(A0)203
は、ゲート201を介して入力されるデータを一時格納
し、ゲート205に出力するとともに、ゲート201に
フィードバックする。レジスタ(A1)204は、ゲー
ト202を介して入力されるデータを一時格納し、ゲー
ト206に出力するとともに、ゲート202にフィード
バックする。ゲート205には、上記乗算部100のレ
ジスタ(MR)107からのデータも入力されており、
ゲート205は、制御回路12の制御下で作動して、レ
ジスタ(A0)203及び乗算部100からのデータを
選択して加減算器207に出力する。ゲート206に
は、レジスタ(A1)204からのデータの他に、加減
算器207の演算結果のデータがレジスタ(AR)20
8を介して入力されており、ゲート206は、制御回路
12の制御下で作動して、入力データを選択して加減算
器207に出力する。
The gates 201 and 202 are connected to the control circuit 1
2 controls its operation, and controls which input data is output to the register (A0) 203 and the register (A1) 204. Register (A0) 203
Temporarily stores data input through the gate 201, outputs the data to the gate 205, and feeds back the data to the gate 201. The register (A1) 204 temporarily stores data input through the gate 202, outputs the data to the gate 206, and feeds back the data to the gate 202. Data from the register (MR) 107 of the multiplication unit 100 is also input to the gate 205,
The gate 205 operates under the control of the control circuit 12 to select data from the register (A0) 203 and the multiplication unit 100 and output the data to the adder / subtractor 207. The gate 206 stores, in addition to the data from the register (A1) 204, the data of the operation result of the adder / subtractor 207 in the register (AR) 20.
The gate 206 operates under the control of the control circuit 12 to select the input data and output it to the adder / subtractor 207.

【0042】加減算器207は、入力データに加算処理
あるいは減算処理を行ない、演算結果を、レジスタ(A
R)208に出力する。レジスタ(AR)208は、加
減算器207の演算結果をクリッパー209及びゲート
206に出力するとともに、その最上位ビットをフラグ
データF(AR)としてフラグレジスタ(SF0)16
に出力する。このフラグレジスタ(SF0)16にセッ
トされるフラグデータF(AR)は、加減算器207の
演算結果が負のときに、「1」であり、加減算器207
の演算結果が正のときに、「0」である。クリッパー2
09は、データのオーバーフローを防止するためのもの
であり、クリッパー209を通過したデータは、レジス
タ(SR)210に供給される。レジスタ(SR)21
0の出力は、乗算部100のゲート105に出力される
とともに、ある1音の1つのチャンネルについての処理
の演算結果として内部バス18を介してワークメモリ
(W)15に供給される。
The adder / subtractor 207 performs an addition process or a subtraction process on the input data, and stores the operation result in a register (A
R) Output to 208. The register (AR) 208 outputs the operation result of the adder / subtracter 207 to the clipper 209 and the gate 206, and uses the most significant bit as flag data F (AR) as the flag register (SF0) 16
Output to The flag data F (AR) set in the flag register (SF0) 16 is "1" when the operation result of the adder / subtractor 207 is negative.
Is "0" when the calculation result of is positive. Clipper 2
09 is for preventing data overflow, and the data that has passed through the clipper 209 is supplied to a register (SR) 210. Register (SR) 21
The output of 0 is output to the gate 105 of the multiplying unit 100, and is also supplied to the work memory (W) 15 via the internal bus 18 as an operation result of the processing for one channel of one sound.

【0043】これら乗算部100及び加減算部200で
の演算結果は、加減算部200から内部バス18を介し
てワークメモリ(W)15に出力され、すべての演算処
理の終了したデータは、ワークメモリ(W)15から出
力レジスタ(OR)17に出力される。
The operation results of the multiplication unit 100 and the addition / subtraction unit 200 are output from the addition / subtraction unit 200 to the work memory (W) 15 via the internal bus 18, and the data on which all the arithmetic processing has been completed are stored in the work memory (W). W) 15 to the output register (OR) 17.

【0044】出力レジスタ(OR)17は、入力された
データを出力端子を介して図1に示すD/A変換器5に
出力する。
The output register (OR) 17 outputs the input data to the D / A converter 5 shown in FIG. 1 via an output terminal.

【0045】この効果付加回路1は、上述のような構成
を有したDSP3により、コンプレッサー効果付与処理
を行なうために、入力される音響信号WINに対して、加
算処理、重み付け加算処理、符号判別処理、加減算処理
及び乗算処理等を順次行なって、出力信号を生成する。
[0045] The effect adding circuit 1, by DSP3 having a configuration as described above, in order to perform a compressor effect imparting processing, to the acoustic signal W IN input, addition processing, weighted addition processing, the code discrimination Processing, addition / subtraction processing, multiplication processing and the like are sequentially performed to generate an output signal.

【0046】そこで、DSP3は、CPU4からのプロ
グラムや係数に基づいて、図5に示す疑似回路を形成す
ることにより、上記各処理を実行する。以下、この疑似
回路について説明する。
Therefore, the DSP 3 executes the above-described processing by forming a pseudo circuit shown in FIG. 5 based on a program and a coefficient from the CPU 4. Hereinafter, this pseudo circuit will be described.

【0047】まず、DSP3は、図5に示すように、乗
算器20、21、22、加算器23、24、符号判別器
25及び加減算器26で構成されている。
First, the DSP 3 is composed of multipliers 20, 21, 22, adders 23, 24, a sign discriminator 25, and an adder / subtractor 26, as shown in FIG.

【0048】乗算器20には、入力波形W(INP)と
重み付け係数P(00)が入力されており、乗算器20
は、入力波形W(INP)と重み付け係数P(00)と
を乗算して、その乗算結果を加算器23に出力する。加
算器23には、さらに入力波形W(INP)が入力され
ており、加算器23は、入力波形W(INP)と乗算器
20の出力する乗算結果とを加算して、その加算結果を
加減算器26に出力する。
The input waveform W (INP) and the weighting coefficient P (00) are input to the multiplier 20.
Multiplies the input waveform W (INP) by the weighting coefficient P (00), and outputs the multiplication result to the adder 23. The input waveform W (INP) is further input to the adder 23, and the adder 23 adds the input waveform W (INP) to the multiplication result output from the multiplier 20, and adds / subtracts the addition result. Output to the device 26.

【0049】また、乗算器21には、入力波形W(IN
P)が2重に入力されており、乗算器21は、入力波形
W(INP)と入力波形W(INP)とを乗算、すなわ
ち、入力波形W(INP)の2乗を演算して、その乗算
結果を乗算器22に出力する。
The input waveform W (IN
P) is input twice, and the multiplier 21 multiplies the input waveform W (INP) by the input waveform W (INP), that is, calculates the square of the input waveform W (INP), and calculates The result of the multiplication is output to the multiplier 22.

【0050】乗算器22には、さらに重み付け係数P
(00)が入力されており、乗算器22は、乗算器21
から入力される上記乗算結果に重み付け係数P(00)
を乗算して、その乗算結果を加減算器26に出力する。
The multiplier 22 further includes a weighting coefficient P
(00) is input, and the multiplier 22
Weighting coefficient P (00)
And outputs the result of the multiplication to the adder / subtractor 26.

【0051】加算器24には、入力波形W(INP)及
び定数W(ZRO)が入力されており、加算器24は、
定数W(ZRO)から入力波形W(INP)を減算し
て、その減算結果を符号判別器25に出力する。
The input waveform W (INP) and the constant W (ZRO) are input to the adder 24.
The input waveform W (INP) is subtracted from the constant W (ZRO), and the result of the subtraction is output to the code discriminator 25.

【0052】符号判別器25は、加算器24の出力、す
なわち、定数W(ZRO)から入力波形W(INP)を
減算した減算結果の符号を判別し、その判別結果を加減
算器26に出力する。
The sign discriminator 25 discriminates the sign of the output of the adder 24, that is, the sign of the subtraction result obtained by subtracting the input waveform W (INP) from the constant W (ZRO), and outputs the discrimination result to the adder / subtractor 26. .

【0053】加減算器26は、符号判別器25の判別結
果に基づいて、加算器23から入力される加算結果と乗
算器22から入力される乗算結果とを加算処理あるいは
減算処理し、その演算結果を出力波形W(CMP)とし
て出力する。すなわち、加減算器26は、符号判別器2
5の判別結果が負のとき、すなわち、入力波形W(IN
P)が定数W(ZRO)以上で正のときには、加算器2
3の加算結果から乗算器22の乗算結果を減算して、そ
の減算結果を出力波形W(CMP)として出力し、符号
判別器25の判別結果が正のとき、すなわち、入力波形
W(INP)が定数W(ZRO)以下で負のときには、
加算器23の加算結果と乗算器22の乗算結果を加算し
て、その加算結果を出力波形W(CMP)として出力す
る。
The adder / subtractor 26 performs an addition process or a subtraction process on the addition result input from the adder 23 and the multiplication result input from the multiplier 22 based on the result of the discrimination by the sign discriminator 25, and calculates the operation result. As an output waveform W (CMP). That is, the adder / subtractor 26 is the sign discriminator 2
5 is negative, that is, the input waveform W (IN
P) is equal to or greater than the constant W (ZRO) and is positive,
3 is subtracted from the multiplication result of the multiplier 22, and the subtraction result is output as an output waveform W (CMP). When the determination result of the code discriminator 25 is positive, that is, the input waveform W (INP) Is less than the constant W (ZRO) and negative
The addition result of the adder 23 and the multiplication result of the multiplier 22 are added, and the addition result is output as an output waveform W (CMP).

【0054】次に作用について説明する。Next, the operation will be described.

【0055】この効果付加回路1は、入力される音響信
号にコンプレッサー効果を付加するものであり、このコ
ンプレッサー効果は、音響信号のダイナミックレンジを
圧縮するものである。すなわち、コンプレッサー効果
は、入力音響信号がある一定のレベルを越えると、その
入力音響信号が大きくなるに従って、逆にゲインを下げ
て、出力レベルの増大を防ぐものである。
The effect adding circuit 1 adds a compressor effect to an input audio signal, and the compressor effect compresses a dynamic range of the audio signal. That is, when the input audio signal exceeds a certain level, the compressor effect decreases the gain as the input audio signal increases, thereby preventing the output level from increasing.

【0056】そこで、効果付加回路1は、図1に示すよ
うに、入力されるアナログの音響信号をA/D変換器2
でディジタル変換してディジタルの音響信号WINとして
DSP3に入力する。効果付加回路1は、上記各処理を
行なって、音響信号WINにコンプレッサー効果を付加し
た後、D/A変換器5に出力し、D/A変換器5は、こ
のディジタルの出力信号をアナログ信号に変換して、外
部の楽音発生装置に出力する。
Therefore, as shown in FIG. 1, the effect adding circuit 1 converts the input analog sound signal into an A / D converter 2.
In digitally converted input to DSP3 as an acoustic signal W IN digital. The effect adding circuit 1 performs the above-described processing, adds a compressor effect to the acoustic signal W IN , and outputs the result to the D / A converter 5. The D / A converter 5 converts the digital output signal into an analog signal. The signal is converted to a signal and output to an external tone generator.

【0057】効果付加回路1は、電源が投入されると、
まずイニシャライズ処理を行ない、CPU4がROM6
からプログラム及び係数を読み出して、DSP3の係数
メモリ(P)14に供給する。このCPU4からDSP
3に供給する係数は、上記図3に示した係数であり、こ
のとき、CPU4は、RAM7から定数W(ZRO)を
読み出して、DSP3に供給する。その後、CPU4
は、操作部8を走査し、スイッチ操作が行われたかどう
かチェックする。スイッチ操作が行われた場合には、ス
イッチ操作に応じて係数や定数を変化させてDSP3に
供給し、スイッチ操作が行われないときには、係数の変
更を行わずに初期処理を終了する。
When the power is turned on, the effect adding circuit 1
First, an initialization process is performed.
And reads out the program and the coefficient from the CPU 3 and supplies them to the coefficient memory (P) 14 of the DSP 3. DSP from this CPU4
3 are the coefficients shown in FIG. 3 described above. At this time, the CPU 4 reads a constant W (ZRO) from the RAM 7 and supplies it to the DSP 3. After that, CPU4
Scans the operation unit 8 and checks whether a switch operation has been performed. When the switch operation is performed, the coefficients and constants are changed and supplied to the DSP 3 according to the switch operation. When the switch operation is not performed, the initial processing is terminated without changing the coefficient.

【0058】このようにして、DSP3へのプログラム
と係数及び定数の供給が完了すると、効果付加回路1
は、DSP3による処理を開始する。
When the program and the supply of the coefficients and the constants to the DSP 3 are completed in this way, the effect adding circuit 1
Starts the processing by the DSP3.

【0059】DSP3は、図6に示す手順に従って乗算
処理、加算処理、判別処理及び加減算処理等を行なっ
て、コンプレッサー効果付加処理を行ない、このコンプ
レッサー効果付加処理を所定サンプリングタイミングで
音響信号WINが入力される毎に順次行なう。
[0059] DSP3 the multiplication processing according to the procedure shown in FIG. 6, addition processing, by performing determination processing and subtraction processing or the like, performs the compressor effect adding process, the acoustic signal W IN this compressor effect adding process with predetermined sampling timing It is performed sequentially for each input.

【0060】以下、このDSP3によるコンプレッサー
効果付加処理を図6に示すフローチャートに基づいて説
明する。
The compressor effect adding process by the DSP 3 will be described below with reference to the flowchart shown in FIG.

【0061】DSP3は、まず、A/D変換器2からD
SP3の入力レジスタ(PI)13に入力されてきた音
響信号WINをワークメモリ(W)15に転送し、入力波
形W(INP)として書き込む(ステップS1)。この
音響信号WINは、所定のサンプリングタイミング毎にD
SP3に入力される。
The DSP 3 first receives the signal from the A / D converter 2
An acoustic signal W IN that has been input to the input register (PI) 13 of SP3 was transferred to the work memory (W) 15, written as input waveform W (INP) (step S1). This acoustic signal WIN is generated at every predetermined sampling timing.
Input to SP3.

【0062】次に、係数メモリ(P)から重み付け係数
P(00)を読み出して、レジスタ(M0)103に転
送し、上記ステップS1でワークメモリ(W)15に書
き込んだ入力波形W(INP)を、ワークメモリ(W)
15から読み出してレジスタ(M1)104に転送する
(ステップS2)。
Next, the weighting coefficient P (00) is read out from the coefficient memory (P), transferred to the register (M0) 103, and the input waveform W (INP) written into the work memory (W) 15 in step S1. Is the work memory (W)
15 and transferred to the register (M1) 104 (step S2).

【0063】このレジスタ(M0)103の重み付け係
数P(00)及びレジスタ(M1)104の入力波形W
(INP)を乗算器106に転送して乗算器106で乗
算処理し、その乗算結果[P(00)×W(INP)]
をレジスタ(MR)107に転送するするとともに、ワ
ークメモリ(W)15から入力波形W(INP)を読み
出して、レジスタ(A1)204に転送する(ステップ
S3)。
The weighting coefficient P (00) of the register (M0) 103 and the input waveform W of the register (M1) 104
(INP) is transferred to the multiplier 106 and multiplied by the multiplier 106. The result of the multiplication [P (00) × W (INP)]
Is transferred to the register (MR) 107, the input waveform W (INP) is read from the work memory (W) 15, and transferred to the register (A1) 204 (step S3).

【0064】このステップS3の処理により、上記図5
の乗算器20での音響信号WINと重み付け係数P(0
0)との乗算処理が行なわれたことになる。
By the processing in step S3, the above-mentioned FIG.
The acoustic signal WIN and the weighting coefficient P (0
0) has been multiplied.

【0065】次に、上記レジスタ(MR)107の乗算
結果[P(00)×W(INP)]をゲート205を介
して加減算器207に転送するとともに、レジスタ(A
1)204の入力波形W(INP)を加減算器207に
転送して、加減算器207でこの乗算結果と入力波形W
(INP)とを加算し、その加算結果[P(00)×W
(INP)+W(INP)]をレジスタ(AR)208
に転送する。また、ワークメモリ(W)15から入力波
形W(INP)を読み出して、レジスタ(M0)103
及びレジスタ(M1)104に転送する(ステップS
4)。
Next, the multiplication result [P (00) × W (INP)] of the register (MR) 107 is transferred to the adder / subtractor 207 via the gate 205 and the register (A)
1) The input waveform W (INP) of 204 is transferred to the adder / subtractor 207, and the multiplication result and the input waveform W
(INP) and the result of the addition [P (00) × W
(INP) + W (INP)] to the register (AR) 208
Transfer to Further, the input waveform W (INP) is read from the work memory (W) 15 and is read from the register (M0) 103.
And to the register (M1) 104 (step S
4).

【0066】そして、レジスタ(M0)103及びレジ
スタ(M1)104の入力波形W(INP)を乗算器1
06に転送して、乗算器106で乗算処理することによ
り、入力波形W(INP)の2乗を求め、また上記レジ
スタ(AR)208の加算結果をレジスタ(SR)21
0に転送する(ステップS5)。
Then, the input waveform W (INP) of the register (M0) 103 and the register (M1) 104 is multiplied by the multiplier 1
06 and multiplied by the multiplier 106 to obtain the square of the input waveform W (INP), and the addition result of the register (AR) 208 to the register (SR) 21
0 (step S5).

【0067】このステップS5の処理により、上記図5
の乗算器21による入力波形W(INP)を2乗する処
理が行われたことになる。
By the processing in step S5, the above-mentioned FIG.
Has been performed by the multiplier 21 to square the input waveform W (INP).

【0068】次に、係数メモリ(P)14から重み付け
係数P(00)を読み出して、レジスタ(M0)103
に転送する(ステップS6)。このレジスタ(M0)1
03の重み付け係数P(00)及び上記レジスタ(M
R)107の乗算結果を乗算器106に転送して、乗算
処理し、その乗算結果[W(INP)×W(INP)×
P(00)]をレジスタ(MR)107に転送する(ス
テップS7)。また上記レジスタ(SR)210の加算
結果[P(00)×W(INP)+W(INP)]をワ
ークメモリ(W)15に転送して、加算波形として書き
込む(ステップS7)。
Next, the weighting coefficient P (00) is read out from the coefficient memory (P) 14 and stored in the register (M0) 103.
(Step S6). This register (M0) 1
03 and the above register (M
R) The multiplication result of 107 is transferred to the multiplier 106 and subjected to multiplication processing, and the multiplication result [W (INP) × W (INP) ×
P (00)] to the register (MR) 107 (step S7). Further, the addition result [P (00) × W (INP) + W (INP)] of the register (SR) 210 is transferred to the work memory (W) 15 and written as an addition waveform (step S7).

【0069】そして、ワークメモリ(W)15から入力
波形W(INP)を読み出して、レジスタ(A0)20
3に転送し、上記レジスタ(MR)107の乗算結果
[W(INP)×W(INP)×P(00)]をレジス
タ(AR)208に転送する(ステップS8)。このレ
ジスタ(AR)208の乗算結果をレジスタ(SR)2
10を介してワークメモリ(W)15に転送して、乗算
波形W(VRT)として書き込み(ステップS9、S1
0)、ワークメモリ(W)15から定数W(ZRO)を
読み出して、レジスタ(A1)204に転送する(ステ
ップS9)。
Then, the input waveform W (INP) is read from the work memory (W) 15 and the register (A0) 20
3 and the multiplication result [W (INP) × W (INP) × P (00)] of the register (MR) 107 is transferred to the register (AR) 208 (step S8). The multiplication result of the register (AR) 208 is stored in the register (SR) 2
10 and transferred to the work memory (W) 15 and written as a multiplied waveform W (VRT) (steps S9 and S1).
0), a constant W (ZRO) is read from the work memory (W) 15 and transferred to the register (A1) 204 (step S9).

【0070】次に、レジスタ(A1)204の定数W
(ZRO)及びレジスタ(A0)203の入力波形W
(INP)を加減算器207に転送して、定数W(ZR
O)から入力波形W(INP)を減算し、その減算結果
[W(ZRO)−W(INP)]をレジスタ(AR)2
08に転送するとともに、ワークメモリ(W)15から
出力波形W(CMP)を読み出して、レジスタ(A1)
204に転送する(ステップS10)。
Next, the constant W of the register (A1) 204
(ZRO) and input waveform W of register (A0) 203
(INP) is transferred to the adder / subtractor 207, and the constant W (ZR
O) is subtracted from the input waveform W (INP), and the subtraction result [W (ZRO) -W (INP)] is stored in the register (AR) 2.
08 and read the output waveform W (CMP) from the work memory (W) 15 to register (A1)
Transfer to step 204 (step S10).

【0071】このステップS10の処理により、図5の
加算器24による定数W(ZRO)から入力波形W(I
NP)を減算する処理が行われたことになる。
By the process in step S10, the input waveform W (IRO) is calculated from the constant W (ZRO) by the adder 24 in FIG.
NP) has been subtracted.

【0072】そして、このレジスタ(AR)208の最
上位ビットをフラグデータF(AR)[FRAG(A
R)]としてフラグレジスタ(SF0)16に出力し、
ワークメモリ(W)15から乗算波形W(VRT)を読
み出して、レジスタ(A0)203に転送する(ステッ
プS11)。このフラグレジスタ(SF0)16にセッ
トされるフラグSF0は、加減算器207の演算結果が
負のときに、「1」であり、加減算器207の演算結果
が正のときに、「0」である。すなわち、いま、定数W
(ZRO)として「0」が設定されており、この定数W
(ZRO)から入力波形W(INP)を減算した結果の
最上位ビットがフラグSF0としてセットさているの
で、フラグSF0は、入力波形W(INP)が「0」よ
り小さい(負)のとき、正(=「0」)であり、入力波
形W(INP)が「0」より大きい(正)のとき、負
(=「1」)である。
Then, the most significant bit of the register (AR) 208 is set to the flag data F (AR) [FRAG (A
R)] to the flag register (SF0) 16
The multiplied waveform W (VRT) is read from the work memory (W) 15 and transferred to the register (A0) 203 (step S11). The flag SF0 set in the flag register (SF0) 16 is "1" when the operation result of the adder / subtractor 207 is negative, and is "0" when the operation result of the adder / subtractor 207 is positive. . That is, the constant W
(ZRO) is set to “0”, and this constant W
Since the most significant bit of the result of subtracting the input waveform W (INP) from (ZRO) is set as the flag SF0, the flag SF0 is positive when the input waveform W (INP) is smaller than “0” (negative). (= “0”), and is negative (= “1”) when the input waveform W (INP) is larger (positive) than “0”.

【0073】次に、フラグレジスタ(SF0)16に転
送されたフラグSF0が「1」かどうかチェックし(ス
テップS12)、「0」のときには、入力波形W(IN
P)が「0」より小さい(負)であると判断して、レジ
スタ(A1)204の加算波形W(CRT)とレジスタ
(A0)203の乗算波形W(VRT)を加算して、そ
の加算結果[W(CRT)+W(VRT)]をレジスタ
(AR)208に転送する(ステップS13)。また、
フラグSF0が「1」のときには、入力波形W(IN
P)が「0」より大きい(正)であると判断して、レジ
スタ(A1)204の加算波形W(CRT)からレジス
タ(A0)203の乗算波形W(VRT)を減算して、
その減算結果[W(CRT)−W(VRT)]をレジス
タ(AR)208に転送する(ステップS14)。
Next, it is checked whether or not the flag SF0 transferred to the flag register (SF0) 16 is "1" (step S12). If the flag SF0 is "0", the input waveform W (IN
P) is determined to be smaller (negative) than “0”, and the addition waveform W (CRT) of the register (A1) 204 and the multiplication waveform W (VRT) of the register (A0) 203 are added, and the addition is performed. The result [W (CRT) + W (VRT)] is transferred to the register (AR) 208 (step S13). Also,
When the flag SF0 is “1”, the input waveform W (IN
P) is determined to be larger (positive) than “0”, and the multiplied waveform W (VRT) of the register (A0) 203 is subtracted from the added waveform W (CRT) of the register (A1) 204,
The subtraction result [W (CRT) -W (VRT)] is transferred to the register (AR) 208 (step S14).

【0074】このステップS12からステップS13、
S14の処理により、図5の符号判別回路25及び加減
算器26による符号判別処理及び加減算処理が行われた
ことになる。
From step S12 to step S13,
By the processing in S14, the sign discrimination processing and the addition / subtraction processing by the sign discrimination circuit 25 and the adder / subtractor 26 in FIG. 5 have been performed.

【0075】そして、レジスタ(AR)208の加算結
果あるいは減算結果をレジスタ(SR)210を介して
ワークメモリ(W)15に転送し、ワークメモリ(W)
15に出力波形W(CMP)として書き込む(ステップ
S15、S16)。この出力波形W(CMP)を出力レ
ジスタ(OR)17に転送して、処理を終了する(ステ
ップS17)。
Then, the addition result or the subtraction result of the register (AR) 208 is transferred to the work memory (W) 15 via the register (SR) 210, and the work memory (W)
15 is written as an output waveform W (CMP) (steps S15 and S16). This output waveform W (CMP) is transferred to the output register (OR) 17, and the process is terminated (step S17).

【0076】上記コンプレッサー効果付加処理を、図7
から図10に基づいて説明する。
The above compressor effect adding process is shown in FIG.
Will be described based on FIG.

【0077】図7から図10において、xを入力、yを
出力、Pを重み付け係数としている。
7 to 10, x is an input, y is an output, and P is a weighting coefficient.

【0078】効果付加回路1は、まず、図7に示すよう
に、入力xに係数Pを乗算し、出力y(y=Px)を求
めている。この処理は、図5の乗算器20で入力波形W
(INP)に重み付け係数P(00)を乗算する処理に
対応しており、図6のステップS1からステップS3の
処理に対応する処理である。
First, as shown in FIG. 7, the effect adding circuit 1 multiplies an input x by a coefficient P to obtain an output y (y = Px). This processing is performed by the multiplier 20 shown in FIG.
This corresponds to the processing of multiplying (INP) by the weighting coefficient P (00), and corresponds to the processing of steps S1 to S3 in FIG.

【0079】次に、効果付加回路1は、図8に示すよう
に、入力xを2乗し、この2乗した入力xに係数Pを乗
算して出力y(y=Px2、y=−Px2)を求めてい
る。この処理は、図5の乗算器21で入力波形W(IN
P)を2乗し、乗算器22で重み付け係数P(00)を
乗算する処理に対応し、また、図6のステップS4から
ステップS7の処理に対応している。
Then, as shown in FIG. 8, the effect adding circuit 1 squares the input x, multiplies the squared input x by a coefficient P, and outputs an output y (y = Px 2 , y = − Px 2 ). This processing is performed by the multiplier 21 shown in FIG.
P) is squared and multiplied by the weighting coefficient P (00) by the multiplier 22, and corresponds to the processing from step S4 to step S7 in FIG.

【0080】次に、効果付加回路1は、図9に示すよう
に、入力を所定値(本実施例では、「0」)と比較し
て、入力が正のときには、図7で求めた出力(y=P
x)から図8で求めた出力(y=Px2 )を減算して、
出力y(y=(x−Px2 ))を求め、入力が負のとき
には、図7で求めた出力(y=Px)に図8で求めた出
力(y=Px2 )を加算して、出力y(y=(x+Px
2 ))を求めている。この処理は、図5の加算器24に
より定数W(ZRO)から入力波形W(INP)を減算
して、その減算結果の符号を符号判別器25で判別し、
その判別結果に基づいて加減算器26で加算あるいは減
算する処理に対応している。また、この処理は、図6の
ステップS8からステップS15の処理に対応してい
る。
Next, as shown in FIG. 9, the effect adding circuit 1 compares the input with a predetermined value (“0” in this embodiment), and when the input is positive, the output obtained in FIG. (Y = P
x) is subtracted from the output (y = Px 2 ) obtained in FIG.
The output y (y = (x−Px 2 )) is obtained. When the input is negative, the output (y = Px 2 ) obtained in FIG. 8 is added to the output (y = Px) obtained in FIG. Output y (y = (x + Px
2 )) seeking. In this process, the input waveform W (INP) is subtracted from the constant W (ZRO) by the adder 24 in FIG. 5, and the sign of the subtraction result is discriminated by the sign discriminator 25.
The process corresponds to a process of adding or subtracting in the adder / subtractor 26 based on the determination result. This processing corresponds to the processing from step S8 to step S15 in FIG.

【0081】そして、効果付加回路1は、図10に示す
ように、入力xに図9で求めた出力y(y=P(x−x
2 )またはy=P(x+x2 ))を加算して、最終出力
y(y=x+P(x−x2 )またはy=x+P(x+x
2 ))を求めている。この処理は、図5の乗算器20の
乗算結果に加算器23で入力波形W(INP)を加算
し、さらに加減算器26で乗算器22の乗算結果を加算
あるいは減算する処理に対応しており、また、図6のス
テップS3からステップS17の処理に対応している。
Then, as shown in FIG. 10, the effect adding circuit 1 inputs the output y (y = P (xx−x) obtained in FIG.
2 ) or y = P (x + x 2 )) and add the final output y (y = x + P (xx− 2 ) or y = x + P (x + x
2 )) seeking. This processing corresponds to the processing of adding the input waveform W (INP) to the multiplication result of the multiplier 20 in FIG. 5 by the adder 23 and further adding or subtracting the multiplication result of the multiplier 22 by the adder / subtractor 26. 6 corresponds to the processing from step S3 to step S17 in FIG.

【0082】なお、図5及び図6では、図10に対応す
る加算処理を入力波形W(INP)に重み付け係数P
(00)を加算した加算結果に入力波形W(INP)を
加算することにより、予め行っている。
In FIGS. 5 and 6, the addition processing corresponding to FIG.
This is performed in advance by adding the input waveform W (INP) to the addition result obtained by adding (00).

【0083】このように、本実施例では、入力波形W
(INP)が正か負かを判別し、入力波形W(INP)
が正のときには、入力波形W(INP)から入力波形W
(INP)を2乗した信号を減算し、入力波形W(IN
P)が負のときには、入力波形W(INP)と入力波形
W(INP)を2乗した信号とを加算する。そして、こ
の演算結果の信号に重み付け係数P(00)を乗算する
重み付け処理を施した後、入力波形W(INP)を加算
して出力波形W(CMP)を算出しているので、ステッ
プ数の少ない簡単な処理でコンプレッサー効果を付与す
ることができるとともに、しかも入力波形W(INP)
のレベルが変動しても音色の変動しないコンプレッサー
効果を付与することができる。
As described above, in this embodiment, the input waveform W
(INP) is determined to be positive or negative, and the input waveform W (INP)
Is positive, the input waveform W (INP) is
(INP) is subtracted, and the input waveform W (INP) is subtracted.
When P) is negative, the input waveform W (INP) and the signal obtained by squaring the input waveform W (INP) are added. Then, after performing a weighting process of multiplying the signal of the calculation result by a weighting coefficient P (00), the input waveform W (INP) is added to calculate the output waveform W (CMP). A compressor effect can be provided with a few simple processes, and the input waveform W (INP)
A compressor effect can be provided in which the timbre does not change even if the level changes.

【0084】なお、上記実施例においては、入力波形W
(INP)と比較する所定レベルとしてとして、0レベ
ルを設定しているが、これに限るものでないことは、言
うまでもない。
In the above embodiment, the input waveform W
Although the 0 level is set as the predetermined level to be compared with (INP), it is needless to say that the present invention is not limited to this.

【0085】[0085]

【発明の効果】本発明によれば、入力される音響信号が
所定レベル以上か否かを判別し、この判別結果が、所定
レベル以上のときには、入力される音響信号から該入力
音響信号を2乗した信号を減算し、所定レベル以下のと
きには、入力音響信号と該入力音響信号を2乗した信号
とを加算する。そして、この演算結果の信号に重み付け
した後、さらに入力音響信号を加算して出力しているの
で、簡単な処理でコンプレッサー効果を付与することが
できるとともに、入力音響信号のレベルが変動しても音
色の変動しないコンプレッサー効果を付与することがで
きる。
According to the present invention, it is determined whether or not an input audio signal is equal to or higher than a predetermined level. If the result of the determination is equal to or higher than the predetermined level, the input audio signal is divided into two from the input audio signal. The input signal is subtracted. If the signal is equal to or lower than a predetermined level, the input audio signal and a signal obtained by squaring the input audio signal are added. Then, after weighting the signal of the calculation result, the input audio signal is further added and output, so that the compressor effect can be given by simple processing, and even if the level of the input audio signal fluctuates. A compressor effect that does not fluctuate in tone can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の効果付加装置を適用した効果付加回路
の全体ブロック構成図。
FIG. 1 is an overall block configuration diagram of an effect adding circuit to which an effect adding device of the present invention is applied.

【図2】図1のDSPの回路構成図。FIG. 2 is a circuit configuration diagram of the DSP of FIG. 1;

【図3】図2の係数メモリ(P)のメモリマップを示す
図。
FIG. 3 is a diagram showing a memory map of a coefficient memory (P) shown in FIG. 2;

【図4】図2のワークメモリ(W)のメモリマップを示
す図。
FIG. 4 is a diagram showing a memory map of a work memory (W) in FIG. 2;

【図5】図2のDSPのコンプレッサー効果付加処理を
示す疑似回路図。
FIG. 5 is a pseudo circuit diagram showing a compressor effect adding process of the DSP of FIG. 2;

【図6】DSPでのコンプレッサー効果付加処理を示す
フローチャート。
FIG. 6 is a flowchart showing a compressor effect adding process in the DSP.

【図7】入力に係数を乗算する処理を示す波形図。FIG. 7 is a waveform chart showing a process of multiplying an input by a coefficient.

【図8】入力を2乗して係数を乗算する処理を示す波形
図。
FIG. 8 is a waveform diagram showing a process of squaring an input and multiplying by a coefficient.

【図9】図7の出力から図8の出力を加算及び減算する
処理を示す波形図。
9 is a waveform chart showing a process of adding and subtracting the output of FIG. 8 from the output of FIG. 7;

【図10】図9の出力に入力を加算する処理を示す波形
図。
FIG. 10 is a waveform chart showing a process of adding an input to the output of FIG. 9;

【符号の説明】[Explanation of symbols]

1 効果付加回路 2 A/D変換器 3 DSP 4 CPU 5 D/A変換器 6 ROM 7 RAM 8 コンソール部 11 プログラムメモリ 12 制御回路 13 入力レジスタ(PI) 14 係数メモリ(P) 15 ワークメモリ(W) 16 フラグレジスタ(SF0) 17 出力レジスタ(OR) 18 内部バス 100 乗算部 200 加減算部 20、21、22 乗算器 23、24 加算器 25 符号判別器 26 加減算器 Reference Signs List 1 effect adding circuit 2 A / D converter 3 DSP 4 CPU 5 D / A converter  6 ROM  7 RAM  Reference Signs List 8 console section 11 program memory 12 control circuit 13 input register (PI) 14 coefficient memory (P) 15 work memory (W) 16 flag register (SF0) 17 output register (OR) 18 internal bus 100 multiplication section 200 addition / subtraction section 20, 21, 22 multiplier 23, 24 adder 25 sign discriminator 26 adder / subtractor

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力される音響信号を2乗して重み付け
する乗算手段と、 この入力される音響信号を重み付けする重み付け手段と
前記重み付け手段で重み付けされた信号に前記入力され
た音響信号を加算する加算手段と、 前記入力される音響信号が所定レベル以上か否かを判別
する判別手段と、 前記判別手段により前記入力される音響信号が所定レベ
ル以上であると判別されたときは、前記加算手段からの
信号から前記乗算手段で演算された信号を減算するとと
もに、所定レベル以下であると判別されたときは、前記
加算手段からの信号と前記乗算手段で演算された信号と
を加算して出力する加減算手段と、 を備えたことを特徴とする効果付加装置。
1. A multiplying means for squaring and weighting an input audio signal, a weighting means for weighting the input audio signal, and adding the input audio signal to a signal weighted by the weighting means. Adding means for determining whether or not the input audio signal is equal to or higher than a predetermined level; and determining whether the input audio signal is equal to or higher than a predetermined level by the determination means. The signal calculated by the multiplying means is subtracted from the signal from the means, and when it is determined that the signal is below a predetermined level, the signal from the adding means is added to the signal calculated by the multiplying means. An effect adding device comprising: an adding / subtracting means for outputting.
【請求項2】 前記判別手段は、前記入力される音響信
号が0レベル以上か否かを判別することを特徴とする請
求項1記載の効果付加装置。
2. The effect adding apparatus according to claim 1, wherein said determination means determines whether or not the input audio signal is at or above a zero level.
【請求項3】 入力される音響信号を2乗して重み付け
する乗算処理と、 この入力される音響信号を重み付けする重み付け処理
と、 前記重み付け処理で重み付けされた信号に前記入力され
た音響信号を加算する加算処理と、 前記入力される音響信号が所定レベル以上か否かを判別
する判別処理と、 前記判別処理により前記入力される音響信号が所定レベ
ル以上であると判別されたときは、前記加算処理で演算
された信号から前記乗算処理で演算された信号を減算す
るとともに、所定レベル以下であると判別されたとき
は、前記加算処理で演算された信号と前記乗算処理で演
算された信号とを加算する加減算処理と、 を行うことを特徴とする効果付加方法。
3. A multiplication process for squaring and weighting the input audio signal, a weighting process for weighting the input audio signal, and a process of adding the input audio signal to the signal weighted by the weighting process. An adding process for adding; a discriminating process for discriminating whether or not the input audio signal is equal to or higher than a predetermined level; and The signal calculated by the multiplication process is subtracted from the signal calculated by the addition process, and when it is determined that the signal is below a predetermined level, the signal calculated by the addition process and the signal calculated by the multiplication process are subtracted. And an addition and subtraction process for adding and.
【請求項4】 前記判別処理は、前記入力される音響信
号が0レベル以上か否かを判別することを特徴とする請
求項3記載の効果付加方法。
4. The effect adding method according to claim 3, wherein said discriminating process discriminates whether or not the input audio signal has a level of 0 or more.
JP05085517A 1993-03-18 1993-03-18 Effect adding device and effect adding method Expired - Fee Related JP3134587B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05085517A JP3134587B2 (en) 1993-03-18 1993-03-18 Effect adding device and effect adding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05085517A JP3134587B2 (en) 1993-03-18 1993-03-18 Effect adding device and effect adding method

Publications (2)

Publication Number Publication Date
JPH06274167A JPH06274167A (en) 1994-09-30
JP3134587B2 true JP3134587B2 (en) 2001-02-13

Family

ID=13861108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05085517A Expired - Fee Related JP3134587B2 (en) 1993-03-18 1993-03-18 Effect adding device and effect adding method

Country Status (1)

Country Link
JP (1) JP3134587B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113568597B (en) * 2021-07-15 2024-07-26 上海交通大学 DSP packed word multiplication method and system for convolutional neural networks

Also Published As

Publication number Publication date
JPH06274167A (en) 1994-09-30

Similar Documents

Publication Publication Date Title
JP2854306B2 (en) Sound reproduction device
US5367120A (en) Musical tone signal forming device for a stringed musical instrument
JP3134587B2 (en) Effect adding device and effect adding method
JP2001005486A (en) Audio processing device and method
JPH10200351A (en) Digital audio processor
JP3888239B2 (en) Digital audio processing method and apparatus, and computer program
JP2000069597A (en) Method for measuring impulse response
JP4224807B2 (en) Audio signal processing apparatus and audio signal processing computer program
US20060050896A1 (en) Method and apparatus to compensate a phase of a subwoofer channel signal
JP3134558B2 (en) Electronic string instrument
JP2002366178A (en) Audio signal band extension method and band extension device
JP2006005807A (en) Acoustic signal processing method, acoustic signal processing apparatus, acoustic signal processing system, and computer program
JP3424193B2 (en) Volume compensator
JP3149466B2 (en) Pitch extraction device and electronic musical instrument using the same
JPH1195745A (en) Sound field effect imparting device
JP3419175B2 (en) Envelope detection method
CN114143667A (en) Volume adjusting method, storage medium and electronic device
JP3460408B2 (en) Music control device
JP3149459B2 (en) Distortion circuit
JPH0736447A (en) Effect addition device
JP3149463B2 (en) Effect adding device
JP2008072600A (en) Acoustic signal processing apparatus, acoustic signal processing program, and acoustic signal processing method
JP3136735B2 (en) Effect adding device
JPH05150779A (en) Effect addition device
CN118629412A (en) Audio processing method, device and storage medium

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees