Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3134785B2 - Reflective image display - Google Patents
[go: Go Back, main page]

JP3134785B2 - Reflective image display - Google Patents

Reflective image display

Info

Publication number
JP3134785B2
JP3134785B2 JP21614696A JP21614696A JP3134785B2 JP 3134785 B2 JP3134785 B2 JP 3134785B2 JP 21614696 A JP21614696 A JP 21614696A JP 21614696 A JP21614696 A JP 21614696A JP 3134785 B2 JP3134785 B2 JP 3134785B2
Authority
JP
Japan
Prior art keywords
substrate
light
layer
image display
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21614696A
Other languages
Japanese (ja)
Other versions
JPH1048608A (en
Inventor
俊彦 西端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP21614696A priority Critical patent/JP3134785B2/en
Publication of JPH1048608A publication Critical patent/JPH1048608A/en
Application granted granted Critical
Publication of JP3134785B2 publication Critical patent/JP3134785B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は画像を大画面に表示
するための反射型画像表示装置に係り、その能動素子基
板に読出し光の一部が浸入して画像表示特性に悪影響を
及ぼす問題を解消させるための構造的改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reflection type image display device for displaying an image on a large screen, and has a problem that a part of readout light enters an active element substrate to adversely affect image display characteristics. It relates to a structural improvement to eliminate it.

【0002】[0002]

【従来の技術】最近、屋外公衆用や管制業務用のディス
プレイ、またハイビジョン等の高精細映像の表示用ディ
スプレイ等のように、映像を大画面に表示するための投
射型表示装置の要望が高まっている。投射型表示装置に
は大別すると透過型方式と反射型方式のものがあり、前
者は薄膜トランジスタと透明電極からなる画素をマトリ
クス状に配設した液晶パネルを透過する光を投影させる
方式であり、後者は前記の液晶パネルで反射した光を投
影させる方式であるが、投射型表示装置では映像を高輝
度に表示することが最も重要な課題になっている。
2. Description of the Related Art Recently, there has been an increasing demand for a projection type display device for displaying an image on a large screen, such as a display for outdoor public use or a traffic control operation, or a display for displaying a high-definition image such as a high definition image. ing. Projection display devices are roughly classified into a transmission type and a reflection type.The former is a method of projecting light transmitted through a liquid crystal panel in which pixels formed of thin film transistors and transparent electrodes are arranged in a matrix, The latter is a method of projecting the light reflected by the above-mentioned liquid crystal panel, but the most important issue in a projection display device is to display an image with high luminance.

【0003】透過型方式は、光学系の構成が比較的簡単
で安価に製造できるという利点があるが、表示パネルを
小型化すると画素電極の電圧を制御するトランジスタや
配線が占める面積の割合が大きくなり、開口率が小さく
なって画像の輝度が低下するという欠点がある。一方、
反射型方式では、反射電極層の下側にトランジスタや配
線を配置できるため、開口率を低下させることなく画素
数を増大させて、高輝度で高解像度の画像を表示させる
ことができる。従って、拡大投影方式の画像表示装置で
は、小型で高密度化が可能な反射型方式の方が適してい
る。
The transmissive type has an advantage that the configuration of the optical system is relatively simple and can be manufactured at a low cost. However, when the display panel is miniaturized, the area occupied by the transistors and the wiring for controlling the voltage of the pixel electrode increases. Therefore, there is a disadvantage that the aperture ratio is reduced and the brightness of the image is reduced. on the other hand,
In the reflection type, a transistor and a wiring can be arranged below the reflective electrode layer. Therefore, the number of pixels can be increased without lowering the aperture ratio, and a high-luminance, high-resolution image can be displayed. Therefore, for an image display apparatus of the enlargement projection system, the reflection type system which is compact and capable of increasing the density is more suitable.

【0004】そして、反射型画像表示装置は一般的に図
10に示すような構造が採用されている。同図におい
て、1は能動素子基板、2は透明基板、3は能動素子基板1
と透明基板2の間に挾装された液晶層(光変調層)であ
る。ここに、能動素子基板1は、Si基板4の表面にスイ
ッチング素子であるMOS-FET5とその出力端子(ド
レイン)に反射電極層6を接続した一画素分の能動回路を
マトリクス状に配設し、各MOS-FET5のソースとゲ
ートにそれぞれ導体パターンで形成した信号線7と走査
線8が接続された構造を有している。一方、透明基板2
は、透明なガラス基板9の片面に透明な共通電極膜10が
形成された構造を有している。従って、装置全体として
は図11に示すような等価回路となるが、垂直アドレス
回路11で走査線8に走査信号を、水平アドレス回路12で
信号線7に画像信号を通電制御することによって、各画
素毎に反射電極層6と共通電極膜10の間に印加される電
位差が制御され、その電位差による液晶層3の光透過率
の変化に基づいてガラス基板9に入射する読出し光を画
素毎に変調し、パネル全体としてフィールド画像信号に
対応した変調反射光を得る。尚、図11における13は反
射電極層6とSi基板4の間に構成される補助容量であ
り、液晶層3の容量だけでは電荷の保持時間が短いため
に付加容量として設けられている場合が多い。
A reflection type image display device generally employs a structure as shown in FIG. In the figure, 1 is an active element substrate, 2 is a transparent substrate, 3 is an active element substrate 1
And a liquid crystal layer (light modulation layer) sandwiched between the transparent substrate 2 and. The active element substrate 1 has a matrix of active circuits for one pixel in which a MOS-FET 5 serving as a switching element and a reflective electrode layer 6 are connected to an output terminal (drain) thereof on the surface of a Si substrate 4. Each of the MOS-FETs 5 has a structure in which a signal line 7 and a scanning line 8 each formed of a conductor pattern are connected to a source and a gate of the MOS-FET 5, respectively. On the other hand, the transparent substrate 2
Has a structure in which a transparent common electrode film 10 is formed on one surface of a transparent glass substrate 9. Therefore, the entire device has an equivalent circuit as shown in FIG. 11, but by controlling the energization of the scanning signal to the scanning line 8 by the vertical address circuit 11 and the image signal to the signal line 7 by the horizontal address circuit 12, The potential difference applied between the reflective electrode layer 6 and the common electrode film 10 is controlled for each pixel, and the reading light incident on the glass substrate 9 is changed for each pixel based on a change in the light transmittance of the liquid crystal layer 3 due to the potential difference. The modulation is performed to obtain modulated reflected light corresponding to the field image signal as the whole panel. Incidentally, reference numeral 13 in FIG. 11 denotes an auxiliary capacitance formed between the reflective electrode layer 6 and the Si substrate 4. In some cases, the capacitance of the liquid crystal layer 3 alone is provided as an additional capacitance because the charge holding time is short. Many.

【0005】更に具体的な動作は次のように説明され
る。先ず、走査線8を通じて走査信号をMOS-FET5
のゲートに印加するとMOS-FET2がオンになり、そ
の状態で信号線7の画像信号をソースからドレインを通
じて反射電極層6に印加すると液晶層3と補助容量13が充
電される。そして、充電された液晶層3と補助容量13の
蓄積電荷は走査線8の走査信号が0レベルになってもそ
れらの合計容量と放電抵抗による時定数で定まる時間だ
け反射電極層5の電位を保持させるが、前記の時定数は
その保持時間がフィールド走査時間より長くなるように
設定してある。従って、走査線8で垂直方向へ順次走査
しながら、それに同期させて信号線7から画像信号を書
込むと共通電極膜10と各画素の反射電極層6の間の電位
差が書込まれた画像信号に対応して変化し、読出し光を
画素単位で変調した反射光で画像を表示させることがで
きる。
[0005] A more specific operation will be described as follows. First, the scanning signal is applied to the MOS-FET 5 through the scanning line 8.
When the MOS-FET 2 is turned on, the MOS-FET 2 is turned on. When the image signal of the signal line 7 is applied to the reflective electrode layer 6 from the source to the drain through the drain in this state, the liquid crystal layer 3 and the storage capacitor 13 are charged. Then, even if the scanning signal of the scanning line 8 becomes 0 level, the charged electric charge of the liquid crystal layer 3 and the auxiliary capacitance 13 is the potential of the reflection electrode layer 5 for a time determined by a time constant determined by the total capacitance and the discharge resistance. The time constant is set so that the holding time is longer than the field scanning time. Therefore, while sequentially scanning in the vertical direction with the scanning line 8 and writing an image signal from the signal line 7 in synchronization with the scanning, the potential difference between the common electrode film 10 and the reflective electrode layer 6 of each pixel is written. An image can be displayed with reflected light that changes in response to a signal and that modulates readout light on a pixel-by-pixel basis.

【0006】ところで、前記の反射型画像表示装置で
は、図10に示したように反射電極層6が一画素単位で
分離構成されているために読出し光の一部が各反射電極
層6の隙間からSi基板1へ浸入してSi基板1内で多数の
光キャリア(電子と正孔の対)を発生させ、その光キャリ
アが反射電極層6の電位を低下させて表示画像の劣化を
招くという所謂「フォトコンダクション」の問題が指摘さ
れている。
In the above-mentioned reflection type image display device, as shown in FIG. 10, since the reflection electrode layer 6 is separated for each pixel, a part of the readout light is generated by the gap between the reflection electrode layers 6. Penetrates into the Si substrate 1 to generate a large number of photocarriers (pairs of electrons and holes) in the Si substrate 1, and the photocarriers lower the potential of the reflective electrode layer 6 to cause deterioration of a displayed image. The problem of so-called "photoconduction" has been pointed out.

【0007】このフォトコンダクションは次のように説
明される。先ず、図12は反射型画像表示装置に係る画
素表示部の構造を示す拡大断面図であり、同図において
図10及び図11で用いた符号と同一符号で示される各
構成要素は同一の要素に相当する。図12に示されるよ
うに、MOS-FET5はP型のSi基板4の表面にN型の
拡散層としてソース5sとドレイン5dを形成すると共にそ
の表面に形成した酸化膜(SiO2)14の上側にゲート5gを
形成することで構成されている。そして、ソース5sには
酸化膜14を貫通して信号線7が接続され、ゲート5gには
走査線8が接続されているが、それらは酸化膜14の上側
を覆う絶縁体層15に埋設されており、その絶縁体層15の
表面側に形成された平坦な反射電極層6とSi基板4側に
構成されているドレイン5dは絶縁体層15及び酸化膜14を
貫通した柱状の接続部16によって導通・接続せしめられ
ている。
This photoconduction is described as follows. First, FIG. 12 is an enlarged cross-sectional view showing the structure of a pixel display unit according to the reflection type image display device. In FIG. 12, each component indicated by the same reference numeral as that used in FIG. 10 and FIG. Is equivalent to As shown in FIG. 12, the MOS-FET 5 has a source 5s and a drain 5d as an N-type diffusion layer on the surface of a P-type Si substrate 4 and an oxide film (SiO 2 ) 14 formed on the surface. Is formed by forming a gate 5g. The signal line 7 is connected to the source 5s through the oxide film 14, and the scanning line 8 is connected to the gate 5g, but they are embedded in the insulator layer 15 covering the upper side of the oxide film 14. The flat reflective electrode layer 6 formed on the surface side of the insulator layer 15 and the drain 5d formed on the side of the Si substrate 4 have a columnar connection portion 16 penetrating the insulator layer 15 and the oxide film 14. It is made conductive and connected by.

【0008】ところで、上記のように反射電極層6は画
素単位で構成されているために隣接した反射電極層との
間に隙間が存在し、図12の矢印を付した点線で示すよ
うに、投射された読出し光がその隙間を通じてSi基板4
へ浸入して光キャリアを発生させる。この場合、MOS
-FET5はP型のSi基板4に対してNチャネル型で構成
されているためにSi基板4はGND電位に保たれ、N型
拡散層であるドレイン5dが画像信号に対応した正電位に
設定される。即ち、Si基板4とドレイン5dとのPN接合
面が逆バイアス状態になる。従って、光キャリアの内の
正孔はGND電位によってSi基板4に吸収されるが、電
子は前記のPN接合面を介してドレイン5dへ流入し、ド
レイン5dに接続されている反射電極層6の電位を低下さ
せる。その結果、反射電極層6と共通電極膜10の電位差
が画像信号に対応した正規の電位差からシフトし、液晶
層3による光変調作用に変化が生じて表示画像に劣化を
招く。
As described above, since the reflective electrode layer 6 is formed in pixel units, there is a gap between the reflective electrode layer 6 and an adjacent reflective electrode layer, and as shown by a dotted line with an arrow in FIG. The projected read light is transmitted through the gap to the Si substrate 4.
To generate photocarriers. In this case, MOS
-Since the FET 5 is configured as an N-channel type with respect to the P-type Si substrate 4, the Si substrate 4 is maintained at the GND potential, and the drain 5d as the N-type diffusion layer is set at a positive potential corresponding to the image signal. Is done. That is, the PN junction surface between the Si substrate 4 and the drain 5d is in a reverse bias state. Therefore, the holes in the photocarriers are absorbed by the Si substrate 4 due to the GND potential, but the electrons flow into the drain 5d through the PN junction surface, and the holes in the reflective electrode layer 6 connected to the drain 5d. Reduce the potential. As a result, the potential difference between the reflective electrode layer 6 and the common electrode film 10 shifts from the normal potential difference corresponding to the image signal, causing a change in the light modulation effect of the liquid crystal layer 3 and causing deterioration in the displayed image.

【0009】ここで、前記のフォトコンダクション現象
について、具体的にどの程度の電位低下が生じるかを見
積もってみる。今、強度P[W/cm2]の読出し光の内のR
[%]がSi基板4内に浸入したとし、その浸入光が量子効
率100%で光キャリアを発生させたとする。その場
合、1フィールド周期[1/60(sec)]に一画素領域[X
*X(cm2)]単位では、 N個=P*X2*(1/60)*(R/100)*r/(h*c) … の電子が発生する。但し、rは読出し光の波長[cm]、h
はプランク定数[=6.63/1034(J*sec)]、cは光速
[=3*1010(cm/sec)]である。液晶層3の液晶の比誘電
率をd、厚みをL[cm]とすると、一画素に係る液晶の容
量は、 C[F]=s*d*(X2/L) … となる。但し、sは真空の誘電率[=8.85/1014(F/
cm)]である。従って、N個の電子がドレイン5dへ流入し
たことにより、反射電極層6の電位は、 dV[V]=(N*q)/C=1.51*1013*P*r*(L/d) … だけ低下することになる。但し、qは電子の電荷量[=
1.6/1019(C)]である。
Here, with respect to the above-mentioned photoconduction phenomenon, it will be specifically estimated how much potential drop occurs. Now, R in the reading light of intensity P [W / cm 2 ]
[%] Enters the Si substrate 4, and the entering light generates photocarriers with a quantum efficiency of 100%. In this case, one pixel region [X] is generated in one field cycle [1/60 (sec)].
In * X (cm 2 )] units, N electrons = P * X 2 * (1/60) * (R / 100) * r / (h * c) are generated. Here, r is the wavelength of reading light [cm], h
Is Planck's constant [= 6.63 / 10 34 (J * sec)], c is the speed of light
[= 3 * 10 10 (cm / sec)]. Assuming that the relative permittivity of the liquid crystal of the liquid crystal layer 3 is d and the thickness is L [cm], the capacitance of the liquid crystal per pixel is C [F] = s * d * (X 2 / L). Where s is the dielectric constant of vacuum [= 8.85 / 10 14 (F /
cm)]. Therefore, the potential of the reflective electrode layer 6 becomes dV [V] = (N * q) /C=1.51*10 13 * P * r * (L / d) ... will decrease by Here, q is the electron charge amount [=
1.6 / 10 19 (C)].

【0010】そこで、一般的な反射型画像表示装置の動
作条件の一例として、P=10[W/cm2],R=0.00
1[%],r=5000/108[cm],L=5/104[cm],
d=10を前記の式に代入すると、dV=37.8
[V]が得られる。尚、実際には上記のように液晶容量と
並列にその10倍程度の補助容量13が付加されるため、
その場合にはdV=3.78[V]となる。以上の結果か
ら、読出し光の1/104という極めて僅かな光がSi基
板4に浸入しても反射電極層6の電位が数ボルトもシフト
してしまい、フォトコンダクションの影響が無視できな
いことが理解できる。
Therefore, as an example of operating conditions of a general reflection type image display device, P = 10 [W / cm 2 ] and R = 0.00.
1 [%], r = 5000/10 8 [cm], L = 5/10 4 [cm],
Substituting d = 10 into the above equation gives dV = 37.8
[V] is obtained. Actually, as described above, the auxiliary capacitance 13 which is about 10 times that of the liquid crystal capacitance is added in parallel with the liquid crystal capacitance.
In that case, dV = 3.78 [V]. From the above results, even if a very small amount of light, 1/10 4 of the readout light, enters the Si substrate 4, the potential of the reflective electrode layer 6 shifts by several volts, and the effect of photoconduction cannot be ignored. Can understand.

【0011】一方、反射型画像表示装置のフォトコンダ
クション対策として、従来から次のような各種の提案が
なされている。 (1) 能動素子基板側の表面に非晶質Siと絶縁膜を積層
した多層反射膜を設ける(特公平4-51070号)。この提案
では、誘電体を用いているために不要な寄生容量が発生
しない。 (2) 信号線等の配線導体の表面にチタン等の低反射率の
膜を積層して読出し光の乱反射を防止する。また、反射
電極層の下側に金属膜による遮光層を設ける(特公平61-
43712号)。 (3) 半導体基板におけるスイッチング素子の形成領域以
外の領域を高濃度にドーピングしておき、光キャリアの
ライフタイムを短縮させることにより光キャリアが発生
してもスイッチング素子へ到達する前に再結合で消滅さ
せる(特公平4-34313号)。 (4) 半導体基板の上層と下層を反対導電型とした所謂
「ウェル構造」を適用し、光キャリアの一方を上層のウェ
ルに、他方を下層の基板本体側へ吸収させる(特開平3-2
88474号)。
On the other hand, the following various proposals have conventionally been made as countermeasures against photoconduction in a reflection type image display device. (1) On the surface of the active element substrate side, a multilayer reflective film in which amorphous Si and an insulating film are laminated is provided (Japanese Patent Publication No. 4-51070). In this proposal, unnecessary parasitic capacitance does not occur because a dielectric is used. (2) A low-reflectance film such as titanium is laminated on the surface of a wiring conductor such as a signal line to prevent irregular reflection of read light. A light-shielding layer made of a metal film is provided below the reflective electrode layer (Japanese Patent Publication No.
43712). (3) A region other than the switching element formation region of the semiconductor substrate is doped at a high concentration and the lifetime of the optical carrier is shortened, so that even if the optical carrier is generated, it is recombined before reaching the switching element. It will disappear (Japanese Patent Publication No. 4-34313). (4) A so-called “well structure” in which the upper layer and the lower layer of the semiconductor substrate are of the opposite conductivity type is applied, and one of the photocarriers is absorbed in the upper well and the other is absorbed in the lower substrate body (Japanese Patent Laid-Open No. 3-2).
88474).

【0012】[0012]

【発明が解決しようとする課題】以上のように、反射型
画像表示装置におけるフォトコンダクションの発生は表
示画像を高品質に保つ上で極めて重要な課題であり、前
記のように各種の対策が提案されている。しかし、それ
らのフォトコンダクション対策についても、それぞれ次
のような問題点がある。 (1)について;この対策は、屈折率の異なる2種類(又は
それ以上)の膜を交互に積層し、それぞれの界面での多
重反射を利用して全体として理想的な反射膜を構成しよ
うとするものであるが、a.各膜の膜厚と屈折率を精密
にコントロールする必要があり、製造上の歩留まりが低
下すると共にコスト高になる、b.原理的に100%反
射できるのは膜厚や屈折率で決定される特定波長の光の
みであり、カラー化の場合には色毎に膜厚や屈折率を調
整する必要があり、極めて困難な問題が生じる、c.読
出し光の入射角にズレやバラツキがあると反射率が低下
する、d.多層反射膜の層厚が大きくなると液晶層に印
加される電位差が低下するため、それだけ高い駆動電圧
を要する等の問題がある。 (2)について;能動素子部における多重反射・散乱光の抑
制のみでは半導体基板への浸入光を防止できず、根本的
な対策ではなく補助的な対策にすぎない。 (3)について;装置の製造プロセスにおいて、エピタキ
シャル工程等の複雑な工程が介在し、歩留まりの悪化と
コスト高を招く。
As described above, the occurrence of photoconduction in a reflection type image display device is a very important issue in maintaining a high quality display image, and various measures have been taken as described above. Proposed. However, these photoconduction measures also have the following problems. Regarding (1): This measure is to alternately stack two (or more) films with different refractive indices, and to construct an ideal reflection film as a whole by using multiple reflection at each interface. It is necessary to precisely control the film thickness and the refractive index of each film, thereby lowering the production yield and increasing the cost. B. In principle, the film that can reflect 100% is It is only light of a specific wavelength determined by the thickness and the refractive index. In the case of colorization, it is necessary to adjust the film thickness and the refractive index for each color, which causes an extremely difficult problem. There is a problem that the reflectivity decreases if there is a deviation or variation in the corners, and d. If the layer thickness of the multilayer reflective film increases, the potential difference applied to the liquid crystal layer decreases, requiring a higher driving voltage. Regarding (2): Only suppression of multiple reflection and scattered light in the active element portion cannot prevent light entering the semiconductor substrate, and is not a fundamental measure but an auxiliary measure. Regarding (3): In the manufacturing process of the device, complicated steps such as an epitaxial step are interposed, which causes a decrease in yield and an increase in cost.

【0013】(4)について;例えば、図13に示すよう
に、N型のSi基板4の表面側にP型のウェル4aを形成
し、そのウェル4aにNチャネル型のMOS-FET5を形
成し、ウェル4aをGND電位に、基板本体4b側を正バイ
アス電位に設定しておき、ウェル4aの底より下側で発生
した光キャリアの内の正孔をウェル4a側に、電子を基板
本体4b側に吸収させる方式である。しかし、この方式に
よると、図13で示すようにウェル4aの下側まで浸入し
た光に対しては効果があっても、ウェル4a内でSiに吸
収されてしまった光によって発生する光キャリアはやは
りドレイン5dに吸収されてしまう。どの程度の光キャリ
アがドレイン5dに到達するかはウェル4aの深さにもよる
が、通常のウェル4aの深さ(例えば、約3μm)では相当
の割合でドレイン5dに流入する光キャリアが発生してし
まう。特に、波長の短い光ほどウェル4aで吸収される割
合が大きく、この方式では青い光に対してフォトコンダ
クションの発生度合いが大きくなってしまう。
Regarding (4); for example, as shown in FIG. 13, a P-type well 4a is formed on the surface side of an N-type Si substrate 4, and an N-channel type MOS-FET 5 is formed in the well 4a. The well 4a is set to the GND potential, the substrate body 4b is set to the positive bias potential, holes in the photocarriers generated below the bottom of the well 4a are set to the well 4a side, and electrons are set to the substrate body 4b. It is a method to make it absorb on the side. However, according to this method, as shown in FIG. 13, even though it is effective for light penetrating to the lower side of the well 4a, the optical carrier generated by the light absorbed by Si in the well 4a has Again, it is absorbed by the drain 5d. The amount of photocarriers reaching the drain 5d depends on the depth of the well 4a, but at a normal depth of the well 4a (for example, about 3 μm), a considerable percentage of photocarriers flow into the drain 5d. Resulting in. In particular, the shorter the wavelength of the light, the higher the ratio of absorption in the well 4a, and in this method, the degree of photoconduction is greater for blue light.

【0014】そこで、本発明は、従来技術にみられるよ
うな新たな問題点を派生させないフォトコンダクション
対策を可能にした反射型画像表示装置の構造を提供し、
より高品質な画像表示を可能にすることを目的として創
作された。
Accordingly, the present invention provides a structure of a reflection type image display device which enables a photo-conduction countermeasure without deriving a new problem as seen in the prior art,
It was created for the purpose of enabling higher quality image display.

【0015】[0015]

【課題を解決するための手段】本発明は、基板面に、ス
イッチング素子、そのスイッチング素子を覆う絶縁体
層、その絶縁体層の表面に形成された反射電極層、及び
前記絶縁体層を貫通して前記反射電極層と前記スイッチ
ング素子の出力端子を接続する接続部からなる一画素分
の能動素子回路を多数個マトリクス状に配設すると共
に、前記の各スイッチング素子の入力端子と制御端子に
それぞれ接続される信号線と走査線を形成した能動素子
基板と、片面に透明な共通電極膜が形成されている透明
基板と、前記能動素子基板の反射電極層側と前記透明基
板の共通電極膜側の間に挾装された光変調層とで構成さ
れ、前記スイッチング素子をオン/オフ制御しながら入
力端子への入力信号に対応させて前記反射電極層と前記
共通電極膜の間に電位差を生じさせ、透明基板への入射
光を光変調層で変調して反射させる反射型画像表示装置
において、前記能動素子基板側の基板を、その基板の表
面から深さDwまでを第1導電型半導体である基板本体
と反対導電型である第2導電型半導体の層で構成したウ
ェル構造とし、そのウェルに前記の各スイッチング素子
を構成したものとすると共に、前記の各接続部の中間位
置に読出し光の入射方向からみた平面図で前記の各スイ
ッチング素子の出力端子形成領域より外側へ距離Xだけ
大きく拡がった鍔状の遮光層を前記接続部と一体的に形
成し、且つ前記深さDwと前記距離Xの関係をX/Dw≧
0.2としたことを特徴とする反射型画像表示装置に係
る。
According to the present invention, a switching element, an insulating layer covering the switching element, a reflective electrode layer formed on the surface of the insulating layer, and a structure penetrating the insulating layer are provided on a substrate surface. A large number of active element circuits for one pixel, each of which is composed of a connection part for connecting the reflection electrode layer and the output terminal of the switching element, are arranged in a matrix, and the input terminal and the control terminal of each switching element are arranged in a matrix. An active element substrate having signal lines and scanning lines connected thereto, a transparent substrate having a transparent common electrode film formed on one surface, a reflective electrode layer side of the active element substrate, and a common electrode film of the transparent substrate And a light modulation layer sandwiched between the reflective electrode layer and the common electrode film in response to an input signal to an input terminal while controlling the on / off of the switching element. In the reflection type image display device in which light incident on the transparent substrate is modulated by the light modulation layer and reflected, the substrate on the active element substrate side is moved from the surface of the substrate to the depth Dw by the first conductivity type. A well structure composed of a layer of a second conductivity type semiconductor having a conductivity type opposite to that of the substrate body, which is a semiconductor, and each of the switching elements is formed in the well, and the well is formed at an intermediate position between the connection portions. In a plan view seen from the incident direction of the readout light, a flange-shaped light-shielding layer is formed integrally with the connection portion, the flange-like light-shielding layer greatly extending outside the output terminal formation region of each switching element by a distance X, and the depth Dw X / Dw ≧
The present invention relates to a reflection-type image display device characterized in that it is set to 0.2.

【0016】この発明では、反射電極層とスイッチング
素子の出力端子を接続する接続部の一部に鍔状の遮光層
を一体的に形成してスイッチング素子の出力端子形成領
域の直上を覆い、各反射電極層の隙間から浸入してきた
光がスイッチング素子の出力端子部分へ直接入射するこ
とを防止する。また、能動素子基板には図13の装置と
同様にウェル構造を採用しており、遮光層で阻止されな
かった光が基板本体のウェルより深い位置に浸入して
も、その浸入光による光キャリアがスイッチング素子の
出力端子へ流入しないようにすると共に、図13の装置
で問題となったウェル内で発生する光キャリアに関して
も、X/Dw≧0.2の条件設定を行うことにより光キャ
リアのスイッチング素子への流入確率を大幅に減じて、
その光キャリアの影響が表示画像に現れないようにして
いる。
According to the present invention, a flange-shaped light-shielding layer is integrally formed at a part of a connecting portion for connecting the reflective electrode layer and the output terminal of the switching element, and covers just above the output terminal formation region of the switching element. Light that has entered through the gap between the reflective electrode layers is prevented from directly entering the output terminal of the switching element. Further, the active element substrate employs a well structure similarly to the device shown in FIG. 13. Even if light not blocked by the light shielding layer enters a position deeper than the well of the substrate body, the optical carrier due to the penetrated light is used. 13 does not flow into the output terminal of the switching element, and the condition of X / Dw ≧ 0.2 is set for the optical carrier generated in the well, which is a problem in the apparatus of FIG. By drastically reducing the probability of flowing into the switching element,
The effect of the optical carrier is prevented from appearing in the display image.

【0017】[0017]

【発明の実施の形態】以下、本発明の「反射型画像表示
装置」の実施形態を図1から図9を用いて詳細に説明す
る。 《実施形態1》先ず、図1はこの実施形態の装置に係る
画素表示部の構造の拡大断面図を、図2は図1において
Y-Y矢視断面をとった場合の平面図を示し、図10か
ら図13で用いた符号と同一符号で示される各構成要素
は同一の要素に相当する。そして、この実施形態の装置
は、図13の装置と同様にSi基板4をウェル構造とし、
N型のSi基板4の表面側にP型のウェル4aを形成し、そ
のウェル4aにNチャネル型のMOS-FET5が形成され
ている。また、ウェル4aはGND電位に保持され、基板
本体4b側は正バイアス電位に設定される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the "reflective image display device" of the present invention will be described below in detail with reference to FIGS. << Embodiment 1 >> First, FIG. 1 is an enlarged cross-sectional view of the structure of a pixel display unit according to the device of this embodiment, and FIG. 2 is a plan view of FIG. 1 taken along a line YY. Each component indicated by the same symbol as the symbol used in FIGS. 10 to 13 corresponds to the same element. The device of this embodiment has a Si substrate 4 having a well structure as in the device of FIG.
A P-type well 4a is formed on the surface side of an N-type Si substrate 4, and an N-channel MOS-FET 5 is formed in the well 4a. The well 4a is held at the GND potential, and the substrate body 4b side is set at the positive bias potential.

【0018】ところで、この実施形態における特徴は、
接続部16における酸化膜14の直上位置に鍔状の遮光層20
を一体的に設け、その遮光層20の構成領域が読出し光の
入射方向からみた平面図でMOS-FET5のドレイン5d
の形成領域より外側へ距離Xだけ大きくなっている点、
及び前記のウェル4aの深さをDwとした場合にその深さ
Dwと前記の遮光層20に係る距離Xとの間にX/Dw≧
0.2の関係が成立するようにDwとXが設定されている
点にある。尚、遮光層20は、平面的には前記のような拡
がりをもってドレイン5dを覆っているが、全体を平板状
にすると酸化膜14の表面に形成されているゲート5gやそ
の直上に形成された走査線8の形成領域と抵触してしま
うため、ゲート5g及び走査線8を避ける態様で段差部分
を介在させてそれらの上側を覆うように構成されてい
る。ここに、遮光層20は反射電極層6及び接続部16と同
一材料であるAl又はAlSiやAlSiCu等のAl合金で
構成され、製造プロセスにおいても反射電極層6と同様
にスパッタリング法と領域設定マスクを用いたエッチン
グ等によって層形成させることができ、特殊な工程を介
在させる必要はない。
The features of this embodiment are as follows.
A flange-shaped light-shielding layer 20 is provided just above the oxide film 14 at the connection portion 16.
The constituent region of the light-shielding layer 20 has a drain 5d of the MOS-FET 5 in a plan view as viewed from the read light incident direction.
A distance X outside the formation region of
And when the depth of the well 4a is Dw, X / Dw ≧ D / Dw between the depth Dw and the distance X of the light shielding layer 20.
The point is that Dw and X are set so that the relationship of 0.2 is established. Although the light-shielding layer 20 covers the drain 5d with the above-mentioned spread in a plan view, when the whole is formed in a plate shape, the light-shielding layer 20 is formed on the gate 5g formed on the surface of the oxide film 14 or directly above the gate 5g. Since a region in which the scanning line 8 is formed is in contact with a region where the scanning line 8 is formed, a stepped portion is interposed therebetween so as to avoid the gate 5g and the scanning line 8 so as to cover the upper side thereof. Here, the light-shielding layer 20 is made of Al or an Al alloy such as AlSi or AlSiCu which is the same material as the reflective electrode layer 6 and the connection portion 16, and the sputtering method and the area setting mask are used in the manufacturing process similarly to the reflective electrode layer 6. Can be formed by etching or the like without using any special process.

【0019】次に、前記のウェル4aの深さDwとドレイ
ン5dの領域外に構成される遮光層20の距離Xの関係につ
いて考察する。先ず、この実施形態の装置では、反射電
極層6の隙間から液晶層15を透過してSi基板4側へ浸入
する読出し光は、遮光層20が介装せしめられたことによ
ってドレイン5dの周縁より距離Xだけ遠い領域にしか浸
入できず、またその浸入光が仮にウェル4aの下側の基板
本体4bまで深く到達しても、基板本体4b内で発生した光
キャリアは図13で説明したように正孔がウェル4a側
に、電子が基板本体4b側に吸収されるため、フォトコン
ダクションの問題は生じない。
Next, the relationship between the depth Dw of the well 4a and the distance X of the light-shielding layer 20 formed outside the region of the drain 5d will be considered. First, in the device of this embodiment, the read light that penetrates the liquid crystal layer 15 through the gap between the reflective electrode layers 6 and enters the Si substrate 4 side from the periphery of the drain 5d due to the interposition of the light shielding layer 20. Even if the light can penetrate only into a region as far as the distance X, and even if the penetrating light reaches deeply to the substrate main body 4b below the well 4a, the optical carrier generated in the substrate main body 4b will not Since the holes are absorbed by the well 4a and the electrons are absorbed by the substrate body 4b, the problem of photoconduction does not occur.

【0020】問題となるのはウェル4a内で発生する光キ
ャリアであるが、図3はドレイン5dの周縁Eから距離X
だけ離隔した位置Gで光キャリアが発生したと仮定した
場合の模式図を示す。光キャリアは深さDwのウェル4a
内をランダムな方向に拡散するが、その内のE点の下側
を通過してドレイン5dの周縁面に直接流入する電子及び
ドレイン5dの下側へ拡散してドレイン5dの下側面から流
入する電子がフォトコンダクションを生じさせる。図4
は電子がドレイン5dへ流入する確率を計算するための幾
何的仮定図であり、直線的に拡散する電子の内の斜線領
域Sを通過するものだけがドレイン5dへ流入すると仮定
する。ここに、斜線領域Sの高さは前記のようなドレイ
ン5dへの流入経路を平均化してウェル4aの深さDwの半
分(=Dw/2)と仮定し、幅は側辺とG点との距離が電子
の拡散距離Ldとなるように設定されている。
The problem is the photocarriers generated in the well 4a, but FIG. 3 shows a distance X from the periphery E of the drain 5d.
FIG. 3 is a schematic diagram when it is assumed that an optical carrier is generated at a position G separated only by a distance. The optical carrier is a well 4a having a depth of Dw.
Diffuses in a random direction, but passes through the lower side of the point E and flows directly into the peripheral surface of the drain 5d, and diffuses below the drain 5d and flows in from the lower side of the drain 5d. The electrons cause photoconduction. FIG.
Is a geometrical assumption diagram for calculating the probability that electrons flow into the drain 5d, and it is assumed that only those electrons that linearly diffuse and pass through the shaded region S flow into the drain 5d. Here, the height of the shaded region S is assumed to be half of the depth Dw of the well 4a (= Dw / 2) by averaging the inflow path to the drain 5d as described above, and the width is defined by the side and the point G. Is set to be the electron diffusion distance Ld.

【0021】図4において、電子がドレイン5dに流入す
る確率P(X)はG点から斜線領域Sをのぞむ立体角を全
立体角4πで除算すれば求められ、それは次の数式1で
与えられる。
In FIG. 4, the probability P (X) that electrons flow into the drain 5d is obtained by dividing the solid angle from the point G into the shaded area S by the total solid angle 4π, which is given by the following equation 1. .

【0022】[0022]

【数1】 (Equation 1)

【0023】但し、φは図4においてG点から斜線領域
Sに降ろした垂線に対する水平方向の角度、α=X/D
w、φ0はarccos(X/Ld)である。
Where φ is the angle in the horizontal direction with respect to the perpendicular drawn from point G to the hatched area S in FIG. 4, α = X / D
w and φ0 are arccos (X / Ld).

【0024】そして、Dw=3μm,Ld=50μmという
典型的な値を代入して前記の数式1を演算し、横軸にα
(=X/Dw)を、縦軸にlogP(X)をとってグラフを作成
すると、図5に示すような結果が得られた。同図から明
らかなように、X/Dw≧0.2の条件下ではlogP(X)≦
−0.7となってP(X)を0.2以下に抑制することがで
き、更にX/Dw≧1とするとP(X)を0.1以下にする
ことができる。
Then, by substituting the typical values of Dw = 3 μm and Ld = 50 μm, the above equation 1 is calculated, and α is plotted on the horizontal axis.
When a graph was created by taking (= X / Dw) and logP (X) on the vertical axis, a result as shown in FIG. 5 was obtained. As is clear from the figure, under the condition of X / Dw ≧ 0.2, logP (X) ≦
−0.7, and P (X) can be suppressed to 0.2 or less, and if X / Dw ≧ 1, P (X) can be reduced to 0.1 or less.

【0025】従って、遮光層20の領域をX/Dw≧0.2
の条件で設計すれば、ウェル4a内で光キャリアが発生し
てもドレイン5dに流入する確率を20%以下にでき、反
射型画像表示装置の表示画像に対して実質的な影響を及
ぼさないようにすることが可能になり、極めて有効なフ
ォトコンダクション対策となる。尚、距離Xを大きくと
れば更にその効果は顕著になるが、遮光層20は画素単位
で構成されており、あまり大きくすると隣接画素に係る
ソースや遮光層の配設領域にかかってしまうために限度
がある。
Therefore, the area of the light-shielding layer 20 is defined as X / Dw ≧ 0.2.
If the photoconductor is designed under the conditions described above, the probability that photocarriers will flow into the drain 5d even if generated in the well 4a can be reduced to 20% or less, so that the display image of the reflective image display device is not substantially affected. , Which is an extremely effective countermeasure for photoconduction. The effect becomes more remarkable when the distance X is increased. However, the light-shielding layer 20 is formed in pixel units. There is a limit.

【0026】また、この実施形態によれば、遮光層20が
読出し光の入射方向から見てドレイン5dの周囲に拡がっ
ているため、その一部領域とウェル4aの間の容量を液晶
層15と並列な補助容量13として構成させることができ
る。
Further, according to this embodiment, since the light-shielding layer 20 extends around the drain 5d when viewed from the incident direction of the readout light, the capacitance between a part of the region and the well 4a is reduced by the liquid crystal layer 15 It can be configured as a parallel auxiliary capacitor 13.

【0027】《実施形態2》この実施形態の装置に係る
画素表示部の構造の拡大断面図は図6に、そのY-Y矢
視断面は図7に示される。各図に示すように、この実施
形態の基本構造は実施形態1(図1)のものと同様である
が、実施形態1のウェル4aが基板本体4bの全面に深さD
wで形成されているのに対し、この実施形態では各MO
S-FET5の形成領域毎に分離して形成されている点に
特徴がある。即ち、N型のSi基板4に対して画素単位で
P型のウェル21を個別に形成し、その各ウェル21に各画
素に係るNチャネル型のMOS-FET5が形成されてい
る。そして、動作時には各ウェル21をGND電位に、基
板本体4bを正バイアス電位に設定しておくことは実施形
態1の場合と同様である。
Embodiment 2 FIG. 6 is an enlarged cross-sectional view of the structure of the pixel display unit according to the device of this embodiment, and FIG. 7 is a cross-sectional view taken along the line YY. As shown in the figures, the basic structure of this embodiment is the same as that of the first embodiment (FIG. 1), but the well 4a of the first embodiment has a depth D over the entire surface of the substrate body 4b.
w, whereas in this embodiment each MO
It is characterized in that it is formed separately for each formation region of S-FET5. That is, P-type wells 21 are individually formed for each pixel on the N-type Si substrate 4, and an N-channel type MOS-FET 5 for each pixel is formed in each well 21. During operation, each well 21 is set to the GND potential and the substrate body 4b is set to the positive bias potential, as in the first embodiment.

【0028】この実施形態のように各ウェル21を分離形
成しておくと、遮光層20は読出し光の入射方向から見た
平面図でドレイン5d側のウェル21の形成領域を覆ってい
るために読出し光の浸入領域がウェル21の外側のN型領
域だけになり、そのN型領域で発生した光キャリアの電
子は正バイアス電位に設定されている基板本体4bに吸収
され、また正孔はGND電位に設定されているウェル21
によって吸収される。従って、ウェル21内での光キャリ
アの発生を前段階で防止でき、仮にウェル21内に光が浸
入しても実施形態1の原理でドレイン5dへの光キャリア
の流入を抑制できることになり、その二重のフォトコン
ダクション対策によって反射電極層6の電位シフトを更
に小さくすることができる。
If the wells 21 are formed separately as in this embodiment, the light-shielding layer 20 covers the formation region of the well 21 on the drain 5d side in a plan view as seen from the incident direction of the readout light. The region where the readout light enters is only the N-type region outside the well 21. Electrons of photocarriers generated in the N-type region are absorbed by the substrate body 4b set to the positive bias potential, and the holes are GND. Well 21 set to potential
Is absorbed by Therefore, the generation of photocarriers in the well 21 can be prevented at a previous stage, and even if light enters the well 21, the flow of photocarriers into the drain 5 d can be suppressed according to the principle of the first embodiment. The potential shift of the reflective electrode layer 6 can be further reduced by a double photoconduction measure.

【0029】また、図6及び図7に示したウェル21は画
素毎に分離して構成されているが、図8に示すように、
ウェル22を行方向の画素に対応した各MOS-FET5の
形成領域を一括して含むように分離形成したり、又は図
示しないが列方向の画素に対応した各MOS-FET5の
形成領域を一括して含むように分離形成しても、前記に
準ずる効果が得られる。
The wells 21 shown in FIGS. 6 and 7 are separated from each other for each pixel, but as shown in FIG.
The well 22 may be separately formed so as to collectively include the formation regions of the MOS-FETs 5 corresponding to the pixels in the row direction, or the formation regions of the MOS-FETs 5 corresponding to the pixels in the column direction (not shown) may be collectively formed. The same effect as described above can be obtained even if it is separated and formed so as to include.

【0030】尚、実施形態1及び2ではN型のSi基板4
を用いた例について説明したが、P型のSi基板を用い
てもよく、その場合にはウェル4a,21がN型で形成され
ると共に、基板本体4b側をGND電位に、ウェル4a,21
を正バイアス電位にする。
In the first and second embodiments, the N-type Si substrate 4 is used.
Has been described, a P-type Si substrate may be used. In this case, the wells 4a and 21 are formed of N-type, the substrate body 4b side is set to the GND potential, and the wells 4a and 21 are formed.
At a positive bias potential.

【0031】《実施形態3》この実施形態の装置に係る
画素表示部の構造の拡大断面図は図9に示される。同図
に示すように、この実施形態は反射電極層6と接続部16
と遮光層20の構成及びSi基板4のウェル構造は実施形態
1(図1)のものと同様であるが、遮光層20の上側面と信
号線7の表面に表面反射率の低い材料からなる被膜23,24
が施してある点に特徴がある。ここに、被膜23,24の材
料としては、チタン、酸化チタン、窒化チタン、又は酸
化窒化チタン等を採用することができ、遮光層20と信号
線7の形成過程においてそれらの金属をスパッタリング
によって薄膜形成し、遮光層20と信号線7と同一のパタ
ーンを用いたエッチングで形成することができる。
<< Embodiment 3 >> FIG. 9 is an enlarged sectional view of the structure of the pixel display section according to the device of this embodiment. As shown in the drawing, this embodiment is different from the reflective electrode layer 6 and the connection portion 16 in FIG.
The structure of the light-shielding layer 20 and the well structure of the Si substrate 4 are the same as those of the first embodiment (FIG. 1), but the upper surface of the light-shielding layer 20 and the surface of the signal line 7 are made of a material having low surface reflectance. Coating23,24
The feature is that it is given. Here, as a material of the coatings 23 and 24, titanium, titanium oxide, titanium nitride, titanium oxynitride, or the like can be adopted. In the process of forming the light shielding layer 20 and the signal line 7, those metals are thinned by sputtering. It can be formed and etched by using the same pattern as the light shielding layer 20 and the signal line 7.

【0032】図1の構造において、隣接した反射電極層
6の隙間から入射した読出し光は、上記のようにSi基板
4側へ直接浸入するだけでなく、アルミニウムやアルミ
ニウム合金で形成されている信号線7や遮光層20の表面
と反射電極層6の下側面の間を多重反射してSi基板4側
へ浸入する経路もあり、その多重反射光によるフォトコ
ンダクションも無視することができない。
In the structure of FIG. 1, an adjacent reflective electrode layer
The readout light incident from the gap of No. 6 is transmitted to the Si substrate as described above.
In addition to directly penetrating into the Si substrate 4 side, multiple reflection occurs between the surface of the signal line 7 or the light shielding layer 20 made of aluminum or an aluminum alloy and the lower surface of the reflective electrode layer 6. There is also a path, and the photoconduction due to the multiple reflected light cannot be ignored.

【0033】この実施形態によれば、前記のように被膜
23,24を施したことで多重反射光をその反射過程で減衰
させることができ、多重反射光のSi基板4への浸入を抑
制して更にきめ細かなフォトコンダクション対策を実現
できる。尚、この実施形態では遮光層20と信号線7の上
側面にのみ被膜23,24を施しているが、多重反射光を減
衰させる目的からみれば、反射電極層6の下側面や走査
線8の上側面にも同様の被膜を施しておけば更に有効と
なる。また、この実施形態は、実施形態1の構成だけで
なく、実施形態2の構成に対しても適用できることは言
うまでもない。
According to this embodiment, the coating is formed as described above.
By performing the steps 23 and 24, the multiple reflection light can be attenuated in the reflection process, and the penetration of the multiple reflection light into the Si substrate 4 can be suppressed, so that a more detailed measure of photoconduction can be realized. In this embodiment, the coatings 23 and 24 are applied only to the light shielding layer 20 and the upper surface of the signal line 7. However, from the viewpoint of attenuating the multiple reflection light, the lower surface of the reflection electrode layer 6 and the scanning line 8 are not used. It is even more effective if a similar coating is applied to the upper side surface of the. Further, it goes without saying that this embodiment can be applied not only to the configuration of the first embodiment but also to the configuration of the second embodiment.

【0034】[0034]

【発明の効果】本発明の反射型画像表示装置は、以上の
構成を有していることにより、次のような効果を奏す
る。請求項1及び請求項2の発明は、能動素子基板のス
イッチング素子をウェル内に形成すると共に反射電極層
とスイッチング素子の出力端子を接続する接続部に鍔状
の遮光層を設け、そのウェルの深さDwとスイッチング
素子の出力端子の外側への遮光層の拡がり距離Xとの関
係をX/Dw≧0.2としたことにより、ウェル内で発生
した光キャリアがスイッチング素子の出力端子へ流入す
る確率を表示画像の品質に実質的に影響しない範囲内に
抑制し、極めて有効なフォトコンダクション対策を可能
にする。特に、波長の短い読出し光を用いる場合にウェ
ル内での光キャリアの発生が顕著になるが、この発明は
製造上特別に困難な工程を介在させることなく合理的に
解消する。請求項3の発明は、遮光層を利用した補助容
量の構成を可能にする。請求項4の発明は、ウェルを各
スイッチング素子の形成領域毎に、又は行方向若しくは
列方向の整列領域毎に分離形成することにより、ウェル
に読出し光が直接浸入することを回避させ、更に有効な
フォトコンダクション対策を実現する。請求項5及び請
求項6の発明は、遮光層で反射した光が多重反射して基
板内へ浸入する現象に対してその反射過程で光を減衰さ
せ、よりきめ細かなフォトコンダクション対策を可能に
する。
The reflection type image display apparatus of the present invention has the following effects by having the above configuration. According to the first and second aspects of the present invention, a switching element of an active element substrate is formed in a well, and a flange-shaped light-shielding layer is provided at a connection portion connecting a reflective electrode layer and an output terminal of the switching element. By setting the relationship between the depth Dw and the spreading distance X of the light-shielding layer to the outside of the output terminal of the switching element to be X / Dw ≧ 0.2, photocarriers generated in the well flow into the output terminal of the switching element. Is suppressed within a range that does not substantially affect the quality of the displayed image, and extremely effective photoconduction measures can be taken. In particular, when readout light having a short wavelength is used, generation of photocarriers in the well becomes remarkable. However, the present invention can be rationally solved without intervening a particularly difficult step in manufacturing. According to the third aspect of the present invention, it is possible to configure a storage capacitor using a light shielding layer. According to the fourth aspect of the invention, the well is formed separately for each of the formation regions of the switching elements or for each of the alignment regions in the row direction or the column direction, so that the read light does not directly enter the well, thereby being more effective. Realizing photoconduction measures. According to the fifth and sixth aspects of the present invention, the light reflected by the light shielding layer is attenuated in the reflection process against the phenomenon of multiple reflections and entering into the substrate, thereby enabling more detailed measures for photoconduction. I do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1に係る反射型画像表示装置
の画素表示部の拡大断面図である。
FIG. 1 is an enlarged cross-sectional view of a pixel display unit of a reflective image display device according to a first embodiment of the present invention.

【図2】図1におけるY-Y矢視断面図である。FIG. 2 is a sectional view taken along the line YY in FIG.

【図3】ドレインの周縁から距離Xだけ離隔した位置で
光キャリアが発生した状態を示す模式図である。
FIG. 3 is a schematic diagram showing a state in which photocarriers are generated at a position separated by a distance X from the periphery of a drain.

【図4】電子がドレインへ流入する確率を計算するため
の幾何的仮定図である。
FIG. 4 is a geometric assumption diagram for calculating a probability that electrons flow into a drain.

【図5】X/Dw(X;遮光層の構成領域がMOS-FET
のドレインの形成領域より外側へ拡がっている距離,D
w;ウェルの深さ)と電子のドレインへ流入する確率(対
数)の関係を示すグラフである。
FIG. 5: X / Dw (X; constituent region of light shielding layer is MOS-FET
Distance extending outside the drain formation region, D
6 is a graph showing the relationship between w (well depth) and the probability (logarithm) of electrons flowing into the drain.

【図6】実施形態2に係る反射型画像表示装置の画素表
示部の拡大断面図である。
FIG. 6 is an enlarged cross-sectional view of a pixel display unit of the reflection type image display device according to the second embodiment.

【図7】図6におけるY-Y矢視断面図である。FIG. 7 is a sectional view taken along the line YY in FIG. 6;

【図8】実施形態2においてウェルを行方向の画素に対
応した各MOS-FETの形成領域を一括して含むよう
に分離形成した場合のY-Y矢視断面図である。
FIG. 8 is a cross-sectional view taken along the line YY in a case where a well is separately formed so as to collectively include a formation region of each MOS-FET corresponding to a pixel in a row direction in the second embodiment.

【図9】実施形態3に係る反射型画像表示装置の画素表
示部の拡大断面図である。
FIG. 9 is an enlarged cross-sectional view of a pixel display unit of a reflective image display device according to a third embodiment.

【図10】反射型画像表示装置の一般的な構造を示す斜
視図(要部破断)である。
FIG. 10 is a perspective view (main part broken) showing a general structure of the reflection type image display device.

【図11】能動素子基板側の等価回路図である。FIG. 11 is an equivalent circuit diagram on the active element substrate side.

【図12】従来技術に係る反射型画像表示装置の画素表
示部の拡大断面図である。
FIG. 12 is an enlarged cross-sectional view of a pixel display unit of a reflection type image display device according to the related art.

【図13】従来技術に係る反射型画像表示装置において
Si基板をウェル構造にした場合の画素表示部の拡大断
面図である。
FIG. 13 is an enlarged cross-sectional view of a pixel display portion when a Si substrate has a well structure in a reflection-type image display device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1…能動素子基板、2…透明基板、3…液晶層(光変調
層)、4…Si基板(基板)、4a,21,22…ウェル、4b…基板
本体、5…MOS-FET(スイッチング素子)、5s…ソー
ス、5g…ゲート、5d…ドレイン、6…反射電極層、7…信
号線、8…走査線、9…ガラス基板、10…共通電極膜、11
…垂直アドレス回路、12…水平アドレス回路、13…補助
容量、14…酸化膜、15…絶縁体層、16…接続部、20…遮
光層、23,24…被膜、E…ドレインの周縁、G…光キャ
リアの発生位置、Dw…ウェルの深さ、X…遮光層の構
成領域がMOS-FETのドレインの形成領域より外側
へ拡がっている距離。
1 Active device substrate, 2 Transparent substrate, 3 Liquid crystal layer (light modulation layer), 4 Si substrate (substrate), 4a, 21, 22 well, 4b Substrate body, 5 MOS-FET (switching element ), 5s: source, 5g: gate, 5d: drain, 6: reflective electrode layer, 7: signal line, 8: scanning line, 9: glass substrate, 10: common electrode film, 11
... vertical address circuit, 12 ... horizontal address circuit, 13 ... auxiliary capacitance, 14 ... oxide film, 15 ... insulator layer, 16 ... connection part, 20 ... light shielding layer, 23, 24 ... film, E ... periphery of drain, G ... Position where photocarriers are generated, Dw ... Well depth, X ... Distance where the constituent region of the light-shielding layer extends outside the drain-forming region of the MOS-FET.

フロントページの続き (56)参考文献 特開 昭58−2871(JP,A) 特開 昭63−63086(JP,A) 特開 平8−6000(JP,A) 特開 平8−76145(JP,A) 特開 平9−203884(JP,A) 特開 昭55−95980(JP,A) 特開 昭55−9517(JP,A) 特開 昭57−66472(JP,A) 特開 昭57−20778(JP,A) 実開 昭60−8983(JP,U) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1333 500 Continuation of the front page (56) References JP-A-58-2871 (JP, A) JP-A-63-63086 (JP, A) JP-A-8-6000 (JP, A) JP-A-8-76145 (JP, A) JP-A-9-203884 (JP, A) JP-A-55-95980 (JP, A) JP-A-55-9517 (JP, A) JP-A-57-66472 (JP, A) 57-20778 (JP, A) Japanese Utility Model Showa 60-8983 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368 G02F 1/1333 500

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板面に、スイッチング素子、そのスイ
ッチング素子を覆う絶縁体層、その絶縁体層の表面に形
成された反射電極層、及び前記絶縁体層を貫通して前記
反射電極層と前記スイッチング素子の出力端子を接続す
る接続部からなる一画素分の能動素子回路を多数個マト
リクス状に配設すると共に、前記の各スイッチング素子
の入力端子と制御端子にそれぞれ接続される信号線と走
査線を形成した能動素子基板と、片面に透明な共通電極
膜が形成されている透明基板と、前記能動素子基板の反
射電極層側と前記透明基板の共通電極膜側の間に挾装さ
れた光変調層とで構成され、前記スイッチング素子をオ
ン/オフ制御しながら入力端子への入力信号に対応させ
て前記反射電極層と前記共通電極膜の間に電位差を生じ
させ、透明基板への入射光を光変調層で変調して反射さ
せる反射型画像表示装置において、前記能動素子基板側
の基板を、その基板の表面から深さDwまでを第1導電
型半導体である基板本体と反対導電型である第2導電型
半導体の層で構成したウェル構造とし、そのウェルに前
記の各スイッチング素子を構成したものとすると共に、
前記の各接続部の中間位置に読出し光の入射方向からみ
た平面図で前記の各スイッチング素子の出力端子形成領
域より外側へ距離Xだけ大きく拡がった鍔状の遮光層を
前記接続部と一体的に形成し、且つ前記深さDwと前記
距離Xの関係をX/Dw≧0.2としたことを特徴とする
反射型画像表示装置。
1. A switching element, an insulator layer covering the switching element, a reflective electrode layer formed on the surface of the insulator layer, and the reflective electrode layer penetrating the insulator layer on the substrate surface. A large number of active element circuits for one pixel, each of which is a connection unit for connecting the output terminal of the switching element, are arranged in a matrix, and the signal lines and the scanning lines respectively connected to the input terminal and the control terminal of each switching element. An active element substrate having lines formed thereon, a transparent substrate having a transparent common electrode film formed on one surface, and a transparent electrode layer sandwiched between the reflective electrode layer side of the active element substrate and the common electrode film side of the transparent substrate. A light modulation layer, and controls the on / off of the switching element to generate a potential difference between the reflective electrode layer and the common electrode film in response to an input signal to an input terminal. In a reflection type image display device in which incident light is modulated by a light modulation layer and reflected, the substrate on the side of the active element substrate is electrically conductive from a surface of the substrate to a depth Dw opposite to a substrate body which is a first conductivity type semiconductor. A well structure composed of a layer of a second conductivity type semiconductor that is a mold, and each of the switching elements is configured in the well;
A flange-shaped light-shielding layer, which is greatly expanded by a distance X outside the output terminal formation region of each switching element in a plan view seen from the incident direction of the read light at an intermediate position between the connection parts, is integrated with the connection part. Wherein the relationship between the depth Dw and the distance X is X / Dw ≧ 0.2.
【請求項2】 各接続部及びそれと一体形成される遮光
層がアルミニウム又はアルミニウム合金である請求項1
の反射型画像表示装置。
2. The connection part and the light-shielding layer formed integrally therewith are made of aluminum or an aluminum alloy.
Reflective image display device.
【請求項3】 各遮光層の各スイッチング素子の出力端
子形成領域より外側へ拡がった部分と基板本体の表面の
間に補助容量を構成した請求項1又は請求項2の反射型
画像表示装置。
3. The reflection-type image display device according to claim 1, wherein an auxiliary capacitance is formed between a portion of each light-shielding layer that extends outside an output terminal forming region of each switching element and a surface of the substrate body.
【請求項4】 ウェルを、各スイッチング素子の形成領
域毎に、又は各スイッチング素子の行方向若しくは列方
向の整列領域毎に分離形成した請求項1、請求項2、又
は請求項3の反射型画像表示装置。
4. The reflection type according to claim 1, wherein the wells are formed separately for each of the formation regions of the switching elements or for each of the alignment regions of the switching elements in the row direction or the column direction. Image display device.
【請求項5】 各遮光層における少なくとも一方の表面
が表面反射率の低い被膜で覆われている請求項1、請求
項2、請求項3、又は請求項4の反射型画像表示装置。
5. The reflection type image display device according to claim 1, wherein at least one surface of each light shielding layer is covered with a film having a low surface reflectance.
【請求項6】 表面反射率の低い被膜が、チタン、酸化
チタン、窒化チタン、酸化窒化チタンの何れかである請
求項5の反射型画像表示装置。
6. The reflection type image display device according to claim 5, wherein the coating having a low surface reflectance is any one of titanium, titanium oxide, titanium nitride and titanium oxynitride.
JP21614696A 1996-07-29 1996-07-29 Reflective image display Expired - Lifetime JP3134785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21614696A JP3134785B2 (en) 1996-07-29 1996-07-29 Reflective image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21614696A JP3134785B2 (en) 1996-07-29 1996-07-29 Reflective image display

Publications (2)

Publication Number Publication Date
JPH1048608A JPH1048608A (en) 1998-02-20
JP3134785B2 true JP3134785B2 (en) 2001-02-13

Family

ID=16684007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21614696A Expired - Lifetime JP3134785B2 (en) 1996-07-29 1996-07-29 Reflective image display

Country Status (1)

Country Link
JP (1) JP3134785B2 (en)

Also Published As

Publication number Publication date
JPH1048608A (en) 1998-02-20

Similar Documents

Publication Publication Date Title
KR100450922B1 (en) Electro-optical device
US7268843B2 (en) Liquid crystal display with capacitive light shield between data line and pixel electrode
US6770909B2 (en) Electro-optical device and electronic equipment
JP2720862B2 (en) Thin film transistor and thin film transistor array
US5978056A (en) Reflection-type display apparatus having antireflection films
JP4552239B2 (en) Thin film semiconductor element for display and display device
US7388633B2 (en) Reflective liquid crystal display
US5416340A (en) Thin film transistor and active matrix liquid crystal display device having reduced photoelectric leakage current due to incident light
JP3687399B2 (en) Electro-optical device and manufacturing method thereof
JP2000275680A (en) Reflective liquid crystal display device and display panel using the same
JP2005159115A (en) Thin film transistor array substrate and active matrix type liquid crystal display device
JPH08190106A (en) Active matrix device and driving method thereof
JP3134785B2 (en) Reflective image display
JP5094191B2 (en) Reflective liquid crystal display device and liquid crystal projector system
JP4496600B2 (en) Electro-optical device and projector
JP2001330859A (en) Electro-optical device
JP2995725B2 (en) Liquid crystal display device and driving method thereof
JP3358613B2 (en) LCD light valve
JP3736330B2 (en) Electro-optic device
JPH11311803A (en) Electro-optical panel and electronic equipment
JP3305090B2 (en) Image display device
JPH1048626A (en) Reflection type image display device
JPH07181517A (en) Active matrix liquid crystal display
JP2002357820A (en) Reflection type liquid crystal display device
JP2000214482A (en) Electro-optical device and electronic apparatus using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 13

EXPY Cancellation because of completion of term