JP3136072B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3136072B2 JP3136072B2 JP07102233A JP10223395A JP3136072B2 JP 3136072 B2 JP3136072 B2 JP 3136072B2 JP 07102233 A JP07102233 A JP 07102233A JP 10223395 A JP10223395 A JP 10223395A JP 3136072 B2 JP3136072 B2 JP 3136072B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- barrier
- schottky
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/602—Heterojunction gate electrodes for FETs
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はショットキー障壁ダイオ
ード、電界効果トランジスタ、高電子移動度トランジス
タ、金属−半導体−金属(以下MSMと記す)等のショ
ットキー接合を用いる半導体装置に関し、特に、リーク
電流が抑制でき、信頼性の高い半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a Schottky junction, such as a Schottky barrier diode, a field effect transistor, a high electron mobility transistor, and a metal-semiconductor-metal (hereinafter, referred to as MSM). The present invention relates to a highly reliable semiconductor device capable of suppressing current.
【0002】[0002]
【従来例】従来より、ショットキー障壁ダイオード(以
下、ショットキー・ダイオードと記す)、電界効果トラ
ンジスタ(以下、MESFETと記す)、高電子移動度
トランジスタ(以下、HEMTと記す)、金属ー半導体
ー金属受光素子(以下、MSMと記す)等のショットキ
ー接合を用いる半導体装置が使用されている。2. Description of the Related Art Conventionally, Schottky barrier diodes (hereinafter, referred to as Schottky diodes), field effect transistors (hereinafter, referred to as MESFETs), high electron mobility transistors (hereinafter, referred to as HEMTs), metal-semiconductors A semiconductor device using a Schottky junction such as a metal light receiving element (hereinafter, referred to as MSM) is used.
【0003】例えば、HEMTは、電子が走行するチャ
ネル層、チャネル層に電子を供給する電子供給層を備
え、電子供給層と金属電極との接合がショットキー接合
(このショットキー接合における能動層は電子供給層で
ある)となっているデバイスであり、その高速性から高
い遮断周波数を持っており、低雑音が期待されるため、
マイクロ波デバイスとして使用されている。For example, a HEMT includes a channel layer through which electrons travel, and an electron supply layer that supplies electrons to the channel layer. A junction between the electron supply layer and a metal electrode is a Schottky junction (the active layer in this Schottky junction is It is a device that is an electron supply layer), has a high cutoff frequency due to its high speed, and is expected to have low noise.
Used as a microwave device.
【0004】HEMTとしては、従来より、GaAs基
板上に形成したAlGaAs層等をチャネル層に用いた
ものが使用されているが、最近では、より高い電子速度
を得るために、InP基板上に形成したInGaAs層
をチャネル層とするHEMTが研究開発対象となってい
る。InGaAs層をチャネル層に用いたHEMTで
は、電子供給層(ショットキー接合における能動層)に
InP基板と格子定数の近い材料(InP,InGaA
s,InAlAs等)を使用する必要がある。そこで、
近年、InP基板に格子定数の近い材料を能動層とする
ショットキー接合の研究が盛んになされている。Conventionally, HEMTs using an AlGaAs layer or the like formed on a GaAs substrate as a channel layer have been used, but recently a HEMT formed on an InP substrate has been used in order to obtain a higher electron velocity. HEMTs using the InGaAs layer as a channel layer are subject to research and development. In a HEMT using an InGaAs layer as a channel layer, a material (InP, InGaAs) having a lattice constant close to that of an InP substrate is used for an electron supply layer (active layer in a Schottky junction).
s, InAlAs, etc.). Therefore,
In recent years, research on Schottky junctions using an InP substrate having a material having a lattice constant close to the active layer as an active layer has been actively conducted.
【0005】上記のショットキー接合として、例えば、
InP層やInGaAs層を能動層とし、能動層と金属
電極との間に、バンドギャップの大きいInAlAs層
をショットキー障壁向上層(以下、障壁層と記す)とし
て挿入した構造が知られている。通常、InP層やIn
GaAs層と金属電極とのショットキー接合ではリーク
電流が大きくなるという問題があるが、この構造ではI
nAlAs障壁層を導入することにより、ショットキー
障壁を向上させ、逆方向のリーク電流を抑制している。
しかしながら、この構造でも、AlGaAs系のショッ
トキー接合に比して0.2eV程度低いショットキー障
壁しか得られていない。As the above-mentioned Schottky junction, for example,
There is known a structure in which an InP layer or an InGaAs layer is used as an active layer, and an InAlAs layer having a large band gap is inserted as a Schottky barrier enhancement layer (hereinafter, referred to as a barrier layer) between the active layer and a metal electrode. Usually, InP layer or InP
The Schottky junction between the GaAs layer and the metal electrode has a problem that the leakage current becomes large.
The introduction of the nAlAs barrier layer improves the Schottky barrier and suppresses the leakage current in the reverse direction.
However, even with this structure, only a Schottky barrier lower by about 0.2 eV than that of an AlGaAs-based Schottky junction is obtained.
【0006】また、能動層としてInGaAs層を使用
し、障壁層として格子不整合のInGaP層を使用する
ショットキー接合構造(第1の従来例:Journal
of Applied Physics、1992年
9月、第72巻第6号、2347ー2355頁)や、能
動層としてInAlAs層を使用し、障壁層として格子
不整合のInGaP層を使用するショットキー接合構造
(第2の従来例:IEEE Electron Dev
ice Letters、1993年5月、第14巻第
5号、259ー261頁)が知られている。これらの従
来例では、格子不整合のInGaP障壁層は、膜厚が臨
界膜厚以下の転移のない歪み層となっており、そのバン
ドギャップが上記した格子整合のInAlAs層よりも
大きいため、ショットキー障壁を高めることができるも
のと期待されている。A Schottky junction structure using an InGaAs layer as an active layer and a lattice-mismatched InGaP layer as a barrier layer (first conventional example: Journal)
of Applied Physics, September 1992, Vol. 72, No. 6, pp. 2347-2355) or a Schottky junction structure using an InAlAs layer as an active layer and a lattice-mismatched InGaP layer as a barrier layer (No. Conventional Example 2: IEEE Electron Dev
ice Letters, May 1993, Vol. 14, No. 5, pp. 259-261) are known. In these conventional examples, the lattice-mismatched InGaP barrier layer is a distorted layer having a thickness less than the critical thickness and having no transition, and has a band gap larger than that of the lattice-matched InAlAs layer. It is expected that the key barrier can be raised.
【0007】また、InAlAs層を能動層とし、その
能動層と金属電極との間に格子不整合のInAlP層か
らなる障壁層を挿入したショットキー接合構造が知られ
ている(IEEE Electron Device
Letters、1994年1月、第15巻第1号、3
3ー35頁)。この構造では、バンドギャップの大きな
InAlP層を障壁層として利用するため、ショットキ
ー障壁を向上させることができる。There is also known a Schottky junction structure in which an InAlAs layer is used as an active layer and a barrier layer made of a lattice-mismatched InAlP layer is inserted between the active layer and a metal electrode (IEEE Electron Device).
Letters, January 1994, Vol. 15, No. 1, 3
3-35). In this structure, since the InAlP layer having a large band gap is used as a barrier layer, the Schottky barrier can be improved.
【0008】更に、InAlAs層を能動層とし、その
能動層と金属電極との間に、アンドープのInAlAs
層からなる第1の障壁層,格子不整合のAlGaAs層
からなる第2の障壁層を挿入したショットキー接合構造
が知られている(第4の従来例:特開平6−27565
6号公報)。第2の障壁層は、InAlAs層(第1の
障壁層)の酸化を防ぐために設けられたものである。Further, an InAlAs layer is used as an active layer, and an undoped InAlAs layer is provided between the active layer and the metal electrode.
There is known a Schottky junction structure in which a first barrier layer made of a layer and a second barrier layer made of a lattice-mismatched AlGaAs layer are inserted (fourth conventional example: JP-A-6-27565).
No. 6). The second barrier layer is provided to prevent oxidation of the InAlAs layer (first barrier layer).
【0009】[0009]
【発明が解決しようとする課題】しかしながら、第1の
従来例や第2の従来例に示されるような、障壁層として
InGaP層を用いたショットキー・ダイオードやME
SFETにおいては、ショットキー障壁の向上が全く観
測されておらず、依然としてリーク電流が発生する。ま
た、InGaP障壁層の厚さが薄いため、金属電極から
のトンネル電流が流れる可能性がある。However, a Schottky diode or an ME using an InGaP layer as a barrier layer as shown in the first conventional example and the second conventional example.
In the SFET, no improvement in the Schottky barrier is observed at all, and a leak current still occurs. In addition, since the thickness of the InGaP barrier layer is small, a tunnel current may flow from the metal electrode.
【0010】また、第2乃至第4の従来例では、能動層
としてInAlAs層を使用している。InAlAs層
をInP基板に格子整合させるためには、Al組成を4
8%としなければならない。このようなAl組成の大き
いInAlAs層を使用すると、InAlAs層内部及
び他の半導体層との界面に高密度の深い準位が形成され
るため、デバイス特性が悪化してしまう。例えば、HE
MTの電子供給層にInAlAs層を使用したときに
は、電子のゲート電位の変調に対する遅れを生じさせ
る。また、Al組成の大きいInAlAsは熱的に不安
定であるため、動作状態が経時変化してしまうという問
題もある。この問題は、第4の従来例のように、InA
lAs能動層を第2の障壁層(AlGaAs層)で覆っ
た場合においても、深刻な問題となっている。In the second to fourth conventional examples, an InAlAs layer is used as an active layer. In order to lattice-match the InAlAs layer with the InP substrate, the Al composition must be 4
Must be 8%. When such an InAlAs layer having a large Al composition is used, a high-density deep level is formed inside the InAlAs layer and at an interface with another semiconductor layer, so that device characteristics are deteriorated. For example, HE
When an InAlAs layer is used for the electron supply layer of the MT, a delay occurs in the modulation of the gate potential of electrons. In addition, since InAlAs having a large Al composition is thermally unstable, there is a problem that the operation state changes with time. This problem is caused by InA as in the fourth conventional example.
Even when the 1As active layer is covered with the second barrier layer (AlGaAs layer), it poses a serious problem.
【0011】また、第3の実施例で使用するInAlP
障壁層は臨界膜厚以下の大変薄いものであるため、金属
電極からその障壁層を通ってトンネル電流が流れる可能
性がある。Further, the InAlP used in the third embodiment
Since the barrier layer is very thin, less than the critical thickness, a tunnel current may flow from the metal electrode through the barrier layer.
【0012】本発明は上記の問題を解決するために創案
されたものであり、ショットキー接合を利用する半導体
装置であって、リーク電流を低減でき、且つ、高い信頼
性を得ることのできる半導体装置を提供することを目的
とする。The present invention has been made in order to solve the above-mentioned problem, and is a semiconductor device using a Schottky junction, which can reduce a leak current and obtain high reliability. It is intended to provide a device.
【0013】[0013]
【課題を解決するための手段】本発明の半導体装置は、
InP基板上に形成されたInGaAs層からなる能動
層と、能動層に接して形成されたアンドープのInP層
からなる第1のショットキー障壁向上層と、第1のショ
ットキー障壁向上層に接して形成されたアンドープのI
nAlP層からなる第2のショットキー障壁向上層と、
第2のショットキー障壁向上層に接続した金属電極と、
を備えてなるものである。 According to the present invention, there is provided a semiconductor device comprising:
Active consisting of an InGaAs layer formed on an InP substrate
Layer and an undoped InP layer formed in contact with the active layer
A first Schottky barrier enhancement layer made of
Undoped I formed in contact with the key barrier enhancement layer
a second Schottky barrier enhancement layer comprising an nAlP layer;
A metal electrode connected to the second Schottky barrier enhancement layer;
It is provided with.
【0014】[0014]
【0015】[0015]
【0016】本発明の半導体装置は、InP層からなる
能動層と、能動層に接して形成されたアンドープのIn
P層からなる第1のショットキー障壁向上層と、第1の
ショットキー障壁向上層に接して形成されたアンドープ
のInAlP層からなる第2のショットキー障壁向上層
と、第2のショットキー障壁向上層に接した金属電極
と、を備えてなることを特徴とするものである。 The semiconductor device of the present invention comprises an active layer composed of an InP layer, and an undoped In layer formed in contact with the active layer.
A first Schottky barrier enhancement layer made of a P layer, a second Schottky barrier enhancement layer made of an undoped InAlP layer formed in contact with the first Schottky barrier enhancement layer, and a second Schottky barrier And a metal electrode in contact with the enhancement layer.
【0017】本発明の半導体装置は、InP基板上に形
成されたInP層からなるバッファ層と、InGaAs
層からなるチャネル層と、InP層からなるスペーサ層
と、InP層からなる電子供給層と、電子供給層に接し
て形成されたアンドープのInP層からなる第1のショ
ットキー障壁向上層と、第1のショットキー障壁向上層
に接して形成されたアンドープのInAlP層からなる
第2のショットキー障壁向上層と、第2のショットキー
障壁向上層に接続した金属電極と、を備えてなるもので
ある。 A semiconductor device according to the present invention comprises a buffer layer composed of an InP layer formed on an InP substrate and an InGaAs layer.
A first Schottky barrier enhancement layer composed of an undoped InP layer formed in contact with the electron supply layer, a channel layer composed of a layer, a spacer layer composed of an InP layer, an electron supply layer composed of an InP layer, A second Schottky barrier enhancement layer made of an undoped InAlP layer formed in contact with the first Schottky barrier enhancement layer; and a metal electrode connected to the second Schottky barrier enhancement layer. is there.
【0018】[0018]
【作用】本発明の半導体装置では、能動層としてAl組
成の大きいもの(InAlAs等)を使用せず、InG
aAs層やInP層を用いる。これらの材料は、層中や
他の半導体との界面での深い準位の発生がほとんどみら
れない。このため、デバイス特性の悪化や動作状態の経
時変化を抑制することができる。In the semiconductor device of the present invention , an active layer having a large Al composition (such as InAlAs) is not used, and
An aAs layer or an InP layer is used. In these materials, generation of a deep level in a layer or at an interface with another semiconductor is hardly observed. For this reason, it is possible to suppress the deterioration of the device characteristics and the change over time in the operation state.
【0019】また、障壁層としてバンドギャップの広い
InAlP層を使用するため、ショットキー障壁が高く
なり、熱放射によるリーク電流が低減し、耐圧特性が向
上する。[0019] In order to use a wide an In Al P layer band gap as the barrier layer, the higher the Schottky barrier, reduces the leakage current due to thermal radiation, the withstand voltage characteristic is improved.
【0020】本発明の半導体装置では、InAlPから
なる第2の障壁層と能動層との間にInP層からなる第
1の障壁層が形成されている。この第1の障壁層はIn
P基板と同一材料であるため、膜厚をある程度厚くする
ことが可能である。このため、障壁層を透過してくるト
ンネル電流を抑制することができる。[0020] In the semiconductor device of the present invention, the first barrier layer made of InP layer between the second barrier layer and the active layer made of an In Al P is formed. This first barrier layer is In
Since it is the same material as the P substrate, it is possible to increase the film thickness to some extent. For this reason, a tunnel current transmitted through the barrier layer can be suppressed.
【0021】本発明の半導体装置は、InAlP障壁層
(第2の障壁層)を備えていることによって、ゲートに
おけるリーク電流を抑制することができる。The semiconductor device of the present invention, by being provided with an In Al P barrier layer (second barrier layer), it is possible to suppress the leakage current in the gates.
【0022】[0022]
(第1の実施例)図1は、本発明の第1の実施例に係る
ショットキー・ダイオードの断面構造を示すものであ
る。図1において、1はn型InP基板、2は膜厚が1
000nmのn型InPバッファ層、3は膜厚が100
0nmのIn0 . 5 3 Ga0 . 4 7As能動層、6は膜
厚が11nmのアンドープIn0 . 7 5 Al0 . 2 5 P
からなる障壁層、7は金属電極である。(First Embodiment) FIG. 1 shows a sectional structure of a Schottky diode according to a first embodiment of the present invention. In FIG. 1, 1 is an n-type InP substrate, and 2 is
000 nm n-type InP buffer layer, 3 has a thickness of 100
In 0 of 0nm. 5 3 Ga 0. 4 7 As active layer, an undoped In 0 thickness of 11nm is 6. 7 5 Al 0. 2 5 P
The barrier layer 7 is a metal electrode.
【0023】InAlP障壁層6の膜厚は、InP基板
1と格子不整が生じることを考慮して、その厚みを臨界
膜厚以下にしている。このため、転位のない歪み層とな
る。この層をアンドープにしているのは、トンネル電流
の原因となる不純物準位を発生させないためである。The thickness of the InAlP barrier layer 6 is set to be equal to or less than the critical thickness in consideration of occurrence of lattice irregularity with the InP substrate 1. Therefore, a dislocation-free strained layer is obtained. The reason why this layer is undoped is that an impurity level causing a tunnel current is not generated.
【0024】図2は、図1のショットキー・ダイオード
の逆バイアス印加時のエネルギー・バンド構造図であ
る。InGaAs能動層3と金属電極7と間にバンドギ
ャップの広いInAlP障壁層6を介在させているた
め、ショットキー障壁が高くなり、熱放射によるリーク
電流Ieが抑えられる。FIG. 2 is an energy band structure diagram of the Schottky diode of FIG. 1 when a reverse bias is applied. Since the InAlP barrier layer 6 having a wide band gap is interposed between the InGaAs active layer 3 and the metal electrode 7, the Schottky barrier is increased, and the leakage current Ie due to thermal radiation is suppressed.
【0025】表1はこの構造のショットキー・ダイオー
ドの特性(逆方向に1Vの電圧を印加したときのリーク
電流密度,ショットキー障壁)を示すものである。ここ
では、比較のために、障壁層としてInGaP層を用い
た場合(第1の従来例)の特性も記している。Table 1 shows characteristics of the Schottky diode having this structure (leakage current density and Schottky barrier when a voltage of 1 V is applied in the reverse direction). Here, for comparison, the characteristics in the case where an InGaP layer is used as a barrier layer (first conventional example) are also described.
【0026】[0026]
【表1】 [Table 1]
【0027】表1に示したように、本例のショットキー
・ダイオードではショットキー障壁が高くなるため、リ
ーク電流を第1の従来例の1/20以下まで低減するこ
とができる。As shown in Table 1, the Schottky barrier of the Schottky diode of this embodiment is high, so that the leak current can be reduced to 1/20 or less of the first conventional example.
【0028】また、InGaAs能動層3を用いている
ため、その層中や他の半導体との界面に深い準位がほと
んど発生しない。このため、デバイス特性の悪化や動作
状態の経時変化を抑制することができる。Since the InGaAs active layer 3 is used, a deep level hardly occurs in the layer or at the interface with another semiconductor. For this reason, it is possible to suppress the deterioration of the device characteristics and the change over time in the operation state.
【0029】但し、本例では、InAlP障壁層6とI
nGaAs能動層3との間の伝導帯端不連続△Ec1 が
大きく、また、InAlP障壁層6の膜厚が薄いため、
InAlP障壁層6を通過して流れるトンネリング電流
Itが発生する恐れがある。However, in this example, the InAlP barrier layer 6 and the I
The conduction band edge discontinuity ΔEc 1 between the nGaAs active layer 3 and the nGaAs active layer 3 is large, and the thickness of the InAlP barrier layer 6 is small.
A tunneling current It flowing through the InAlP barrier layer 6 may be generated.
【0030】(第2の実施例)図3は、本発明の第2の
実施例に係るショットキー・ダイオードの構造を示す断
面図である。図3において、1はInP基板、2は膜厚
が1000nmのn型InPバッファ層、3は膜厚が1
000nmのIn0 . 5 3 Ga0 . 4 7 As能動層、5
は膜厚が20nmアンドープInP障壁層(第1の障壁
層)、6は膜厚が11nmのアンドープIn0 . 7 5 A
l0 . 2 5 P障壁層(第2の障壁層)、7は金属電極で
ある。(Second Embodiment) FIG. 3 is a sectional view showing a structure of a Schottky diode according to a second embodiment of the present invention. In FIG. 3, 1 is an InP substrate, 2 is an n-type InP buffer layer having a thickness of 1000 nm, and 3 is
In 0 of 000nm. 5 3 Ga 0. 4 7 As active layer, 5
Thickness 20nm undoped InP barrier layer (first barrier layer), an undoped In 0 the thickness 6 11 nm. 7 5 A
l 0. 2 5 P barrier layer (second barrier layer), 7 is a metal electrode.
【0031】本例は、第1の実施例におけるInGaA
s能動層3とInAlP障壁層6との間にアンドープI
nP障壁層5を挿入しており、これにより、第1の実施
例で抑制することができなかったトンネル電流を抑制す
るものである。This embodiment is based on the InGaAs of the first embodiment.
undoped I between the active layer 3 and the InAlP barrier layer 6
The nP barrier layer 5 is inserted, thereby suppressing a tunnel current that cannot be suppressed in the first embodiment.
【0032】図4は、このショットキー・ダイオードの
逆バイアス印加時のエネルギー・バンド構造図である。
ここでも、第1の実施例と同様にInAlP障壁層(第
2の障壁層)6を用いているため熱放射電流Ieが抑制
される。また、InP基板1と同一材料のInP層から
なる第1の障壁層5を用いているため、障壁層を厚くす
ることができ、トンネル電流Itを抑制することができ
る。このため、第1の実施例よりも更にリーク電流を低
減させることができる。FIG. 4 is an energy band structure diagram of the Schottky diode when a reverse bias is applied.
Also in this case, the thermal radiation current Ie is suppressed because the InAlP barrier layer (second barrier layer) 6 is used as in the first embodiment. Further, since the first barrier layer 5 made of the same material as the InP substrate 1 is used, the thickness of the barrier layer can be increased, and the tunnel current It can be suppressed. For this reason, the leak current can be further reduced as compared with the first embodiment.
【0033】尚、InP障壁層5をアンドープとしたの
はトンネル電流の原因となる不純物準位を発生させない
ためである。The reason why the InP barrier layer 5 is undoped is that an impurity level causing a tunnel current is not generated.
【0034】また、InP障壁層5の膜厚は20μmに
限るものではないが、5nm以上50nm以下であるこ
とが望ましい。なぜなら、5nm以下であるとトンネル
電流を抑制することができなくなり、50nm以上であ
ると能動層3に電圧がかかりにくくなるからである。The thickness of the InP barrier layer 5 is not limited to 20 μm, but is preferably 5 nm or more and 50 nm or less. This is because if the thickness is less than 5 nm, the tunnel current cannot be suppressed, and if the thickness is more than 50 nm, a voltage is hardly applied to the active layer 3.
【0035】(第3の実施例)図5は、第3の実施例に
係るショットキー・ダイオードの構造を示す断面図であ
る。図5において、1はInP基板、2は膜厚が100
0nmのn型InPバッファ層、4は膜厚が1000n
mのInP能動層、6は膜厚が11nmのアンドープI
n0 . 7 5 Al0 . 2 5 P障壁層、7は金属電極であ
る。(Third Embodiment) FIG. 5 is a sectional view showing a structure of a Schottky diode according to a third embodiment. 5, reference numeral 1 denotes an InP substrate;
0 nm n-type InP buffer layer, 4 has a thickness of 1000 n
m of the InP active layer 6 is an undoped I layer having a thickness of 11 nm.
n 0. 7 5 Al 0. 2 5 P barrier layer, 7 is a metal electrode.
【0036】InAlP障壁層6の膜厚は、InP基板
1と格子不整が生じることを考慮して、その厚みを臨界
膜厚以下にしている。このため、転位のない歪み層とな
る。また、このInAlP障壁層6をアンドープにして
いるのは、トンネル電流の原因となる不純物準位を発生
させないためである。The thickness of the InAlP barrier layer 6 is set to be equal to or less than the critical thickness in consideration of occurrence of lattice irregularity with the InP substrate 1. Therefore, a dislocation-free strained layer is obtained. The reason why the InAlP barrier layer 6 is undoped is that an impurity level causing a tunnel current is not generated.
【0037】図6は、本発明の第3の実施例に係るショ
ットキー・ダイオードの逆バイアス印加時のエネルギー
・バンド構造図である。FIG. 6 is an energy band diagram of a Schottky diode according to a third embodiment of the present invention when a reverse bias is applied.
【0038】本例の構造では、InP能動層4と金属電
極7との間にバンドギャップの広いInAlPからなる
障壁層6を介在させているため、高いショットキー障壁
が実現され、リーク電流が低減する。In the structure of this embodiment, the barrier layer 6 made of InAlP having a wide band gap is interposed between the InP active layer 4 and the metal electrode 7, so that a high Schottky barrier is realized and the leak current is reduced. I do.
【0039】また、InP能動層4を用いているため、
その層中や他の半導体との界面に深い準位がほとんど発
生しない。このため、デバイス特性の悪化や動作状態の
経時変化を抑制することができる。Further, since the InP active layer 4 is used,
A deep level hardly occurs in the layer or at the interface with another semiconductor. For this reason, it is possible to suppress the deterioration of the device characteristics and the change over time in the operation state.
【0040】但し、本例では、InAlP障壁層6の膜
厚が薄いため、InP能動層4のキャリア濃度が大きい
場合には、InP能動層4の空乏層幅Wが狭くなりトン
ネル電流Itが発生する恐れがある。However, in this example, since the thickness of the InAlP barrier layer 6 is small, when the carrier concentration of the InP active layer 4 is high, the depletion layer width W of the InP active layer 4 becomes narrow, and a tunnel current It occurs. Might be.
【0041】(第4の実施例)図7は、本発明の第4の
実施例に係るショットキー・ダイオードの断面構造を示
すものである。図7において、1はInP基板、2は膜
厚が1000nmのn型InPバッファ層、4は膜厚が
1000nmのInP能動層、5は膜厚が20nmのア
ンドープInP障壁層(第1の障壁層)、6は膜厚が1
1nmのアンドープIn0 . 7 5 Al0 . 2 5 P障壁層
(第2の障壁層)、7は金属電極である。(Fourth Embodiment) FIG. 7 shows a sectional structure of a Schottky diode according to a fourth embodiment of the present invention. In FIG. 7, 1 is an InP substrate, 2 is an n-type InP buffer layer having a thickness of 1000 nm, 4 is an InP active layer having a thickness of 1000 nm, and 5 is an undoped InP barrier layer having a thickness of 20 nm (first barrier layer). ) And 6 have a film thickness of 1
Undoped In the 1nm 0. 7 5 Al 0. 2 5 P barrier layer (second barrier layer), 7 is a metal electrode.
【0042】上記のように、本例は第3の実施例の構造
にアンドープInP障壁層5を挿入したものである。こ
の層をアンドープとしたのはトンネル電流の原因となる
不純物準位を発生させないためである。As described above, in this embodiment, the undoped InP barrier layer 5 is inserted in the structure of the third embodiment. This layer is undoped in order to prevent generation of an impurity level which causes a tunnel current.
【0043】図8は、図7のショットキー・ダイオード
の逆バイアス印加時のエネルギー・バンド構造図であ
る。第2の実施例と同様に、アンドープInP障壁層5
を挿入するため、障壁層全体の厚さを厚くすることがで
き、InP能動層4のキャリア濃度が高い場合でも、ト
ンネル電流Itを小さくすることができる。FIG. 8 is an energy band diagram of the Schottky diode of FIG. 7 when a reverse bias is applied. As in the second embodiment, the undoped InP barrier layer 5
Is inserted, the thickness of the entire barrier layer can be increased, and the tunnel current It can be reduced even when the carrier concentration of the InP active layer 4 is high.
【0044】尚、上記第1乃至第4の実施例において
は、InP基板1をn型としたが、この限りではなく、
半絶縁性のものでもよい。また、バッファ層2をn型の
InP層としたが、この限りではない。In the first to fourth embodiments, the InP substrate 1 is of the n-type, but is not limited to this.
It may be semi-insulating. Further, the buffer layer 2 is an n-type InP layer, but is not limited thereto.
【0045】更に、アンドープInAlP障壁層6は、
In組成xが75%、膜厚が11nmのものに限るもの
ではない。但し、膜厚はIn組成xで決まる臨界膜厚以
下の膜厚としなればならない。J.W.Matthew
sらの提案した方法(Journal of Crys
tal Growth、1974年、第27巻、118
ー125頁)により臨界膜厚を計算すると、In組成x
が75%の場合の臨界膜厚は約11nmとなる。Further, the undoped InAlP barrier layer 6
It is not limited to those having an In composition x of 75% and a film thickness of 11 nm. However, the film thickness must be equal to or less than the critical film thickness determined by the In composition x. J. W. Matthew
s et al. (Journal of Crys)
tal Growth, 1974, Vol. 27, 118
-Page 125), the In composition x
Is 75%, the critical film thickness is about 11 nm.
【0046】また、第1の実施例、第2の実施例では、
能動層3を構成するn型のInGaAs層をInP基板
に格子整合するもの(In組成yが53%)としたが、
これに限るものではない。但し、膜厚はIn組成yで定
まる臨界膜厚以下でなければならない。In the first embodiment and the second embodiment,
The n-type InGaAs layer constituting the active layer 3 is lattice-matched to the InP substrate (In composition y is 53%).
It is not limited to this. However, the film thickness must be equal to or less than the critical film thickness determined by the In composition y.
【0047】また、第3及び第4の実施例では、第1の
障壁層5をエピタキシャル層上に形成したが、この限り
ではなく、直接InP基板1上に形成してもよい。In the third and fourth embodiments, the first barrier layer 5 is formed on the epitaxial layer. However, the present invention is not limited to this, and the first barrier layer 5 may be formed directly on the InP substrate 1.
【0048】(第5の実施例)図9は、本発明の第5の
実施例に係るHEMTの構造を示す断面図である。本例
は上記した第4の実施例のショットキー接合をHEMT
に適用したものである。(Fifth Embodiment) FIG. 9 is a sectional view showing the structure of a HEMT according to a fifth embodiment of the present invention. In this embodiment, the Schottky junction of the fourth embodiment is replaced by HEMT.
It is applied to
【0049】図9において、1はInP基板、2は膜厚
が500nmのInPバッファ層、8は膜厚が20nm
のIn0 . 5 3 Ga0 . 4 7 Asチャネル層、9は膜厚
が2nmのInPスぺーサ層、10はn型InPの電子
供給層、5は膜厚が20nmアンドープInP障壁層
(第1の障壁層)、6は膜厚が11nmのアンドープI
n0 . 7 5 Al0 . 2 5 P障壁層(第2の障壁層)、1
1は膜厚が2nmのキャップ層、7はゲート電極、12
はソース電極、13はドレイン電極である。In FIG. 9, 1 is an InP substrate, 2 is an InP buffer layer having a thickness of 500 nm, and 8 is a 20 nm film.
Of In 0. 5 3 Ga 0. 4 7 As channel layer, 9 has a thickness of 2 nm InP spacer layer, an electron supply layer of n-type InP 10, 5 has a thickness of 20nm undoped InP barrier layer (second 1 is an undoped I film having a thickness of 11 nm.
n 0. 7 5 Al 0. 2 5 P barrier layer (second barrier layer), 1
1 is a cap layer having a thickness of 2 nm; 7 is a gate electrode;
Is a source electrode, and 13 is a drain electrode.
【0050】ここで、InP電子供給層10,InP障
壁層5,アンドープInAlP障壁層6,ゲート電極7
が第4の実施例に示したショットキー接合を構成してい
る。尚、電子供給層10はショットキー接合における能
動層である。Here, the InP electron supply layer 10, InP barrier layer 5, undoped InAlP barrier layer 6, gate electrode 7
Constitute the Schottky junction shown in the fourth embodiment. Note that the electron supply layer 10 is an active layer in a Schottky junction.
【0051】本例の構造によれば、第4の実施例と同様
に、上記のショットキー接合におけるリーク電流及びト
ンネル電流が抑制される。すなわち、ゲート電極7での
リーク電流及びトンネル電流が抑制される。リーク電流
値の実験結果を表2に示す。ここでは、比較のために、
第2の従来例に記載されたリーク電流の値も示してい
る。According to the structure of this embodiment, similarly to the fourth embodiment, the leak current and the tunnel current in the above-described Schottky junction are suppressed. That is, the leak current and the tunnel current in the gate electrode 7 are suppressed. Table 2 shows the experimental results of the leak current value. Here, for comparison,
The values of the leak current described in the second conventional example are also shown.
【0052】[0052]
【表2】 [Table 2]
【0053】表2に示したように、本例のHEMTでは
−1Vの電圧を印加したときのゲート電極7でのリーク
電流は、従来のものの1/30倍程度にまで低減できて
いる。As shown in Table 2, in the HEMT of this embodiment, the leakage current at the gate electrode 7 when a voltage of -1 V is applied can be reduced to about 1/30 times that of the conventional HEMT.
【0054】以上、第1乃至第5の実施例では、ショッ
トキー障壁ダイオード及びHEMTについて述べたが、
MESFET、MSM等においても、同様な効果が得ら
れることはいうまでもない。As described above, in the first to fifth embodiments, the Schottky barrier diode and the HEMT have been described.
It goes without saying that a similar effect can be obtained in MESFET, MSM and the like.
【0055】[0055]
【発明の効果】以上のように、請求項1乃至請求項5に
記載の半導体装置では、ショットキー接合の能動層とし
てInGaAs層やInP層を用いるため、半導体層中
の深い準位の発生を低減でき、デバイス特性の悪化や動
作状態の経時変化を抑制することができ、信頼性が向上
する。As described above, in the semiconductor device according to any one of the first to fifth aspects, since an InGaAs layer or an InP layer is used as an active layer of a Schottky junction, generation of a deep level in the semiconductor layer is prevented. Therefore, the deterioration of device characteristics and the change over time of the operation state can be suppressed, and the reliability is improved.
【0056】また、障壁層としてバンドギャップの広い
InAlP層を使用するため、熱放射によるリーク電流
が低減し、耐圧特性が向上する。[0056] In order to use a wide an In Al P layer band gap as a barrier layer, reduces the leakage current due to thermal radiation, the withstand voltage characteristic is improved.
【0057】更に、InAlPからなる第2の障壁層と
能動層との間にInP層からなる第1の障壁層を形成す
ることにより、障壁層を透過するトンネル電流を抑制す
ることができる。[0057] Further, by forming the first barrier layer made of InP layer between the second barrier layer and the active layer made of an In Al P, it is possible to suppress the tunnel current passing through the barrier layer .
【図1】第1の実施例の半導体装置の構造を示す断面図
である。FIG. 1 is a cross-sectional view illustrating a structure of a semiconductor device according to a first embodiment.
【図2】図1の半導体装置のエネルギー・バンド構造を
示す図である。FIG. 2 is a diagram illustrating an energy band structure of the semiconductor device of FIG. 1;
【図3】第2の実施例の半導体装置の構造を示す断面図
である。FIG. 3 is a cross-sectional view illustrating a structure of a semiconductor device according to a second embodiment.
【図4】図3の半導体装置のエネルギー・バンド構造を
示す図である。FIG. 4 is a diagram illustrating an energy band structure of the semiconductor device of FIG. 3;
【図5】第3の実施例の半導体装置の構造を示す断面図
である。FIG. 5 is a cross-sectional view illustrating a structure of a semiconductor device according to a third embodiment.
【図6】図5の半導体装置のエネルギー・バンド構造を
示す図である。FIG. 6 is a diagram illustrating an energy band structure of the semiconductor device of FIG. 5;
【図7】第4の実施例の半導体装置の構造を示す断面図
である。FIG. 7 is a cross-sectional view illustrating a structure of a semiconductor device according to a fourth embodiment.
【図8】図7の半導体装置のエネルギー・バンド構造を
示す図である。FIG. 8 is a diagram showing an energy band structure of the semiconductor device of FIG. 7;
【図9】第5の実施例のHEMTの構造を示す断面図で
ある。FIG. 9 is a sectional view showing the structure of a HEMT according to a fifth embodiment.
1 InP基板 2 InPバッファ層 3 n型InGaAs能動層 4 n型InP能動層 5 アンドープInP障壁層 6 アンドープInAlP障壁層 7 ゲート電極 8 アンドープInGaAsチャネル層 10 InP電子供給層 Ie 熱放射電流 It トンネル電流 Reference Signs List 1 InP substrate 2 InP buffer layer 3 n-type InGaAs active layer 4 n-type InP active layer 5 undoped InP barrier layer 6 undoped InAlP barrier layer 7 gate electrode 8 undoped InGaAs channel layer 10 InP electron supply layer Ie thermal radiation current It tunnel current
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 正文 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭62−73675(JP,A) 特開 昭58−141576(JP,A) 特開 平1−119065(JP,A) 特開 平7−263663(JP,A) 特開 昭55−95370(JP,A) 特開 平5−74813(JP,A) 特開 平5−160161(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/778 H01L 21/338 H01L 29/812 H01L 29/872 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Masafumi Shimizu 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-62-73675 (JP, A) JP-A-58- 141576 (JP, A) JP-A-1-119065 (JP, A) JP-A-7-263661 (JP, A) JP-A-55-95370 (JP, A) JP-A-5-74813 (JP, A) JP-A-5-160161 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/778 H01L 21/338 H01L 29/812 H01L 29/872
Claims (3)
層からなる能動層と、該能動層に接して形成された、ア
ンドープのInP層からなる第1のショットキー障壁向
上層と、 該第1のショットキー障壁向上層に接して形成されたア
ンドープのInAlP層からなる第2のショットキー障
壁向上層と、該第2のショットキー障壁向上層に接続し
た金属電極と、を備えてなることを特徴とする半導体装
置。 1. InGaAs formed on an InP substrate
And an active layer formed in contact with the active layer.
For first Schottky barrier made of doped InP layer
An upper layer and an electrode formed in contact with the first Schottky barrier enhancement layer.
Second Schottky barrier composed of doped AlAlP layer
Connecting the wall enhancement layer and the second Schottky barrier enhancement layer
Semiconductor device comprising:
Place.
接して形成されたアンドープのInP層からなる第1の
ショットキー障壁向上層と、該該1のショットキー障壁
向上層に接して形成されたアンドープのInAlP層か
らなる第2のショットキー障壁向上層と、該第2のショ
ットキー障壁向上層に接続した金属電極と、を備えてな
ることを特徴とする半導体装置。 2. An active layer comprising an InP layer, and
A first undoped InP layer formed in contact with the first
A Schottky barrier enhancement layer and the first Schottky barrier
Undoped InAlP layer formed in contact with enhancement layer
A second Schottky barrier enhancement layer comprising
A metal electrode connected to the key barrier enhancement layer.
A semiconductor device, comprising:
なるバッファ層と、InGaAs層からなるチャネル層
と、InP層からなるスペーサ層と、InP層からなる
電子供給層と、該電子供給層に接して形成されたアンド
ープのInP層からなる第1のショットキー障壁向上層
と、該第1のショットキー障壁向上層に接して形成され
たアンドープのInAlP層からなる第2のショットキ
ー障壁向上層と、該第2のショットキー障壁向上層に接
続した金属電極と、を備えてなることを特徴とする半導
体装置。 3. An InP layer formed on an InP substrate.
Buffer layer and channel layer made of InGaAs layer
And a spacer layer composed of an InP layer and a spacer layer composed of an InP layer.
An electron supply layer and an AND formed in contact with the electron supply layer;
First Schottky barrier enhancement layer composed of an InP layer
Formed in contact with the first Schottky barrier enhancement layer
Schottky made of undoped InAlP layer
A contact between the barrier enhancement layer and the second Schottky barrier enhancement layer.
And a continuous metal electrode.
Body device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07102233A JP3136072B2 (en) | 1995-04-26 | 1995-04-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07102233A JP3136072B2 (en) | 1995-04-26 | 1995-04-26 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298317A JPH08298317A (en) | 1996-11-12 |
| JP3136072B2 true JP3136072B2 (en) | 2001-02-19 |
Family
ID=14321933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07102233A Expired - Fee Related JP3136072B2 (en) | 1995-04-26 | 1995-04-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3136072B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789489B2 (en) * | 2005-03-11 | 2011-10-12 | アンリツ株式会社 | Microwave monolithic integrated circuit |
-
1995
- 1995-04-26 JP JP07102233A patent/JP3136072B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08298317A (en) | 1996-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JP2500063B2 (en) | Field effect transistor | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| US7557389B2 (en) | Field-effect transistor | |
| EP0482726B1 (en) | Heterojunction field-effect transistor | |
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| US5250822A (en) | Field effect transistor | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| JP2804041B2 (en) | Field-effect transistor | |
| US6121641A (en) | Compound semiconductor field-effect transistor with improved current flow characteristic | |
| Luo et al. | p-channel modulation-doped field-effect transistors based on AlSb/sub 0.9/As/sub 0.1//GaSb | |
| JP2758803B2 (en) | Field effect transistor | |
| JP2000349096A (en) | Compound field effect transistor and method of manufacturing the same | |
| JP3136072B2 (en) | Semiconductor device | |
| Küsters et al. | Al-free InP-based high electron mobility transistors: Design, fabrication and performance | |
| Tehrani et al. | Excess drain current in heterojunction FETs due to substrate space-charge-limited current | |
| Bolognesi et al. | InAs/AlSb heterostructure field-effect transistors using a Si-doped InAs/AlSb short-period superlattice modulation doping barrier | |
| JPH05175494A (en) | Tunnel transistor | |
| JP2792295B2 (en) | Tunnel transistor | |
| JP2567730B2 (en) | Heterojunction field effect transistor | |
| JP2581423B2 (en) | Heterojunction FET | |
| JP2728765B2 (en) | Compound semiconductor field effect transistor | |
| JP2964625B2 (en) | Compound semiconductor field effect transistor | |
| JP3156252B2 (en) | Field effect transistor | |
| Martinez et al. | GaAs/sub x/Sb/sub 1-x//In/sub y/Al/sub 1-y/As p-channel heterostructure FETs with high transconductance and low gate leakage current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |