Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3136526B2 - Power amplifier - Google Patents
[go: Go Back, main page]

JP3136526B2 - Power amplifier - Google Patents

Power amplifier

Info

Publication number
JP3136526B2
JP3136526B2 JP03172805A JP17280591A JP3136526B2 JP 3136526 B2 JP3136526 B2 JP 3136526B2 JP 03172805 A JP03172805 A JP 03172805A JP 17280591 A JP17280591 A JP 17280591A JP 3136526 B2 JP3136526 B2 JP 3136526B2
Authority
JP
Japan
Prior art keywords
fet
signal
class
power
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03172805A
Other languages
Japanese (ja)
Other versions
JPH0537257A (en
Inventor
浩司 岡崎
浩二 堀川
將義 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP03172805A priority Critical patent/JP3136526B2/en
Publication of JPH0537257A publication Critical patent/JPH0537257A/en
Application granted granted Critical
Publication of JP3136526B2 publication Critical patent/JP3136526B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電力増幅器に係り、特
に、時分割多元接続方式の送信装置用マイクロ波電力増
幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier, and more particularly, to a microwave power amplifier for a time division multiple access type transmitter.

【0002】[0002]

【従来の技術】時分割多元接続方式では、一般に、ある
割り振られた時間のみに信号をバースト的に送出する。
その信号の送出時間が繰り返し周期(フレーム周期)内
に占める割合は数分の1から数千分の1と非常に小さ
い。マイクロ波を用いるこのような通信システムの送信
電力増幅器として、進行波管増幅器(TWTA:Travel
ing Wave Tube Amplifier )と固体電力増幅器が使用さ
れている。固体電力増幅器は性能劣化や寿命要因を持た
ず、10V以下の電圧で動作することから、保守が簡単
で、電源が小型・軽量になり、増幅器としても小型に構
成できる可能性を持つ。また、図5は一般的なマイクロ
波電力増幅用高出力FETの特性を示す。同図は一般的
なマイクロ波電力増幅用高出力FETの信号入力に対す
る信号出力特性及び、消費電力特性を表す。同図中、a
はA級動作時の出力、bはB級動作時の出力、cはA級
動作時の消費電力、dはB級動作時の消費電力を示す。
一方ゲート・バイアス電圧をFETがA級動作をする
よう選んだ場合の特性と、他方はゲート・バイアス電圧
をFETがピンチ・オフとなるよう選んだすなわちB級
動作の場合の特性を示すものである。A級動作の場合の
消費電力cは信号入力にかかわらずほぼ一定であり、信
号入力がない場合でも多くの電流を消費する。B級動作
の場合の消費電力dは信号入力にほぼ比例し、入力がな
い場合には0となるが、出力および利得はA級動作の場
合に比して低下する。
2. Description of the Related Art In a time division multiple access system, a signal is generally transmitted in a burst only at a certain allocated time.
The ratio of the transmission time of the signal in the repetition period (frame period) is very small, from several to several thousandths. As a transmission power amplifier of such a communication system using microwaves, a traveling wave tube amplifier (TWTA: Travel)
ing Wave Tube Amplifier) and a solid-state power amplifier are used. Since the solid-state power amplifier does not have performance deterioration or life factor and operates at a voltage of 10 V or less, it is easy to maintain, the power supply becomes small and light, and there is a possibility that the power amplifier can be made small. FIG. 5 shows the characteristics of a general high power FET for microwave power amplification. FIG. 1 shows signal output characteristics and power consumption characteristics with respect to a signal input of a general microwave power amplifying high output FET. In the figure, a
Represents output during class A operation, b represents output during class B operation, c represents power consumption during class A operation, and d represents power consumption during class B operation.
One shows the characteristics when the gate bias voltage is selected so that the FET performs class A operation, and the other shows the characteristics when the gate bias voltage is selected so that the FET is pinched off, that is, the case of class B operation. It is. The power consumption c in the case of class A operation is substantially constant irrespective of the signal input, and a large amount of current is consumed even when there is no signal input. The power consumption d in the case of the class B operation is substantially proportional to the signal input, and becomes 0 when there is no input, but the output and the gain are lower than those in the case of the class A operation.

【0003】[0003]

【発明が解決しようとする課題】進行波管増幅器は、高
出力、高効率が期待できるが、形状が大きく、また高電
圧を使用するため電源が複雑となること、加えてTWT
の寿命劣化の問題がある。一方、固体電力増幅器は通信
に使用される周波数たとえば14GHzあるいは30G
Hzにおいては固体電力増幅素子は出力が比較的小さ
く、効率も低い。固体電力増幅器において高い出力を得
るには多数の固定増幅素子の出力を合成する必要があ
り、このために効率はさらに低下するとともに、発熱量
も多く、熱対策を含めて寸法・重量も大幅に増加すると
いう問題がある。また、マイクロ波領域ではまだB級動
作に欠かせない高調波制御技術が確立しておらず、マイ
クロ波領域において、現在存在する固体増幅素子でのB
級動作では出力と利得がA,AB級に対して劣る。この
ため、現在使用されている固体電力増幅器の動作はA
級、またはA級とB級の中間にあるAB級であり、たと
え信号を送出しないときでも電力増幅器が動作状態にあ
り、電力を消費する。
The traveling-wave tube amplifier can be expected to have a high output and a high efficiency, but it has a large shape and uses a high voltage, which complicates the power supply.
There is a problem of deterioration of the service life. On the other hand, solid-state power amplifiers use frequencies used for communication, for example, 14 GHz or 30 GHz.
At Hz, solid-state power amplifiers have relatively low output and low efficiency. To obtain high output in a solid-state power amplifier, it is necessary to combine the outputs of many fixed amplification elements, which further reduces the efficiency, increases the amount of heat generated, and significantly increases the size and weight including heat measures. There is a problem of increasing. In the microwave region, harmonic control technology indispensable for class B operation has not yet been established.
In class operation, output and gain are inferior to class A and class AB. Therefore, the operation of the currently used solid-state power amplifier is A
Class A, or Class AB which is intermediate between Class A and Class B. Even when no signal is transmitted, the power amplifier is in operation and consumes power.

【0004】図6はバースト的に送出される信号と従来
技術による固体電力増幅器の動作状態を示す。同図は前
記バースト的に送出される信号(1)と、A級動作での
固体電力増幅器の動作状態(2)を示す。前述したよう
に信号送出時間のフレーム周期に占める割合は非常に小
さく、消費される電力の大部分は、送信信号として放出
されないまま熱に変換される。このため、発熱量が多く
放熱のための設備や大電力対策のために、電力装置が大
型・重量化し、高価になる欠点を持っている。この欠点
を補うため、電力増幅器と、例えば電源制御装置等の何
らかの付加装置を併設することで、信号を送出しないと
きには電力増幅器を非動作状態とするような送信装置が
ある。しかし、既存の通信システムにおいて前述のよう
な送信装置を用いて大容量の情報を含む信号を高速かつ
損なうことなく伝達するためには、送信装置以外にも、
例えば時分割多重化装置にはFETをオン・オフさせる
増幅器制御用信号を発生させる装置等の付加装置が必要
となるという、新たな欠点が生じる。本発明は上記の点
に鑑みなされたもので、上記に示したバースト状の信号
に対して特別の付加装置を必要とせず、小型・軽量で消
費電力が小さく、しかも安価なマイクロ波送信装置用電
力増幅器を実現することにある。
FIG. 6 shows a signal transmitted in a burst and an operation state of a conventional solid-state power amplifier. The figure shows the signal (1) transmitted in a burst and the operation state (2) of the solid-state power amplifier in the class A operation. As described above, the ratio of the signal transmission time to the frame period is very small, and most of the consumed power is converted into heat without being emitted as a transmission signal. For this reason, there is a drawback that the power device becomes large in size and weight and expensive in order to generate a large amount of heat and to dissipate equipment for heat radiation and measures against large power. In order to compensate for this drawback, there is a transmission device in which a power amplifier and some additional device such as a power supply control device are provided in parallel to make the power amplifier inactive when no signal is transmitted. However, in order to transmit a signal including a large amount of information at high speed and without loss using the above-described transmission device in an existing communication system, in addition to the transmission device,
For example, the time-division multiplexing device has a new disadvantage that an additional device such as a device for generating an amplifier control signal for turning on / off the FET is required. The present invention has been made in view of the above points, and does not require a special additional device for the burst-like signal shown above, and is small, lightweight, has low power consumption, and is inexpensive for a microwave transmitting device. It is to implement a power amplifier.

【0005】[0005]

【課題を解決するための手段】図1は、本発明の原理構
成図を示す。本発明は、増幅素子として電界効果トラン
ジスタ(FET)を含むマイクロ波回路と、該FETの
ゲート端子及びドレイン端子のそれぞれに電力を供給す
るバイアス回路を有し、入力信号が該ゲート端子に入力
され、該ドレイン端子から出力信号が取り出される電力
増幅器において、FETのゲート端バイアス回路の出力
端の電圧が該ゲート端バイアス回路に含まれる抵抗を通
して供給され、入力信号電力のレベルに応じて変化する
FETのゲート端の直流インピーダンスの変化に応じ
て、無信号時にはFETがB級動作ないしC級動作を行
い、信号入力時にはFETがA級動作ないしAB級動作
を行うように該抵抗の値を設定する出力電圧可変手段を
含むゲート端バイアス回路を有する。
FIG. 1 is a block diagram showing the principle of the present invention. The present invention has a microwave circuit including a field effect transistor (FET) as an amplifying element, and a bias circuit for supplying power to each of a gate terminal and a drain terminal of the FET, and an input signal is input to the gate terminal. In the power amplifier from which an output signal is taken out from the drain terminal, the voltage at the output terminal of the gate terminal bias circuit of the FET is supplied through a resistor included in the gate terminal bias circuit, and changes according to the level of the input signal power. The FET performs Class B or Class C operation when there is no signal according to the change in the DC impedance at the gate end of the FET.
When the signal is input, the FET operates in Class A or Class AB
A gate end bias circuit including an output voltage varying means for setting the value of the resistor so as to perform the operation.

【0006】[0006]

【作用】本発明は増幅素子としてFETを使用するマイ
クロ波電力増幅器において、電力増幅器のゲート端バイ
アス回路に、無信号入力時には電力を消費しないよう出
力電圧をFETのピンチ・オフ近傍と信号入力時には所
望の増幅特性が得られるFETの(1/4)×(ピンチ
・オフ)から(3/4)×(ピンチ・オフ)となるよう
な出力電圧可変機能を持たせることで、電力増幅器以外
に増幅器制御信号発生させる等の特別の付加回路を用い
ずに消費電力を抑え、また、消費電力を抑えることで増
幅器の特性を損なわないことの両者を同時に実現する。
According to the present invention, in a microwave power amplifier using an FET as an amplifying element, an output voltage is supplied to a gate terminal bias circuit of the power amplifier so that power is not consumed when no signal is input and near an FET pinch-off and when a signal is input. By providing an output voltage variable function that changes from (1/4) x (pinch off) to (3/4) x (pinch off) of the FET that provides the desired amplification characteristics, The power consumption is suppressed without using a special additional circuit such as generation of an amplifier control signal, and the both characteristics of the amplifier are not impaired by suppressing the power consumption.

【0007】[0007]

【実施例】電力増幅器のゲート・バイアス回路に出力電
圧可変機能を持たせる本発明の一実施例として、ゲート
・バイアス回路に特定の高抵抗値を有する抵抗器を設け
る場合について、以下、図面に基づいて詳細に述べる。
図1には、本発明の作動原理の説明のためのFETを用
いた増幅器のゲート・バイアス回路の模式図を示す。図
1に示す構成はFET1、ゲート・バイアス用定電圧電
源2、抵抗器3及び、ドレイン・バイアス用定電圧電源
4である。この抵抗器3の抵抗値を以下に述べる設計法
に従って得られた値Rとすれば、後述するように信号入
力がないときにはFET1がピンチ・オフとなりドレイ
ン電流Idがほぼ0となり消費電力が0で、信号入力が
存在するときにのみ動作する増幅器となる。以下、本発
明の原理及び、この抵抗値Rの設計法について述べる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As an embodiment of the present invention in which a gate bias circuit of a power amplifier has an output voltage variable function, a case where a resistor having a specific high resistance value is provided in a gate bias circuit will be described below with reference to the drawings. It will be described in detail based on this.
FIG. 1 is a schematic diagram of a gate bias circuit of an amplifier using an FET for explaining the operation principle of the present invention. The configuration shown in FIG. 1 includes an FET 1, a constant voltage power supply 2 for gate and bias, a resistor 3, and a constant voltage power supply 4 for drain and bias. Assuming that the resistance value of the resistor 3 is a value R obtained according to a design method described below, as described later, when there is no signal input, the FET 1 is pinched off, the drain current Id is almost 0, and the power consumption is 0. , An amplifier that operates only when a signal input is present. Hereinafter, the principle of the present invention and a method of designing the resistance value R will be described.

【0008】FET1の入力インピーダンスは、ゲート
・バイアス電圧および入力信号レベルによって変化す
る。ゲート・バイアス電源2に定電圧電源を用いた場
合、その変化はゲート電流の変化として現われる。一般
にA級及びAB級動作の場合のFETのゲート電流は、
例として出力1WクラスのFET1では、信号入力がな
いときにはほとんど流れないか、流れても数マイクロア
ンペア程度だが、出力が飽和する程度まで信号入力を上
げた場合には数ミリアンペア程度流れる。一方、ゲート
・バイアス電圧をFETのピンチ・オフ電圧に近い値に
選べば、信号入力がないときにも数十マイクロアンペア
から1ミリアンペア程度のゲート電流が流れ、信号入力
を上げていけばさらに大きなゲート電流が流れる。図1
の回路において定電圧電源2の出力電圧をV、抵抗器3
の抵抗値をR、FET1のゲート・バイアス電圧をV
g、流れる電流をIgとする。まずFET1の飽和出力
が得られる動作時のゲート直流入力インピーダンスZr
を求める。このZrの値は、例えば、実際の動作時のゲ
ート・ソース間の電圧Vgとゲート電流Igを測定する
ことにより簡単に求めることができる。
[0008] The input impedance of FET1 varies with the gate bias voltage and the input signal level. When a constant voltage power supply is used as the gate bias power supply 2, the change appears as a change in the gate current. Generally, the gate current of the FET in the case of class A and class AB operation is
For example, in the FET 1 of the output 1W class, almost no current flows when there is no signal input, or about several microamps even when the signal is input. However, when the signal input is increased to the extent that the output is saturated, about several milliamps flow. On the other hand, if the gate bias voltage is selected to a value close to the pinch-off voltage of the FET, a gate current of about several tens of microamps to about 1 milliamp flows even when there is no signal input. Gate current flows. FIG.
In the circuit shown in FIG.
Is R, and the gate bias voltage of FET1 is V
g, and the flowing current is Ig. First, the gate direct-current input impedance Zr at the time of operation in which a saturated output of the FET 1 is obtained.
Ask for. The value of Zr can be easily obtained, for example, by measuring the gate-source voltage Vg and the gate current Ig during the actual operation.

【0009】ここで、ゲートバイアス用定電圧電源2の
出力電圧VをFET1がピンチ・オフとなるような電圧
Vpに設定すれば、FET1は非動作となり信号入力が
なければドレイン電流がほとんど流れないため、電力を
消費しない。このときゲート電流Igは数十マイクロア
ンペアから1ミリアンペア程度流れている。入力信号を
0から徐々に上げていくと次第にFET1の入力インピ
ーダンスが低下し、ゲート電流Igはそれに伴って増大
する。このため、抵抗器3に生じる電圧降下は次第に大
きくなり、FET1にかかる実際のゲート・バイアス電
圧Vgは次第に浅くなる。増幅器が飽和出力を得られる
ような信号入力時において、この抵抗器3に生じる電圧
降下を利用して、FET1のゲート・バイアス電圧Vg
を電力増幅器に適する電圧、すなわちFET1がA級ま
たはAB級動作となる電圧Vaとならしめる抵抗器3の
抵抗値Rが存在し、その抵抗値は以下のようにして一意
的に決定できる。 V=Vp=R・Ig+Va=R・Ig+Zr・Ig=(R+Zr)Ig ∴ R=(Vp/Va−1)Zr ここで、電圧Vaは一般的にVp/2程度の値となる。
実験的に抵抗値Rを求めるには抵抗器3を可変抵抗器と
し、実際に動作させながら信号入力の無いときにはVg
〜Vp、有るときにはVg=Vaとなるように可変抵抗
器を調整し、そのRの値を測定すればよい。この時、ゲ
ート・バイアス回路で消費される電力Pgは Pg=V・Ig=Vp×(〜数十mA)=(〜数十mW) であり、ドレイン回路で消費される電力 Pd=Vd・Id=(10V程度)×(数A)=(数十W) に比べて非常に小さく無視できる値である。抵抗器3の
抵抗値をこのようにして得られたある値Rとすることに
より、信号入力がないときにはFET1はピンチ・オフ
すなわち非動作状態にあり、消費電力は抑圧されて理想
的には0となる。一方、信号入力が存在するときには、
A級またはAB級動作する。
Here, if the output voltage V of the gate bias constant voltage power supply 2 is set to a voltage Vp at which the FET 1 is pinched off, the FET 1 does not operate and almost no drain current flows unless there is a signal input. Therefore, no power is consumed. At this time, the gate current Ig flows from several tens of microamps to about 1 milliamp. As the input signal is gradually increased from 0, the input impedance of the FET 1 gradually decreases, and the gate current Ig increases accordingly. For this reason, the voltage drop generated in the resistor 3 gradually increases, and the actual gate bias voltage Vg applied to the FET 1 gradually decreases. When a signal is input so that the amplifier can obtain a saturated output, the gate bias voltage Vg of the FET 1 is utilized by utilizing the voltage drop generated in the resistor 3.
Is a voltage R suitable for a power amplifier, that is, a resistance value R of the resistor 3 which makes the voltage Va at which the FET 1 performs a class A or class AB operation, and the resistance value can be uniquely determined as follows. V = Vp = R · Ig + Va = R · Ig + Zr · Ig = (R + Zr) Ig∴R = (Vp / Va−1) Zr Here, the voltage Va is generally a value of about Vp / 2.
To obtain the resistance value R experimentally, the resistor 3 is a variable resistor, and when there is no signal input while actually operating, Vg
VVp, if there is, the variable resistor may be adjusted so that Vg = Va, and the value of R may be measured. At this time, the power Pg consumed by the gate bias circuit is Pg = V · Ig = Vp × (〜several mA) = (〜several mW), and the power Pd = Vd · Id consumed by the drain circuit = (About 10 V) × (several A) = (several tens of W) By setting the resistance value of the resistor 3 to a certain value R obtained in this manner, when there is no signal input, the FET 1 is in a pinch off state, that is, in a non-operating state, the power consumption is suppressed, and ideally, 0. Becomes On the other hand, when there is a signal input,
A class or AB class operation is performed.

【0010】図2は本発明の一実施例の構成を示す。同
図に示す構成はFET11,入力信号端子12、出力信
号端子13、コンデンサ14〜16、マイクロストリッ
プ線路18〜23、チョークコイル25、26、貫通コ
ンデンサ27、28、定電圧電源29、30、マッチン
グネットワーク31、32、抵抗器33より構成され
る。ここで、抵抗器33は本発明により、定められたあ
る特定の値を持つ。マイクロストリップ線路20〜23
は使用高周波信号の波長の1/4ないし、その奇数倍の
電気長を持つ。
FIG. 2 shows the configuration of an embodiment of the present invention. The configuration shown in the figure is a FET 11, an input signal terminal 12, an output signal terminal 13, capacitors 14 to 16, microstrip lines 18 to 23, choke coils 25 and 26, feedthrough capacitors 27 and 28, constant voltage power supplies 29 and 30, matching. It is composed of networks 31, 32 and a resistor 33. Here, the resistor 33 has a specific value determined according to the present invention. Microstrip line 20-23
Has an electrical length of 1/4 or an odd multiple of the wavelength of the used high-frequency signal.

【0011】図3は図2の実施例により得られた特性を
示す。同図は従来の電力増幅器の入出力特性と消費電
力、および本発明を実施した場合、すなわち図2の実施
例の電力増幅器で得られた入出力特性と消費電力を示し
ており、aは従来のA級動作時の出力、bは従来のB級
動作時の出力、cは従来のA級動作時の消費電力、dは
従来のB級動作時の消費電力、eは本発明の実施例の出
力、fは本発明の実施例の消費電力を示す。これから分
かるように、正規のRF信号入力時にはA級動作時と同
じ出力、利得が得られ、RF信号入力がないときにはF
ETが自動的にピンチ・オフするか、あるいはピンチ・
オフに近い状態となって、消費電力は従来増幅器の数分
の1からほぼ0となる。また上記2つ状態の間では、入
出力特性は線形性が劣化しているが、一定振幅の信号を
出力する場合には、この線形性の影響は問題とならな
い。
FIG. 3 shows the characteristics obtained by the embodiment of FIG. FIG. 3 shows the input / output characteristics and power consumption of the conventional power amplifier, and the input / output characteristics and power consumption obtained when the present invention is implemented, that is, the power amplifier of the embodiment of FIG. , Output during class A operation, b is output during conventional class B operation, c is power consumption during conventional class A operation, d is power consumption during conventional class B operation, and e is an embodiment of the present invention. And f represents the power consumption of the embodiment of the present invention. As can be seen, the same output and gain as in class A operation can be obtained when a normal RF signal is input, and F and F when no RF signal is input.
ET will automatically pinch off or pinch
The state is almost off, and the power consumption is reduced from a fraction of that of the conventional amplifier to almost zero. The linearity of the input / output characteristics is deteriorated between the above two states, but when outputting a signal with a constant amplitude, the influence of the linearity does not matter.

【0012】図4には図2の実施例における電力増幅器
の動作を示す。同図中、(a),(b)はそれぞれ電力
増幅器の入力信号および出力信号、(c)は電力増幅器
のドレイン電流であり、消費電力はほぼドレイン電流に
比例する。時分割多重信号は同期バーストとデータバー
ストで構成される。同期バーストがフレーム間隔の約1
000分の1、データバーストが送信信号に応じてフレ
ーム間隔の約200分の1から約4分の1期間だけ送出
されるような時分割多元接続方式の通信システムにおい
て、本発明による電力増幅器を適用すれば、上記の原理
により各バーストに応じて電力増幅器の動作が制御され
て、動作状態(c)に示すように動作・非動作が切換わ
り、電力増幅器は時分多重信号を損なうことなく増幅す
ることができる。この際、電力増幅素子であるFETは
約1000分の1から約4分の1の期間だけオンであ
り、その他の期間はオフである。従って、図6と比較す
ると明らかなように電力増幅器の消費電力は大幅に低減
される。
FIG. 4 shows the operation of the power amplifier in the embodiment of FIG. In the figure, (a) and (b) are the input and output signals of the power amplifier, respectively, and (c) is the drain current of the power amplifier, and the power consumption is almost proportional to the drain current. The time division multiplex signal is composed of a synchronization burst and a data burst. Synchronous burst is about 1 frame interval
In a time division multiple access communication system in which a data burst is transmitted for about one-thousandth or one-thousandth of a frame interval in response to a transmission signal, a power amplifier according to the present invention is used. If applied, the operation of the power amplifier is controlled according to each burst according to the above principle, and the operation and non-operation are switched as shown in the operation state (c), and the power amplifier does not impair the time-division multiplexed signal. Can be amplified. At this time, the FET which is the power amplifying element is on for only about one-thousandth to about one-quarter, and is off for other periods. Therefore, as is apparent from comparison with FIG. 6, the power consumption of the power amplifier is greatly reduced.

【0013】[0013]

【発明の効果】上記のように本発明によれば、一定振幅
でかつバースト状の信号を増幅する場合に本発明による
電力増幅器を用いれば、以下のような効果を奏する。 (1) 電力増幅器の消費電力を大幅に削減でき、この
結果、電力増幅器の小型化・軽量化が達成される。 (2) 電力増幅器の発熱が2分の1以下になるため冷
却設備を簡単にでき、電力増幅器の小型化・経済化が可
能になる。
As described above, according to the present invention, the following effects can be obtained by using the power amplifier according to the present invention when amplifying a burst signal having a constant amplitude. (1) The power consumption of the power amplifier can be significantly reduced, and as a result, the power amplifier can be reduced in size and weight. (2) Since the heat generated by the power amplifier is reduced to half or less, the cooling equipment can be simplified, and the power amplifier can be reduced in size and economical.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】本発明の一実施例の構成図である。FIG. 2 is a configuration diagram of one embodiment of the present invention.

【図3】図2の実施例により得られた特性を示す図であ
る。
FIG. 3 is a diagram showing characteristics obtained by the embodiment of FIG. 2;

【図4】図2の実施例における電力増幅器の動作を示す
図である。
FIG. 4 is a diagram illustrating an operation of the power amplifier in the embodiment of FIG. 2;

【図5】一般的なマイクロ波電力増幅用高出力FETの
特性を示す図である。
FIG. 5 is a diagram illustrating characteristics of a general microwave power amplifying high-output FET.

【図6】バースト的に送出される信号と従来技術による
固体電力増幅器の動作状態を示す図である。
FIG. 6 is a diagram showing a signal transmitted in a burst and an operation state of a conventional solid-state power amplifier.

【符号の説明】[Explanation of symbols]

1,11 FET(電界効果トランジスタ) 2 ゲートバイアス用定電圧電源 3 抵抗器 4 ドレインバイアス用定電圧電源 12 入力信号端子 13 出力信号端子 14〜16 コンデンサ 18〜23 マイクロストリップ線路 25,26 チョーク・コイル 27,28 貫通コンデンサ 29,30 定電圧電源 31,32 マッチングネットワーク 33 抵抗器 Reference Signs List 1,11 FET (field effect transistor) 2 constant voltage power supply for gate bias 3 resistor 4 constant voltage power supply for drain bias 12 input signal terminal 13 output signal terminal 14-16 capacitor 18-23 microstrip line 25,26 choke coil 27, 28 feed-through capacitor 29, 30 constant voltage power supply 31, 32 matching network 33 resistor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−357705(JP,A) 実開 昭62−103311(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 3/72 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-357705 (JP, A) JP-A 62-103311 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 1/00-3/72

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 増幅素子として電界効果トランジスタ
(FET)を含むマイクロ波回路と、該FETのゲート
端子及びドレイン端子のそれぞれに電力を供給するバイ
アス回路を有し、入力信号が該ゲート端子に入力され、
該ドレイン端子から出力信号が取り出される電力増幅器
において、 前記FETのゲート端バイアス回路の出力端の電圧が該
ゲート端バイアス回路に含まれる抵抗を通して供給さ
れ、入力信号電力のレベルに応じて変化する前記FET
のゲート端の直流インピーダンスの変化に応じて、無信
号時には前記FETがB級動作ないしC級動作を行い、
信号入力時には前記FETがA級動作ないしAB級動作
を行うように該抵抗の値を設定する出力電圧可変手段を
含むゲート端バイアス回路を有することを特徴とする電
力増幅器。
1. A microwave circuit including a field effect transistor (FET) as an amplifying element, and a bias circuit for supplying power to each of a gate terminal and a drain terminal of the FET, and an input signal is input to the gate terminal. And
In the power amplifier from which an output signal is taken out from the drain terminal, the voltage at the output terminal of the gate terminal bias circuit of the FET is supplied through a resistor included in the gate terminal bias circuit, and changes according to the level of the input signal power. FET
The FET performs Class B operation or Class C operation when there is no signal according to the change in the DC impedance at the gate end of
When a signal is input, the FET operates in class A or class AB
A power amplifier having a gate-end bias circuit including an output voltage varying means for setting the value of the resistor so as to perform the following .
JP03172805A 1991-07-12 1991-07-12 Power amplifier Expired - Fee Related JP3136526B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03172805A JP3136526B2 (en) 1991-07-12 1991-07-12 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03172805A JP3136526B2 (en) 1991-07-12 1991-07-12 Power amplifier

Publications (2)

Publication Number Publication Date
JPH0537257A JPH0537257A (en) 1993-02-12
JP3136526B2 true JP3136526B2 (en) 2001-02-19

Family

ID=15948701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03172805A Expired - Fee Related JP3136526B2 (en) 1991-07-12 1991-07-12 Power amplifier

Country Status (1)

Country Link
JP (1) JP3136526B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506264A (en) * 2012-12-21 2016-03-03 オメガ・エス アー Decorative parts manufactured by fitting

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319737A (en) 2005-05-13 2006-11-24 Renesas Technology Corp Semiconductor integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506264A (en) * 2012-12-21 2016-03-03 オメガ・エス アー Decorative parts manufactured by fitting

Also Published As

Publication number Publication date
JPH0537257A (en) 1993-02-12

Similar Documents

Publication Publication Date Title
US6774719B1 (en) Power amplifier configuration
CN1636315B (en) Current modulator and method for sensing AM modulation impedance of power amplifier theoretically
JP3300836B2 (en) RF amplifier bias control method and apparatus
EP0839407B1 (en) A high frequency, differential limiting distributed amplifier
JP2883894B2 (en) Predistorted linearization circuits for microwaves.
US7928799B2 (en) Power amplifying apparatus and mobile communication terminal
WO2004049559A1 (en) Systems and methods of dynamic bias switching for radio frequency power amplifiers
US20040095193A1 (en) Radio frequency power amplifier adaptive bias control circuit
CN101304236A (en) Variable Bias Control for Switch-Mode RF Amplifiers
JPH08330855A (en) Push-pull power amplifier
US5789978A (en) Ku-band linearizer bridge
US20040095192A1 (en) Radio frequency power amplifier adaptive bias control circuit
JPH0637551A (en) Distortion compensation circuit
JP3136526B2 (en) Power amplifier
CN219124180U (en) Linear Compensation Bias Circuit
JP4281962B2 (en) Dual mode power amplifier with common controller
JP2001284974A (en) Fet amplifier
US5999047A (en) Linearizer for use with RF power amplifiers
US6788149B2 (en) Broad-band biasing system for biasing an electronic circuit and an amplifier incorporating the system
JP2004201313A (en) Transmission impedance amplifying device of source follower structure
US6593811B2 (en) Nonlinear feedback linearizer
US5745282A (en) Light modulation device
JPH11234050A (en) Power amplifier
US6587243B1 (en) Second order predistortor for a return laser transmitter
EP1429456A1 (en) Variable gain amplifier of low power consumption

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees