JP3137155B2 - DC-DC converter - Google Patents
DC-DC converterInfo
- Publication number
- JP3137155B2 JP3137155B2 JP05294779A JP29477993A JP3137155B2 JP 3137155 B2 JP3137155 B2 JP 3137155B2 JP 05294779 A JP05294779 A JP 05294779A JP 29477993 A JP29477993 A JP 29477993A JP 3137155 B2 JP3137155 B2 JP 3137155B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductance
- voltage
- control
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 80
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000009499 grossing Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、プッシュプル回路を含
むDC−DCコンバータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter including a push-pull circuit.
【0002】[0002]
【従来の技術】図1は従来のプッシュプル回路を含むD
C−DCコンバータを示す。このDC−DCコンバータ
においては、直流電源1の一端1aと他端1bとの間に
ハーフブリッジ回路を接続し、この出力段に全波整流回
路とチョークインプット型平滑回路を設けることによっ
て構成されている。2. Description of the Related Art FIG. 1 shows a conventional push-pull circuit including a push-pull circuit.
3 shows a C-DC converter. In this DC-DC converter, a half-bridge circuit is connected between one end 1a and the other end 1b of the DC power supply 1, and a full-wave rectifier circuit and a choke input type smoothing circuit are provided at the output stage. I have.
【0003】ハーフブリッジ型インバータ回路は、直流
電源1の一端1aと他端1bとの間に接続されたダイオ
ードDa 、Db を内蔵する電界効果トランジスタから成
る第1及び第2のスイッチング素子Q1 、Q2 の直列回
路及び第1及び第2のコンデンサC1 、C2 の直列回路
を含む。出力トランスTの1次巻線N1 の一端は第1及
び第2のスイッチング素子Q1 、Q2 の相互接続中点に
接続され、1次巻線N1 の他端は第1及び第2のコンデ
ンサC1 、C2 の接続中点に接続されている。トランス
Tの2次巻線N2 はセンタタップ2によって第1及び第
2の巻線N2a、N2bに分割されている。全波整流回路を
構成するための第1及び第2のダイオードD1 、D2 は
2次巻線N2 の一端及び他端にそれぞれ接続されてい
る。平滑回路はチョークコイルL0 とコンデンサC0 と
から成り、チョークインプット型に構成されている。即
ちチョークコイルL0 の入力端は第1及び第2のダイオ
ードD1 、D2 のカソードに接続され、平滑用コンデン
サC0 はチョークコイルL0の出力端とセンタタップ2
との間に接続されている。出力端子3、4は平滑用コン
デンサC0 の両端子に接続されている。制御回路5は出
力端子3、4と一対のスイッチング素子Q1 、Q2 の制
御端子(ゲート)との間に接続され、出力電圧を一定に
制御するための第1及び第2のPWMパルスP1 、P2
を発生する。第1及び第2のPWMパルスP1 、P2 は
相互間に休止期間を有して交互に発生する。[0003] The half-bridge type inverter circuit comprises first and second switching elements Q1, Q2 comprising field effect transistors having diodes Da, Db connected between one end 1a and the other end 1b of the DC power supply 1. And a series circuit of the first and second capacitors C1 and C2. One end of a primary winding N1 of the output transformer T is connected to the interconnection point of the first and second switching elements Q1 and Q2, and the other end of the primary winding N1 is connected to the first and second capacitors C1 and C1. It is connected to the connection midpoint of C2. The secondary winding N2 of the transformer T is divided by a center tap 2 into first and second windings N2a and N2b. First and second diodes D1 and D2 for forming a full-wave rectifier circuit are connected to one end and the other end of the secondary winding N2, respectively. The smoothing circuit includes a choke coil L0 and a capacitor C0, and is configured as a choke input type. That is, the input terminal of the choke coil L0 is connected to the cathodes of the first and second diodes D1 and D2, and the smoothing capacitor C0 is connected to the output terminal of the choke coil L0 and the center tap 2.
Is connected between. The output terminals 3 and 4 are connected to both terminals of the smoothing capacitor C0. The control circuit 5 is connected between the output terminals 3 and 4 and the control terminals (gates) of the pair of switching elements Q1 and Q2, and controls the first and second PWM pulses P1 and P2 for keeping the output voltage constant.
Occurs. The first and second PWM pulses P1 and P2 are generated alternately with a pause between them.
【0004】[0004]
【動作】図1のDC−DCコンバータは次のように動作
する。まず、電源投入によって第1及び第2のコンデン
サC1 、C2 が電源1の電圧Eの1/2にそれぞれ充電
される。その後、第1及び第2のスイッチング素子Q1
、Q2 を相互間に休止期間を有して交互にオン状態に
する。第1のスイッチング素子Q1 がオンの期間には第
1のスイッチング素子Q1 と1次巻線N1 と第1のコン
デンサC1 とから成る閉回路で第1のコンデンサC1 の
放電に基づく電流が流れる。また、電源1と第1のスイ
ッチング素子Q1 と1次巻線N1 と第2のコンデンサC
2 とから成る閉回路にも電流が流れる。第1及び第2の
スイッチング素子Q1 、Q2 が共にオフの期間を介して
次に第2のスイッチング素子Q2 がオンになると、第2
のスイッチング素子Q2 と第2のコンデンサC2 と1次
巻線N1 とから成る閉回路に電流が流れると共に、電源
1と第1のコンデンサC1 と1次巻線N1 と第2のスイ
ッチング素子Q2 とから成る閉回路にも電流が流れる。
これにより、1次巻線N1 に交互に逆向きの電流が流
れ、2次巻線N2 に交流電圧が得られる。2次巻線N2
に上向きの電圧が誘起している時には第1の巻線N2aと
第1のダイオードD1 とチョークコイルL0 とコンデン
サC0 との回路に電流が流れる。2次巻線N2 に下向き
の電圧が誘起している時には、第2の巻線N2bと第2の
ダイオードD2 とチョークコイルL0 とコンデンサC0
とから成る回路に電流が流れる。[Operation] The DC-DC converter of FIG. 1 operates as follows. First, when the power is turned on, the first and second capacitors C1 and C2 are charged to 1/2 of the voltage E of the power supply 1, respectively. Thereafter, the first and second switching elements Q1
, Q2 are turned on alternately with a pause between each other. While the first switching element Q1 is on, a current based on the discharge of the first capacitor C1 flows in a closed circuit including the first switching element Q1, the primary winding N1, and the first capacitor C1. Further, the power supply 1, the first switching element Q1, the primary winding N1, and the second capacitor C
Current also flows through the closed circuit consisting of When the first and second switching elements Q1 and Q2 are both turned off and then the second switching element Q2 is turned on, the second
A current flows through a closed circuit including the switching element Q2, the second capacitor C2, and the primary winding N1, and the power supply 1, the first capacitor C1, the primary winding N1, and the second switching element Q2. Current also flows through the closed circuit.
As a result, a reverse current flows alternately through the primary winding N1, and an AC voltage is obtained through the secondary winding N2. Secondary winding N2
When an upward voltage is induced in the circuit, a current flows through a circuit including the first winding N2a, the first diode D1, the choke coil L0, and the capacitor C0. When a downward voltage is induced in the secondary winding N2, the second winding N2b, the second diode D2, the choke coil L0, and the capacitor C0
Current flows through the circuit consisting of
【0005】[0005]
【発明が解決しようとする課題】第1のスイッチング素
子Q1 がオフになると、1次巻線N1 の両端にサージ電
圧が生じるが、第2のスイッチング素子Q2 のターンオ
ン時にはこのサージ電圧が消滅し、1次巻線N1 の電圧
がゼロになる。このため、第2のスイッチング素子Q2
には第2のコンデンサC2 の電圧(E/2)が印加され
ている。第2のスイッチング素子Q2 は電圧が印加され
た状態でターンオンするので、ゼロボルトスイッチング
が達成されず、スイッチング損失が生じる。このため、
効率の低下、及びノイズの発生が問題になる。第1のス
イッチング素子Q1 のターンオン時にも同様な問題が生
じる。When the first switching element Q1 is turned off, a surge voltage is generated across the primary winding N1, but when the second switching element Q2 is turned on, this surge voltage disappears. The voltage of the primary winding N1 becomes zero. Therefore, the second switching element Q2
Is applied with the voltage (E / 2) of the second capacitor C2. Since the second switching element Q2 is turned on while a voltage is applied, zero volt switching is not achieved, and switching loss occurs. For this reason,
Problems such as a decrease in efficiency and generation of noise occur. A similar problem occurs when the first switching element Q1 is turned on.
【0006】そこで、本発明の目的はスイッチング素子
をこの電圧がゼロ又は低い状態でターンオンさせること
即ちソフトスイッチングさせることが可能なDC−DC
コンバータを提供することにある。Accordingly, an object of the present invention is to provide a DC-DC device capable of turning on a switching element with this voltage being zero or low, that is, capable of performing soft switching.
To provide a converter.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続された第1及び第2のスイッチング素子の直
列回路と前記第1及び第2のスイッチング素子を介して
交互に電圧が印加されるトランスの1次巻線とを含むイ
ンバータ回路と、前記トランスの2次巻線と、前記2次
巻線に接続された全波整流回路と、前記整流回路に接続
されたチョークインプット型平滑回路と、前記1次巻線
に直列に接続されたインダクタンス又は前記1次巻線の
漏れインダクタンスと、前記第1及び第2のスイッチン
グ素子を交互にオン・オフ制御するためのスイッチ制御
回路とを有し、前記制御回路は前記第1及び第2のスイ
ッチング素子をオン・オフ制御するためのパルスを実質
的にデッドタイムを有さないで発生し、且つ前記平滑回
路の出力を一定に制御するために前記オン・オフ制御の
繰返し周波数を変えるように構成され、前記インダクタ
ンスの蓄積エネルギ−の放出が前記第1及び第2のスイ
ッチング素子のオン・オフの切換に基づいて生じ、且つ
この蓄積エネルギ−の放出期間に前記1次巻線に印加さ
れる電圧が実質的に零になるように前記インダクタンス
が前記インバ−タ回路に接続され、前記インバ−タ回路
は電流共振用コンデンサを含んでいないことを特徴とす
るDC−DCコンバ−タに係わるものである。なお、請
求項2に示すように、トランスに並列にLC直列共振回
路を接続することができる。また、請求項3に示すよう
に、1次巻線に直列にLC並列共振回路を接続すること
ができる。また、請求項4に示すように、インダクタン
スを可変インダクタンスとし、これを制御することによ
って出力電圧を調整することができる。In order to achieve the above object, the present invention provides a series circuit of a DC power supply and first and second switching elements connected between one end and the other end of the DC power supply. And an inverter circuit including a primary winding of a transformer to which a voltage is alternately applied via the first and second switching elements, a secondary winding of the transformer, and the secondary winding. A full-wave rectifier circuit, a choke input type smoothing circuit connected to the rectifier circuit, an inductance connected in series to the primary winding or a leakage inductance of the primary winding, the first and second switch control to alternately on-off controls the switching elements
And the control circuit includes a first switch and a second switch.
Pulse for controlling the on / off of the switching element
Occurs without any dead time and the smoothing
In order to control the output of the road constant,
The inductor configured to change a repetition frequency;
Release of the stored energy of the first and second switches.
Occurs based on switching of the switching element on and off, and
During the period of discharging the stored energy, the voltage applied to the primary winding is reduced.
The inductance so that the applied voltage is substantially zero.
Are connected to the inverter circuit, and the inverter circuit
Does not include a capacitor for current resonance.
Related to a DC-DC converter. As described in claim 2, an LC series resonance circuit can be connected in parallel with the transformer. Further, an LC parallel resonance circuit can be connected in series with the primary winding. Further, as described in claim 4, the output voltage can be adjusted by controlling the inductance as a variable inductance.
【0008】[0008]
【発明の作用及び効果】各請求項の発明において、イン
ダクタンス(漏れインダクタンスを含む)又は可変イン
ダクタンスは、例えば第1のスイッチング素子がターン
オフし、第2のスイッチング素子がターンオンする時の
電圧降下素子として機能する。即ち、第1のスイッチン
グ素子のオン期間にインダクタンス又は可変インダクタ
ンスにエネルギーが蓄積され、このエネルギーの放出が
第1のスイッチング素子がオフした後に第2のスイッチ
ング素子を通って行われる。このため、第2のスイッチ
ング素子のソフトスイッチングが可能になる。即ち、第
2のスイッチング素子の寄生容量のエネルギ−が回生さ
れ、第2のスイッチング素子のゼロボルトスイッチング
が可能になる。またタ−ンオフ時のインダクタンス又は
可変インダクタンスの電圧降下は電源側の電圧とほぼ等
しくなるので、1次巻線の電圧はほぼゼロになり、2次
巻線の電圧もほぼゼロになる。インダクタンス又は可変
インダクタンスのエネルギーの放出が終了すると、1次
巻線及び第2のスイッチング素子にはこれまでとは逆の
向きの電流が流れ始める。しかし、平滑回路はチョーク
インプット型であるので、チョークコイルに蓄積された
エネルギーの放出によって整流回路の導通が維持され、
2次巻線は短絡状態になり、その後に、2次巻線の電圧
に基づく整流出力が得られる。従って、各請求項の発明
によれば、インダクタンスの働きによってソフトスイッ
チングが可能でありばかりでなく、デッドタイムを実質
的に有さない制御であるにも拘らず、チョ−クインプッ
ト型平滑回路の働きで2次巻線の短絡が生じ、デッドタ
イムを有する場合と同様な出力状態が得られ、2次巻線
が短絡している時間と短絡していない時間との割合の変
化によって出力電圧を制御することが可能になる。ま
た、第1及び第2のスイッチング素子をデッドタイムを
有さないで交互にオン・オフ制御するので、制御回路の
構成が簡単になる。請求項1〜3の発明では、インダク
タンスの蓄積エネルギーの放出のためにトランスの電圧
がゼロになる期間がほぼ一定になるので、第1及び第2
のスイッチング素子のオン・オフの繰返し周波数(周
期)を変えることによって出力電圧を調整することがで
きる。請求項4の発明においては、可変インダクタンス
の値を変えることによってトランスの電圧がゼロになる
期間が変化するので、第1及び第2のスイッチング素子
のオン・オフ周波数を一定に保って出力電圧を調整する
ことができる。請求項2及び3の発明では、共振回路の
共振動作によってトランスの出力電圧を低下させること
ができるので、第1及び第2のスイッチング素子のオン
・オフ周波数が軽負荷等において極端に高くなることを
防ぐことができる。即ち、オン・オフ周波数の範囲を制
限することができる。In the invention of each claim, the inductance (including the leakage inductance) or the variable inductance is, for example, a voltage drop element when the first switching element is turned off and the second switching element is turned on. Function. That is, energy is accumulated in the inductance or the variable inductance during the ON period of the first switching element, and this energy is released through the second switching element after the first switching element is turned off. Therefore, the second switch
Soft switching of the switching element becomes possible. That is,
The energy of the parasitic capacitance of the switching element 2 is regenerated.
Zero volt switching of the second switching element
Becomes possible. Matata - the voltage descent of the inductance or variable inductance at-off is substantially equal to the voltage of the power source side, the voltage of the primary winding becomes almost zero, the voltage of the secondary winding becomes substantially zero. When the release of the energy of the inductance or the variable inductance ends, a current starts flowing in the primary winding and the second switching element in a direction opposite to the current direction. But the smoothing circuit is choke
Because it is an input type, it is stored in the choke coil
The conduction of the rectifier circuit is maintained by the release of energy,
The secondary winding is short-circuited and then the voltage of the secondary winding
Is obtained. Therefore, the invention of each claim
According to the soft switch
Not only possible but also dead time
Despite the control that does not have
The short circuit of the secondary winding occurs due to the function of the
Output state similar to the case with
Change in the ratio between the time when
Thus, the output voltage can be controlled. Ma
In addition, the dead time of the first and second switching elements is reduced.
Since it is turned on and off alternately without having
The configuration is simplified. According to the first to third aspects of the present invention, the period during which the voltage of the transformer becomes zero due to the release of the stored energy of the inductance becomes substantially constant.
It is possible to adjust the output voltage by changing the ON-OFF repetition frequency of the switching elements (cycle)
Wear. According to the fourth aspect of the present invention, since the period during which the voltage of the transformer becomes zero changes by changing the value of the variable inductance, the on / off frequency of the first and second switching elements is kept constant to reduce the output voltage. Can be adjusted. According to the second and third aspects of the present invention, the output voltage of the transformer can be reduced by the resonance operation of the resonance circuit. Can be prevented. That is, the range of the on / off frequency can be limited.
【0009】[0009]
【第1の実施例】次に、図2及び図3を参照して本発明
の第1の実施例に係わるチョークインプット型DC−D
Cコンバータを説明する。但し、図2及び後述する図
4、図5、図6、図9及び図10において、図1と共通
する部分には同一の符号を付してその説明を省略する。First Embodiment Next, referring to FIGS. 2 and 3, a choke input type DC-D according to a first embodiment of the present invention will be described.
The C converter will be described. However, in FIG. 2 and FIGS. 4, 5, 6, 9, and 10, which will be described later, the same parts as those in FIG.
【0010】図2において、直流電源1、ダイオードD
a 、Db を内蔵する絶縁ゲート型(MOS型)電界効果
トランジスタQ1 、Q2 、第1及び第2のコンデンサC
1 、C2 、トランスT、整流ダイオードD1 、D2 、チ
ョークコイルL0 、平滑用コンデンサC0 から成る主回
路は図1の主回路と同一に構成されている。図2の回路
は、トランスTの1次巻線N1 に直列に接続されたコア
とコイルとから成るインダクタンス(リアクトル)L1
を有し、且つ第1及び第2のスイッチング素子Q1 、Q
2 を可変周波数制御する制御回路6を有する点のみで図
1の回路と異なる。In FIG. 2, a DC power supply 1 and a diode D
a, Db built-in insulated gate type (MOS type) field effect transistors Q1, Q2, first and second capacitors C
The main circuit comprising 1, C2, transformer T, rectifier diodes D1, D2, choke coil L0, and smoothing capacitor C0 has the same configuration as the main circuit of FIG. The circuit shown in FIG. 2 has an inductance (reactor) L1 composed of a core and a coil connected in series to a primary winding N1 of a transformer T.
And the first and second switching elements Q1, Q2
2 is different from the circuit of FIG.
【0011】制御回路6は出力端子3、4間に接続され
た電圧検出用分圧抵抗R1 、R2 と、可変周波数(周
期)パルス発生回路7と、NOT回路7とから成る。電
圧検出抵抗R1 、R2 の分圧点に接続されたパルス発生
回路7は電圧制御発振器(VCO)を含んで、検出電圧
(制御電圧)に対応した周波数を有する図3(A)に示
す方形波パルス列を発生するように構成されている。こ
のパルス発生回路7の出力端子は第1のスイッチング素
子Q1 の制御端子(ゲート)に接続されている。また、
この出力端子はNOT回路8を介して第2のスイッチン
グ素子Q2 の制御端子(ゲート)に接続されている。第
2のスイッチング素子Q2 には図3(A)のパルス列を
位相反転した図3(B)のパルス列が印加される。な
お、パルス発生回路7のVCOと電圧検出抵抗R1 、R
2 との間に誤差増幅器を接続し、ここで検出電圧と基準
電圧との差に対応する電圧を作成し、これをVCOに加
えるように構成することもできる。The control circuit 6 comprises voltage detecting voltage dividing resistors R 1 and R 2 connected between the output terminals 3 and 4, a variable frequency (period) pulse generating circuit 7, and a NOT circuit 7. The pulse generating circuit 7 connected to the voltage dividing point of the voltage detection resistors R1 and R2 includes a voltage controlled oscillator (VCO) and has a square wave shown in FIG. 3A having a frequency corresponding to the detected voltage (control voltage). It is configured to generate a pulse train. The output terminal of the pulse generation circuit 7 is connected to the control terminal (gate) of the first switching element Q1. Also,
This output terminal is connected via a NOT circuit 8 to the control terminal (gate) of the second switching element Q2. The pulse train of FIG. 3B obtained by inverting the phase of the pulse train of FIG. 3A is applied to the second switching element Q2. The VCO of the pulse generation circuit 7 and the voltage detection resistors R1, R
2, an error amplifier may be connected to generate a voltage corresponding to the difference between the detection voltage and the reference voltage, and apply the voltage to the VCO.
【0012】[0012]
【動作】図2の第1及び第2のスイッチング素子Q1 、
Q2 は図3(A)(B)に示すように相互間に休止期間
なしに交互にオン・オフ制御される。第1のスイッチン
グ素子Q1 がオンの期間には図1の回路と同様に1次巻
線N1 の上から下に向う第1の方向の電流が流れる。こ
れによって2次側においても図1の回路と同様に第1の
ダイオードD1 を通ってチョークコイルL0 とコンデン
サC0 に電流が流れる。また、1次巻線N1 に直列のイ
ンダクタンスL1 に磁気エネルギーが蓄積される。図3
のt1 時点で第1のスイッチング素子Q1 がオフに転換
すると、インダクタンスL1 の蓄積エネルギーの放出の
ための電流が、インダクタンスL1と第2のコンデンサ
C2 と第2のスイッチング素子Q2 と1次巻線N1 とか
ら成る閉回路で流れる。この電流は第2のスイッチング
素子Q2 においては逆電流として流れる。インダクタン
スL1 に電流が流れることによってこのインダクタンス
L1 に第2のコンデンサC2 の充電電圧とは逆向きの極
性を有する電圧が得られ、このインダクタンスL1 の電
圧によって第2のコンデンサC2 の電圧の打ち消しが生
じ、第2のスイッチング素子Q2 に第2のコンデンサC
2 の電圧がそのまま印加されない。従って、第2のスイ
ッチング素子Q2 は両端電圧(ドレイン・ソース間電
圧)の低い状態でオフ状態からオン状態に転換する。こ
の結果、ソフトスイッチングとなり、スイッチング損失
及びノイズが少なくなる。インダクタンスL1 のエネル
ギーの放出が終了すると、第2のコンデンサC2 とイン
ダクタンスL1 と1次巻線N1 と第2のスイッチング素
子Q2 とから成る回路で1次巻線N1 を下から上に向う
第2の方向の電流が流れる。第1のスイッチング素子Q
1 がオフからオンになる時も上記と同様な動作が生じ
る。[Operation] First and second switching elements Q1,
As shown in FIGS. 3A and 3B, Q2 is alternately turned on and off without a pause. While the first switching element Q1 is on, a current flows in the first direction from the top to the bottom of the primary winding N1 as in the circuit of FIG. As a result, also on the secondary side, a current flows through the first diode D1 to the choke coil L0 and the capacitor C0 as in the circuit of FIG. Further, magnetic energy is stored in the inductance L1 in series with the primary winding N1. FIG.
When the first switching element Q1 is turned off at time t1, the current for releasing the stored energy of the inductance L1 is changed to the inductance L1, the second capacitor C2, the second switching element Q2, and the primary winding N1. Flows in a closed circuit consisting of This current flows as a reverse current in the second switching element Q2. When a current flows through the inductance L1, a voltage having a polarity opposite to the charging voltage of the second capacitor C2 is obtained in the inductance L1, and the voltage of the second capacitor C2 is canceled by the voltage of the inductance L1. , A second capacitor C connected to the second switching element Q2.
Voltage 2 is not applied as it is. Therefore, the second switching element Q2 changes from the off state to the on state in a state where the voltage between both ends (drain-source voltage) is low. As a result, soft switching is performed, and switching loss and noise are reduced. When the release of the energy of the inductance L1 is completed, a second capacitor C2, an inductance L1, a primary winding N1, and a second switching element Q2 are used to move the primary winding N1 from bottom to top. Direction current flows. First switching element Q
The same operation as above occurs when 1 goes from off to on.
【0013】なお、インダクタンスL1 のエネルギーの
放出期間には、第2のコンデンサC2 の電圧をインダク
タンスL1 の電圧降下で打ち消し、1次巻線N1 に電圧
が印加されない状態となるので、2次巻線N2 にも電圧
が得られない。このため、チョークコイルL0 の蓄積エ
ネルギーの放出によって第1及び第2のダイオードD1
、D2 の両方がオン状態になり、図3(F)に示すよ
うにt1 〜t2 期間にそれぞれに電流ID1、ID2が流れ
る。この結果、t1 〜t2 期間には2次巻線N2がダイ
オードD1 、D2 で短絡されている。ダイオードD1 、
D2 の両方がオンのt〜t2 期間即ちT2 にはトランス
Tの2次側の整流出力電圧V0 は図3(E)に示すよう
にゼロである。トランスTの出力電圧がゼロになる期間
T2 はインダクタンスL1 とここを流れる電流の大きさ
によって決定され、電流が一定であればT2 もほぼ一定
になる。In the period during which the energy of the inductance L1 is released, the voltage of the second capacitor C2 is canceled by the voltage drop of the inductance L1, so that no voltage is applied to the primary winding N1. No voltage is obtained at N2. Therefore, the first and second diodes D1 and D2 are released by releasing the stored energy of the choke coil L0.
, D2 are turned on, and currents I D1 and I D2 flow during the period from t1 to t2, respectively, as shown in FIG. As a result, the secondary winding N2 is short-circuited by the diodes D1 and D2 during the period from t1 to t2. Diode D1,
During the period from t to t2 when both of D2 are on, that is, at T2, the rectified output voltage V0 on the secondary side of the transformer T is zero as shown in FIG. The period T2 during which the output voltage of the transformer T becomes zero is determined by the inductance L1 and the magnitude of the current flowing therethrough. If the current is constant, T2 will be substantially constant.
【0014】直流出力電圧を制御する場合は、第1及び
第2のスイッチング素子Q1 、Q2のオン・オフ周期T1
を変える。図3のt3 時点以前は出力端子3、4間の
直流出力電圧が高い時の制御状態を示し、t3 時点より
も後は直流出力電圧が低い時の制御状態を示す。即ち、
t3 時点前よりも直流出力電圧が低下したとすれば、t
3 以後に示すように可変周波数パルス発生回路7の出力
パルスの発生周期T1が長くなり、デューティ比(2T3
/T1 )が大きくなり、直流出力電圧を上昇させる動
作になる。When controlling the DC output voltage, the on / off period T1 of the first and second switching elements Q1, Q2 is controlled.
change. 3 shows a control state when the DC output voltage between the output terminals 3 and 4 is high before time t3, and shows a control state when the DC output voltage is low after time t3. That is,
Assuming that the DC output voltage is lower than before t3, t
3 As shown later, the generation cycle T1 of the output pulse of the variable frequency pulse generation circuit 7 becomes longer, and the duty ratio (2 T3
/ T1) is increased, and the operation is to increase the DC output voltage.
【0015】[0015]
【第2の実施例】図4は第2の実施例のDC−DCコン
バータを示す。図4の回路は図2の回路にインダクタン
スLa とコンデンサCa との直列共振回路を付加したも
のである。このLa Ca 直列共振回路は2次巻線N2 に
並列に接続されている。このLaCa 直列共振回路は第
1及び第2のスイッチング素子Q1 、Q2 のオン・オフ
周波数の高い領域で共振し、2次巻線N2 を短絡するよ
うに設定されている。例えば、図4の回路で軽負荷とな
り、出力端子3、4間の電圧が上昇すると、図3のt3
以前に示すように第1及び第2のスイッチング素子Q1
、Q2 のオン・オフ周期T1 は短くなり、この繰返し
周波数は高くなる。この繰返し周波数がLa Ca 共振回
路の共振周波数又はこの近くになると、このインピーダ
ンスが低下し、2次巻線N2 が実質的に短絡状態にな
り、整流出力電圧V0 が低下する。従って、所定の直流
出力電圧を得るためには周期T1 を長くすること即ち周
波数を低くすることができ、高い周波数での動作を阻止
することができる。高い周波数領域では一般に動作が不
安定になるので、図4の共振回路で高い周波数領域での
動作を制限することは動作の安定化に意味を有する。図
4の回路は、図2の回路と同一の作用効果も勿論有す
る。FIG. 4 shows a DC-DC converter according to a second embodiment. The circuit of FIG. 4 is obtained by adding a series resonance circuit of an inductance La and a capacitor Ca to the circuit of FIG. This LaCa series resonance circuit is connected in parallel to the secondary winding N2. The LaCa series resonance circuit is set to resonate in a region where the on / off frequency of the first and second switching elements Q1 and Q2 is high and short-circuit the secondary winding N2. For example, when the load in the circuit of FIG. 4 becomes light and the voltage between the output terminals 3 and 4 rises, t3 in FIG.
As previously shown, the first and second switching elements Q1
, Q2 have a shorter on / off period T1, and the repetition frequency increases. When this repetition frequency is at or near the resonance frequency of the LaCa resonance circuit, the impedance is reduced, the secondary winding N2 is substantially short-circuited, and the rectified output voltage V0 is reduced. Therefore, in order to obtain a predetermined DC output voltage, the period T1 can be lengthened, that is, the frequency can be reduced, and operation at a high frequency can be prevented. Since the operation generally becomes unstable in a high frequency region, limiting the operation in the high frequency region with the resonance circuit of FIG. 4 has significance in stabilizing the operation. The circuit of FIG. 4 naturally has the same operation and effect as the circuit of FIG.
【0016】[0016]
【第3の実施例】図5は第3の実施例のDC−DCコン
バータを示す。この図5の回路は図2の回路にインダク
タンスLb とコンデンサCb との並列共振回路を付加し
たものである。このLb 、Cb 並列共振回路は1次巻線
N1 に直列に接続され、第1及び第2のスイッチング素
子Q1 、Q2 のオン・オフ周波数が軽負荷等で高くなっ
た時に共振するように設定されている。第1及び第2の
スイッチング素子Q1 、Q2 のオン・オフ周波数がLb
、Cb 並列共振回路の共振周波数又はこの近くになる
と、Lb 、Cb 並列共振回路のインピーダンスが高くな
り、1次巻線N1 が電源側から切り離された状態にな
り、整流出力電圧V0 が低下し、結局、所定直流出力電
圧を得るためにオン・オフ周波数を下げることが可能に
なり、図4の回路と同一の作用効果を得ることができ
る。Third Embodiment FIG. 5 shows a DC-DC converter according to a third embodiment. The circuit of FIG. 5 is obtained by adding a parallel resonance circuit of an inductance Lb and a capacitor Cb to the circuit of FIG. The Lb and Cb parallel resonance circuits are connected in series to the primary winding N1 and are set to resonate when the on / off frequency of the first and second switching elements Q1 and Q2 becomes high under light load or the like. ing. The on / off frequency of the first and second switching elements Q1, Q2 is Lb
, Cb, or near the resonance frequency of the parallel resonance circuit, the impedance of the Lb, Cb parallel resonance circuit increases, the primary winding N1 is disconnected from the power supply side, and the rectified output voltage V0 decreases. As a result, the on / off frequency can be reduced to obtain a predetermined DC output voltage, and the same operation and effect as the circuit of FIG. 4 can be obtained.
【0017】[0017]
【第4の実施例】図6は第4の実施例のDC−DCコン
バータを示す。この図6の回路は、図2のインダクタン
スL1 を可変インダクタンスLx に置き換えたものであ
る。可変インダクタンスLx は可飽和磁気コア11と主
巻線12と制御巻線13とから成る。主巻線12のイン
ダクタンスLはコア11の磁界の強さHによって図7に
示すように変化する。即ち、コア11の磁束密度Bが飽
和領域に達する迄は磁界の強さHの増大に従って透磁率
μ及びインダクタンスLが徐々に大きくなり、飽和領域
ではHの増大に応じてμ及びLが低下する。磁界の強さ
Hは制御巻線13の電流Ic で制御できるので、図7の
Lを示す曲線の正の傾きの領域又は負の傾きの領域を使
用してインダクタンス値を制御することができる。この
実施例では制御電流Ic によって磁界の強さH1 を得る
ように設定されている。Fourth Embodiment FIG. 6 shows a DC-DC converter according to a fourth embodiment. The circuit of FIG. 6 is obtained by replacing the inductance L1 of FIG. 2 with a variable inductance Lx. The variable inductance Lx includes a saturable magnetic core 11, a main winding 12, and a control winding 13. The inductance L of the main winding 12 changes according to the magnetic field strength H of the core 11 as shown in FIG. That is, until the magnetic flux density B of the core 11 reaches the saturation region, the magnetic permeability μ and the inductance L gradually increase as the magnetic field intensity H increases, and in the saturation region, μ and L decrease as H increases. . Since the strength H of the magnetic field can be controlled by the current Ic of the control winding 13, the inductance value can be controlled by using a region having a positive slope or a region having a negative slope of the curve L shown in FIG. In this embodiment, the control current Ic is set so as to obtain the magnetic field strength H1.
【0018】可変インダクタンスLx のインダクタンス
値の変化によって図3の整流出力電圧V0 がゼロになる
期間T2 を変えることができる。そこで、図6の実施例
では、出力端子3、4と制御巻線13との間に増幅器1
4を設け、直流出力電圧に対応する制御電流Ic を制御
コイル13に供給している。この方式では図8(C)に
示す出力電圧V0 がゼロになる期間T2 を変化させ、第
1及び第2のスイッチング素子Q1 、Q2 の制御端子に
は制御回路15から一定のオン・オフ周期T1 を有する
図8(A)(B)のパルスを供給する。これにより、整
流出力電圧V0 のデューティ比を変えることができ、直
流出力電圧の調整が可能になる。この第6図の実施例も
第2図の実施例と同様な効果を有する。The period T2 in which the rectified output voltage V0 in FIG. 3 becomes zero can be changed by changing the inductance value of the variable inductance Lx. In the embodiment of FIG. 6, the amplifier 1 is connected between the output terminals 3 and 4 and the control winding 13.
4 for supplying a control current Ic corresponding to the DC output voltage to the control coil 13. In this method, the period T2 during which the output voltage V0 shown in FIG. 8C is zero is changed, and the control terminal of the first and second switching elements Q1 and Q2 is supplied from the control circuit 15 with a constant on / off period T1. 8 (A) and 8 (B) are supplied. Thus, the duty ratio of the rectified output voltage V0 can be changed, and the DC output voltage can be adjusted. The embodiment shown in FIG. 6 has the same effect as the embodiment shown in FIG.
【0019】[0019]
【第5の実施例】図9は第5の実施例のDC−DCコン
バータを示す。この実施例の回路は、図6の1つの可変
インダクタンスLx の代りに、2つの可飽和リアクトル
即ちマグアンプM1 、M2 をダイオード16、17を介
して並列接続した回路を設けたものである。第1及び第
2のマグアンプM1 、M2 は、コア18、19と、主巻
線20、21と、制御巻線22、23とから成る。主巻
線20、21はダイオード16、17を介して第1及び
第2のスイッチング素子Q1 、Q2 の接続中点と1次巻
線N1 の一端との間にそれぞれ接続されている。2つの
ダイオード16、17の方向性は互いに逆である。2つ
の制御巻線22、23は互いに直列に接続され、増幅器
14の出力で駆動される。Fifth Embodiment FIG. 9 shows a DC-DC converter according to a fifth embodiment. The circuit of this embodiment has a circuit in which two saturable reactors, ie, mag amplifiers M1 and M2, are connected in parallel via diodes 16 and 17 instead of one variable inductance Lx in FIG. The first and second mag-amps M1 and M2 include cores 18 and 19, main windings 20 and 21, and control windings 22 and 23. The main windings 20 and 21 are connected via diodes 16 and 17 between the connection point between the first and second switching elements Q1 and Q2 and one end of the primary winding N1, respectively. The directions of the two diodes 16, 17 are opposite to each other. The two control windings 22, 23 are connected in series with each other and are driven by the output of the amplifier 14.
【0020】第1のスイッチング素子Q1 がオンの時及
び第1のマグアンプM1 の蓄積エネルギーの放出期間に
はダイオード16がオンになり、1次巻線N1 を上から
下に電流が流れる。第1のマグアンプM1 のエネルギー
の放出が終了した後の第2のスイッチング素子Q2 のオ
ン期間には第2のコンデンサC2 の放電に基づく電流が
1次巻線N1 を下から上に向って流れた後に、第2のマ
グアンプM2 の主巻線21とダイオード17を通って流
れる。第2のマグアンプM2 の蓄積エネルギーの放出期
間中にもダイオード17を通って電流が流れる。マグア
ンプM1 、M2は可変インダクタンスとして機能するの
で、図9の回路は図6と同様な制御によって図6と同一
の効果を得ることができる。When the first switching element Q1 is on and during the period of discharging the stored energy of the first mag amplifier M1, the diode 16 is on, and a current flows from the top to the bottom of the primary winding N1. During the ON period of the second switching element Q2 after the end of the release of the energy of the first mag-amp M1, a current based on the discharge of the second capacitor C2 flows from the bottom of the primary winding N1 upward. Later, the current flows through the main winding 21 and the diode 17 of the second mag-amp M2. A current flows through the diode 17 even during the period of discharging the stored energy of the second mag amplifier M2. Since the mag-amps M1 and M2 function as variable inductances, the circuit of FIG. 9 can obtain the same effect as that of FIG. 6 by the same control as that of FIG.
【0021】[0021]
【第6の実施例】第10図に示す第6の実施例は、第9
図の回路にダイオード24を付加した回路になってい
る。ダイオード24は第1及び第2のスイッチング素子
Q1 、Q2の相互間に電源1の電圧によって逆バイアス
される向きを有して接続されている。また、第1のマグ
アンプM1 はダイオード16を介してダイオード24の
カソードに接続され、第2のマグアンプM2 はダイオー
ド17を介してダイオード24のアノードに接続されて
いる。ダイオード24は、第1及び第2のスイッチング
素子Q1 、Q2 が直接に直列接続されることを防ぐ。こ
のため、第1及び第2のスイッチング素子Q1 、Q2 が
たとえ同時に低インピーダンスになっても、両者の間に
第1及び第2のマグアンプM1 、M2 が介在し、過大電
流が流れることが防止される。図10の回路において、
その他は図6、図9と実質的に同一であるので、これ等
と同一の効果を有する。Sixth Embodiment A sixth embodiment shown in FIG.
This is a circuit in which a diode 24 is added to the circuit shown in FIG. The diode 24 is connected between the first and second switching elements Q1 and Q2 in a direction reversely biased by the voltage of the power supply 1. The first mag-amp M1 is connected to the cathode of the diode 24 via the diode 16, and the second mag-amp M2 is connected to the anode of the diode 24 via the diode 17. The diode 24 prevents the first and second switching elements Q1, Q2 from being directly connected in series. Therefore, even if the first and second switching elements Q1 and Q2 have low impedance at the same time, the first and second mag-amps M1 and M2 are interposed therebetween to prevent an excessive current from flowing. You. In the circuit of FIG.
Others are substantially the same as those in FIGS. 6 and 9, and thus have the same effects.
【0022】[0022]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) トランスTの2次側の整流回路をセンタタップ
型の全波整流回路以外のブリッジ型整流回路等に変える
ことができる。 (2) 独立のインダクタンスL1 を設ける代わりに、
1次巻線N1 と2次巻線N2a、N2bとの間の漏洩磁束が
大きくなるようにトランスを構成し、1次巻線N1 の漏
れインダクタンス(リ−ケ−ジインダクタンス)をL1
として使用することができる。 (3) 図4のLa Ca 直列共振回路を1次巻線N1 に
並列に接続すること、又はトランスTに3次巻線を設け
てここに並列に接続することができる。また、トランス
のコアにギャップを設ける事によって2次巻線等の漏れ
インダクタンスを生じさせ、この漏れインダクタンスを
独立のインダクタンスLa の代わりに使用することがで
きる。 (4) 第1〜第6の実施例において、第1及び第2の
コンデンサC1 、C2の代りに第3及び第4のスイッチ
ング素子Q3 、Q4 を接続し、第1〜第4のスイッチン
グ素子Q1 〜Q4 でフルブリッジ回路を形成し、第1と
第4のスイッチング素子と第2及び第3のスイッチング
素子とを交互にオン・オフするように構成することがで
きる。 (5) 図6、図9及び図10の回路において、増幅器
を誤差増幅器とし、出力電圧の検出値と基準電圧との差
に対応する出力を制御巻線13又は22、23に供給す
るように構成することができる。 (6) 図6の可変インダクタンスLx を直交トランス
構成(主巻線12と制御巻線13とを直交結合でフェラ
イトコアに巻装したもの)とすることができる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The rectifier circuit on the secondary side of the transformer T can be changed to a bridge-type rectifier circuit other than the center tap type full-wave rectifier circuit. (2) Instead of providing an independent inductance L1,
The transformer is configured so that the leakage magnetic flux between the primary winding N1 and the secondary windings N2a and N2b becomes large, and the leakage inductance (leakage inductance) of the primary winding N1 is L1.
Can be used as (3) The LaCa series resonance circuit of FIG. 4 can be connected in parallel to the primary winding N1, or a tertiary winding can be provided in the transformer T and connected in parallel here. Further, by providing a gap in the transformer core, a leakage inductance such as a secondary winding is generated, and this leakage inductance can be used instead of the independent inductance La. (4) In the first to sixth embodiments, third and fourth switching elements Q3 and Q4 are connected instead of the first and second capacitors C1 and C2, and the first to fourth switching elements Q1 Q4 to form a full bridge circuit, and the first and fourth switching elements and the second and third switching elements can be alternately turned on and off. (5) In the circuits of FIGS. 6, 9 and 10, the amplifier is an error amplifier, and an output corresponding to the difference between the detected value of the output voltage and the reference voltage is supplied to the control winding 13 or 22 or 23. Can be configured. (6) The variable inductance Lx shown in FIG. 6 can be formed in a quadrature transformer configuration (the main winding 12 and the control winding 13 are wound around a ferrite core by orthogonal coupling).
【図1】従来のDC−DCコンバータを示す回路図であ
る。FIG. 1 is a circuit diagram showing a conventional DC-DC converter.
【図2】第1の実施例のDC−DCコンバータを示す回
路図である。FIG. 2 is a circuit diagram showing a DC-DC converter according to the first embodiment.
【図3】図2の各部の状態を示す波形図である。FIG. 3 is a waveform chart showing a state of each unit in FIG. 2;
【図4】第2の実施例のDC−DCコンバータを示す回
路図である。FIG. 4 is a circuit diagram showing a DC-DC converter according to a second embodiment.
【図5】第3の実施例のDC−DCコンバータを示す回
路図である。FIG. 5 is a circuit diagram showing a DC-DC converter according to a third embodiment.
【図6】第4の実施例のDC−DCコンバータを示す回
路図である。FIG. 6 is a circuit diagram showing a DC-DC converter according to a fourth embodiment.
【図7】図6の可変インダクタンスの特性図である。FIG. 7 is a characteristic diagram of the variable inductance of FIG. 6;
【図8】図6の各部の状態を示す波形図である。FIG. 8 is a waveform chart showing a state of each unit in FIG. 6;
【図9】第5の実施例のDC−DCコンバータを示す回
路図である。FIG. 9 is a circuit diagram illustrating a DC-DC converter according to a fifth embodiment.
【図10】第6の実施例のDC−DCコンバータを示す
回路図である。FIG. 10 is a circuit diagram showing a DC-DC converter according to a sixth embodiment.
L1 インダクタンス Q1 、Q2 スイッチング素子 T トランス L1 inductance Q1, Q2 switching element T transformer
Claims (4)
第2のスイッチング素子の直列回路と前記第1及び第2
のスイッチング素子を介して交互に電圧が印加されるト
ランスの1次巻線とを含むインバータ回路と、 前記トランスの2次巻線と、 前記2次巻線に接続された全波整流回路と、 前記整流回路に接続されたチョークインプット型平滑回
路と、 前記1次巻線に直列に接続されたインダクタンス又は前
記1次巻線の漏れインダクタンスと、 前記第1及び第2のスイッチング素子を交互にオン・オ
フ制御するためのスイッチ制御回路とを有し、前記制御
回路は前記第1及び第2のスイッチング素子をオン・オ
フ制御するためのパルスを実質的にデッドタイムを有さ
ないで発生し、且つ前記平滑回路の出力を一定に制御す
るために前記オン・オフ制御の繰返し周波数を変えるよ
うに構成され、 前記インダクタンスの蓄積エネルギ−の放出が前記第1
及び第2のスイッチング素子のオン・オフの切換に基づ
いて生じ、且つこの蓄積エネルギ−の放出期間に前記1
次巻線に印加される電圧が実質的に零になるように前記
インダクタンスが前記インバ−タ回路に接続され、 前記インバ−タ回路は電流共振用コンデンサを含んでい
ないことを特徴とする DC−DCコンバ−タ。A DC power supply; a series circuit of first and second switching elements connected between one end and the other end of the DC power supply;
An inverter circuit including a primary winding of a transformer to which a voltage is alternately applied via the switching element; a secondary winding of the transformer; a full-wave rectifier circuit connected to the secondary winding; A choke input type smoothing circuit connected to the rectifier circuit; an inductance connected in series to the primary winding or a leakage inductance of the primary winding; and the first and second switching elements are alternately turned on. A switch control circuit for off-control;
A circuit turns on and off the first and second switching elements.
There is virtually no dead time for the pulse to control
And the output of the smoothing circuit is controlled to be constant.
In order to change the repetition frequency of the on / off control,
And the release of the stored energy of the inductance is controlled by the first
And on / off switching of the second switching element.
During the discharge of the stored energy.
So that the voltage applied to the next winding is substantially zero.
An inductance is connected to the inverter circuit, and the inverter circuit includes a current resonance capacitor.
A DC-DC converter characterized in that there is no DC-DC converter.
並列に又は3次巻線を介して並列にコンデンサとインダ
クタンスとの直列共振回路が接続され、前記直列共振回
路の共振周波数が前記第1及び第2のスイッチング素子
のオン・オフ繰返し周波数の高い領域で共振するように
設定されていることを特徴とする請求項1記載のDC−
DCコンバータ。2. A series resonance circuit of a capacitor and an inductance is connected in parallel to a primary winding or a secondary winding of the transformer or in parallel via a tertiary winding, and a resonance frequency of the series resonance circuit is reduced. 2. The DC-DC converter according to claim 1, wherein the first and second switching elements are set to resonate in a high on / off repetition frequency region.
DC converter.
デンサとインダクタンスとの並列共振回路が接続され、
前記並列共振回路の共振周波数が前記第1及び第2のス
イッチング素子のオン・オフ繰返し周波数の高い領域で
共振するように設定されていることを特徴とする請求項
1記載のDC−DCコンバータ。3. A parallel resonance circuit of a capacitor and an inductance is connected in series with a primary winding of the transformer,
2. The DC-DC converter according to claim 1, wherein a resonance frequency of the parallel resonance circuit is set so as to resonate in a region where on / off repetition frequencies of the first and second switching elements are high.
第2のスイッチング素子の直列回路と前記第1及び第2
のスイッチング素子を介して交互に電圧が印加されるト
ランスの1次巻線とを含むインバータ回路と、 前記2次巻線に接続された全波整流回路と、 前記トランスの2次巻線と、 前記整流回路に接続されたチョークインプット型平滑回
路と、 前記1次巻線に直列に接続された可変インダクタンス
と、 前記インバータ回路の前記第1及び第2のスイッチング
素子を実質的にデッドタイムを有さないで交互にオン・
オフ制御するスイッチ制御回路と、前記平滑回路の出力電圧を一定に制御するように 前記可
変インダクタンスのインダクタンス値を制御するインダ
クタンス制御回路とを有し、前記制御回路は前記第1及
び第2のスイッチング素子をオン・オフ制御するための
パルスを実質的にデッドタイムを有さないで一定の繰返
し周期で発生するものであり、 前記インダクタンスの蓄積エネルギ−の放出が前記第1
及び第2のスイッチング素子のオン・オフの切換に基づ
いて生じ、且つこの蓄積エネルギ−の放出期間に前記1
次巻線に印加される電圧が実質的に零になるように前記
インダクタンスが前記インバ−タ回路に接続され、 前記インバ−タ回路は電流共振用コンデンサを含んでい
ないことを特徴とする DC−DCコンバ−タ。4. A direct-current power supply; a series circuit of first and second switching elements connected between one end and the other end of the direct-current power supply;
An inverter circuit including a primary winding of a transformer to which a voltage is alternately applied via the switching element; a full-wave rectifier circuit connected to the secondary winding; a secondary winding of the transformer; A choke input type smoothing circuit connected to the rectifier circuit; a variable inductance connected in series to the primary winding; and a first and a second switching element of the inverter circuit having substantially a dead time. Do not turn on
A switch control circuit for performing off control; and an inductance control circuit for controlling an inductance value of the variable inductance so as to control the output voltage of the smoothing circuit to be constant , wherein the control circuit includes the first and second control circuits.
And on / off control of the second switching element.
Constant repetition of pulses with virtually no dead time
The discharge of the stored energy of the inductance is caused by the first cycle .
And on / off switching of the second switching element.
During the discharge of the stored energy.
So that the voltage applied to the next winding is substantially zero.
An inductance is connected to the inverter circuit, and the inverter circuit includes a current resonance capacitor.
A DC-DC converter characterized in that there is no DC-DC converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05294779A JP3137155B2 (en) | 1993-10-28 | 1993-10-28 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05294779A JP3137155B2 (en) | 1993-10-28 | 1993-10-28 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07123718A JPH07123718A (en) | 1995-05-12 |
| JP3137155B2 true JP3137155B2 (en) | 2001-02-19 |
Family
ID=17812183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05294779A Expired - Fee Related JP3137155B2 (en) | 1993-10-28 | 1993-10-28 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137155B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905750B2 (en) | 1998-06-22 | 2005-06-14 | Target Technology Company, Llc | Metal alloys for the reflective or the semi-reflective layer of an optical storage medium |
| JP2002119053A (en) * | 2000-10-10 | 2002-04-19 | Onkyo Corp | Switching regulator |
| KR100420962B1 (en) * | 2001-10-20 | 2004-03-02 | 학교법인 포항공과대학교 | Half-bridge converter with high power factor |
| JP4232845B1 (en) | 2007-10-19 | 2009-03-04 | サンケン電気株式会社 | DC converter |
| JP5955294B2 (en) * | 2013-10-09 | 2016-07-20 | コーセル株式会社 | Switching power supply |
| JP6902962B2 (en) * | 2017-08-22 | 2021-07-14 | ダイヤモンド電機株式会社 | converter |
| CN115664221B (en) * | 2022-12-07 | 2023-04-25 | 武汉理工大学 | Optimal soft switching circuit based on variable resonant inductance and control method thereof |
| JP7481510B1 (en) * | 2023-01-05 | 2024-05-10 | Necプラットフォームズ株式会社 | Power supply circuit, power supply circuit control method, and program |
-
1993
- 1993-10-28 JP JP05294779A patent/JP3137155B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123718A (en) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6687137B1 (en) | Resonant switching power supply circuit with voltage doubler output | |
| US8441812B2 (en) | Series resonant converter having a circuit configuration that prevents leading current | |
| US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
| US6587358B1 (en) | Switching power supply circuit | |
| US4677534A (en) | Stabilizing power source apparatus | |
| EP2056438A2 (en) | Switching power supply | |
| JPH0586147B2 (en) | ||
| JP3199423B2 (en) | Resonant type forward converter | |
| WO1991000643A1 (en) | Ac/dc conversion with reduced supply waveform distortion | |
| US5563775A (en) | Full bridge phase displaced resonant transition circuit for obtaining constant resonant transition current from 0° phase angle to 180° phase angle | |
| US6278620B1 (en) | Switching power-supply circuit | |
| US6310786B1 (en) | Switching power-supply circuit | |
| EP0058401B1 (en) | High frequency switching circuit | |
| JP2000295852A (en) | Power supply | |
| JP3137155B2 (en) | DC-DC converter | |
| JPH07123717A (en) | Switching power supply | |
| JP2513381B2 (en) | Power supply circuit | |
| JP5176767B2 (en) | Switching power supply | |
| JPH11164552A (en) | Power supply | |
| JP3365418B2 (en) | Switching power supply | |
| JP7413906B2 (en) | Inverter and rectifier circuit | |
| RU2110881C1 (en) | Pulse-width modulated resonance-tuned converter | |
| JPH08186981A (en) | Switching power supply apparatus | |
| JPH04165956A (en) | Resonant converter | |
| RU227605U1 (en) | Combined converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |