JP3137565B2 - 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法 - Google Patents
集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法Info
- Publication number
- JP3137565B2 JP3137565B2 JP07206881A JP20688195A JP3137565B2 JP 3137565 B2 JP3137565 B2 JP 3137565B2 JP 07206881 A JP07206881 A JP 07206881A JP 20688195 A JP20688195 A JP 20688195A JP 3137565 B2 JP3137565 B2 JP 3137565B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- integrated circuit
- chip
- wiring metal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/834—Interconnections on sidewalls of chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
Landscapes
- Dicing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、所与
の容積内に含まれる回路素子の数の最適化を可能にする
高密度電子パッケージングに関する。より具体的には、
本発明は、複数チップの「スタック」から構成される電
子モジュールを形成する際に使用する、半導体チップに
関連するカーフ領域すなわち切り溝領域から材料を選択
的に除去する技法に関する。
の容積内に含まれる回路素子の数の最適化を可能にする
高密度電子パッケージングに関する。より具体的には、
本発明は、複数チップの「スタック」から構成される電
子モジュールを形成する際に使用する、半導体チップに
関連するカーフ領域すなわち切り溝領域から材料を選択
的に除去する技法に関する。
【０００２】
【従来の技術】集積回路技術の開発以来、半導体材料で
できたウェハから形成される集積回路（ＩＣ）チップか
らコンピュータならびにコンピュータ用記憶装置が作成
されてきた。ウェハの作成後、一般にＩＣは、ウェハを
小さいチップにダイシングすることにより互いに分離さ
れる。その後、個々のチップは、様々なタイプのキャリ
ヤに接合され、ワイヤで相互接続され、パッケージング
される。このような「２次元」のチップ・パッケージ
は、所与の空間内で製作可能な回路数を最適化すること
ができず、信号がチップ間を移動する際に不要な信号遅
延、キャパシタンス、インダクタンスももたらしてしま
う。
できたウェハから形成される集積回路（ＩＣ）チップか
らコンピュータならびにコンピュータ用記憶装置が作成
されてきた。ウェハの作成後、一般にＩＣは、ウェハを
小さいチップにダイシングすることにより互いに分離さ
れる。その後、個々のチップは、様々なタイプのキャリ
ヤに接合され、ワイヤで相互接続され、パッケージング
される。このような「２次元」のチップ・パッケージ
は、所与の空間内で製作可能な回路数を最適化すること
ができず、信号がチップ間を移動する際に不要な信号遅
延、キャパシタンス、インダクタンスももたらしてしま
う。
【０００３】最近、重要なパッケージング手法として、
３次元のチップ配列が出現した。この典型的なマルチチ
ップ電子モジュールは、１つのモノリシック構造（「複
数のスタック式ＩＣチップ」）として接着固定された複
数のＩＣチップから構成される。スタック後の集積回路
チップの対応するエッジは、ほぼ平面の電子モジュール
側面を形成する。各集積回路チップの活動域からのトラ
ンスファ・メタラジは、この側面まで延び、チップ間の
相互接続またはモジュールへの外部接続あるいはその両
方を容易にしている。即ち、図７以降に示すように、ト
ランスファ・メタラジ即ちトランスファ金属層の一端
は、集積回路チップの活動域に接続され、そして他端は
チップの側面に向って延びる。その側面にメタライゼー
ション・パターンが直接設けられ、トランスファ・メタ
ラジに接続している場合が多い。本明細書で使用し、当
技術分野で知られている「トランスファ・メタラジ」な
いしは「トランスファ金属」という用語は、ウェハ製作
に続いて各チップの活動表面上に上記の側面接続のため
に通常形成されるメタライゼーション層を意味する。
３次元のチップ配列が出現した。この典型的なマルチチ
ップ電子モジュールは、１つのモノリシック構造（「複
数のスタック式ＩＣチップ」）として接着固定された複
数のＩＣチップから構成される。スタック後の集積回路
チップの対応するエッジは、ほぼ平面の電子モジュール
側面を形成する。各集積回路チップの活動域からのトラ
ンスファ・メタラジは、この側面まで延び、チップ間の
相互接続またはモジュールへの外部接続あるいはその両
方を容易にしている。即ち、図７以降に示すように、ト
ランスファ・メタラジ即ちトランスファ金属層の一端
は、集積回路チップの活動域に接続され、そして他端は
チップの側面に向って延びる。その側面にメタライゼー
ション・パターンが直接設けられ、トランスファ・メタ
ラジに接続している場合が多い。本明細書で使用し、当
技術分野で知られている「トランスファ・メタラジ」な
いしは「トランスファ金属」という用語は、ウェハ製作
に続いて各チップの活動表面上に上記の側面接続のため
に通常形成されるメタライゼーション層を意味する。
【０００４】電子モジュールの形成の際の重要な処理ス
テップの１つは、チップ・スタックの側面に与えられる
トランスファ金属リードに電気的にアクセスするのに必
要な側面処理である。ウェハ上にＩＣチップを形成する
と、チップ間には「カーフ」領域すなわち「切り溝」領
域（スペース）が存在する。この切り溝領域は、チップ
の「活動」領域内の構造体を損傷せずにチップの分離
（「ダイシング」）を容易にするものである。ダイシン
グ後、このような切り溝領域の一部は、互いに隣接する
チップのエッジと活動領域との間のチップ領域上に残っ
てしまう。したがって、チップのエッジに達するために
は、トランスファ・メタラジはチップの活動領域から切
り溝領域を通って延びなければならない。
テップの１つは、チップ・スタックの側面に与えられる
トランスファ金属リードに電気的にアクセスするのに必
要な側面処理である。ウェハ上にＩＣチップを形成する
と、チップ間には「カーフ」領域すなわち「切り溝」領
域（スペース）が存在する。この切り溝領域は、チップ
の「活動」領域内の構造体を損傷せずにチップの分離
（「ダイシング」）を容易にするものである。ダイシン
グ後、このような切り溝領域の一部は、互いに隣接する
チップのエッジと活動領域との間のチップ領域上に残っ
てしまう。したがって、チップのエッジに達するために
は、トランスファ・メタラジはチップの活動領域から切
り溝領域を通って延びなければならない。
【０００５】一般に、側面処理では、モジュールの側面
をエッチングしてトランスファ金属リードを露出させる
必要がある。しかし、優先的に実施しないと、このよう
な処理によって、ウェハ状態の時にチップの活動領域を
形成してテストする際に使用されたチップ・メタラジな
ど、切り溝領域に存在する他の構造体が露出する可能性
がある。本明細書で使用し、当技術分野で知られている
「チップ・メタラジ」ないしは「チップ金属」とは、Ｉ
Ｃチップの機能的な活動構造体（たとえば、ダイナミッ
ク・ランダム・アクセス・メモリ・チップのビット線）
を形成して相互接続する際に使用される金属層（複数も
可）である。したがって、チップ・メタラジを含む側面
を優先的にエッチングするが、トランスファ・メタラジ
をエッチングしないエッチング剤が選択される。チップ
・メタラジがトランスファ・メタラジと異なり、エッチ
ング剤がトランスファ金属ではなくチップ金属に作用す
る場合のみ、この「優先」エッチングを行うことができ
る。その場合、優先的にエッチングされた側面に絶縁層
が形成されて平坦化され、露出した構造体（チップ・メ
タラジ）を覆い、トランスファ金属リードのみ露出す
る。次に、チップ金属層などの他の構造体に短絡すると
いう危険を冒さずに、トランスファ金属リードへの電気
接続を行うことができる。
をエッチングしてトランスファ金属リードを露出させる
必要がある。しかし、優先的に実施しないと、このよう
な処理によって、ウェハ状態の時にチップの活動領域を
形成してテストする際に使用されたチップ・メタラジな
ど、切り溝領域に存在する他の構造体が露出する可能性
がある。本明細書で使用し、当技術分野で知られている
「チップ・メタラジ」ないしは「チップ金属」とは、Ｉ
Ｃチップの機能的な活動構造体（たとえば、ダイナミッ
ク・ランダム・アクセス・メモリ・チップのビット線）
を形成して相互接続する際に使用される金属層（複数も
可）である。したがって、チップ・メタラジを含む側面
を優先的にエッチングするが、トランスファ・メタラジ
をエッチングしないエッチング剤が選択される。チップ
・メタラジがトランスファ・メタラジと異なり、エッチ
ング剤がトランスファ金属ではなくチップ金属に作用す
る場合のみ、この「優先」エッチングを行うことができ
る。その場合、優先的にエッチングされた側面に絶縁層
が形成されて平坦化され、露出した構造体（チップ・メ
タラジ）を覆い、トランスファ金属リードのみ露出す
る。次に、チップ金属層などの他の構造体に短絡すると
いう危険を冒さずに、トランスファ金属リードへの電気
接続を行うことができる。
【０００６】
【発明が解決しようとする課題】切り溝領域構造体を完
全に除去するために、いくつかのドライ・エッチング技
法およびウェット・エッチング技法を使用する場合が多
い。これらのエッチング・プロセスは、その本来の性質
により、非常に攻撃的な環境を必要とする。これらのエ
ッチング・プロセスはＩＣチップのスタックの積層後に
行われるので、トランスファ・メタラジはすべてのエッ
チング環境に曝される。このため、以下の問題が発生す
る。
全に除去するために、いくつかのドライ・エッチング技
法およびウェット・エッチング技法を使用する場合が多
い。これらのエッチング・プロセスは、その本来の性質
により、非常に攻撃的な環境を必要とする。これらのエ
ッチング・プロセスはＩＣチップのスタックの積層後に
行われるので、トランスファ・メタラジはすべてのエッ
チング環境に曝される。このため、以下の問題が発生す
る。
【０００７】１．エッチング環境に曝されることによる
劣化、酸化、腐食などの形態のトランスファ金属リード
の品質の損傷。モジュールのチップ間接続および外部接
続（Ｔ接続によるもの）にとって致命的なものなので、
トランスファ金属リードの損傷は特に有害である。さら
に、トランスファ・メタラジが露出することにより、ト
ランスファ・メタラジと周囲の絶縁体との間に水や汚染
物質が侵入する絶好の機会が発生する。
劣化、酸化、腐食などの形態のトランスファ金属リード
の品質の損傷。モジュールのチップ間接続および外部接
続（Ｔ接続によるもの）にとって致命的なものなので、
トランスファ金属リードの損傷は特に有害である。さら
に、トランスファ・メタラジが露出することにより、ト
ランスファ・メタラジと周囲の絶縁体との間に水や汚染
物質が侵入する絶好の機会が発生する。
【０００８】２．トランスファ金属の材料選択は、使用
するエッチャントに整合する（エッチャントの影響を受
けない）材料に限定される。たとえば、切り溝領域に
は、アルミニウム（Ａｌ）エッチャントを使用してエッ
チングされるＡｌ構造体（チップ・メタラジ）が存在す
るので、トランスファ金属をアルミニウムにすることが
できない。したがって、このような構造体をエッチング
すると、トランスファ・メタラジもエッチングされる可
能性がある。
するエッチャントに整合する（エッチャントの影響を受
けない）材料に限定される。たとえば、切り溝領域に
は、アルミニウム（Ａｌ）エッチャントを使用してエッ
チングされるＡｌ構造体（チップ・メタラジ）が存在す
るので、トランスファ金属をアルミニウムにすることが
できない。したがって、このような構造体をエッチング
すると、トランスファ・メタラジもエッチングされる可
能性がある。
【０００９】３．側面を再加工するたびに、エッチング
・プロセスを繰り返す必要がある。この結果、製作コス
トが増加すると同時に、「攻撃的な」エッチング環境に
曝される機会が増加する。このように曝されると、モジ
ュール、特にトランスファ金属リードとそれに関連する
Ｔ接続の長期間の信頼性に影響する可能性がある。
・プロセスを繰り返す必要がある。この結果、製作コス
トが増加すると同時に、「攻撃的な」エッチング環境に
曝される機会が増加する。このように曝されると、モジ
ュール、特にトランスファ金属リードとそれに関連する
Ｔ接続の長期間の信頼性に影響する可能性がある。
【００１０】４．側面エッチング・プロセスの速度と効
率は、エッチング剤がエッチング・ゾーン（側面）に供
給される速度と、エッチング剤がエッチング・ゾーンか
ら除去される速度によって左右される。したがって、外
形がエッチング剤の移送を制限または限定するようなも
のであると、本質的にエッチングがより困難になり、通
常、エッチング時間の延長またはエッチング剤の高濃度
化が必要になる。側面処理において側面から切り溝構造
体をエッチングすると、エッチング効率が非常に低くな
る。
率は、エッチング剤がエッチング・ゾーン（側面）に供
給される速度と、エッチング剤がエッチング・ゾーンか
ら除去される速度によって左右される。したがって、外
形がエッチング剤の移送を制限または限定するようなも
のであると、本質的にエッチングがより困難になり、通
常、エッチング時間の延長またはエッチング剤の高濃度
化が必要になる。側面処理において側面から切り溝構造
体をエッチングすると、エッチング効率が非常に低くな
る。
【００１１】５．現在の側面切り溝エッチング・プロセ
スは、切り溝材（チップ・メタラジ）とトランスファ金
属材の特定の組合せ用に最適化されている。したがっ
て、ウェハに代替切り溝材が設けられている場合、側面
処理全体の最適化をやり直すことが必要になることもあ
る。実際に、切り溝材（チップ・メタラジ）とトランス
ファ・メタラジの特定の組合せのために現在の側面エッ
チング・プロセスが実行できない事態が発生する場合も
ある。
スは、切り溝材（チップ・メタラジ）とトランスファ金
属材の特定の組合せ用に最適化されている。したがっ
て、ウェハに代替切り溝材が設けられている場合、側面
処理全体の最適化をやり直すことが必要になることもあ
る。実際に、切り溝材（チップ・メタラジ）とトランス
ファ・メタラジの特定の組合せのために現在の側面エッ
チング・プロセスが実行できない事態が発生する場合も
ある。
【００１２】本発明は、上記の問題の解決を目指すもの
である。
である。
【００１３】
【課題を解決するための手段】簡単に記載すると、本発
明の第１の態様は、複数の集積回路（「ＩＣ」）チップ
を形成する方法を含む。この方法は、ウェハを設けるこ
とと、ウェハが複数の切り溝領域を有するようにウェハ
と一体の複数のＩＣチップを形成することを含んでい
る。各切り溝領域は、隣接するＩＣチップ間に配置さ
れ、第１のチップ金属層がそこに収容されている。次
に、第１の「チップ金属層」が切り溝領域から除去され
る。その後、ＩＣチップに機械的に結合されるように、
「トランスファ金属層」がＩＣチップ上に形成される。
明の第１の態様は、複数の集積回路（「ＩＣ」）チップ
を形成する方法を含む。この方法は、ウェハを設けるこ
とと、ウェハが複数の切り溝領域を有するようにウェハ
と一体の複数のＩＣチップを形成することを含んでい
る。各切り溝領域は、隣接するＩＣチップ間に配置さ
れ、第１のチップ金属層がそこに収容されている。次
に、第１の「チップ金属層」が切り溝領域から除去され
る。その後、ＩＣチップに機械的に結合されるように、
「トランスファ金属層」がＩＣチップ上に形成される。
【００１４】１つの機能強化策として、切り溝領域がウ
ェハと第１のチップ金属層との間に配置され、ウェハと
第１のチップ金属層とに機械的に結合された第２の「チ
ップ金属層」を含むように、ＩＣチップを形成すること
ができる。さらに、第１のチップ金属層を除去するステ
ップが、第２のチップ金属層を除去することを含むこと
もできる。
ェハと第１のチップ金属層との間に配置され、ウェハと
第１のチップ金属層とに機械的に結合された第２の「チ
ップ金属層」を含むように、ＩＣチップを形成すること
ができる。さらに、第１のチップ金属層を除去するステ
ップが、第２のチップ金属層を除去することを含むこと
もできる。
【００１５】本発明の他の態様は、複数のＩＣチップを
形成する方法を含む。この方法は、ウェハを設けること
と、ウェハが複数の切り溝領域を有するようにウェハと
一体の複数のＩＣチップを形成することを含んでいる。
各切り溝領域は、隣接するＩＣチップ間に配置され、第
１のチップ金属層とトランスファ金属層がそこに収容さ
れている。次に、チップ金属層が切り溝領域から除去さ
れる。１つの機能強化策として、チップ金属層がトラン
スファ金属層と同一平面になるように、複数のＩＣチッ
プを形成することができる。
形成する方法を含む。この方法は、ウェハを設けること
と、ウェハが複数の切り溝領域を有するようにウェハと
一体の複数のＩＣチップを形成することを含んでいる。
各切り溝領域は、隣接するＩＣチップ間に配置され、第
１のチップ金属層とトランスファ金属層がそこに収容さ
れている。次に、チップ金属層が切り溝領域から除去さ
れる。１つの機能強化策として、チップ金属層がトラン
スファ金属層と同一平面になるように、複数のＩＣチッ
プを形成することができる。
【００１６】本発明の他の態様は、サポート層と、第１
のタイプの金属から構成される「チップ金属層」と、同
一タイプの金属から構成される「トランスファ金属層」
とを有する、集積回路チップを含む。どちらの金属層
も、サポート層に機械的に結合される。１つの機能強化
策として、チップ金属層は、トランスファ金属層と基板
との間に配置され、トランスファ金属層と基板とに機械
的に結合される。さらに、チップ金属層とトランスファ
金属層を構成する金属は、チタン／アルミニウムと銅と
の複合金属にすることができる。
のタイプの金属から構成される「チップ金属層」と、同
一タイプの金属から構成される「トランスファ金属層」
とを有する、集積回路チップを含む。どちらの金属層
も、サポート層に機械的に結合される。１つの機能強化
策として、チップ金属層は、トランスファ金属層と基板
との間に配置され、トランスファ金属層と基板とに機械
的に結合される。さらに、チップ金属層とトランスファ
金属層を構成する金属は、チタン／アルミニウムと銅と
の複合金属にすることができる。
【００１７】本発明の他の態様は、電子モジュールを形
成する方法を含む。各チップがエッジ表面と、第１のチ
ップ金属層と、トランスファ金属リードとを有する、複
数の集積回路チップが提供される。このチップは、活動
領域と切り溝領域とをさらに含み、切り溝領域はエッジ
表面に隣接し、活動領域は切り溝領域に隣接している。
チップ金属層は活動領域内にのみ収容され、トランスフ
ァ金属リードは活動領域と切り溝領域内に収容される。
次に、ＩＣチップをスタックして、電子モジュールを形
成する。
成する方法を含む。各チップがエッジ表面と、第１のチ
ップ金属層と、トランスファ金属リードとを有する、複
数の集積回路チップが提供される。このチップは、活動
領域と切り溝領域とをさらに含み、切り溝領域はエッジ
表面に隣接し、活動領域は切り溝領域に隣接している。
チップ金属層は活動領域内にのみ収容され、トランスフ
ァ金属リードは活動領域と切り溝領域内に収容される。
次に、ＩＣチップをスタックして、電子モジュールを形
成する。
【００１８】１つの機能強化策として、第１のチップ金
属層は、基板とトランスファ金属リードとの間に配置さ
れ、基板とトランスファ金属リードとに機械的に結合さ
れる。さらに、ＩＣチップのエッジ表面は、少なくとも
部分的に電子モジュールの側面を規定する。第１のＩＣ
チップの第１のトランスファ金属リードは側面に向かっ
て延びている。この方法は、第１のトランスファ金属リ
ードを露出するためにモジュールの側面を平坦化するこ
とを含む。さらに、第１のトランスファ金属リードが開
口部内で露出されるように、内部に開口部を有するパタ
ーン付き絶縁層をモジュールの側面に形成してもよい。
属層は、基板とトランスファ金属リードとの間に配置さ
れ、基板とトランスファ金属リードとに機械的に結合さ
れる。さらに、ＩＣチップのエッジ表面は、少なくとも
部分的に電子モジュールの側面を規定する。第１のＩＣ
チップの第１のトランスファ金属リードは側面に向かっ
て延びている。この方法は、第１のトランスファ金属リ
ードを露出するためにモジュールの側面を平坦化するこ
とを含む。さらに、第１のトランスファ金属リードが開
口部内で露出されるように、内部に開口部を有するパタ
ーン付き絶縁層をモジュールの側面に形成してもよい。
【００１９】本発明の他の態様は、複数のスタック式Ｉ
Ｃチップを含み、各チップが、サポート層と、第１の金
属から構成される第１のチップ金属層と、チップ金属層
と同じ金属から構成されるトランスファ金属リードとを
有する、電子モジュールを含む。トランスファ金属リー
ドと第１のチップ金属層は、どちらもサポート層に機械
的に結合される。１つの機能強化策として、チップ金属
層は、基板とトランスファ金属層との間に配置され、基
板とトランスファ金属層とに機械的に結合される。さら
に、各ＩＣチップがエッジ表面を有し、そのエッジ表面
が少なくとも部分的に電子モジュールの側面を規定して
もよい。第１のＩＣチップの第１のトランスファ金属リ
ードは側面に向かって延びている。さらに、電子モジュ
ールは側面に開口部を有してもよい。第１のトランスフ
ァ金属リードは開口部内で露出され、第１のＩＣチップ
の第１のチップ金属層は開口部から電気的に絶縁され
る。
Ｃチップを含み、各チップが、サポート層と、第１の金
属から構成される第１のチップ金属層と、チップ金属層
と同じ金属から構成されるトランスファ金属リードとを
有する、電子モジュールを含む。トランスファ金属リー
ドと第１のチップ金属層は、どちらもサポート層に機械
的に結合される。１つの機能強化策として、チップ金属
層は、基板とトランスファ金属層との間に配置され、基
板とトランスファ金属層とに機械的に結合される。さら
に、各ＩＣチップがエッジ表面を有し、そのエッジ表面
が少なくとも部分的に電子モジュールの側面を規定して
もよい。第１のＩＣチップの第１のトランスファ金属リ
ードは側面に向かって延びている。さらに、電子モジュ
ールは側面に開口部を有してもよい。第１のトランスフ
ァ金属リードは開口部内で露出され、第１のＩＣチップ
の第１のチップ金属層は開口部から電気的に絶縁され
る。
【００２０】本発明は、同一材料から形成される電子モ
ジュールのスタック式ＩＣチップに関連するチップ金属
とトランスファ金属を提供する点が有利である。それに
より、その結果得られる電子モジュールの信頼性は、本
質的に整合性のある材料を使用することにより改善され
る。さらに、切り溝領域内の材料は電子モジュールへの
アセンブリの前に選択的に除去されるので、モジュール
の側面処理の必要性が低下する。したがって、本発明の
技法は、従来の処理技法に特有の欠点のない、パフォー
マンスと信頼性が向上した電子モジュールの形成を提供
する。
ジュールのスタック式ＩＣチップに関連するチップ金属
とトランスファ金属を提供する点が有利である。それに
より、その結果得られる電子モジュールの信頼性は、本
質的に整合性のある材料を使用することにより改善され
る。さらに、切り溝領域内の材料は電子モジュールへの
アセンブリの前に選択的に除去されるので、モジュール
の側面処理の必要性が低下する。したがって、本発明の
技法は、従来の処理技法に特有の欠点のない、パフォー
マンスと信頼性が向上した電子モジュールの形成を提供
する。
【００２１】
【発明の実施の形態】ＩＣチップの切り溝領域を除去
し、その後、チップを電子モジュールにアセンブリする
ための所与の好ましい実施例をここに提示する。図１
は、電子モジュールの形成に使用される複数の集積回路
チップを含むウェハの部分断面図である。これらのチッ
プによって実施される典型的な機能としては、たとえ
ば、メモリ機能、インタフェース機能、プロセッサ機能
（マイクロプロセッサなど）、制御機能、あるいはこれ
らの組合せなどが考えられるが、各チップは、半導体チ
ップ上で実施するために当技術分野で既知のどのような
機能も含むことができる。
し、その後、チップを電子モジュールにアセンブリする
ための所与の好ましい実施例をここに提示する。図１
は、電子モジュールの形成に使用される複数の集積回路
チップを含むウェハの部分断面図である。これらのチッ
プによって実施される典型的な機能としては、たとえ
ば、メモリ機能、インタフェース機能、プロセッサ機能
（マイクロプロセッサなど）、制御機能、あるいはこれ
らの組合せなどが考えられるが、各チップは、半導体チ
ップ上で実施するために当技術分野で既知のどのような
機能も含むことができる。
【００２２】図１に示すように、基板１１は、複数のＩ
Ｃチップ活動領域（１３）を含んでいる。活動領域対の
間には、「カーフ」領域すなわち「切り溝」領域１７が
配置されている。この切り溝領域内には、様々なチップ
金属層ならびに絶縁体が存在する。たとえば、切り溝領
域１７は、絶縁体２１によって分離された第１のチップ
金属層１５と第２のチップ金属層１６とを含んでいる。
（絶縁体は、サポート層として機能する基板にこれらの
層のそれぞれを機械的に結合する。）ただし、「チッ
プ」という用語は、一般に、活動領域１３ならびに切り
溝領域に含まれるような基板１１とそれに関連する構造
体とを意味することに留意されたい。共通基板に関連す
る「チップ」の集合（たとえば、図１の２つの「チッ
プ」）は「ウェハ」を含んでいる。
Ｃチップ活動領域（１３）を含んでいる。活動領域対の
間には、「カーフ」領域すなわち「切り溝」領域１７が
配置されている。この切り溝領域内には、様々なチップ
金属層ならびに絶縁体が存在する。たとえば、切り溝領
域１７は、絶縁体２１によって分離された第１のチップ
金属層１５と第２のチップ金属層１６とを含んでいる。
（絶縁体は、サポート層として機能する基板にこれらの
層のそれぞれを機械的に結合する。）ただし、「チッ
プ」という用語は、一般に、活動領域１３ならびに切り
溝領域に含まれるような基板１１とそれに関連する構造
体とを意味することに留意されたい。共通基板に関連す
る「チップ」の集合（たとえば、図１の２つの「チッ
プ」）は「ウェハ」を含んでいる。
【００２３】切り溝領域を除去する際の第１の処理ステ
ップは、フォトレジスト層の付着である。図２に示すよ
うに、フォトレジスト層１９はウェハに付着され、活動
領域と切り溝領域の両方を覆う。次に、「切り溝除去」
マスクを使用して、フォトレジストが露光される。フォ
トレジストの現像後に切り溝領域だけが露出されるよう
に、マスクがパターン形成される。活動領域１３と、切
り溝領域に位置する重要構造体、たとえば、位置合せマ
ークは、フォトレジストによって、その後のエッチング
から隔離されたままになる。図３は、保護された活動領
域と露出された切り溝領域とを有するウェハを示してい
る。
ップは、フォトレジスト層の付着である。図２に示すよ
うに、フォトレジスト層１９はウェハに付着され、活動
領域と切り溝領域の両方を覆う。次に、「切り溝除去」
マスクを使用して、フォトレジストが露光される。フォ
トレジストの現像後に切り溝領域だけが露出されるよう
に、マスクがパターン形成される。活動領域１３と、切
り溝領域に位置する重要構造体、たとえば、位置合せマ
ークは、フォトレジストによって、その後のエッチング
から隔離されたままになる。図３は、保護された活動領
域と露出された切り溝領域とを有するウェハを示してい
る。
【００２４】次の処理ステップは、そこに含まれる構造
体を除去するためのウェハ上の切り溝領域のエッチング
（「除去」）である（図４）。実際のエッチング・プロ
セスと使用するエッチャントは、切り溝領域内で除去さ
れる構造体によって様々になる。典型的なプロセス例と
しては、ＣＦ4／Ｏ2ドライ・エッチングを使用して、切
り溝領域内の窒化物構造体と酸化物構造体を除去する。
チタン／アルミニウム−銅（Ｔｉ／Ａｌ−Ｃｕ）複合金
属などの金属は、塩素ドライ・エッチング・プロセスに
よって除去することができる。
体を除去するためのウェハ上の切り溝領域のエッチング
（「除去」）である（図４）。実際のエッチング・プロ
セスと使用するエッチャントは、切り溝領域内で除去さ
れる構造体によって様々になる。典型的なプロセス例と
しては、ＣＦ4／Ｏ2ドライ・エッチングを使用して、切
り溝領域内の窒化物構造体と酸化物構造体を除去する。
チタン／アルミニウム−銅（Ｔｉ／Ａｌ−Ｃｕ）複合金
属などの金属は、塩素ドライ・エッチング・プロセスに
よって除去することができる。
【００２５】図４に示すように、部分エッチングまたは
「切り溝除去」だけが実行される。第２のチップ金属層
（１６）は切り溝領域に残留する。この層は、そのまま
残っている場合に、チップの「スタック」を含む電子モ
ジュール内にチップを含めた後でその後のトランスファ
金属への電気接続に干渉しないように、ウェハに十分接
近して配置される（図１２ないし１５に関して以下に詳
述する）。
「切り溝除去」だけが実行される。第２のチップ金属層
（１６）は切り溝領域に残留する。この層は、そのまま
残っている場合に、チップの「スタック」を含む電子モ
ジュール内にチップを含めた後でその後のトランスファ
金属への電気接続に干渉しないように、ウェハに十分接
近して配置される（図１２ないし１５に関して以下に詳
述する）。
【００２６】一例として、一般にダイナミック・ランダ
ム・アクセス・メモリ（ＤＲＡＭ）は、メタライゼーシ
ョン１（「Ｍ１」）層とメタライゼーション２（「Ｍ
２」）層という２つのメタライゼーション層を含んでい
る。Ｍ１層は、通常、ウェハに非常に接近して配置さ
れ、除去する必要がない。図４に示すように、切り溝除
去プロセスが完了すると、Ｍ１メタライゼーション層
（１６）とその下に配置された絶縁体を除くすべてが除
去される。
ム・アクセス・メモリ（ＤＲＡＭ）は、メタライゼーシ
ョン１（「Ｍ１」）層とメタライゼーション２（「Ｍ
２」）層という２つのメタライゼーション層を含んでい
る。Ｍ１層は、通常、ウェハに非常に接近して配置さ
れ、除去する必要がない。図４に示すように、切り溝除
去プロセスが完了すると、Ｍ１メタライゼーション層
（１６）とその下に配置された絶縁体を除くすべてが除
去される。
【００２７】あるいは、図５に示すように、完全「切り
溝除去」を実行して、切り溝領域からすべての材料を除
去することもできる。図６に示すように、さらにエッチ
ングを実行した場合、ウェハ基板の一部分を除去するこ
とができる。これにより、ウェハのチップの分離（「ダ
イシング」）が容易になる。エッチングを実行する程度
とは無関係に、エッチング後に残留フォトレジストがウ
ェハから剥離される。たとえば、余分なフォトレジスト
は、酸素（Ｏ2）ドライ・レジスト剥離プロセスを使用
して除去することができる。
溝除去」を実行して、切り溝領域からすべての材料を除
去することもできる。図６に示すように、さらにエッチ
ングを実行した場合、ウェハ基板の一部分を除去するこ
とができる。これにより、ウェハのチップの分離（「ダ
イシング」）が容易になる。エッチングを実行する程度
とは無関係に、エッチング後に残留フォトレジストがウ
ェハから剥離される。たとえば、余分なフォトレジスト
は、酸素（Ｏ2）ドライ・レジスト剥離プロセスを使用
して除去することができる。
【００２８】引き続き好ましい実施例について説明する
と、図７に示すように、トランスファ金属リード２３が
ウェハに付加されている。このトランスファ金属は、チ
ップ金属層と同一材料を含む、様々な材料から構成する
ことができる。一例として、トランスファ金属がＴｉ／
Ａｌ−Ｃｕ複合金属を含む場合もある。トランスファ金
属層の上下にある絶縁体２１は、トランスファ金属がほ
ぼ水平に配置されるように形成されている。これは、ト
ランスファ金属層を実際に形成する前にトランスファ・
メタラジの下に絶縁層を付着させて平坦化することによ
り達成される。変形態様として、この平坦化ステップを
省略すると、トランスファ金属層の下にある絶縁層は活
動領域および切り溝領域の輪郭に従う形状になり、その
上に形成されたトランスファ金属層も図８に示すように
この輪郭形状に従う形状になる。
と、図７に示すように、トランスファ金属リード２３が
ウェハに付加されている。このトランスファ金属は、チ
ップ金属層と同一材料を含む、様々な材料から構成する
ことができる。一例として、トランスファ金属がＴｉ／
Ａｌ−Ｃｕ複合金属を含む場合もある。トランスファ金
属層の上下にある絶縁体２１は、トランスファ金属がほ
ぼ水平に配置されるように形成されている。これは、ト
ランスファ金属層を実際に形成する前にトランスファ・
メタラジの下に絶縁層を付着させて平坦化することによ
り達成される。変形態様として、この平坦化ステップを
省略すると、トランスファ金属層の下にある絶縁層は活
動領域および切り溝領域の輪郭に従う形状になり、その
上に形成されたトランスファ金属層も図８に示すように
この輪郭形状に従う形状になる。
【００２９】プロセスのこの時点で切り溝領域は除去さ
れており、個々のＩＣチップは、ダイシングして電子モ
ジュールにスタックできる状態になっている。図９は、
基板１１と、活動回路領域１３と、トランスファ・メタ
ラジ２３とを含む複数のスタック式集積回路チップ（電
子モジュールを形成するために「スタックされた」複数
のチップ）を含む、不完全な電子モジュール３１の部分
断面図である。各集積回路チップに関連するトランスフ
ァ金属を使用して、そのチップをモジュール内の他のチ
ップまたは外部回路に接続することができる。スタック
すると、トランスファ金属リード２３は、未処理モジュ
ールの少なくとも一方の選択された側面に向かって延び
る。トランスファ金属層の上下の各チップの表面に配置
された絶縁体２１は、トランスファ金属を電気的に隔離
するために使用される。接着剤２５の層によって半導体
チップがまとめて積層化される。この接着剤の層は、米
国ニュージャージー州ブリッジウォーターのNational S
tarch and Chemical社製のThermidなど、様々な市販の
高温接着剤のいずれかを含むことができる。
れており、個々のＩＣチップは、ダイシングして電子モ
ジュールにスタックできる状態になっている。図９は、
基板１１と、活動回路領域１３と、トランスファ・メタ
ラジ２３とを含む複数のスタック式集積回路チップ（電
子モジュールを形成するために「スタックされた」複数
のチップ）を含む、不完全な電子モジュール３１の部分
断面図である。各集積回路チップに関連するトランスフ
ァ金属を使用して、そのチップをモジュール内の他のチ
ップまたは外部回路に接続することができる。スタック
すると、トランスファ金属リード２３は、未処理モジュ
ールの少なくとも一方の選択された側面に向かって延び
る。トランスファ金属層の上下の各チップの表面に配置
された絶縁体２１は、トランスファ金属を電気的に隔離
するために使用される。接着剤２５の層によって半導体
チップがまとめて積層化される。この接着剤の層は、米
国ニュージャージー州ブリッジウォーターのNational S
tarch and Chemical社製のThermidなど、様々な市販の
高温接着剤のいずれかを含むことができる。
【００３０】具体的なプロセス例として、基板材料だけ
を除去してトランスファ金属２３、すなわち、トランス
ファ金属リードの端を露出するように、半導体チップを
スタックに積層化した後、選択した側面２７に対して平
坦化プロセスと優先エッチング・プロセスを施す（図１
０）。ただし、切り溝領域にはチップ金属がないので、
チップ金属のエッチングはエッチング液の選択の際に考
慮されないことに留意されたい。したがって、チップ金
属層は、トランスファ金属層と同一材料から構成するこ
とができる。次に、絶縁層３３を付着させ、トランスフ
ァ金属リードを露出するように平坦化する（図１１）。
を除去してトランスファ金属２３、すなわち、トランス
ファ金属リードの端を露出するように、半導体チップを
スタックに積層化した後、選択した側面２７に対して平
坦化プロセスと優先エッチング・プロセスを施す（図１
０）。ただし、切り溝領域にはチップ金属がないので、
チップ金属のエッチングはエッチング液の選択の際に考
慮されないことに留意されたい。したがって、チップ金
属層は、トランスファ金属層と同一材料から構成するこ
とができる。次に、絶縁層３３を付着させ、トランスフ
ァ金属リードを露出するように平坦化する（図１１）。
【００３１】トランスファ金属リードを露出するために
行う、モジュールの選択された側面の処理の代替例を図
１２、図１３、および図１４に示す。この特定のプロセ
スは、モジュールを含むＩＣチップ上で「部分切り溝除
去」が行われたときに有用である。半導体チップをスタ
ックに積層化した後、選択した側面２７に対して平坦化
を施し、トランスファ金属リードとチップ金属を露出す
る（図１２）。その後、絶縁層３３を付着させ、チップ
金属とトランスファ金属リードとを覆う（図１３）。次
に、絶縁層を特定のパターンに応じてバイア３５をエッ
チングして、トランスファ金属リードを露出させる（図
１４）。
行う、モジュールの選択された側面の処理の代替例を図
１２、図１３、および図１４に示す。この特定のプロセ
スは、モジュールを含むＩＣチップ上で「部分切り溝除
去」が行われたときに有用である。半導体チップをスタ
ックに積層化した後、選択した側面２７に対して平坦化
を施し、トランスファ金属リードとチップ金属を露出す
る（図１２）。その後、絶縁層３３を付着させ、チップ
金属とトランスファ金属リードとを覆う（図１３）。次
に、絶縁層を特定のパターンに応じてバイア３５をエッ
チングして、トランスファ金属リードを露出させる（図
１４）。
【００３２】図１４に示すように、第２のチップ金属層
１６がトランスファ金属リードを露出する開口部（３
５）から絶縁されるように、絶縁層３３にバイアが形成
される。これは、トランスファ金属層とチップ金属層
（１６）との間に絶縁層（２１）によって十分な間隔が
設けられているために可能になる。図１５の概略平面図
はさらにこの構造を示すものである。図示の通り、開口
部（３５）内でトランスファ金属リード（２３）だけが
露出される。第２のチップ金属層１６は絶縁体によって
完全に覆われている。したがって、開口部３５に金属を
充填してＴ接続を形成すると、トランスファ金属からチ
ップ金属への短絡が発生しなくなる。
１６がトランスファ金属リードを露出する開口部（３
５）から絶縁されるように、絶縁層３３にバイアが形成
される。これは、トランスファ金属層とチップ金属層
（１６）との間に絶縁層（２１）によって十分な間隔が
設けられているために可能になる。図１５の概略平面図
はさらにこの構造を示すものである。図示の通り、開口
部（３５）内でトランスファ金属リード（２３）だけが
露出される。第２のチップ金属層１６は絶縁体によって
完全に覆われている。したがって、開口部３５に金属を
充填してＴ接続を形成すると、トランスファ金属からチ
ップ金属への短絡が発生しなくなる。
【００３３】図１２ないし１５に関してここに記載した
技法は、切り溝領域が完全に除去されたチップを含むモ
ジュールに適用可能である。図１６に示すように、選択
されたモジュール側面に関連する切り溝領域にはチップ
金属が存在しない。したがって、同一技法を使用して、
トランスファ金属リードが露出された電子モジュールを
形成することもできる。
技法は、切り溝領域が完全に除去されたチップを含むモ
ジュールに適用可能である。図１６に示すように、選択
されたモジュール側面に関連する切り溝領域にはチップ
金属が存在しない。したがって、同一技法を使用して、
トランスファ金属リードが露出された電子モジュールを
形成することもできる。
【００３４】一般的な比較のため、図１７および図１８
は、切り溝領域が除去されていないチップを含む電子モ
ジュールの部分断面図と概略平面図をそれぞれ示す。図
示の通り、開口部３５は、トランスファ金属と第１のチ
ップ金属１５両方の露出された端部を含んでいる。開口
部３５に金属を充填してＴ接続を形成すると、トランス
ファ金属２３と第１のチップ金属１５は短絡して誤動作
を引き起こすことになる。実際に、第１のチップ金属層
が２つの開口部を横切って延びる場合（図１８）、２つ
の開口部内に形成されたＴ接続が互いに短絡して、余分
な誤動作を引き起こす。したがって、ここに記載した技
法により機能電子モジュールを生産する際に、この切り
溝除去プロセスが必要になる。
は、切り溝領域が除去されていないチップを含む電子モ
ジュールの部分断面図と概略平面図をそれぞれ示す。図
示の通り、開口部３５は、トランスファ金属と第１のチ
ップ金属１５両方の露出された端部を含んでいる。開口
部３５に金属を充填してＴ接続を形成すると、トランス
ファ金属２３と第１のチップ金属１５は短絡して誤動作
を引き起こすことになる。実際に、第１のチップ金属層
が２つの開口部を横切って延びる場合（図１８）、２つ
の開口部内に形成されたＴ接続が互いに短絡して、余分
な誤動作を引き起こす。したがって、ここに記載した技
法により機能電子モジュールを生産する際に、この切り
溝除去プロセスが必要になる。
【００３５】他の態様では、本発明の技法を使用して、
同一平面上のチップ金属層とトランスファ金属層（すな
わち、単一メタライゼーション層がチップ金属層とトラ
ンスファ金属層の機能を提供する）を有するチップの切
り溝領域からチップ金属を除去することができる。図１
９の概略平面図と図２０および図２１の側面断面図に示
すように、パターン化された配線金属層であるチップ・
メタライゼーション層（４５および４５'）とトランス
ファ金属４３はウェハの同一平面上にある。
同一平面上のチップ金属層とトランスファ金属層（すな
わち、単一メタライゼーション層がチップ金属層とトラ
ンスファ金属層の機能を提供する）を有するチップの切
り溝領域からチップ金属を除去することができる。図１
９の概略平面図と図２０および図２１の側面断面図に示
すように、パターン化された配線金属層であるチップ・
メタライゼーション層（４５および４５'）とトランス
ファ金属４３はウェハの同一平面上にある。
【００３６】図１９に関しては、活動領域（４１）と切
り溝領域（１７）の両方を有するウェハが示されてい
る。トランスファ金属４３は活動領域から切り溝領域に
延びている。同図には２つのチップ金属が示されてい
る。第１のチップ金属４５は、切り溝領域内に配置さ
れ、除去（すなわち「除去」）が必要になる。第２のチ
ップ金属４５'は、活動領域内に含まれ、ダイシング後
にチップ上に残留する必要がある。チップ金属ならびに
トランスファ金属はどちらも同一材料から構成すること
ができ、共通プロセス（すなわち、標準のウェハ・レベ
ルのフォトリソグラフィ・プロセス）によって形成する
ことができる。
り溝領域（１７）の両方を有するウェハが示されてい
る。トランスファ金属４３は活動領域から切り溝領域に
延びている。同図には２つのチップ金属が示されてい
る。第１のチップ金属４５は、切り溝領域内に配置さ
れ、除去（すなわち「除去」）が必要になる。第２のチ
ップ金属４５'は、活動領域内に含まれ、ダイシング後
にチップ上に残留する必要がある。チップ金属ならびに
トランスファ金属はどちらも同一材料から構成すること
ができ、共通プロセス（すなわち、標準のウェハ・レベ
ルのフォトリソグラフィ・プロセス）によって形成する
ことができる。
【００３７】切り溝領域から材料を除去するのに使用す
るプロセス（すなわち「除去」）は、上記の実施例のプ
ロセスと同様である。違いはフォトレジスト層のマスキ
ングにある。図１９に示すように、エッジ４９に沿って
フォトレジスト層がマスクされ、トランスファ金属４３
とチップ金属４５'を覆っているが、エッチングのため
に切り溝領域のチップ金属４５を露出している。
るプロセス（すなわち「除去」）は、上記の実施例のプ
ロセスと同様である。違いはフォトレジスト層のマスキ
ングにある。図１９に示すように、エッジ４９に沿って
フォトレジスト層がマスクされ、トランスファ金属４３
とチップ金属４５'を覆っているが、エッチングのため
に切り溝領域のチップ金属４５を露出している。
【００３８】特に図２０は、フォトレジスト１９を付着
させて露光現像した後の活動領域内のウェハの断面図を
示している。前述の通り、チップ金属４５’とトランス
ファ金属４３はともにフォトレジストに覆われている。
図示されている他の構造体としては、基板１１と、活動
回路層４７と、絶縁層２１などがある。図２１は、フォ
トレジストを露光して現像した後の切り溝領域内のウェ
ハの断面図を示している。トランスファ金属４３は絶縁
層１９によって保護されているが、切り溝領域のチップ
金属４５はエッチング（「除去」）のために露出されて
いる。ただし、一般的には、活動回路層４７と上部絶縁
層２１が切り溝領域内に存在しないことに留意された
い。
させて露光現像した後の活動領域内のウェハの断面図を
示している。前述の通り、チップ金属４５’とトランス
ファ金属４３はともにフォトレジストに覆われている。
図示されている他の構造体としては、基板１１と、活動
回路層４７と、絶縁層２１などがある。図２１は、フォ
トレジストを露光して現像した後の切り溝領域内のウェ
ハの断面図を示している。トランスファ金属４３は絶縁
層１９によって保護されているが、切り溝領域のチップ
金属４５はエッチング（「除去」）のために露出されて
いる。ただし、一般的には、活動回路層４７と上部絶縁
層２１が切り溝領域内に存在しないことに留意された
い。
【００３９】ここに記載した前述の実施例と同様、エッ
チングを実行後、余分なフォトレジストを除去し、切り
溝領域が「除去」されたチップをウェハ上に残すことも
できる。次に、これらのチップはウェハからダイシング
し、電子モジュールにアセンブリできる状態にすること
ができる。
チングを実行後、余分なフォトレジストを除去し、切り
溝領域が「除去」されたチップをウェハ上に残すことも
できる。次に、これらのチップはウェハからダイシング
し、電子モジュールにアセンブリできる状態にすること
ができる。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４１】（１）複数の集積回路（「ＩＣ」）チップ
を形成する方法において、（ａ）ウェハを設けるステッ
プと、（ｂ）チップ間の切り溝領域に第１のチップ金属
層を含むように前記ウェハに複数のＩＣチップを形成す
るステップと、（ｃ）前記第１のチップ金属層を前記切
り溝領域から除去するステップと、（ｄ）前記複数のＩ
Ｃチップに機械的に結合され、前記チップの側面におけ
るチップ接続に用いられるトランスファ金属層を前記複
数のチップ上に形成するステップとを含む方法。 （２）前記形成ステップ（ｂ）が、前記切り溝領域内に
第２のチップ金属層を含むようにＩＣチップを形成する
ステップを含み、前記第２のチップ金属層が、前記ウェ
ハと前記第１のチップ金属層との間に配置され、前記ウ
ェハと前記第１のチップ金属層とに機械的に結合される
ことを特徴とする、上記（１）に記載の方法。 （３）前記除去ステップ（ｃ）が、前記切り溝領域から
前記第２のチップ金属層を除去するステップをさらに含
むことを特徴とする、上記（２）に記載の方法。 （４）前記除去ステップ（ｃ）が、前記切り溝領域内に
含まれる前記ウェハの一部をエッチングして、前記ウェ
ハからの前記複数のＩＣチップの分離を容易にするステ
ップをさらに含むことを特徴とする、上記（１）に記載
の方法。 （５）前記トランスファ金属層を平面的に形成するのを
容易にするために、前記ステップ（ｄ）の前に、前記複
数のＩＣチップ上に絶縁層を付着させ、前記絶縁層を平
坦化するステップをさらに含むことを特徴とする、上記
（１）に記載の方法。 （６）複数の集積回路（「ＩＣ」）チップを形成する方
法において、（ａ）ＩＣチップ間の切り溝領域に第１の
チップ金属層を含むように形成された複数のＩＣチップ
を含むウェハを用意するステップと、（ｂ）前記第１の
チップ金属層を前記切り溝領域から除去するステップ
と、（ｃ）前記複数のＩＣチップに機械的に結合され、
前記チップの側面におけるチップ接続に用いられるトラ
ンスファ金属層を前記複数のチップ上に形成するステッ
プとを含む方法。 （７）複数の集積回路（「ＩＣ」）チップを形成する方
法において、（ａ）ウェハを設けるステップと、（ｂ）
チップ間の切り溝領域にチップ金属層と、チップの側面
におけるチップ接続に用いられるトランスファ金属層と
を含むように複数のチップを形成するステップと、
（ｃ）前記チップ金属層を前記切り溝領域から除去する
ステップとを含む方法。 （８）前記形成ステップ（ｂ）が、前記チップ金属層お
よび前記トランスファ金属層を同一金属層から形成する
ステップを含むことを特徴とする、上記（７）に記載の
方法。 （９）サポート層と、所定の金属から形成され、前記サ
ポート層に機械的に結合されたチップ金属層と、前記所
定の金属から形成され、前記サポート層に機械的に結合
され、チップ側面におけるチップ接続に用いられるトラ
ンスファ金属層とを含む、集積回路チップ。 （１０）前記所定の金属がチタン／アルミニウム−銅の
複合金属であることを特徴とする、上記（９）に記載の
集積回路チップ。 （１１）電子モジュールを形成する方法において、
（ａ）各集積回路（「ＩＣ」）チップがエッジ表面と、
第１のチップ金属層と、前記エッジ表面におけるチップ
接続に用いられるトランスファ金属リードとを有し、前
記ＩＣチップが活動領域と前記エッジ表面に隣接する切
り溝領域とを含み、前記トランスファ金属リードがチッ
プの活動領域から前記切り溝領域を経て前記エッジ表面
に延びている複数の集積回路を用意するステップと、
（ｂ）前記複数のＩＣチップをスタックして、電子モジ
ュールを形成するステップとを含む方法。 （１２）前記複数のＩＣチップの前記エッジ表面が、少
なくとも部分的に前記電子モジュールの側面を規定し、
前記方法が、前記第１のトランスファ金属リードを露出
するために前記電子モジュールの前記側面を平坦化する
ステップを含むことを特徴とする、上記（１１）に記載
の方法。 （１３）前記トランスファ金属リードを露出させる開口
部を持つようにパターニングされた絶縁層を前記電子モ
ジュールの前記側面に形成するステップをさらに含むこ
とを特徴とする、上記（１２）に記載の方法。 （１４）前記方法が、モジュールの側面を選択的にエッ
チングして、前記複数のＩＣチップの各基板の一部を除
去し、エッチングした前記側面に絶縁層を付着させ、前
記絶縁層を平坦化して、前記複数のＩＣチップの各トラ
ンスファ金属リードを露出させるステップをさらに含む
ことを特徴とする、上記（１２）に記載の方法。 （１５）複数のスタック式集積回路（ＩＣ）チップを含
み、前記複数のスタック式ＩＣチップの各チップが、サ
ポート層と、所定の金属から形成されたチップ金属層
と、前記所定の金属から形成され、チップ側面における
チップ接続に用いられるトランスファ金属リードとを有
し、前記チップ金属層と前記トランスファ金属リードと
が前記サポート層に機械的に結合されている、電子モジ
ュール。 （１６）前記複数のＩＣチップの各ＩＣチップがエッジ
表面を有し、前記エッジ表面が少なくとも部分的に電子
モジュールの側面を規定し、前記トランスファ金属リー
ドが前記側面に向かって延びていることを特徴とする、
上記（１５）に記載の電子モジュール。 （１７）前記電子モジュールが、前記トランスファ金属
リードを露出させる開孔部を有する絶縁層を前記電子モ
ジュールの側面に有することを特徴とする、上記（１
６）に記載の電子モジュール。 （１８）前記所定の金属がチタン／アルミニウム−銅の
メタラジであることを特徴とする、上記（１５）に記載
の電子モジュール。
を形成する方法において、（ａ）ウェハを設けるステッ
プと、（ｂ）チップ間の切り溝領域に第１のチップ金属
層を含むように前記ウェハに複数のＩＣチップを形成す
るステップと、（ｃ）前記第１のチップ金属層を前記切
り溝領域から除去するステップと、（ｄ）前記複数のＩ
Ｃチップに機械的に結合され、前記チップの側面におけ
るチップ接続に用いられるトランスファ金属層を前記複
数のチップ上に形成するステップとを含む方法。 （２）前記形成ステップ（ｂ）が、前記切り溝領域内に
第２のチップ金属層を含むようにＩＣチップを形成する
ステップを含み、前記第２のチップ金属層が、前記ウェ
ハと前記第１のチップ金属層との間に配置され、前記ウ
ェハと前記第１のチップ金属層とに機械的に結合される
ことを特徴とする、上記（１）に記載の方法。 （３）前記除去ステップ（ｃ）が、前記切り溝領域から
前記第２のチップ金属層を除去するステップをさらに含
むことを特徴とする、上記（２）に記載の方法。 （４）前記除去ステップ（ｃ）が、前記切り溝領域内に
含まれる前記ウェハの一部をエッチングして、前記ウェ
ハからの前記複数のＩＣチップの分離を容易にするステ
ップをさらに含むことを特徴とする、上記（１）に記載
の方法。 （５）前記トランスファ金属層を平面的に形成するのを
容易にするために、前記ステップ（ｄ）の前に、前記複
数のＩＣチップ上に絶縁層を付着させ、前記絶縁層を平
坦化するステップをさらに含むことを特徴とする、上記
（１）に記載の方法。 （６）複数の集積回路（「ＩＣ」）チップを形成する方
法において、（ａ）ＩＣチップ間の切り溝領域に第１の
チップ金属層を含むように形成された複数のＩＣチップ
を含むウェハを用意するステップと、（ｂ）前記第１の
チップ金属層を前記切り溝領域から除去するステップ
と、（ｃ）前記複数のＩＣチップに機械的に結合され、
前記チップの側面におけるチップ接続に用いられるトラ
ンスファ金属層を前記複数のチップ上に形成するステッ
プとを含む方法。 （７）複数の集積回路（「ＩＣ」）チップを形成する方
法において、（ａ）ウェハを設けるステップと、（ｂ）
チップ間の切り溝領域にチップ金属層と、チップの側面
におけるチップ接続に用いられるトランスファ金属層と
を含むように複数のチップを形成するステップと、
（ｃ）前記チップ金属層を前記切り溝領域から除去する
ステップとを含む方法。 （８）前記形成ステップ（ｂ）が、前記チップ金属層お
よび前記トランスファ金属層を同一金属層から形成する
ステップを含むことを特徴とする、上記（７）に記載の
方法。 （９）サポート層と、所定の金属から形成され、前記サ
ポート層に機械的に結合されたチップ金属層と、前記所
定の金属から形成され、前記サポート層に機械的に結合
され、チップ側面におけるチップ接続に用いられるトラ
ンスファ金属層とを含む、集積回路チップ。 （１０）前記所定の金属がチタン／アルミニウム−銅の
複合金属であることを特徴とする、上記（９）に記載の
集積回路チップ。 （１１）電子モジュールを形成する方法において、
（ａ）各集積回路（「ＩＣ」）チップがエッジ表面と、
第１のチップ金属層と、前記エッジ表面におけるチップ
接続に用いられるトランスファ金属リードとを有し、前
記ＩＣチップが活動領域と前記エッジ表面に隣接する切
り溝領域とを含み、前記トランスファ金属リードがチッ
プの活動領域から前記切り溝領域を経て前記エッジ表面
に延びている複数の集積回路を用意するステップと、
（ｂ）前記複数のＩＣチップをスタックして、電子モジ
ュールを形成するステップとを含む方法。 （１２）前記複数のＩＣチップの前記エッジ表面が、少
なくとも部分的に前記電子モジュールの側面を規定し、
前記方法が、前記第１のトランスファ金属リードを露出
するために前記電子モジュールの前記側面を平坦化する
ステップを含むことを特徴とする、上記（１１）に記載
の方法。 （１３）前記トランスファ金属リードを露出させる開口
部を持つようにパターニングされた絶縁層を前記電子モ
ジュールの前記側面に形成するステップをさらに含むこ
とを特徴とする、上記（１２）に記載の方法。 （１４）前記方法が、モジュールの側面を選択的にエッ
チングして、前記複数のＩＣチップの各基板の一部を除
去し、エッチングした前記側面に絶縁層を付着させ、前
記絶縁層を平坦化して、前記複数のＩＣチップの各トラ
ンスファ金属リードを露出させるステップをさらに含む
ことを特徴とする、上記（１２）に記載の方法。 （１５）複数のスタック式集積回路（ＩＣ）チップを含
み、前記複数のスタック式ＩＣチップの各チップが、サ
ポート層と、所定の金属から形成されたチップ金属層
と、前記所定の金属から形成され、チップ側面における
チップ接続に用いられるトランスファ金属リードとを有
し、前記チップ金属層と前記トランスファ金属リードと
が前記サポート層に機械的に結合されている、電子モジ
ュール。 （１６）前記複数のＩＣチップの各ＩＣチップがエッジ
表面を有し、前記エッジ表面が少なくとも部分的に電子
モジュールの側面を規定し、前記トランスファ金属リー
ドが前記側面に向かって延びていることを特徴とする、
上記（１５）に記載の電子モジュール。 （１７）前記電子モジュールが、前記トランスファ金属
リードを露出させる開孔部を有する絶縁層を前記電子モ
ジュールの側面に有することを特徴とする、上記（１
６）に記載の電子モジュール。 （１８）前記所定の金属がチタン／アルミニウム−銅の
メタラジであることを特徴とする、上記（１５）に記載
の電子モジュール。
【００４２】
【発明の効果】本発明の技法は以下の利点をもたらす。
【００４３】１．本発明は、主に（ａ）トランスファ・
メタラジの有害環境（たとえば、エッチャントおよび洗
浄液）への露出の低減により、本質的により丈夫なＴ接
続を可能にすることと、（ｂ）モジュールの有害環境
（たとえば、エッチャントおよび洗浄液）への露出の低
減とにより、本質的により信頼性の高い電子モジュール
の製作を可能にする。
メタラジの有害環境（たとえば、エッチャントおよび洗
浄液）への露出の低減により、本質的により丈夫なＴ接
続を可能にすることと、（ｂ）モジュールの有害環境
（たとえば、エッチャントおよび洗浄液）への露出の低
減とにより、本質的により信頼性の高い電子モジュール
の製作を可能にする。
【００４４】２．本発明は、より広範囲の候補からのト
ランスファ・メタラジの選択を可能にする。切り溝構造
のエッチングはトランスファ・メタラジの付着前に行わ
れるので、その選択を側面エッチング・プロセスと整合
するメタラジに制限する必要がなくなる。このため、ト
ランスファ・メタラジとチップ・メタラジを同一にする
ことができ、それにより、本質的に整合する材料を使用
することによりモジュールの信頼性が向上する。
ランスファ・メタラジの選択を可能にする。切り溝構造
のエッチングはトランスファ・メタラジの付着前に行わ
れるので、その選択を側面エッチング・プロセスと整合
するメタラジに制限する必要がなくなる。このため、ト
ランスファ・メタラジとチップ・メタラジを同一にする
ことができ、それにより、本質的に整合する材料を使用
することによりモジュールの信頼性が向上する。
【００４５】３．トランスファ・メタラジとの相互作用
を懸念する必要がないので、本発明は、より広範囲の潜
在的エッチング・プロセスの選択を可能にする。
を懸念する必要がないので、本発明は、より広範囲の潜
在的エッチング・プロセスの選択を可能にする。
【００４６】４．より広範囲のエッチャントおよびトラ
ンスファ・メタラジが可能なので、本発明により、電子
モジュール技術は、本質的にウェハ／チップの供給源
（たとえば、社内供給か外部供給業者か）の影響を受け
にくくなる。
ンスファ・メタラジが可能なので、本発明により、電子
モジュール技術は、本質的にウェハ／チップの供給源
（たとえば、社内供給か外部供給業者か）の影響を受け
にくくなる。
【００４７】５．ウェハ・レベルの切り溝領域が（モジ
ュールの側面レベルでの狭く深いチャネルに比べて）広
く浅いチャネルとして存在するから、エッチャントを効
果的に与えることができ、エッチング効率が高い。
ュールの側面レベルでの狭く深いチャネルに比べて）広
く浅いチャネルとして存在するから、エッチャントを効
果的に与えることができ、エッチング効率が高い。
【００４８】６．モジュール側面の再加工の回数とは無
関係に、切り溝構造のエッチングは１回だけ行われるの
で、本発明はモジュール製作コストを低減する。電子モ
ジュールの２つまたはそれ以上の側面がトランスファ金
属接続を必要とする場合でも、切り溝構造のエッチング
が行われる。
関係に、切り溝構造のエッチングは１回だけ行われるの
で、本発明はモジュール製作コストを低減する。電子モ
ジュールの２つまたはそれ以上の側面がトランスファ金
属接続を必要とする場合でも、切り溝構造のエッチング
が行われる。
【図１】切り溝領域に存在する２つのレベルのチップ・
メタライゼーションを有するウェハの部分断面図であ
る。
メタライゼーションを有するウェハの部分断面図であ
る。
【図２】フォトレジスト層を付着した後の図１のウェハ
の部分断面図である。
の部分断面図である。
【図３】フォトレジスト層をマスクで露光し現像した後
の図２にウェハの部分断面図である。
の図２にウェハの部分断面図である。
【図４】本発明により切り溝領域を部分的に除去し、す
べての残留フォトレジストを除去した後の図３のウェハ
の部分断面図である。
べての残留フォトレジストを除去した後の図３のウェハ
の部分断面図である。
【図５】切り溝領域を完全に除去し、すべての残留フォ
トレジストを除去した後の図３のウェハの部分断面図で
ある。
トレジストを除去した後の図３のウェハの部分断面図で
ある。
【図６】切り溝領域内のウェハを部分的にエッチングす
ることを含み、切り溝領域を完全に除去し、すべての残
留フォトレジストを除去した後の図３のウェハの部分断
面図である。
ることを含み、切り溝領域を完全に除去し、すべての残
留フォトレジストを除去した後の図３のウェハの部分断
面図である。
【図７】平坦化した下部絶縁層の付着を完了し、その
後、トランスファ金属層を形成した後の図５のウェハの
部分断面図である。
後、トランスファ金属層を形成した後の図５のウェハの
部分断面図である。
【図８】付着した下部絶縁層を平坦化せずにトランスフ
ァ金属層を形成した後の図５のウェハの部分断面図であ
る。
ァ金属層を形成した後の図５のウェハの部分断面図であ
る。
【図９】各チップの切り溝領域が完全に除去され、まと
めて積層化されている複数のＩＣチップのスタックの部
分断面図である。
めて積層化されている複数のＩＣチップのスタックの部
分断面図である。
【図１０】スタックの側面を平坦化し、優先的にエッチ
ングした後の図９のスタックの部分断面図である。
ングした後の図９のスタックの部分断面図である。
【図１１】エッチングした側面に絶縁層を付着させ、平
坦化した後の図１０のスタックの部分断面図である。
坦化した後の図１０のスタックの部分断面図である。
【図１２】切り溝領域が部分的に除去され、まとめて積
層化され、平坦化した側面を有する複数のＩＣチップの
スタックの部分断面図である。
層化され、平坦化した側面を有する複数のＩＣチップの
スタックの部分断面図である。
【図１３】側面に絶縁層を形成した後の図１２のスタッ
クの部分断面図である。
クの部分断面図である。
【図１４】本発明によりトランスファ金属リードを露出
するために絶縁層に開口部を形成した後の図１３のスタ
ックの部分断面図である。
するために絶縁層に開口部を形成した後の図１３のスタ
ックの部分断面図である。
【図１５】本発明によりトランスファ金属リードを露出
するために絶縁層に開口部を形成した後の図１３のスタ
ックの概略平面図である。
するために絶縁層に開口部を形成した後の図１３のスタ
ックの概略平面図である。
【図１６】各ＩＣチップの切り溝領域が完全に除去され
ている、図１４の代替実施例の部分断面図である。
ている、図１４の代替実施例の部分断面図である。
【図１７】切り溝領域が除去されていないＩＣチップの
スタックの部分断面図である。
スタックの部分断面図である。
【図１８】切り溝領域が除去されていないＩＣチップの
スタックの概略平面図である。
スタックの概略平面図である。
【図１９】本発明により同一平面上のチップ金属層とト
ランスファ金属層とを有するウェハの部分平面図であ
る。
ランスファ金属層とを有するウェハの部分平面図であ
る。
【図２０】図１９のウェハの側面断面図である。
【図２１】図１９のウェハの側面断面図である。
１１ 基板 １３ 活動領域 １６ チップ金属層 １７ 切り溝領域 ２１ 絶縁体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 25/18 (72)発明者 ウェイン・ジョン・ハウエル アメリカ合衆国05402 バーモント州サ ウス・バーリントン ハインズバーグ・ ロード 1460 (72)発明者 ケネス・エドワード・バイルスタイン・ ジュニア アメリカ合衆国05452 バーモント州エ セックス・ジャンクション ウォルデ ン・ウッズ 11 (72)発明者 ティモシー・ハリソン・ダウベンスペッ ク アメリカ合衆国05446 バーモント州コ ルチェスタ パイン・メドウ・ドライブ 15 (56)参考文献 特開 平５−114625（ＪＰ，Ａ) 特開 平５−166872（ＪＰ，Ａ) 特開 平６−5665（ＪＰ，Ａ) 特開 平７−45649（ＪＰ，Ａ) 特開 平７−169796（ＪＰ，Ａ) 特開 昭61−288457（ＪＰ，Ａ) 特開 平４−196579（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/822 H01L 25/065 H01L 25/07 H01L 25/18 H01L 27/04
Claims (21)
- 【請求項１】複数個の集積回路チップを形成する方法に
おいて、 （ａ）ウェハを設けるステップと、 （ｂ）活動領域をそれぞれ有する複数個の集積回路領域
が切り溝領域により互いに分離されるように、そして第
１チップ配線金属層が集積回路領域の活動領域相互間を
接続し且つ上記切り溝領域の両側の集積回路領域の活動
領域相互間に亘って延びるように、上記複数個の集積回
路領域、上記切り溝領域及び上記第１チップ配線金属層
を上記ウェハに集積して形成するステップと、 （ｃ）上記切り溝領域から上記第１チップ配線金属層を
除去するステップと、 （ｄ）上記集積回路領域の活動領域から上記切り溝領域
に延び、そして上記集積回路領域及び上記切り溝領域に
機械的に結合されるトランスファ配線金属層を上記集積
回路領域及び上記切り溝領域の上の絶縁層の上に形成す
るステップと、 （ｅ）上記ウェハを上記切り溝領域の一部に沿ってダイ
シングして、上記集積回路領域、該集積回路領域を囲む
切り溝領域の残部、上記第１チップ配線金属層及び上記
トランスファ配線金属層をそれぞれ有する複数個の集積
回路チップに分離するステップとを含む複数個の集積回
路チップを形成する方法。 - 【請求項２】上記ステップ（ｂ）が、上記切り溝領域を
通る第２チップ配線金属層を形成してから、該第２チッ
プ配線金属層の上に絶縁層を形成し、該第２チップ配線
金属層の上の絶縁層の上に上記第１チップ配線金属層を
形成し、そして上記ステップ（ｃ）が、上記切り溝領域
から上記第１チップ配線金属層に加えて上記第２チップ
配線金属層を除去することを特徴とする請求項１に記載
の複数個の集積回路チップを形成する方法。 - 【請求項３】上記ステップ（ｃ）が、上記切り溝領域に
含まれる上記ウェハの一部をエッチングして、上記ウェ
ハからの上記複数個の集積回路チップの分離を容易にす
ることを特徴とする請求項１に記載の複数個の集積回路
チップを形成する方法。 - 【請求項４】上記ステップ（ｂ）が、第１金属の上記第
１チップ配線金属層を形成するステップを含み、そして
上記ステップ（ｄ）が、上記第１金属の上記トランスフ
ァ配線金属層を形成するステップを含むことを特徴とす
る請求項１に記載の複数個の集積回路チップを形成する
方法。 - 【請求項５】複数個の集積回路チップを形成する方法に
おいて、 （ａ）ウェハを設けるステップと、 （ｂ）活動領域をそれぞれ有する複数個の集積回路領域
が切り溝領域により互いに分離されるように、そしてチ
ップ配線金属層が集積回路領域の活動領域相互間を接続
し且つ上記切り溝領域の両側の集積回路領域の活動領域
相互間に亘って延びるように、そしてトランスファ配線
金属層が上記集積回路領域の活動領域から上記切り溝領
域に延びるように、上記複数個の集積回路領域、上記切
り溝領域、上記チップ配線金属層及び上記トランスファ
配線金属層を上記ウェハに集積して形成するステップ
と、 （ｃ）上記切り溝領域から上記チップ配線金属層を除去
するステップと、 （ｄ）上記ウェハを上記切り溝領域の一部に沿ってダイ
シングして、上記集積回路領域、該集積回路領域を囲む
切り溝領域の残部、上記チップ配線金属層及び上記トラ
ンスファ配線金属層をそれぞれ有する複数個の集積回路
チップに分離するステップとを含む複数個の集積回路チ
ップを形成する方法。 - 【請求項６】上記分離された集積回路チップのそれぞれ
は上記ダイシングにより生じた側面を有し、そして上記
ステップ（ｄ）の後に、上記チップ配線金属層を露出し
ないで上記トランスファ配線金属層を露出するように、
上記側面を平坦化するステップ（ｅ）を含むことを特徴
とする請求項５に記載の複数個の集積回路チップを形成
する方法。 - 【請求項７】上記ステップ（ｂ）は、第１金属の上記チ
ップ配線金属層及び上記第１金属の上記トランスファ配
線金属層を形成するステップを含むことを特徴とする請
求項６に記載の複数個の集積回路チップを形成する方
法。 - 【請求項８】上記ステップ（ｂ）は、上記チップ配線金
属層と上記トランスファ配線金属層を同一平面内に形成
するステップと含むことを特徴とする請求項７に記載の
複数個の集積回路チップを形成する方法。 - 【請求項９】複数個の集積回路チップを形成する方法に
おいて、 （ａ）ウェハを設けるステップと、 （ｂ）活動領域をそれぞれ有する複数個の集積回路領域
が切り溝領域により互いに分離されるように、そして第
１チップ配線金属層が集積回路領域の活動領域相互間を
接続し且つ上記切り溝領域の両側の集積回路領域の活動
領域相互間に亘って延びるように、上記複数個の集積回
路領域、上記切り溝領域及び上記第１チップ配線金属層
を上記ウェハに集積して形成するステップと、 （ｃ）上記切り溝領域から上記第１チップ配線金属層を
除去するステップと、 （ｄ）上記集積回路領域の活動領域から上記切り溝領域
に延び、そして上記集積回路領域及び上記切り溝領域に
機械的に結合されるトランスファ配線金属層を上記集積
回路領域及び上記切り溝領域の上の絶縁層の上に形成す
るステップと、 （ｅ）上記ウェハを上記切り溝領域の一部に沿ってダイ
シングして、上記集積回路領域、該集積回路領域を囲む
切り溝領域の残部、上記第１チップ配線金属層及び上記
トランスファ配線金属層をそれぞれ有する複数個の集積
回路チップに分離するステップとを含み、 上記ステップ（ｄ）の前に、上記複数個の集積回路領
域、上記切り溝領域及び上記第１チップ配線金属層の上
に上記絶縁層を付着し、そして該絶縁層を平坦化するこ
とを特徴とする複数個の集積回路チップを形成する方
法。 - 【請求項１０】上記ステップ（ｂ）が、上記切り溝領域
を通る第２チップ配線金属層を形成してから、該第２チ
ップ配線金属層の上に絶縁層を形成し、該第２チップ配
線金属層の上の絶縁層の上に上記第１チップ配線金属層
を形成することを特徴とする請求項９に記載の複数個の
集積回路チップを形成する方法。 - 【請求項１１】上記ステップ（ｃ）が、上記切り溝領域
から上記第１チップ配線金属層に加えて上記第２チップ
配線金属層を除去することを特徴とする請求項１０に記
載の複数個の集積回路チップを形成する方法。 - 【請求項１２】上記ステップ（ｃ）が、上記切り溝領域
に含まれる上記ウェハの一部をエッチングして、上記ウ
ェハからの上記複数個の集積回路チップの分離を容易に
することを特徴とする請求項９に記載の複数個の集積回
路チップを形成する方法。 - 【請求項１３】上記ステップ（ｂ）が、第１金属の上記
第１チップ配線金属層を形成するステップを含み、そし
て上記ステップ（ｄ）が、上記第１金属の上記トランス
ファ配線金属層を形成するステップを含むことを特徴と
する請求項９に記載の複数個の集積回路チップを形成す
る方法。 - 【請求項１４】集積回路チップであって、 活動領域及び該活動領域を取り囲む切り溝領域を有する
基板と、 一端が上記活動領域に接続されそして他端が上記集積回
路チップの側壁に向かって延びるチップ配線金属層と、 該チップ配線金属層の上の絶縁層上に設けられ、一端が
上記活動領域に接続されそして他端が上記集積回路チッ
プの側壁に向かって延びる、上記チップ配線金属層と同
一材料の外部接続用のトランスファ配線金属層とを有
し、 上記トランスファ配線金属層だけが上記側壁において露
出されていることを特徴とする集積回路チップ。 - 【請求項１５】集積回路チップであって、 活動領域及び該活動領域を取り囲む切り溝領域を有する
基板と、 一端が上記活動領域に接続されそして他端が上記集積回
路チップの側壁に向かって延びるチップ配線金属層と、 一端が上記活動領域に接続されそして他端が上記集積回
路チップの側壁に向かって延びる外部接続用のトランス
ファ配線金属層とを有し、 上記チップ配線金属層と上記トランスファ配線金属層と
は、単一メタライゼーション層から形成され、そして上
記トランスファ配線金属層だけが上記側壁において露出
されていることを特徴とする集積回路チップ。 - 【請求項１６】上記チップ配線金属層及び上記トランス
ファ配線金属層の材料は、チタン／アルミニウム−銅の
複合金属であることを特徴とする請求項１４又は１５に
記載の集積回路チップ。 - 【請求項１７】集積回路チップが複数個互いに重ね合わ
されている電子モジュールであって、 活動領域及び該活動領域を取り囲む切り溝領域を有する
基板と、一端が上記活動領域に接続されそして他端が上
記集積回路チップの側壁に向かって延びるチップ配線金
属層と、該チップ配線金属層の上の絶縁層上に設けら
れ、一端が上記活動領域に接続されそして他端が上記集
積回路チップの側壁に向かって延びる、上記チップ配線
金属層と同一材料の外部接続用のトランスファ配線金属
層とを有し、上記トランスファ配線金属層だけが上記側
壁において露出されている集積回路チップが複数個、上
記側壁同士が整列するように、互いに重ね合わされてい
ることを特徴とする電子モジュール。 - 【請求項１８】上記複数個の集積回路チップの側壁は、
上記電子モジュールの側壁を形成し、該電子モジュール
の側壁に絶縁層が設けられ、上記集積回路チップのそれ
ぞれの上記トランスファ配線金属層を露出する開口が上
記側壁上の絶縁層に設けられていることを特徴とする請
求項１７に記載の電子モジュール。 - 【請求項１９】集積回路チップが複数個互いに重ね合わ
されている電子モジュールの形成方法であって、 活動領域及び該活動領域を取り囲む切り溝領域を有する
基板と、一端が上記活動領域に接続されそして他端が上
記集積回路チップの側壁に向かって延びるチップ配線金
属層と、該チップ配線金属層の上の絶縁層上に設けら
れ、一端が上記活動領域に接続されそして他端が上記集
積回路チップの側壁に向かって延びる、上記チップ配線
金属層と同一材料の外部接続用のトランスファ配線金属
層とを有し、上記トランスファ配線金属層だけが上記側
壁において露出されている集積回路チップを形成するス
テップと、 複数個の上記集積回路チップを、上記側壁同士が整列す
るように互いに重ねるステップとを含む電子モジュール
の形成方法。 - 【請求項２０】上記複数個の集積回路チップの側壁は、
上記電子モジュールの側壁を形成し、 そして、上記電子モジュールの側壁を平坦化するステッ
プと、 上記平坦化された電子モジュールの側壁に、上記集積回
路チップのそれぞれの上記トランスファ配線金属層を露
出する開口を有する絶縁層を形成するステップを含むこ
とを特徴とする請求項１９に記載の電子モジュールの形
成方法。 - 【請求項２１】上記複数個の集積回路チップの側壁は、
上記電子モジュールの側壁を形成し、 そして、上記電子モジュールの側壁に露出された、上記
集積回路チップのそれぞれの上記基板の一部分をエッチ
ングにより除去するステップと、 上記電子モジュールの側壁に絶縁層を付着するステップ
と、 上記電子モジュールの側壁を平坦化して上記集積回路チ
ップのそれぞれの上記トランスファ配線金属層を露出す
るステップとを含むことを特徴とする請求項１９に記載
の電子モジュールの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/301,290 US5596226A (en) | 1994-09-06 | 1994-09-06 | Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module |
| US301290 | 2002-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0883888A JPH0883888A (ja) | 1996-03-26 |
| JP3137565B2 true JP3137565B2 (ja) | 2001-02-26 |
Family
ID=23162741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07206881A Expired - Fee Related JP3137565B2 (ja) | 1994-09-06 | 1995-08-14 | 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US5596226A (ja) |
| EP (1) | EP0701284A1 (ja) |
| JP (1) | JP3137565B2 (ja) |
| KR (1) | KR100187872B1 (ja) |
| TW (1) | TW290729B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11101840B1 (en) | 2020-02-05 | 2021-08-24 | Samsung Electro-Mechanics Co., Ltd. | Chip radio frequency package and radio frequency module |
| US11183765B2 (en) | 2020-02-05 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | Chip radio frequency package and radio frequency module |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3537447B2 (ja) | 1996-10-29 | 2004-06-14 | トル‐シ・テクノロジーズ・インコーポレイテッド | 集積回路及びその製造方法 |
| US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| US6882030B2 (en) | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| US5793103A (en) * | 1997-05-08 | 1998-08-11 | International Business Machines Corporation | Insulated cube with exposed wire lead |
| US6188062B1 (en) * | 1998-04-08 | 2001-02-13 | Hoetron, Inc. | Laser/detector hybrid with integrated mirror and diffracted returned beam |
| US6211050B1 (en) * | 1999-03-03 | 2001-04-03 | Chartered Semiconductor Manufacturing Ltd. | Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates |
| US6419554B2 (en) * | 1999-06-24 | 2002-07-16 | Micron Technology, Inc. | Fixed abrasive chemical-mechanical planarization of titanium nitride |
| US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| US6350625B1 (en) * | 2000-12-28 | 2002-02-26 | International Business Machines Corporation | Optoelectronic packaging submount arrangement providing 90 degree electrical conductor turns and method of forming thereof |
| US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
| US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US6848177B2 (en) * | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US6951801B2 (en) * | 2003-01-27 | 2005-10-04 | Freescale Semiconductor, Inc. | Metal reduction in wafer scribe area |
| DE10324502B3 (de) * | 2003-05-26 | 2005-04-21 | Infineon Technologies Ag | Photomaske, sowie Verfahren zur Herstellung von Halbleiter-Bauelementen |
| US7115997B2 (en) * | 2003-11-19 | 2006-10-03 | International Business Machines Corporation | Seedless wirebond pad plating |
| EP1774587B1 (en) * | 2004-07-26 | 2009-10-07 | Nxp B.V. | Wafer with improved conductive loops in the dicing lines |
| DE102004058411B3 (de) * | 2004-12-03 | 2006-08-17 | Infineon Technologies Ag | Halbleiterwafer mit einer Teststruktur und Verfahren |
| WO2007066409A1 (ja) * | 2005-12-09 | 2007-06-14 | Spansion Llc | 半導体装置およびその製造方法 |
| CA2682761C (en) * | 2007-04-04 | 2015-10-13 | Network Biosystems, Inc. | Methods for rapid multiplexed amplification of target nucleic acids |
| JP4815623B2 (ja) * | 2007-09-07 | 2011-11-16 | 三菱電機株式会社 | 高周波受動素子およびその製造方法 |
| US7964976B2 (en) * | 2008-08-20 | 2011-06-21 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
| EP2443254A2 (en) | 2009-06-15 | 2012-04-25 | NetBio, Inc. | Improved methods for forensic dna quantitation |
| US8457920B2 (en) * | 2010-05-28 | 2013-06-04 | International Business Machines Corporation | Performance improvement for a multi-chip system via kerf area interconnect |
| US9484316B2 (en) * | 2013-11-01 | 2016-11-01 | Infineon Technologies Ag | Semiconductor devices and methods of forming thereof |
| US9583410B2 (en) | 2014-03-21 | 2017-02-28 | International Business Machines Corporation | Volumetric integrated circuit and volumetric integrated circuit manufacturing method |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1212279B (de) * | 1961-05-19 | 1966-03-10 | Terrapin Overseas Ltd | Gebaeude mit Platten, die zwischen Stuetzen verlaufende Waende bilden |
| DE1591105A1 (de) * | 1967-12-06 | 1970-09-24 | Itt Ind Gmbh Deutsche | Verfahren zum Herstellen von Festkoerperschaltungen |
| US3859127A (en) * | 1972-01-24 | 1975-01-07 | Motorola Inc | Method and material for passivating the junctions of mesa type semiconductor devices |
| JPS57154838A (en) * | 1981-03-20 | 1982-09-24 | Internatl Rectifier Corp Japan Ltd | Chemical etching liquid for semiconductor silicon wafer |
| US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
| JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
| US5196378A (en) * | 1987-12-17 | 1993-03-23 | Texas Instruments Incorporated | Method of fabricating an integrated circuit having active regions near a die edge |
| EP0393635B1 (en) * | 1989-04-21 | 1997-09-03 | Nec Corporation | Semiconductor device having multi-level wirings |
| US5104820A (en) * | 1989-07-07 | 1992-04-14 | Irvine Sensors Corporation | Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting |
| JP2515408B2 (ja) * | 1989-10-31 | 1996-07-10 | 株式会社東芝 | バイポ−ラ型半導体装置 |
| US5126231A (en) * | 1990-02-26 | 1992-06-30 | Applied Materials, Inc. | Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch |
| JP2978533B2 (ja) * | 1990-06-15 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5397916A (en) * | 1991-12-10 | 1995-03-14 | Normington; Peter J. C. | Semiconductor device including stacked die |
| US5266833A (en) * | 1992-03-30 | 1993-11-30 | Capps David F | Integrated circuit bus structure |
| US5259925A (en) * | 1992-06-05 | 1993-11-09 | Mcdonnell Douglas Corporation | Method of cleaning a plurality of semiconductor devices |
| US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
| US5249728A (en) * | 1993-03-10 | 1993-10-05 | Atmel Corporation | Bumpless bonding process having multilayer metallization |
| US5532174A (en) * | 1994-04-22 | 1996-07-02 | Lsi Logic Corporation | Wafer level integrated circuit testing with a sacrificial metal layer |
-
1994
- 1994-09-06 US US08/301,290 patent/US5596226A/en not_active Expired - Fee Related
-
1995
- 1995-04-13 US US08/422,029 patent/US5670428A/en not_active Expired - Fee Related
- 1995-07-10 TW TW084107112A patent/TW290729B/zh active
- 1995-08-08 EP EP95480110A patent/EP0701284A1/en not_active Withdrawn
- 1995-08-14 JP JP07206881A patent/JP3137565B2/ja not_active Expired - Fee Related
- 1995-09-05 KR KR1019950028943A patent/KR100187872B1/ko not_active Expired - Fee Related
-
1996
- 1996-06-10 US US08/660,556 patent/US5644162A/en not_active Expired - Fee Related
-
1997
- 1997-05-01 US US08/847,081 patent/US5804464A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11101840B1 (en) | 2020-02-05 | 2021-08-24 | Samsung Electro-Mechanics Co., Ltd. | Chip radio frequency package and radio frequency module |
| US11183765B2 (en) | 2020-02-05 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | Chip radio frequency package and radio frequency module |
| US11539138B2 (en) | 2020-02-05 | 2022-12-27 | Samsung Electro-Mechanics Co., Ltd. | Chip radio frequency package and radio frequency module |
Also Published As
| Publication number | Publication date |
|---|---|
| US5670428A (en) | 1997-09-23 |
| US5804464A (en) | 1998-09-08 |
| US5596226A (en) | 1997-01-21 |
| KR960012334A (ko) | 1996-04-20 |
| US5644162A (en) | 1997-07-01 |
| EP0701284A1 (en) | 1996-03-13 |
| JPH0883888A (ja) | 1996-03-26 |
| KR100187872B1 (ko) | 1999-06-01 |
| TW290729B (ja) | 1996-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137565B2 (ja) | 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法 | |
| US6624505B2 (en) | Packaged integrated circuits and methods of producing thereof | |
| US5766984A (en) | Method of making a vertical integrated circuit | |
| JP3245006B2 (ja) | モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース | |
| JP3229206B2 (ja) | マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法 | |
| US10867969B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| JP3792954B2 (ja) | 半導体装置の製造方法 | |
| US6566736B1 (en) | Die seal for semiconductor device moisture protection | |
| JP2889160B2 (ja) | 集積化表面素子間結線を備えた半導体チップおよび電子モジュールとその製作方法 | |
| US20080164574A1 (en) | Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate | |
| US7408249B2 (en) | Packaged integrated circuits and methods of producing thereof | |
| US5982042A (en) | Semiconductor wafer including semiconductor device | |
| KR100808719B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH07183325A (ja) | 円形の被露出領域を有するボンディング・パッドとその方法 | |
| JP2006093367A (ja) | 半導体装置の製造方法 | |
| US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
| US12136608B2 (en) | Multi-chip package | |
| KR19980014210A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2522837B2 (ja) | ウエハ・スケ―ル半導体装置 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20020076852A1 (en) | Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic | |
| TW202604011A (zh) | 半導體堆疊封裝及其製造方法 | |
| KR20250142060A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
| CN120637319A (zh) | 半导体结构及其制造方法 | |
| JPH01312837A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |